KR20020031722A - 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법 - Google Patents
이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법 Download PDFInfo
- Publication number
- KR20020031722A KR20020031722A KR1020000062396A KR20000062396A KR20020031722A KR 20020031722 A KR20020031722 A KR 20020031722A KR 1020000062396 A KR1020000062396 A KR 1020000062396A KR 20000062396 A KR20000062396 A KR 20000062396A KR 20020031722 A KR20020031722 A KR 20020031722A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- emitter
- base
- collector
- electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 10
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 269
- 239000012535 impurity Substances 0.000 claims description 34
- 230000000087 stabilizing effect Effects 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 8
- 230000006641 stabilisation Effects 0.000 abstract description 3
- 238000011105 stabilization Methods 0.000 abstract description 3
- 230000036961 partial effect Effects 0.000 abstract description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 금속 물질로 온도 안정용 저항을 형성하고 베이스전극과 베이스층 사이의 공핍 보호층을 바이패스 커패시터로 사용함으로써 온도에 안정하면서도 고주파 대역에서의 임피던스성분을 최소화하고 소자의 전체 면적을 최소화하는 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법에 관한 것으로, 특히 이 구조는 반도체 기판의 상부에 형성된 콜렉터 접촉층과, 콜렉터 접촉층 상부에 순차적으로 적층된 콜렉터층 및 베이스층과, 콜렉터층 및 베이스층이 형성되지 않은 콜렉터 접촉층 상부에 콜렉터층 및 베이스층과 소정 간격 이격되게 형성된 콜렉터 전극과, 베이스층의 상부에 일부 형성된 공핍 보호층과, 공핍 보호층의 상부에 일부 형성하되, 공핍 보호층과 동일한 물질로 이루어진 에미터층과, 에미터층의 상부에 순차적으로 적층된 에미터 접촉층 및 에미터 전극과, 적층된 에미터 전극, 에미터 접촉층, 에미터층, 공핍 보호층과 소정 간격 이격된 채 베이스층의 상부에 형성된 제 1베이스 전극과, 적층된 에미터 전극, 에미터 접촉층, 에미터층과 소정 간격 이격된 채, 공핍 보호층의 상부에 형성된 제 2베이스전극과, 제 1베이스전극과 제 2베이스전극 사이를 연결하도록 금속물질로 이루어진 온도 안정용 저항으로 이루어진다.
Description
본 발명은 이종접합 바이폴라 트랜지스터(Heterojunction Bipolar Transistor : 이하 HBT라 칭함)의 구조 및 그 제조방법에 관한 것으로서, 특히 베이스전극의 전류 증가를 제한시키는 온도 안정용 저항(ballast resistor)과 이 저항의 추가로 인해 높아진 임피던스 성분을 낮출 수 있는 바이패스 커패시터(bypass capacitor)를 보다 작고 간단하게 형성할 수 있는 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법에 관한 것이다.
일반적으로 HBT는 이종접합의 구조적인 장점과 바이폴라 트랜지스터의 장점을 동시에 가져 초고주파(Microwave)소자와 고출력(Power) 소자로 자주 사용되고 있다. 더욱이 HBT는 바이폴라 접합 트랜지스터와는 달리 에미터(emitter) 영역에 베이스 영역보다 에너지 대역갭이 큰 반도체 물질을 사용하여 베이스 영역에서 에미터 영역으로 소수 캐리어가 주입되는 것을 억제함으로써 전류 이득을 크게 향상시킨 소자이다. 따라서 베이스 영역의 도핑 농도를 증가시키고 에미터 영역의 도핑 농도를 감소시킬 수 있어 어얼리 전압(Early voltage), 전류 이득 차단 주파수, 최대 발진 주파수를 향상시킬 수 있는 효과가 있다.
HBT는 상술한 장점에 의해 고속 동작, 고출력 등 우수한 전기적 특성을 지님으로써 디지털과 아날로그 및 초고주파 응용 그리고 광전 집적 회로의 전류 구동 소자 등으로 광범위하게 활용되고 있다.
도 1은 일반적인 이종접합 바이폴라 트랜지스터의 구조를 나타낸 단면도이다.
도 1을 참조하면, 일반적인 이종접합 바이폴라 트랜지스터에 있어서, 반도체 기판(2)의 상부에 형성된 콜렉터 접촉층(4)과, 콜렉터 접촉층(4)의 상부에 순차적으로 형성된 콜렉터층(6) 및 베이스층(8)과, 콜렉터층(6) 및 베이스층(8)이 형성되지 않은 콜렉터 접촉층(4)의 상부에 콜렉터층(6) 및 베이스층(8)과 소정 간격 이격되어 형성된 콜렉터 전극(20)과, 베이스층(8)의 상부에 일부 형성된 에미터층(10)과, 에미터층(10) 측벽과 베이스층(8) 상부에 에미터층(10)과 동일한 물질로 형성된 공핍 보호층(16)과, 에미터층(10)의 상부에 형성된 에미터 접촉층(12)과, 에미터 접촉층(12)의 상부에 형성된 에미터 전극(14)과, 에미터 전극(14), 에미터 접촉층(12), 에미터층(10)과 소정 간격 이격되어 베이스층(8)의 상부에 형성된 베이스 전극(18)으로 구성된다.
한편, 종래의 HBT는 고주파 특성은 우수한 반면에 반도체 기판물질로서 실리콘(Si) 대신에 갈륨비소(GaAs)를 주로 사용하는바, 갈륨비소는 실리콘보다 열전도도가 나쁘고 온도 증가에 따라 전류 이득이 감소하는 문제점이 있다. 따라서, 고출력 증폭기에 HBT를 적용할 경우 열이 발생함에 따라 전류이득이 급격하게 떨어지는 문제점이 있었다.
이와 같은 갈륨비소의 문제점에 의하여, 고출력 증폭기에 HBT를 적용할 경우 열이 발생함에 따라 소모 전력이 높아져 전류 이득이 급격히 감소하는 현상이 발생하게 된다. 즉, 최대 출력이 항복 전압에 의해 전기적으로 제한을 받는 것이 아니라 열적으로 제한을 받게 되는 것이다.
따라서, 상술한 문제점을 해결하기 위하여 종래의 기술에서는 에미터 또는 베이스층에 온도 안정용 저항(ballast resistor)을 연결해서 형성하게 된다. 그러나, 이러한 온도 안정용 저항의 추가로 인해 종래 HBT는 고주파 특성이 떨어지게 된다.
다시 종래기술에서는 이러한 안정용 저항의 추가로 인해 높아진 고주파 성분을 낮출 수 있도록 바이패스 커패시터(bypass capacitor)를 갖는 구조가 제안되었다.
도 2는 종래기술에 의한 온도 안정용 저항 및 바이패스 커패시터를 갖는 이종접합 바이폴라 트랜지스터의 구조를 나타낸 단면도이다.
도 2를 참조하면, 종래 기술에 의한 이종접합 바이폴라 트랜지스터는 반도체 기판(2)의 상부에 형성된 콜렉터 접촉층(4)과, 콜렉터 접촉층(4)의 상부에 순차적으로 형성된 콜렉터층(6) 및 베이스층(8)과, 콜렉터층(6) 및 베이스층(8)이 형성되지 않은 콜렉터 접촉층(4)의 상부에 콜렉터층(6) 및 베이스층(8)과 소정 간격 이격되어 형성된 콜렉터 전극(20)과, 베이스층(8) 상부에 일부 형성된 공핍 보호층(16)과, 공핍 보호층(16)의 상부에 공핍 보호층(16)과 동일한 물질로 형성된 에미터층(10)과, 에미터층(10)의 상부에 순차 적층된 에미터 접촉층(12) 및 에미터 전극(14)과, 에미터 전극(14), 에미터 접촉층(12), 에미터층(10)과 소정 간격 이격되고 베이스층(8) 및 공핍 보호층(16)의 상측 일부에 형성된 베이스 전극(18, 18')으로 구성된다.
이와 같이 구성된 종래 기술에 따른 HBT 소자는 베이스전극(18, 18')과 공핍 보호층(16)이 겹쳐지는 공핍 보호층(16)의 일부분이 바이패스 커패시터(22)로 작용하고, 베이스전극(18, 18')과 공핍 보호층(16) 및 베이스층(8)이 겹쳐지는 베이스층(8)의 일부분이 온도 안정용 저항(24)으로 사용되고 있다.
그렇기 때문에 소자의 전력 소모에 따른 열이 발생하면 전류가 증가하게 되고, 전류의 증가에 따라 온도 안정용 저항(24)에 걸리는 전압도 상승하므로 실제로 베이스 접합에 걸리는 전압이 감소되어 전류의 증가를 막는다.
그러나, 종래 기술에 따라 베이스(또는 에미터) 온도 안정용 저항(24)을 쓰는 경우 베이스 저항을 증가시키게 되므로 고주파 특성을 떨어뜨리게 되는 문제점이 있었다.
이를 해결하고자, 종래의 HBT는 베이스전극(18, 18')과 베이스층(8)이 겹쳐지는 부분의 공핍 보호층(16)이 바이패스 커패시터(22)로 작용함으로써 온도 안정용 저항(24)의 추가로 인해 높아진 고주파 성분을 낮출 수 있다.
하지만, 종래 기술에 의한 이종접합 바이폴라 트랜지스터는 이러한 구조의 온도 안정용 저항(24)과 바이패스 커패시터(22)의 추가 면적으로 인해 소자 전체의 크기가 커져 고집적화 소자를 달성하는데 어려움이 있었다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 베이스층내에 온도 안정용 저항을 만들지 않고 별도로 베이스층에 연결되는 금속 저항을 온도 안정용 저항으로 사용하고 베이스층과 베이스전극이 겹쳐지는 공핍 보호층의영역을 바이패스 커패시터를 형성함으로써 소자 전체의 크기를 축소할 수 있는 이종접합 바이폴라 트랜지스터의 구조를 제공하고자 한다.
본 발명의 다른 목적은 금속 물질로 이루어진 온도 안정용 저항과 공핍 보호층을 사용한 바이패스 커패시터를 사용함으로써 크기를 줄인 이종접합 바이폴라 트랜지스터의 제조방법을 제공하고자 한다.
이러한 목적을 달성하기 위하여 본 발명은 이종접합 바이폴라 트랜지스터의 구조에 있어서, 반도체 기판의 상부에 형성된 콜렉터 접촉층과, 콜렉터 접촉층 상부에 순차적으로 적층된 콜렉터층 및 베이스층과, 콜렉터층 및 베이스층이 형성되지 않은 콜렉터 접촉층 상부에 콜렉터층 및 베이스층과 소정 간격 이격되게 형성된 콜렉터 전극과, 베이스층의 상부에 일부 형성된 공핍 보호층과, 공핍 보호층의 상부에 일부 형성하되, 공핍 보호층과 동일한 물질로 이루어진 에미터층과, 에미터층의 상부에 순차적으로 적층된 에미터 접촉층 및 에미터 전극과, 적층된 에미터 전극, 에미터 접촉층, 에미터층, 공핍 보호층과 소정 간격 이격된 채 베이스층의 상부에 형성된 제 1베이스 전극과, 적층된 에미터 전극, 에미터 접촉층, 에미터층과 소정 간격 이격된 채, 공핍 보호층의 상부에 형성된 제 2베이스전극과, 제 1베이스전극과 제 2베이스전극 사이를 연결하는 온도 안정용 저항을 구비한다.
이러한 다른 목적을 달성하기 위하여 본 발명은 이종접합 바이폴라 트랜지스터의 제조 방법에 있어서, 반도체 기판의 상부에 순차적으로 제 1도전형 불순물이 고농도로 도핑된 콜렉터 접촉층과, 제 1도전형 불순물이 도핑된 콜렉터층 및 제 2도전형 불순물이 고농도로 도핑된 베이스층을 순차 형성하는 단계와, 베이스층 상부에 적층된 제 1도전형 불순물이 저농도로 도핑된 에미터층을 형성하는 단계와, 에미터층 상부에 제 1도전형 불순물이 고농도로 도핑된 에미터 접촉층을 형성하는 단계와, 에미터 접촉층 상부에 에미터 전극을 형성하는 단계와, 에미터 전극에 맞추어 에미터 접촉층을 식각하는 단계와, 에미터 접촉층에 맞추어 에미터층을 식각하되, 소정 두께 남기고 남은 에미터층을 패터닝하여 공핍 보호층을 형성하는 단계와, 공핍 보호층이 형성된 결과물의 베이스층 상부에 적층된 에미터 전극, 에미터 접촉층, 에미터층, 공핍 보호층과 소정 간격 이격된 채 베이스층의 상부에 형성된 제 1베이스 전극을 형성하는 단계와, 결과물의 베이스층과 콜렉터층을 패터닝하는 단계와, 패터닝된 베이스층과 콜렉터층에 의해 드러난 콜렉터 접촉층 상부에 콜렉터층 및 베이스층과 소정 간격 이격되게 콜렉터 전극을 형성하는 단계와, 결과물에서 에미터 전극, 에미터 접촉층, 에미터층과 소정 간격 이격되게 공핍 보호층의 상부에 제 2베이스전극을 형성하는 단계와, 제 1베이스전극과 제 2베이스전극 사이를 연결하는 온도 안정용 저항을 형성한다.
도 1은 일반적인 이종접합 바이폴라 트랜지스터의 구조를 나타낸 단면도,
도 2는 종래기술에 의한 온도 안정용 저항 및 바이패스 커패시터를 갖는 이종접합 바이폴라 트랜지스터의 구조를 나타낸 단면도,
도 3은 본 발명에 따른 이종접합 바이폴라 트랜지스터의 레이아웃도,
도 4는 도 3의 A와 A'선을 자른 이종접합 바이폴라 트랜지스터의 구조를 나타낸 측단면도,
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 이종접합 바이폴라 트랜지스터의 제조방법을 설명하기 위한 공정 순서도.
＜도면의 주요부분에 대한 부호의 설명＞
100 : 반도체 기판 102 : 콜렉터 접촉층
104 : 콜렉터층 106 : 베이스층
108 : 공핍 보호층 110 : 에미터층
112 : 에미터 접촉층 114 : 에미터 전극
116 : 제 1베이스전극 118 : 콜렉터 전극
120 : 제 2베이스전극 122 : 온도 안정용 저항
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 3은 본 발명에 따른 이종접합 바이폴라 트랜지스터의 레이아웃도이다.
도 4는 도 3의 A와 A'선을 자른 이종접합 바이폴라 트랜지스터의 구조를 나타낸 측단면도이다.
도 3 및 도 4를 참조하면, 본 발명에 따른 이종접합 바이폴라 트랜지스터는반도체 기판(100)의 상부에 형성된 콜렉터 접촉층(102)과, 콜렉터 접촉층(102) 상부에 순차적으로 적층된 콜렉터층(104) 및 베이스층(106)과, 콜렉터층(104) 및 베이스층(106)이 형성되지 않은 콜렉터 접촉층(102) 상부에 콜렉터층(104) 및 베이스층(106)과 소정 간격 이격되게 형성된 콜렉터 전극(118)과, 베이스층(106)의 상부에 일부 형성된 공핍 보호층(108)과, 공핍 보호층(108)의 상부에 일부 형성하되, 공핍 보호층(108)과 동일한 물질로 이루어진 에미터층(110)과, 에미터층(110)의 상부에 순차적으로 적층된 에미터 접촉층(112) 및 에미터 전극(114)과, 적층된 에미터 전극(114), 에미터 접촉층(112), 에미터층(110), 공핍 보호층(108)과 소정 간격 이격된 채 베이스층(106)의 상부에 형성된 제 1베이스 전극(116)과, 적층된 에미터 전극(114), 에미터 접촉층(112), 에미터층(110)과 소정 간격 이격된 채, 공핍 보호층(108)의 상부에 형성된 제 2베이스전극(120)과, 제 1베이스전극(116)과 제 2베이스전극(120) 사이를 연결하는 온도 안정용 저항(122)으로 구성된다.
여기서, 콜렉터 접촉층(102)은 제 1도전형 불순물이 고농도로 도핑되어 있으며 콜렉터층(104)은 제 1도전형 불순물이 도핑되어 있다. 그리고 베이스층(106)은 제 2도전형 불순물이 고농도로 도핑되어 있다. 에미터층(110)은 제 1도전형 불순물이 저농도로 도핑되어 있다. 또, 에미터 접촉층(112)은 제 1도전형 불순물이 고농도로 도핑되어 있다. 또한 온도 안정용 저항(122)은 금속 물질로 이루어져 있다.
그러므로, 상기와 같이 구성된 본 발명에 따른 이종접합 바이폴라 트랜지스터의 구조는 제 2베이스전극(120)과 베이스층(106) 사이의 얇은 공핍 보호층을 바이패스 커패시터(107)로 사용한다. 이 바이패스 커패시터(107)는 에미터층(110)의 측벽과 베이스층(106)의 표면에서 전하가 재결합되는 것을 막고 공핍 보호층 자체의 공핍 현상을 이용하여 제 2베이스전극(120)과 베이스층(106) 사이에 누설 전류가 흐르는 것을 방지한다. 이에 따라, 본 발명은 전류 이득을 향상시키고 소자의 신뢰성을 높일 수 있다.
게다가, 본 발명의 이종접합 바이폴라 트랜지스터는 종래 기술과 달리, 온도 안정용 저항(122)을 베이스층내에 포함시키지 않고 금속저항을 별도로 사용하여 제 1 및 제 2베이스전극(116, 120)을 연결함으로써 소자 전체 크기를 축소시킬 수 있다. 또, 베이스층(106), 공핍 보호층(108), 제 2베이스전극(120)을 사용하여 바이패스 커패시터를 형성함으로써 베이스접합의 임피던스를 낮출 수 있다. 그 결과, 소자의 고주파 특성을 양호하게 한다.
도 5a 내지 도 5d는 본 발명의 일실시예에 따른 이종접합 바이폴라 트랜지스터의 제조방법을 설명하기 위한 공정 순서도로서, 이를 참조하여 본 발명의 제조방법에 대해 설명하고자 한다.
먼저 도 5a를 참조하면, 반도체 기판, 예컨대 GaAs 기판(100)의 상부에 순차적으로 제 1도전형 불순물, 예컨대 n형 불순물이 고농도로 도핑된 콜렉터 접촉층(102)을 형성한다. 이때, 이종접합 바이폴라 트랜지스터가 형성되는 반도체 기판(100)은 갈륨비소(AlGaAs/GaAs)를 예로 들어 설명하는 바, 당분야에 종사하는 자라면 InGaP/GaAs, AlGaAs/InGaAs, InGaP/InGaAs, InAlAs/InGaAs, InP/InGaAs 등 중에서 어느 하나 또는 이외에 다른 이종접합이 가능한 반도체 기판에서도 본 발명을 적용할 수 있다.
한편, 콜렉터 접촉층(102)을 n+ GaAs층으로 형성하는 이유는 이후 형성될 콜렉터 전극과의 오믹 콘택(ohmic contact)을 이루기 위해서이다. 본 발명의 실시예에서 콜렉터 접촉층(102)의 두께는 2000Å∼8000Å의 범위내에서 형성되는 것이 바람직하며, 더욱 바람직하게는 약 6000Å의 두께로 형성한다.
그리고, 콜렉터 접촉층(102) 상부에 제 1도전형 불순물, 예컨대 n형 불순물이 도핑된 콜렉터층(104)을 형성하고, 그 위에 제 2도전형 불순물, p형 불순물이 고농도로 도핑(p+)된 베이스층(106)을 형성한다. 여기서, 콜렉터층(104)의 두께는 2000Å∼30000Å의 두께 범위내에서 형성하는 것이 바람직하고 n형 불순물로서는 Si 등이 사용될 수 있다. 그리고, 베이스층(106)의 p형 불순물로는 탄소(C) 또는 베릴륨(Be) 등을 사용하는 것이 바람직하다. 이때 p형 불순물을 고농도로 도핑(p+)하는 이유는 베이스 저항을 감소시키기 위해서이다. 그리고 베이스층(106)의 증착 두께는 500Å∼1400Å의 두께 범위로 형성하는 것이 바람직하다.
그 다음, 베이스층(106) 상부에 적층된 제 1도전형 불순물로서 실리콘(Si) 등의 n형 불순물이 저농도로 도핑(n-)된 AlGaAs층으로 에미터층(110)을 형성한다. 이때, 베이스층(106) 바로 위에 형성되는 소정 두께의 에미터층은 추후 기술할 공핍 보호층(---헤칭부분)으로 사용된다.
그리고나서 에미터층(110) 상부에 제 1도전형 불순물로서 n형 불순물이 고농도로 도핑(n+)된 n+형 GaAs 또는 InGaAs층으로 에미터 접촉층(112)을 형성한다.이때 에미터 접촉층(112)의 두께는 200Å∼3000Å로 하는 것이 바람직하다. 여기서, 에미터 접촉층(112)을 고농도로 도핑된 n+ GaAs 또는 InGaAs층으로 형성하는 이유는 이후 형성될 에미터 전극(114)과의 오믹 콘택을 이루기 위해서이다. 도핑 n형 불순물로서는 Si 등이 사용될 수 있다. 그리고 에미터 접촉층(112)위에 도전성 금속으로 이루어진 에미터 전극(114)을 형성한다.
이어서, 에미터 전극(114)에 맞추어 에미터 접촉층(112)을 식각하되, 소정 두께 남기고 남은 에미터층(110)을 패터닝하여 공핍 보호층(108)을 형성한다. 상기 식각 공정은 에미터 전극(114) 또는 에미터 전극(114)을 포함한 소정 간격 더 넓은 면적을 포토레지스트 패턴(미도시함)을 식각용 마스크로 사용하고 에미터층(110)을 식각하되, 이 에미터층(110)이 100Å∼600Å정도 두께가 남도록 식각한다. 이때, 남은 에미터층(110) 영역은 공핍 보호층(108)으로 사용된다. 여기서 공핍 보호층(108)의 두께는 저농도로 도핑된 에미터층(110)과 고농도로 도핑된 베이스층(106)사이의 접합에서 형성되는 전하의 공핍 현상과 공핍 보호층(108) 표면에 존재하는 표면 준위에 의한 공핍 현상을 이용하여 공핍 보호층(108) 내에서 전하를 완전히 공핍시키기 위함이다. 이렇게 함으로써 에미터 전극(114)과 베이스 전극(116) 사이의 베이스층(106) 표면에서 전하가 재결합되는 것을 방지하여 전류 이득을 향상시키고 소자의 신뢰성을 높일 수 있다. 또한 본 발명의 구조에 의해 제 2베이스전극(120)와 베이스층(106) 사이의 공핍 보호층(108) 위의 일부 영역에 형성되는 바이패스 커패시터(107)는 추후 기술할 온도 안정용 저항(122)과 병렬로 연결됨으로써 고주파에서 베이스 임피던스가 감소하여 온도 안정용 저항(122)에 의해 고주파특성이 저하하는 것을 방지하기 위함이다.
도 5b에 도시된 바와 같이, 공핍 보호층(108) 영역을 포토레지스트로 마스킹한 후에 베이스층(106)이 드러날 때까지 식각하고 난 후에, 공핍 보호층(108)이 형성된 결과물의 베이스층(106) 상부에 적층된 에미터 전극(114), 에미터 접촉층(112), 에미터층(110), 공핍 보호층(108)과 소정 간격 이격된 채 베이스층(106)의 상부에 제 1베이스 전극(116)을 형성한다.
그리고, 결과물의 베이스층(106)과 콜렉터층(104)을 패터닝한다.
그 다음, 도 5c에 도시된 바와 같이 패터닝된 베이스층(106)과 콜렉터층(104)에 의해 드러난 콜렉터 접촉층(102) 상부에 콜렉터층(104) 및 베이스층(106)과 소정 간격 이격되게 콜렉터 전극(118)을 형성한다. 이때 공정은 에미터 전극(114), 공핍 보호층(108), 제 1베이스전극(116)을 포함한 영역을 포토레지스트로 마스킹한 후에 콜렉터 접촉층(102)이 드러날 때까지 식각한 후에 콜렉터 전극(118)을 형성한다.
그리고나서, 콜렉터 전극(118)을 형성한 후에 결과물에 열처리를 실시한다. 이때, 열처리 공정은 에미터 전극(114), 제 1베이스전극(116), 콜렉터 전극(118)이 각각 에미터 접촉층(112), 베이스층(106), 콜렉터 접촉층(102)과의 접촉 저항을 줄이기 위함이다.
계속해서 도 5d에 도시된 바와 같이, 결과물에서 에미터 전극(114), 에미터 접촉층(112), 에미터층(110)과 소정 간격 이격되게 공핍 보호층(108)의 상부에 제 2베이스전극(118)을 형성한다. 이때, 제 2베이스전극(120) 하부의 공핍 보호층은상/하부의 제 2베이스전극(120)과 베이스층(106)사이에서 바이패스 커패시터(107)로 사용된다.
이때, 제 2베이스전극(118)을 열처리 공정후에 형성하는 이유는 열처리 전에 제 2베이스전극(118)을 형성할 경우 제 2베이스전극(118)을 이루는 금속이 매우 얇은 공핍 보호층(108)내에 확산되어 베이스층(106)과 연결되기 때문에 누설전류가 발생하여 바이패스 커패시터(107)로 사용하기 어려워진다.
그런 다음, 제 1베이스전극(118)과 제 2베이스전극(118) 사이를 연결하며 금속 물질로 이루어진 온도 안정용 저항(122)을 형성한다.
그러므로, 본 발명에 따른 이종접합 바이폴라 트랜지스터의 제조방법은, 온도 안정용 저항으로서 베이스층(106)을 사용하지 않고 금속저항(122)을 사용함으로써 종래보다 베이스층 및 콜렉터층의 크기를 모두 줄일 수 있어 소자제작시 소요되는 면적을 줄일 수 있고 고주파특성을 향상시킬 수 있다.
또한, 본 발명의 제조 방법은 제 2베이스전극(120)까지 전체 소자의 제조 공정을 완료한 후에, 금속 배선 공정으로 베이스전극에 연결되는 온도 안정용 저항(122)을 형성함으로써 전체 제조 공정을 간단하게 구현한다.
이상 설명한 바와 같이, 본 발명에 따른 이종접합 바이폴라 트랜지스터의 구조 및 제조 방법을 이용하게 되면, 기존의 베이스층대신에 금속물질로 온도 안정용 저항을 형성하고, 두 개의 베이스전극 중에서 어느 한 베이스전극과 베이스층 사이의 공핍 보호층을 바이패스 커패시터로 사용함으로써 전체적으로 온도안정용 저항과 바이패스 커패시터가 병렬연결되는 구조가 되어 고주파 대역에서의 임피던스 성분을 최소화한다.
따라서, 본 발명의 이종접합 바이폴라 트랜지스터는 소자의 면적 증대없이도 온도에 대한 안정성과 고주파에서의 우수한 이득, 출력, 효율 특성을 얻을 수 있는 효과가 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.
Claims (9)
- 이종접합 바이폴라 트랜지스터의 구조에 있어서,반도체 기판의 상부에 형성된 콜렉터 접촉층;상기 콜렉터 접촉층 상부에 순차적으로 적층된 콜렉터층 및 베이스층;상기 콜렉터층 및 베이스층이 형성되지 않은 상기 콜렉터 접촉층 상부에 상기 콜렉터층 및 베이스층과 소정 간격 이격되게 형성된 콜렉터 전극;상기 베이스층의 상부에 일부 형성된 공핍 보호층;상기 공핍 보호층의 상부에 일부 형성하되, 상기 공핍 보호층과 동일한 물질로 이루어진 에미터층;상기 에미터층의 상부에 순차적으로 적층된 에미터 접촉층 및 에미터 전극;상기 적층된 에미터 전극, 에미터 접촉층, 에미터층, 공핍 보호층과 소정 간격 이격된 채 베이스층의 상부에 형성된 제 1베이스 전극;상기 적층된 에미터 전극, 에미터 접촉층, 에미터층과 소정 간격 이격된 채, 상기 공핍 보호층의 상부에 형성된 제 2베이스전극; 및상기 제 1베이스전극과 제 2베이스전극 사이를 연결하는 온도 안정용 저항을 구비한 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
- 제 1항에 있어서, 상기 콜렉터 접촉층은 제 1도전형 불순물이 고농도로 도핑되며 상기 콜렉터층은 제 1도전형 불순물이 도핑된 것을 특징으로 하는 이종접합바이폴라 트랜지스터의 구조.
- 제 1항에 있어서, 상기 베이스층은 제 2도전형 불순물이 고농도로 도핑된 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
- 제 1항에 있어서, 상기 에미터층은 제 1도전형 불순물이 저농도로 도핑된 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
- 제 1항에 있어서, 상기 에미터 접촉층은 제 1도전형 불순물이 고농도로 도핑된 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
- 제 1항에 있어서, 상기 제 2베이스전극 하부의 공핍 보호층은 상/하부의 제 2베이스전극과 베이스층사이에서 바이패스 커패시터로 사용되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
- 제 1항에 있어서, 상기 온도 안정용 저항은 금속 물질로 이루어진 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
- 이종접합 바이폴라 트랜지스터의 제조 방법에 있어서,상기 반도체 기판의 상부에 순차적으로 제 1도전형 불순물이 고농도로 도핑된 콜렉터 접촉층과, 제 1도전형 불순물이 도핑된 콜렉터층 및 제 2도전형 불순물이 고농도로 도핑된 베이스층을 순차 형성하는 단계;상기 베이스층 상부에 적층된 제 1도전형 불순물이 저농도로 도핑된 에미터층을 형성하는 단계;상기 에미터층 상부에 제 1도전형 불순물이 고농도로 도핑된 에미터 접촉층을 형성하는 단계;상기 에미터 접촉층 상부에 에미터 전극을 형성하는 단계;상기 에미터 전극에 맞추어 에미터 접촉층을 식각하는 단계;상기 에미터 접촉층에 맞추어 에미터층을 식각하되, 소정 두께 남기고 남은 에미터층을 패터닝하여 공핍 보호층을 형성하는 단계;상기 공핍 보호층이 형성된 결과물의 베이스층 상부에 상기 적층된 에미터 전극, 에미터 접촉층, 에미터층, 공핍 보호층과 소정 간격 이격된 채 베이스층의 상부에 제 1베이스 전극을 형성하는 단계;상기 결과물의 베이스층과 콜렉터층을 패터닝하는 단계;상기 패터닝된 베이스층과 콜렉터층에 의해 드러난 콜렉터 접촉층 상부에 상기 콜렉터층 및 베이스층과 소정 간격 이격되게 콜렉터 전극을 형성하는 단계;상기 결과물에서 에미터 전극, 에미터 접촉층, 에미터층과 소정 간격 이격되게 상기 공핍 보호층의 상부에 제 2베이스전극을 형성하는 단계; 및상기 제 1베이스전극과 제 2베이스전극 사이를 연결하는 온도 안정용 저항을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제 8항에 있어서, 상기 콜렉터 전극을 형성한 후에 결과물에 열처리를 실시하는 단계를 더 포함하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000062396A KR20020031722A (ko) | 2000-10-23 | 2000-10-23 | 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000062396A KR20020031722A (ko) | 2000-10-23 | 2000-10-23 | 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020031722A true KR20020031722A (ko) | 2002-05-03 |
Family
ID=19694951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000062396A KR20020031722A (ko) | 2000-10-23 | 2000-10-23 | 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020031722A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100847848B1 (ko) * | 2007-02-26 | 2008-07-23 | 삼성전기주식회사 | 이종접합 바이폴라 트랜지스터 및 그 제조방법 |
| KR101660317B1 (ko) * | 2015-07-13 | 2016-09-27 | (주) 하나로상사 | 발목 보호대 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283540A (ja) * | 1993-03-25 | 1994-10-07 | Nec Corp | ヘテロ接合バイポーラトランジスタ |
| JPH0737898A (ja) * | 1993-07-19 | 1995-02-07 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH07335663A (ja) * | 1994-06-01 | 1995-12-22 | Internatl Business Mach Corp <Ibm> | バーチカル・ヘテロ接合バイポーラ・トランジスタおよびその製造方法 |
| KR960026421A (ko) * | 1994-12-23 | 1996-07-22 | 양승택 | 자기정렬된 이종접합 바이폴라 트랜지스터의 제조방법 |
| KR970053004A (ko) * | 1995-12-21 | 1997-07-29 | 양승택 | 이종접합 트랜지스터의 부콜렉터층을 이용한 고저항 제조방법 |
-
2000
- 2000-10-23 KR KR1020000062396A patent/KR20020031722A/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283540A (ja) * | 1993-03-25 | 1994-10-07 | Nec Corp | ヘテロ接合バイポーラトランジスタ |
| JPH0737898A (ja) * | 1993-07-19 | 1995-02-07 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH07335663A (ja) * | 1994-06-01 | 1995-12-22 | Internatl Business Mach Corp <Ibm> | バーチカル・ヘテロ接合バイポーラ・トランジスタおよびその製造方法 |
| KR960026421A (ko) * | 1994-12-23 | 1996-07-22 | 양승택 | 자기정렬된 이종접합 바이폴라 트랜지스터의 제조방법 |
| KR970053004A (ko) * | 1995-12-21 | 1997-07-29 | 양승택 | 이종접합 트랜지스터의 부콜렉터층을 이용한 고저항 제조방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100847848B1 (ko) * | 2007-02-26 | 2008-07-23 | 삼성전기주식회사 | 이종접합 바이폴라 트랜지스터 및 그 제조방법 |
| KR101660317B1 (ko) * | 2015-07-13 | 2016-09-27 | (주) 하나로상사 | 발목 보호대 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7176099B2 (en) | Hetero-junction bipolar transistor and manufacturing method thereof | |
| US6531721B1 (en) | Structure for a heterojunction bipolar transistor | |
| JP4056226B2 (ja) | 半導体装置 | |
| US20070096151A1 (en) | Bipolar transistor and method for fabricating the same | |
| US10374071B2 (en) | Heterojunction bipolar transistor | |
| US7821037B2 (en) | Heterojunction bipolar transistor | |
| US20060138459A1 (en) | Semiconductor device, manufacturing method of the same and electronic device | |
| TW200411927A (en) | Semiconductor device | |
| US7301181B2 (en) | Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum | |
| US6597052B2 (en) | Punch-through diode having an inverted structure | |
| KR100296705B1 (ko) | 이종 접합 쌍극자 소자를 이용한 집적 회로 소자의 제조 방법 | |
| KR20020031722A (ko) | 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법 | |
| JP2002261271A (ja) | 半導体装置及びその製造方法 | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| US20100171151A1 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
| KR100298126B1 (ko) | 이종접합바이폴라트랜지스터의개선된구조및제조방법 | |
| JP4494739B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2010287603A (ja) | 化合物半導体素子及びその製造方法 | |
| KR100347520B1 (ko) | 이종접합 쌍극자 소자 및 그 제조방법 | |
| JP2003303827A (ja) | 半導体装置及びその製造方法 | |
| KR100400078B1 (ko) | 이종접합 쌍극자 트랜지스터의 제조방법 | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| CN110828538B (zh) | 双极晶体管及其制备方法 | |
| JP2003007714A (ja) | バイポーラトランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |