JPH04233736A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPH04233736A JPH04233736A JP3057200A JP5720091A JPH04233736A JP H04233736 A JPH04233736 A JP H04233736A JP 3057200 A JP3057200 A JP 3057200A JP 5720091 A JP5720091 A JP 5720091A JP H04233736 A JPH04233736 A JP H04233736A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- compound semiconductor
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 150000001875 compounds Chemical class 0.000 title claims description 25
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 19
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 114
- 239000012535 impurity Substances 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 10
- 239000002356 single layer Substances 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体装置に係
り、特に、ヘテロ接合バイポーラトランジスタ（Ｈｅｔ
ｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓ
ｉｓｔｏｒ；以下 ＨＢＴと称する）に関するものであ
る。
り、特に、ヘテロ接合バイポーラトランジスタ（Ｈｅｔ
ｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓ
ｉｓｔｏｒ；以下 ＨＢＴと称する）に関するものであ
る。
【０００２】
【従来の技術】最近、分子線エピタキシャル法（Ｍｏｌ
ｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：ＭＢＥ法）
や有機金属化学堆積法（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ
Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
： ＭＯＣＶＤ法）などの結晶成長技術の発達により、
互いに異なる種類の半導体材料を接合させた、言わばヘ
テロ接合を利用した半導体素子の開発が活発に進められ
ている。
ｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：ＭＢＥ法）
や有機金属化学堆積法（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ
Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
： ＭＯＣＶＤ法）などの結晶成長技術の発達により、
互いに異なる種類の半導体材料を接合させた、言わばヘ
テロ接合を利用した半導体素子の開発が活発に進められ
ている。
【０００３】このような半導体素子の一つとして ＨＢ
Ｔがあるが、このＨＢＴはバイポーラトランジスタのエ
ミッタとベース間にヘテロ接合を有する素子であって、
従来の単一半導体材料を使って製作したホモ接合（ｈｏ
ｍｏｊｕｎｃｔｉｏｎ）バイポーラトランジスタに比べ
ていろいろな長所がある。まず第一に、エミッタ層を構
成する半導体物質に、ベース層を構成する半導体物質よ
りエネルギーギャップ（ｅｎｅｒｇｙ ｇａｐ）が大き
い物質を使うことによって、エミッタ注入効率を低下さ
せることなく、エミッタ領域の不純物濃度とベース領域
の不純物濃度を独立に設定することができる。第二に、
ベース層の不純物濃度を高めることができるので、ベー
ス抵抗を低減することができ、またベース層を薄く形成
することができる。また、コレクタ層の不純物濃度も低
めることができるので、そのコレクタ容量も減らすこと
ができる。このような利点を有するため、ＨＢＴ は、
従来のホモ接合バイポーラトランジスタに比べて高周波
特性やスイッチング特性の点で優れている。
Ｔがあるが、このＨＢＴはバイポーラトランジスタのエ
ミッタとベース間にヘテロ接合を有する素子であって、
従来の単一半導体材料を使って製作したホモ接合（ｈｏ
ｍｏｊｕｎｃｔｉｏｎ）バイポーラトランジスタに比べ
ていろいろな長所がある。まず第一に、エミッタ層を構
成する半導体物質に、ベース層を構成する半導体物質よ
りエネルギーギャップ（ｅｎｅｒｇｙ ｇａｐ）が大き
い物質を使うことによって、エミッタ注入効率を低下さ
せることなく、エミッタ領域の不純物濃度とベース領域
の不純物濃度を独立に設定することができる。第二に、
ベース層の不純物濃度を高めることができるので、ベー
ス抵抗を低減することができ、またベース層を薄く形成
することができる。また、コレクタ層の不純物濃度も低
めることができるので、そのコレクタ容量も減らすこと
ができる。このような利点を有するため、ＨＢＴ は、
従来のホモ接合バイポーラトランジスタに比べて高周波
特性やスイッチング特性の点で優れている。
【０００４】図１は、従来の ＨＢＴの構造例を示す断
面図である。同図中、符号１は半絶縁性ＧａＡｓ基板、
２はｎ＋ 型ＧａＡｓコレクタコンタクト層、３はｎ
型ＧａＡｓコレクタ層、４はｐ＋ 型ＧａＡｓベース
層、７はｎ型ＡｌＧａＡｓエミッタ層、９はｎ＋ 型
ＧａＡｓエミッタコンタクト層、１０はエミッタ電極、
１１はベース電極、１２はコレクタ電極をそれぞれ示し
ている。このような構造の ＨＢＴは、ベース層が薄い
ため、ベース層の不純物が高濃度になっても、ベース抵
抗を低減するのに限界があった。
面図である。同図中、符号１は半絶縁性ＧａＡｓ基板、
２はｎ＋ 型ＧａＡｓコレクタコンタクト層、３はｎ
型ＧａＡｓコレクタ層、４はｐ＋ 型ＧａＡｓベース
層、７はｎ型ＡｌＧａＡｓエミッタ層、９はｎ＋ 型
ＧａＡｓエミッタコンタクト層、１０はエミッタ電極、
１１はベース電極、１２はコレクタ電極をそれぞれ示し
ている。このような構造の ＨＢＴは、ベース層が薄い
ため、ベース層の不純物が高濃度になっても、ベース抵
抗を低減するのに限界があった。
【０００５】そこで、ベース抵抗を低減する方法として
、前記ベース層の材料構成を変化させて、例えばベース
層としてＡｌｘ Ｇａ１−ｘ Ａｓを使い、ｘ 値
をエミッタからベースの方に行くにつれ減少させて作り
つけ電界（ｂｕｉｌｔ−ｉｎ ｆｉｅｌｄ）を形成し、
この作りつけ電界によりベース領域からのキャリヤ移動
速度を増加させてベース通過時間を縮めることによって
、ベース層を多少厚くすることができる。しかし、この
方法でもやはりベース抵抗の低減には限界がある。
、前記ベース層の材料構成を変化させて、例えばベース
層としてＡｌｘ Ｇａ１−ｘ Ａｓを使い、ｘ 値
をエミッタからベースの方に行くにつれ減少させて作り
つけ電界（ｂｕｉｌｔ−ｉｎ ｆｉｅｌｄ）を形成し、
この作りつけ電界によりベース領域からのキャリヤ移動
速度を増加させてベース通過時間を縮めることによって
、ベース層を多少厚くすることができる。しかし、この
方法でもやはりベース抵抗の低減には限界がある。
【０００６】そして、前記構造の ＨＢＴでは、ベース
層とコレクタ層の一部分を蝕刻してベース− コレクタ
間の接合の面積を縮小させることによってコレクタ接合
容量を減らしたが、依然として容量が高いため高周波で
の素子の高速動作の妨げになっている。
層とコレクタ層の一部分を蝕刻してベース− コレクタ
間の接合の面積を縮小させることによってコレクタ接合
容量を減らしたが、依然として容量が高いため高周波で
の素子の高速動作の妨げになっている。
【０００７】図２は、図１に示した ＨＢＴの構造にお
けるヘテロ接合から生じる急激な電位障壁を除くために
アルミニウム成分を傾斜（ｇｒａｄｉｎｇ）させて成長
させた傾斜層６、８を具備した ＨＢＴの構造例を示す
断面図である。このように構成された ＨＢＴは、ヘテ
ロ接合での緩慢な電位障壁のため、図１の ＨＢＴより
電流利得を向上させ得る。 しかし、この構造の ＨＢＴも、前述した図１の ＨＢ
Ｔと同じ短所を有する。
けるヘテロ接合から生じる急激な電位障壁を除くために
アルミニウム成分を傾斜（ｇｒａｄｉｎｇ）させて成長
させた傾斜層６、８を具備した ＨＢＴの構造例を示す
断面図である。このように構成された ＨＢＴは、ヘテ
ロ接合での緩慢な電位障壁のため、図１の ＨＢＴより
電流利得を向上させ得る。 しかし、この構造の ＨＢＴも、前述した図１の ＨＢ
Ｔと同じ短所を有する。
【０００８】なお、同図中、図１と同じ符号は同一部分
を示しており、また、前記傾斜層６は、ｐ＋ 型Ｇａ
Ａｓベース層４とｎ型ＡｌＧａＡｓエミッタ層７との間
に介在してｎ型ＧａＡｓからｎ型ＡｌＧａＡｓを形成さ
せるためにＡｌの成分濃度を傾斜させた層であり、前記
傾斜層８は、ｎ型ＡｌＧａＡｓからｎ＋ 型ＧａＡｓ
を形成させるためにＡｌの成分濃度を傾斜させた層であ
る。また、符号５は無ドーピングＧａＡｓスペーサであ
り、傾斜層６の形成時に不純物がベース層４から傾斜層
６に拡散するのを遮断する役割を担っている。
を示しており、また、前記傾斜層６は、ｐ＋ 型Ｇａ
Ａｓベース層４とｎ型ＡｌＧａＡｓエミッタ層７との間
に介在してｎ型ＧａＡｓからｎ型ＡｌＧａＡｓを形成さ
せるためにＡｌの成分濃度を傾斜させた層であり、前記
傾斜層８は、ｎ型ＡｌＧａＡｓからｎ＋ 型ＧａＡｓ
を形成させるためにＡｌの成分濃度を傾斜させた層であ
る。また、符号５は無ドーピングＧａＡｓスペーサであ
り、傾斜層６の形成時に不純物がベース層４から傾斜層
６に拡散するのを遮断する役割を担っている。
【０００９】
【発明が解決しようとする課題】本発明の目的は、前述
したような従来技術の問題点を解消するために、活性領
域以外のベース層の厚さを厚くすることによって、ベー
ス抵抗が低減された ＨＢＴを提供することである。
したような従来技術の問題点を解消するために、活性領
域以外のベース層の厚さを厚くすることによって、ベー
ス抵抗が低減された ＨＢＴを提供することである。
【００１０】本発明の他の目的は、ベース層とコレクタ
層との間に障壁層を介在させることによって、コレクタ
容量が低減された ＨＢＴを提供することである。
層との間に障壁層を介在させることによって、コレクタ
容量が低減された ＨＢＴを提供することである。
【００１１】
【課題を解決するための手段】上記目的を達成するため
の本発明は、所定深さでリセス蝕刻された領域により囲
まれたフォワードメサ構造を有する半絶縁性基板と、前
記半絶縁性基板上に単層構造より形成され、第１伝導型
の不純物が高濃度でドープされた第１化合物半導体より
なるコレクタコンタクト層と、前記コレクタコンタクト
層上に単層構造より形成され、前記第１伝導型の不純物
が前記コレクタコンタクト層より低い濃度でドープされ
た前記第１化合物半導体よりなるコレクタ層と、前記コ
レクタ層上に単層構造より形成され、第２伝導型の不純
物が高濃度でドープされた前記第１化合物半導体よりな
る薄膜のベース層と、前記ベース層上に単層構造より形
成され、前記第１伝導型の不純物がドープされかつ前記
第１化合物半導体よりエネルギーバンドギャップが大き
い第２化合物半導体よりなるエミッタ層と、前記エミッ
タ層上に単層構造より形成され、前記第１伝導型の不純
物が高濃度でドープされた前記第１化合物半導体よりな
り、前記リセス蝕刻された領域上に存する部分の側面は
前記メサ構造上に存する前記コレクタコンタクト層及び
前記コレクタ層の各側面と接触するエミッタコンタクト
層と、前記リセス蝕刻された領域上に存する前記エミッ
タコンタクト層上に形成され、前記第２伝導型の不純物
が高濃度でドープされた前記第１化合物半導体よりなり
、前記ベース層の厚さより厚い厚さを有し、前記リセス
蝕刻された領域上に存する部分の側面は前記メサ構造上
に存する前記ベース層の側面と接触するベースコンタク
ト層とを具備することを特徴する。
の本発明は、所定深さでリセス蝕刻された領域により囲
まれたフォワードメサ構造を有する半絶縁性基板と、前
記半絶縁性基板上に単層構造より形成され、第１伝導型
の不純物が高濃度でドープされた第１化合物半導体より
なるコレクタコンタクト層と、前記コレクタコンタクト
層上に単層構造より形成され、前記第１伝導型の不純物
が前記コレクタコンタクト層より低い濃度でドープされ
た前記第１化合物半導体よりなるコレクタ層と、前記コ
レクタ層上に単層構造より形成され、第２伝導型の不純
物が高濃度でドープされた前記第１化合物半導体よりな
る薄膜のベース層と、前記ベース層上に単層構造より形
成され、前記第１伝導型の不純物がドープされかつ前記
第１化合物半導体よりエネルギーバンドギャップが大き
い第２化合物半導体よりなるエミッタ層と、前記エミッ
タ層上に単層構造より形成され、前記第１伝導型の不純
物が高濃度でドープされた前記第１化合物半導体よりな
り、前記リセス蝕刻された領域上に存する部分の側面は
前記メサ構造上に存する前記コレクタコンタクト層及び
前記コレクタ層の各側面と接触するエミッタコンタクト
層と、前記リセス蝕刻された領域上に存する前記エミッ
タコンタクト層上に形成され、前記第２伝導型の不純物
が高濃度でドープされた前記第１化合物半導体よりなり
、前記ベース層の厚さより厚い厚さを有し、前記リセス
蝕刻された領域上に存する部分の側面は前記メサ構造上
に存する前記ベース層の側面と接触するベースコンタク
ト層とを具備することを特徴する。
【００１２】また、本発明は、前記リセス蝕刻された領
域上に存する前記ベースコンタクト層と前記エミッタコ
ンタクト層との間に、前記第１伝導型の不純物がドープ
された前記第２化合物半導体よりなるベース障壁層と、
前記第２伝導型の不純物がドープされた前記第２化合物
半導体よりなるコレクタ障壁層とを少なくとも一対以上
具備することを特徴とする。
域上に存する前記ベースコンタクト層と前記エミッタコ
ンタクト層との間に、前記第１伝導型の不純物がドープ
された前記第２化合物半導体よりなるベース障壁層と、
前記第２伝導型の不純物がドープされた前記第２化合物
半導体よりなるコレクタ障壁層とを少なくとも一対以上
具備することを特徴とする。
【００１３】
【作用】このような構造の ＨＢＴでは、ベース領域が
エミッタと接続している活性領域のベース層とベース電
極が連結されているベース層とで構成されているので、
エミッタと接している部分のベース層の厚さは、高周波
での素子特性円滑化のために従来と同じく薄い厚さを維
持でき、もう一方のベース層、すなわち電極と連結され
ているベース層の厚さは、結晶成長の特性を利用して厚
くでき、かつ濃度を高めることによって全体的なベース
抵抗が低減される。
エミッタと接続している活性領域のベース層とベース電
極が連結されているベース層とで構成されているので、
エミッタと接している部分のベース層の厚さは、高周波
での素子特性円滑化のために従来と同じく薄い厚さを維
持でき、もう一方のベース層、すなわち電極と連結され
ているベース層の厚さは、結晶成長の特性を利用して厚
くでき、かつ濃度を高めることによって全体的なベース
抵抗が低減される。
【００１４】そして、リセス構造部分の高濃度ベースコ
ンタクト層と高濃度エミッタコンタクト層との間に不純
物型が互いに異なる障壁層を成長させることによって、
ベース− コレクタ間のコレクタ接合容量が低減される
。 つまり、活性領域の接合面を除いた二つの接合面すなわ
ちリセス構造部分のベース− コレクタ接合面の間に不
純物型を異にしながら交互に積層された第１及び第２障
壁層を成長させると、コレクタ− 第１障壁層間、第１
障壁層− 第２障壁層間及び第２障壁層− ベース間の
各接合容量が直列に配置され、第１及び第２障壁層がな
い場合のベース− コレクタ間の接合容量よりはるかに
小さい容量を有する。
ンタクト層と高濃度エミッタコンタクト層との間に不純
物型が互いに異なる障壁層を成長させることによって、
ベース− コレクタ間のコレクタ接合容量が低減される
。 つまり、活性領域の接合面を除いた二つの接合面すなわ
ちリセス構造部分のベース− コレクタ接合面の間に不
純物型を異にしながら交互に積層された第１及び第２障
壁層を成長させると、コレクタ− 第１障壁層間、第１
障壁層− 第２障壁層間及び第２障壁層− ベース間の
各接合容量が直列に配置され、第１及び第２障壁層がな
い場合のベース− コレクタ間の接合容量よりはるかに
小さい容量を有する。
【００１５】
【実施例】以下、添付した図面を参照して本発明を説明
する。図３は、本発明による ＨＢＴの一実施例を示す
断面図である。同図中、図１と同じ符号は同一部分を示
しており、符号１３はｐ型ＡｌＧａＡｓコレクタ側障壁
層、１４はｎ型ＡｌＧａＡｓベース側障壁層、１５はｐ
＋ 型ＧａＡｓベースコンタクト層をそれぞれ示して
いる。
する。図３は、本発明による ＨＢＴの一実施例を示す
断面図である。同図中、図１と同じ符号は同一部分を示
しており、符号１３はｐ型ＡｌＧａＡｓコレクタ側障壁
層、１４はｎ型ＡｌＧａＡｓベース側障壁層、１５はｐ
＋ 型ＧａＡｓベースコンタクト層をそれぞれ示して
いる。
【００１６】本発明による ＨＢＴは、図３に示すよう
に、フォワードメサ構造を有する半絶縁性基板１上に、
ＭＢＥ法または ＭＯＣＶＤ法、あるいはこれら二つ
の方法の長所を利用した ＭＯＭＢＥ法などの結晶成長
法により、前記メサ構造を有する基板模様をそのまま維
持しながら ＨＢＴの構成要素であるすべての半導体層
を順次形成すれば、メサ構造部分の高濃度コレクタ層２
と、メサ構造両側でリセス（ｒｅｃｅｓｓ）蝕刻された
半絶縁性基板上に形成されたリセス構造部分の高濃度コ
ンタクト層９とが水平的に自己整合（ｓｅｌｆ−ａｌｉ
ｇｎ）されてコレクタを成し、メサ構造部分の高濃度ベ
ースコンタクト層１５が水平的に自己整合されてベース
を成す。その際、このようなコレクタ及びベース領域の
水平的な自己整合は、半絶縁性基板をフォワードメサ構
造で蝕刻する時にメサの高さを調節することによって得
られる。
に、フォワードメサ構造を有する半絶縁性基板１上に、
ＭＢＥ法または ＭＯＣＶＤ法、あるいはこれら二つ
の方法の長所を利用した ＭＯＭＢＥ法などの結晶成長
法により、前記メサ構造を有する基板模様をそのまま維
持しながら ＨＢＴの構成要素であるすべての半導体層
を順次形成すれば、メサ構造部分の高濃度コレクタ層２
と、メサ構造両側でリセス（ｒｅｃｅｓｓ）蝕刻された
半絶縁性基板上に形成されたリセス構造部分の高濃度コ
ンタクト層９とが水平的に自己整合（ｓｅｌｆ−ａｌｉ
ｇｎ）されてコレクタを成し、メサ構造部分の高濃度ベ
ースコンタクト層１５が水平的に自己整合されてベース
を成す。その際、このようなコレクタ及びベース領域の
水平的な自己整合は、半絶縁性基板をフォワードメサ構
造で蝕刻する時にメサの高さを調節することによって得
られる。
【００１７】ここで、図３には示されていないが、前記
メサ構造を有する半絶縁性基板上に半導体層を成長させ
れば、メサ構造部分のエミッタコンタクト層９上にも第
１及び第２障壁層と高濃度ベースコンタクト層とがリセ
ス構造部分と同一に成長する。そこで、その後、通常の
蝕刻工程を通じて、電極が形成されるべき高濃度エミッ
タコンタクト層９を露出させ、次いで、リフトーオフ（
ｌｉｆｔ−ｏｆｆ）工程や通常の蝕刻工程を通じてエミ
ッタ、ベース及びコレクタの各電極を形成する。
メサ構造を有する半絶縁性基板上に半導体層を成長させ
れば、メサ構造部分のエミッタコンタクト層９上にも第
１及び第２障壁層と高濃度ベースコンタクト層とがリセ
ス構造部分と同一に成長する。そこで、その後、通常の
蝕刻工程を通じて、電極が形成されるべき高濃度エミッ
タコンタクト層９を露出させ、次いで、リフトーオフ（
ｌｉｆｔ−ｏｆｆ）工程や通常の蝕刻工程を通じてエミ
ッタ、ベース及びコレクタの各電極を形成する。
【００１８】図４は、本発明による ＨＢＴの他の実施
例を示す断面図であって、同図中、図２ないし図３と同
じ符号は同一部分を示している。
例を示す断面図であって、同図中、図２ないし図３と同
じ符号は同一部分を示している。
【００１９】なお、本実施例では、前記ベース− コレ
クタ間の接合容量を低減させる障壁層を一対のみ積層し
て使用したが、不純物型が互いに異なる低濃度の半導体
層を二対以上の多数層になるよう交互に成長させて使っ
てもよい。また、本実施例では、 ＮＰＮ型ＨＢＴ を
例として挙げたが、本発明は ＰＮＰ型ＨＢＴ にも適
用可能である。
クタ間の接合容量を低減させる障壁層を一対のみ積層し
て使用したが、不純物型が互いに異なる低濃度の半導体
層を二対以上の多数層になるよう交互に成長させて使っ
てもよい。また、本実施例では、 ＮＰＮ型ＨＢＴ を
例として挙げたが、本発明は ＰＮＰ型ＨＢＴ にも適
用可能である。
【００２０】
【発明の効果】以上述べたように、本発明によれば、全
体的なベース抵抗と接合容量を減少させることができる
ので、 ＨＢＴの高速動作が可能となる。
体的なベース抵抗と接合容量を減少させることができる
ので、 ＨＢＴの高速動作が可能となる。
【図１】従来の ＨＢＴの構造の一例を示す断面図であ
る。
る。
【図２】従来の ＨＢＴの構造の他の例を示す断面図で
ある。
ある。
【図３】本発明による ＨＢＴの一実施例を示す断面図
である。
である。
【図４】本発明による ＨＢＴの他の実施例を示す断面
図である。
図である。
１…半絶縁性ＧａＡｓ基板
２…高濃度コレクタ層あるいはｎ＋ 型ＧａＡｓコレ
クタコンタクト層 ３…低濃度コレクタ層あるいはｎ型ＧａＡｓコレクタ層
４…高濃度ベース層あるいはｐ＋ 型ＧａＡｓベース
層５…無ドーピングスペーサあるいは無ドーピングＧａ
Ａｓスペーサ ６…傾斜層（ｇｒａｄｉｎｇ ｌａｙｅｒ）７…エミ
ッタ層あるいはｎ型ＡｌＧａＡｓエミッタ層８…傾斜層 ９…高濃度エミッタコンタクト層あるいはｎ＋ 型Ｇ
ａＡｓエミッタコンタクト層 １０…エミッタ電極 １１…ベース電極 １２…コレクタ電極 １３…第１障壁層あるいはｐ型ＡｌＧａＡｓコレクタ側
障壁層１４…第２障壁層あるいはｎ型ＡｌＧａＡｓベー
ス側障壁層１５…高濃度ベースコンタクト層あるいはｐ
＋ 型ＧａＡｓベースコンタクト層
クタコンタクト層 ３…低濃度コレクタ層あるいはｎ型ＧａＡｓコレクタ層
４…高濃度ベース層あるいはｐ＋ 型ＧａＡｓベース
層５…無ドーピングスペーサあるいは無ドーピングＧａ
Ａｓスペーサ ６…傾斜層（ｇｒａｄｉｎｇ ｌａｙｅｒ）７…エミ
ッタ層あるいはｎ型ＡｌＧａＡｓエミッタ層８…傾斜層 ９…高濃度エミッタコンタクト層あるいはｎ＋ 型Ｇ
ａＡｓエミッタコンタクト層 １０…エミッタ電極 １１…ベース電極 １２…コレクタ電極 １３…第１障壁層あるいはｐ型ＡｌＧａＡｓコレクタ側
障壁層１４…第２障壁層あるいはｎ型ＡｌＧａＡｓベー
ス側障壁層１５…高濃度ベースコンタクト層あるいはｐ
＋ 型ＧａＡｓベースコンタクト層
Claims (4)
- 【請求項１】所定深さでリセス蝕刻された領域により囲
まれたフォワードメサ構造を有する半絶縁性基板と、前
記半絶縁性基板上に単層構造より形成され、第１伝導型
の不純物が高濃度でドープされた第１化合物半導体より
なるコレクタコンタクト層と、前記コレクタコンタクト
層上に単層構造より形成され、前記第１伝導型の不純物
が前記コレクタコンタクト層より低い濃度でドープされ
た前記第１化合物半導体よりなるコレクタ層と、前記コ
レクタ層上に単層構造より形成され、第２伝導型の不純
物が高濃度でドープされた前記第１化合物半導体よりな
る薄膜のベース層と、前記ベース層上に単層構造より形
成され、前記第１伝導型の不純物がドープされかつ前記
第１化合物半導体よりエネルギーバンドギャップが大き
い第２化合物半導体よりなるエミッタ層と、前記エミッ
タ層上に単層構造より形成され、前記第１伝導型の不純
物が高濃度でドープされた前記第１化合物半導体よりな
り、前記リセス蝕刻された領域上に存する部分の側面は
前記メサ構造上に存する前記コレクタコンタクト層及び
前記コレクタ層の各側面と接触するエミッタコンタクト
層と、前記リセス蝕刻された領域上に存する前記エミッ
タコンタクト層上に形成され、前記第２伝導型の不純物
が高濃度でドープされた前記第１化合物半導体よりなり
、前記ベース層の厚さより厚い厚さを有し、前記リセス
蝕刻された領域上に存する部分の側面は前記メサ構造上
に存する前記ベース層の側面と接触するベースコンタク
ト層と、を具備することを特徴する化合物半導体装置。 - 【請求項２】前記リセス蝕刻された領域上に存する前記
ベースコンタクト層と前記エミッタコンタクト層との間
に、前記第１伝導型の不純物がドープされた前記第２化
合物半導体よりなるベース障壁層と、前記第２伝導型の
不純物がドープされた前記第２化合物半導体よりなるコ
レクタ障壁層とを少なくとも一対以上具備することを特
徴とする請求項１記載の化合物半導体装置。 - 【請求項３】前記第１化合物半導体はＧａＡｓであり、
前記第２化合物半導体はＡｌＧａＡｓであることを特徴
とする請求項１記載の化合物半導体装置。 - 【請求項４】前記第１伝導型はｎ型であり、前記第２伝
導型はｐ型であることを特徴とする請求項１記載の化合
物半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR12882 | 1990-08-21 | ||
| KR1019900012882A KR930007190B1 (ko) | 1990-08-21 | 1990-08-21 | 화합물 반도체 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04233736A true JPH04233736A (ja) | 1992-08-21 |
Family
ID=19302566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3057200A Pending JPH04233736A (ja) | 1990-08-21 | 1991-03-20 | 化合物半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5144376A (ja) |
| JP (1) | JPH04233736A (ja) |
| KR (1) | KR930007190B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3210383B2 (ja) * | 1992-01-22 | 2001-09-17 | 株式会社東芝 | ヘテロ接合バイポーラトランジスタ |
| TWI307912B (en) * | 2001-05-30 | 2009-03-21 | Asm Inc | Low temperature load and bake |
| US7298284B2 (en) * | 2005-09-27 | 2007-11-20 | Jaag Plush, Llc | Educational toy clock |
| US8278176B2 (en) | 2006-06-07 | 2012-10-02 | Asm America, Inc. | Selective epitaxial formation of semiconductor films |
| US7789965B2 (en) | 2006-09-19 | 2010-09-07 | Asm Japan K.K. | Method of cleaning UV irradiation chamber |
| KR100847848B1 (ko) * | 2007-02-26 | 2008-07-23 | 삼성전기주식회사 | 이종접합 바이폴라 트랜지스터 및 그 제조방법 |
| US20080289650A1 (en) * | 2007-05-24 | 2008-11-27 | Asm America, Inc. | Low-temperature cleaning of native oxide |
| US7759199B2 (en) | 2007-09-19 | 2010-07-20 | Asm America, Inc. | Stressor for engineered strain on channel |
| US7871937B2 (en) | 2008-05-16 | 2011-01-18 | Asm America, Inc. | Process and apparatus for treating wafers |
| US8367528B2 (en) | 2009-11-17 | 2013-02-05 | Asm America, Inc. | Cyclical epitaxial deposition and etch |
| US9885123B2 (en) | 2011-03-16 | 2018-02-06 | Asm America, Inc. | Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow |
| US8809170B2 (en) | 2011-05-19 | 2014-08-19 | Asm America Inc. | High throughput cyclical epitaxial deposition and etch process |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01135069A (ja) * | 1987-11-20 | 1989-05-26 | Nec Corp | ヘテロ接合バイポーラトランジスタの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744182B2 (ja) * | 1984-11-09 | 1995-05-15 | 株式会社日立製作所 | ヘテロ接合バイポ−ラ・トランジスタ |
| DE3850309T2 (de) * | 1987-07-24 | 1995-01-19 | Matsushita Electric Ind Co Ltd | Hochfrequenz-Bipolartransistor und dessen Herstellungsverfahren. |
-
1990
- 1990-08-21 KR KR1019900012882A patent/KR930007190B1/ko not_active IP Right Cessation
-
1991
- 1991-03-20 JP JP3057200A patent/JPH04233736A/ja active Pending
- 1991-05-09 US US07/697,685 patent/US5144376A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01135069A (ja) * | 1987-11-20 | 1989-05-26 | Nec Corp | ヘテロ接合バイポーラトランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920005380A (ko) | 1992-03-28 |
| US5144376A (en) | 1992-09-01 |
| KR930007190B1 (ko) | 1993-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0458703B2 (ja) | ||
| JPH04233736A (ja) | 化合物半導体装置 | |
| US5814843A (en) | Heterojunction bipolar transistor having a graded-composition base region | |
| JP2692558B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH03124033A (ja) | ヘテロ接合バイポーラ・トランジスタ | |
| JP3246401B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JPS61182257A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2714861B2 (ja) | バイポーラ半導体装置 | |
| JPH0812910B2 (ja) | 化合物半導体装置およびその製造方法 | |
| JP2780328B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH03159135A (ja) | 半導体装置及びその製造方法 | |
| JPS61203675A (ja) | 半導体装置 | |
| JP2541280B2 (ja) | 半導体装置 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2829105B2 (ja) | バイポーラトランジスタ | |
| JP2800218B2 (ja) | バイポーラトランジスタ | |
| JP2777898B2 (ja) | 化合物半導体装置 | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH04100240A (ja) | ヘテロ接合バイポーラ・トランジスタ |