JP2004521485A - 格子整合されたベース層を有するバイポーラトランジスタ - Google Patents

格子整合されたベース層を有するバイポーラトランジスタ Download PDF

Info

Publication number
JP2004521485A
JP2004521485A JP2002544788A JP2002544788A JP2004521485A JP 2004521485 A JP2004521485 A JP 2004521485A JP 2002544788 A JP2002544788 A JP 2002544788A JP 2002544788 A JP2002544788 A JP 2002544788A JP 2004521485 A JP2004521485 A JP 2004521485A
Authority
JP
Japan
Prior art keywords
base
layer
collector
transistor
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002544788A
Other languages
English (en)
Other versions
JP2004521485A5 (ja
Inventor
ウェルサー・ロジャー・イー
デルーカ・ポール・エム
パン・ノレン
Original Assignee
コピン コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コピン コーポレーション filed Critical コピン コーポレーション
Publication of JP2004521485A publication Critical patent/JP2004521485A/ja
Publication of JP2004521485A5 publication Critical patent/JP2004521485A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318Heterojunction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004Base region of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

高濃度の炭素ドーパントを有し、ガリウム、インジウム、砒素および窒素からなる半導体材料が開示される。前記材料は、インジウムおよび窒素の濃度を制御することにより、ガリウム砒素に格子整合させることができるため、ガリウム砒素ベースのヘテロ接合バイポーラトランジスタのベース層の形成に有効である。開示された半導体材料は、高濃度の炭素ドーパントが得られることから、低いシート抵抗を有する。
【選択図】図1

Description

【関連出願】
【0001】
本出願は、2000年11月27日に出願された米国仮出願第60/253,159号の利益を主張するものであり、前記出願の全文は本明細書の一部をなすものとしてここに引用する。
【背景技術】
【0002】
バイポーラ接合トランジスタ(BJT)およびヘテロ接合バイポーラトランジスタ(HBT)集積回路(IC)は、さまざまな用途、特に携帯電話機、マイクロ波計測器、および光ファイバー通信システムの高速(>10Gbit/s)回路用のパワーアンプにとって、重要な技術に発展してきている。低電圧動作、高周波数性能、高い電力付加効率および低コスト生産を伴うデバイスを必要とすることが、将来的に予測される。BJTまたはHBTのターンオン電圧は、ある一定のコレクタ電流密度(J)を得るのに必要なベース−エミッタ間電圧(Vbe)として定義される。ターンオン電圧は、供給電圧がバッテリー技術および他の構成要素の電力必要量によって制約される低電力用途のデバイスの有用性を制限する可能性がある。
【0003】
エミッタ、ベースおよびコレクタが1つの半導体材料から製造されるBJTと異なり、HBTは、ベースが製造される半導体材料に比べてエミッタ半導体材料が広いバンドギャップを有する2つの異なる半導体材料から製造される。これは、ベースからエミッタへのキャリアの注入を妨げる内部バリアがあるために、結果として、BJTよりもベースからコレクタへのキャリアの注入効率が良くなる。より小さいバンドギャップを有するベースを選択すると、ベースからコレクタへのキャリア注入効率の向上によって、所定のベース−エミッタ間電圧でのコレクタ電流密度が増加するために、ターンオン電圧が低下する。
【0004】
ただし、HBTは、ヘテロ接合での半導体材料のバンド列における階段状の不連続性を有することが、HBTのエミッタ−ベース界面での伝導帯スパイク(conduction band spike)を生じるという欠点を持つ可能性がある。この伝導帯スパイクの作用により、ベースからコレクタへの電子の移動を阻止する。したがって、電子がベース中に長く留まり、その結果再結合レベルが増加し、コレクタ電流利得が減少する。上述のように、ヘテロ接合バイポーラトランジスタのターンオン電圧は、ある一定のコレクタ電流密度を得るのに必要なベース−エミッタ間電圧として定義されるため、コレクタ電流利得の減少は、HBTのターンオン電圧を実質的に上昇させる。したがって、HBTの半導体材料の製造において、ターンオン電圧を低くするための改良がさらに必要となり、そのために、低電圧作動デバイスを改良する必要がある。
【発明の開示】
【0005】
本発明は、n型にドープされたコレクタと、前記コレクタ上に形成され、かつインジウムおよび窒素を含むIII−V族材料からなるベースと、前記ベース上に形成されたn型にドープされたエミッタとを有するHBTを提供する。ベース層のIII−V族材料は、約1.5×1019cm−3〜約7.0×1019cm−3の炭素ドーパント濃度を有する。好ましい実施形態では、ベース層は、ガリウム元素、インジウム元素、砒素元素および窒素元素を含む。前記材料中での窒素の存在および本発明の材料の高いドーパント濃度は、バンドギャップおよび材料のシート抵抗(Rsb)を低減させ、その結果、ターンオン電圧を低下させる。本発明のHBTは、従来技術のGaAsベースのHBTに比べて低いターンオン電圧を有する。
【0006】
好ましい実施形態では、前記III−V族化合物材料系は、化学式Ga1−xInAs1−yで表わすことができる。少量の窒素が前記材料中に含有されると、Ga1− InAsのエネルギーギャプが大幅に低下することが知られている。さらに、窒素は、インジウムとは反対方向に格子定数を押すので、前記材料に窒素に対して適切な比率のインジウムを添加することにより、Ga1−xInAs1−y合金を、GaAsに格子整合するように成長させることができる。このようにして、増加したバンドギャップを発生させる過度の歪みおよび材料の不整合な転位は取り除くことができる。このようにして、インジウムの窒素に対する比率を選択して、歪みを低減または取り除く。本発明の好ましい実施形態では、HBTのGa1−xInAs1−yのベース層において、x=3yである。
【0007】
一実施形態では、トランジスタは、エミッタおよびコレクタが製造される半導体材料とは異なる半導体材料からなるベースを有するダブルヘテロ接合バイポーラトランジスタ(DHBT)である。DHBTの好ましい実施形態では、Ga1−xInAs1−yのベース層は、化学式Ga1−xInAs1−yによって表すことができ、コレクタはGaAsであり、エミッタはInGaP、AlInGaPまたはAlGaAsから選択される。
【0008】
本発明の別の好ましい実施形態は、伝導帯スパイクの高さが、ベース層のエネルギーギャップ(Egb)の低下と共に低下するHBTまたはDHBTに関する。伝導帯スパイクは、ベース/エミッタヘテロ接合またはベース/コレクタヘテロ接合での伝導帯の不連続性によって発生する。ベース層をエミッタおよび/またはコレクタ層に格子整合させて格子歪を減少させると、伝導帯スパイクは低減する。これは一般に、ベース層内の窒素およびインジウム濃度を制御することによりなされる。好ましくは、前記ベース層は、式Ga1−xInAs1−y(xは3yにほぼ等しい)を有する。
【0009】
一実施形態では、ベースの構造に傾斜を設けて、コレクタ側では狭いバンドギャップを有し、エミッタ側では広いバンドギャップを有する傾斜したバンドギャップ層を製造することができる。例えば、DHBTのGa1−xInAs1−yのベース層を傾斜させて、コレクタ側ではxおよび3yが0.01にほぼ等しく、エミッタ側ではほぼ0の傾斜にすることができる。またベース層のドーパント濃度を傾斜させて、ドーパント濃度をコレクタ付近では高くし、ベースエミッタヘテロ接合に向かってベースの厚み方向に徐々に減少するようにできる。傾斜ベース層を形成する方法は当業者には公知であり、非特許文献1に見ることができ、前記文献1の全文は、本明細書の一部をなすものとしてここに引用する。
【非特許文献1】Ferry等の、Gallium Arsenide technology(1985)のページ303-328(Howard W.Sams&Co.,Inc.Indianapolis,Indiana)
【0010】
伝導帯スパイクを最小にする別の方法は、ヘテロ接合間に1つまたは複数の遷移層を含むことである。遷移層は、低いバンドギャップのセットバック(set back)層、傾斜バンドギャップ層、ドーピングスパイクまたはそれらの組み合わせを有しており、この遷移層を利用して伝導帯スパイクを最小にすることができる。さらに、1つまたは複数の格子整合された層をベースとエミッタとの間またはベースとコレクタとの間に設けて、ヘテロ接合での材料の格子歪を低減することができる。
【0011】
本発明はまた、HBTおよびDHBTを製造する方法を提供する。この方法は、ガリウム、インジウム、砒素および窒素からなるベース層をn型にドープされたGaAsコレクタ上に成長させることを含む。ベース層を内部または外部の炭素源を使用して成長させて、炭素がドープされたベース層を実現する。次いで、n型にドープされたエミッタ層をベース層上で成長させる。ベース層に対して炭素ドーパントを提供する内部または外部の炭素源を使用することにより、従来技術において得られている濃度に比べて高い炭素ドーパント濃度を有する材料が得られる。一般に、約1.5×1019cm−3〜約7.0×1019cm−3のドーパント濃度が、本発明の方法を利用して得られる。好ましい実施形態では、約3.0×1019cm−3〜約7.0×1019cm−3のドーパント濃度が、本発明の方法で得られる。材料中のドーパント濃度が高いほど、材料のシート抵抗およびバンドギャップは低減する。したがって、HBTおよびDHBTのベース層中のドーパント濃度が高くなれば、デバイスのターンオン電圧は低くなる。
【0012】
本発明はまた、化学式Ga1−xInAs1−y(xおよびyは、それぞれ独立に、約1.0×10−4〜約2.0×10−1である。)によって表される材料を提供する。好ましくは、xは3yにほぼ等しい。より好ましくは、xおよび3yは0.01にほぼ等しい。前記材料は、約1.5×1019cm−3〜約7.0×1019cm−3の濃度で炭素がドープされている。好ましくは、前記炭素ドーパント濃度は、約3.0×1019cm−3〜約7.0×1019cm−3である。
【0013】
ターンオン電圧の減少は、有線および無線GaAsベースのRF回路の両方において、標準固定電圧源またはバッテリー出力によって制限される電圧値の管理を容易にする。ターンオン電圧の低下はまた、GaAsベースのHBTにおけるさまざまなベース電流構成要素の相対的な大きさを変化させる。ベース電流構成要素の相対的な大きさに大きく依存するために、接合温度と加える応力の両方の関数としてのDC電流利得の安定性が予め示されている。低いターンオン電圧によって可能となる逆ホール注入の減少は、デバイスの温度安定性と長期間信頼性の両方に有利である。このように、高いドーパント濃度を有し、歪みのないGa1−xInAs1−yベース材料は、GaAsベースのHBTおよびDHBTにおけるRF性能を向上させる。
【発明を実施するための最良の形態】
【0014】
本発明の前述およびその他の目的、特徴、および利点は、添付図面に示す本発明の好ましい実施形態の以下の詳細な説明で明らかになるであろう。図面では、同一参照符号は異なる図面においても同一部品を指す。図面は必ずしも縮尺通りではなく、本発明の原理を示すことに重点が置かれている。
【0015】
III−V族材料は、周期表のIII(A)列の少なくとも1つの元素および周期表のV(A)列の少なくとも1つの元素を含む格子を有する半導体である。一実施形態では、前記III−V族材料は、ガリウム、インジウム、砒素および窒素から構成される格子である。好ましくは、前記III−V族材料は、化学式Ga1−xInAs1−yで表すことができ、xおよびyは、それぞれ独立で、約1.0×10−4から約2.0×10−1である。より好ましくは、xは3yにほぼ等しい。最も好ましい実施形態では、xおよび3yは約0.01である。
【0016】
本明細書で使用される「遷移層」の用語は、ベース/エミッタのヘテロ接合間またはベース/コレクタのヘテロ接合間にある層を指し、ヘテロ接合の伝導帯スパイクを最小にする機能を有する。伝導帯スパイクを最小にする1つの方法は、ベース/コレクタヘテロ接合において、遷移層のバンドギャップがコレクタに最も近接する遷移層からベースに最も近接する遷移層に徐々に減少する、連続の遷移層を利用することである。同様に、エミッタ/コレクタヘテロ接合において、遷移層のバンドギャップは、前記エミッタに最も近接する前記遷移層から前記ベースに最も近接する前記遷移層に徐々に減少する。伝導帯スパイクを最小にする別の方法は、傾斜したバンドギャップを有する遷移層を利用することである。遷移層のバンドギャップは、その遷移層のドーパント濃度を傾斜させることによって傾斜させることができる。例えば、遷移層のドーパント濃度は、ベースの近くでより高くすることができ、コレクタまたはエミッタの近くで徐々に低下させることができる。代わりに、格子歪を利用して、傾斜したバンドギャップを有する遷移層を実現できる。例えば、遷移層を構造的に傾斜させ、ベースと接触する層の表面での格子歪を最小にし、かつコレクタまたはエミッタと接触する表面での格子歪を増加させることができる。伝導帯スパイクを最小にする別の方法は、ドーパント濃度にスパイクを有する遷移層を使用することである。伝導帯スパイクを最小にするための前述の方法を、本発明のHBTにおいて使用することができる。本発明のHBTの適切な遷移層は、GaAs、InGaAsおよびInGaAsNを含む。
【0017】
格子整合される層は、別の格子定数を有する材料上で成長する層である。格子整合された層は、一般に、約500Å以下の厚みを有し、その下にある層の格子定数に一致する。これにより、バンドギャップ変形を引き起こす格子歪を発生し、歪みが無い場合は、下にある層のバンドギャップと格子整合された材料のバンドギャップとの間にバンドギャップ中間体を生成する。格子整合される層を形成する方法は、当業者には公知であり、Ferry等の、Gallium Arsenide technology(1985)のページ303-328(Howard W.Sams&Co.,Inc.Indianapolis,Indiana)に見ることができる。この発明のHBTの格子整合される層の好ましい材料は、InGaPである。
【0018】
本発明のHBTおよびDHBTは、有機金属化学蒸着(MOCVD)エピタキシャル成長法を使用することにより、製造できる。好ましいMOCVDのエピタキシャル成長装置は、Aixtron 2400プラットフォームおよびAixtron 2600プラットフォームである。本発明の方法により製造されたHBTおよびDHBTでは一般に、ドープされないGaAsバッファ層を、表面の酸化物除去後に成長させた。n型ドーパントの高濃度(例えば、ドーパント濃度約1×1018cm−3〜約9×1018cm−3)を含むサブコレクタ層は、約700℃の温度で成長させた。n型ドーパントの低濃度(例えば、ドーパント濃度約5×1015cm−3〜約5×1016cm−3)を有するコレクタ層は、約700℃の温度で、サブコレクタ上で成長させた。サブコレクタおよびコレクタは、GaAsであるのが好ましい。サブコレクタ層は一般に、約4000Å〜約6000Åの厚みを有し、コレクタ層は一般に、約3000Å〜約5000Åの厚みを有する。一実施形態では、サブコレクタおよび/またはコレクタ中のドーパントはシリコンである。
【0019】
選択的に、格子整合されたInGaPトンネル層を、一般的な成長条件下でコレクタ上に成長させることができる。一般的に、格子整合された層は、約500Å以下の厚み、好ましくは約200Å以下の厚みを有し、約1×1016cm−3〜約1×1018cm−3のドーパント濃度を有する。格子整合された層を使用しない場合は、1つまたは複数の遷移層を、任意に、格子整合された層上またはコレクタ上に一般的な成長条件下で成長させることができる。遷移層は、n型にドープされたGaAs、n型にドープされたInGaAsまたはn型にドープされたInGaAsNから製造することができる。遷移層は任意に、構造的なものもしくはドーパントを傾斜させることができるか、またはドーパントスパイクを含むことができる。遷移層は一般に、約75Å〜約25Åの厚みを有する。格子整合される層も遷移層も使用しなかった場合は、炭素をドープされたGaInAsNベース層は、コレクタ上で成長させた。遷移層を使用しなかった場合、選択的に、前記炭素がドープされたGaInAsNベース層は、前記遷移層上または前記格子整合層上に成長させることができる。
【0020】
ベース層は、約750℃よりも低い温度で成長させ、典型的には、約400Å〜約1500Åの厚みであった。好ましい実施形態では、ベース層は、約500℃〜約600℃の温度で成長させた。ベース層は、トリメチルガリウムまたはトリエチルガリウムなどのガリウムソース、アルシン、トリブチルアルシンまたはトリメチルアルシンなどの砒素ソース、トリメチルインジウムのようなインジウムソース、およびアンモニアまたはジメチルヒドラジンなどの窒素ソースを使用することにより成長させた。ガリウムソースに対する砒素ソースのモル比は小さいのが好ましい。一般的に、ガリウムソースに対する砒素ソースのモル比は、約3.5未満であった。さらに好ましくは、モル比は約2.0〜約3.0である。窒素およびインジウムソースの濃度を調整して、約0.01%〜約20%のインジウムおよび0.01%〜20%の窒素から構成される材料を得た。好ましい実施形態では、ベース層のインジウム含有量は、窒素含有量の約3倍であった。より好ましい実施形態では、インジウム含有量は約1%であり、窒素含有量は約0.3%であった。炭素ドーパント濃度が低い(例えば、約1×1019cm−3以下の)GaInAsN層は外部炭素ソースを使用せずに得られたが、その理由は、炭素がガリウムソースから内部的に得られると推定できるためである。
【0021】
本発明では、約1.5×1019cm−3〜約7.0×1019cm−3の高い炭素ドーパント濃度を有するGaInAsN層が、ガリウムソースに加えて外部炭素ソースを使用することにより得られた。使用した外部炭素ソースは四臭化炭素であった。四塩化炭素もまた、有効な外部炭素ソースである。n型にドープされたGaAs、n型にドープされたInGaAsまたはn型にドープされたInGaAsNから構成される1つまたは複数の遷移層を、選択的に、ベースと前エミッタとの間で成長させることができた。ベースとエミッタの間の遷移層は、少量でドープされており(例えば、約5.0×1015cm−3〜約5.0×1016cm−3)、選択的に、ドーパントスパイクを含む。好ましくは、遷移層は、約25Å〜約75Åの厚みである。エミッタ層は、約700℃の温度で、ベース上にまたは任意に遷移層上に成長され、典型的には、約400Å〜約1500Åの厚みである。エミッタ層は、InGaP、AlInGaPまたはAlGaAsであった。好ましい実施形態では、エミッタ層は、InGaPであった。エミッタ層は、約1.0×1017cm−3〜約9.0×1017cm−3の濃度でn型にドープされた。高濃度のn型ドーパント(例えば、約1.0×1018cm−3〜約9×1018cm−3)を含むエミッタコンタクト層GaAsは、約700℃の温度でエミッタ上に成長させた。一般に、エミッタコンタクト層は、約1000Å〜約2000Åの厚みである。傾斜したインジウム成分および高濃度のn型ドーパント(例えば、約5×1018cm−3〜約5×1019cm−3)を有するInGaAs層は、エミッタコンタクト層上に成長させた。この層は、約400Å〜約1000Åの厚みであった。
【0022】
ベース層のバンドギャップを低減および/またはエミッタ/ベースヘテロ接合での伝導帯スパイクを最小化する効果を明らかにするために、3つの異なるタイプのGaAsベースのバイポーラトランジスタ構造が比較された。それら3タイプは、GaAsエミッタ/GaAsベースのBJT、従来技術のInGaP/GaAsのHBT、本発明のInGaP/GaInAsNのDHBTであった。以下の実験で用いられたInGaP/GaInAsNのDHBT構造は、図1に示されている。従来技術のInGaP/GaAsのHBTは、インジウムまたは窒素がベースに添加されていない(x=y=0)こと以外は、図1のDHBTと同様である。これより、HBTは、ベースとコレクタとの両方はGaAsから形成されているので、エミッタ/ベース界面に1つだけヘテロ接合がある。InGaP/GaAsのHBTのGaAsベース層は、InGaP/GaInAsNのDHBTのベースよりも広いバンドギャップを有している。GaAs/GaAsのBJTは、エミッタ、コレクタおよびベースのすべてがGaAsから形成されているため、ヘテロ接合を有していない。したがって、GaAsのBJT構造は、ベース−エミッタ界面での伝導帯スパイク(存在する場合は)がInGaP/GaAsのHBTのコレクタ電流特性に与える影響を決定する基準として使用される。InGaPは広いバンドギャップを有し、その伝導帯がGa1−xInAs1−yベースの伝導帯と並ぶことから、図1のDHBTでは、InGaPがGa1−xInAs1−yベースのエミッタ材料として選択される。図1のDHBTと従来技術のHBTとの比較を使用して、狭いバンドギャップのベース層を有するコレクタ電流密度への影響を決定することができる。
【0023】
以下の説明で使用する全てのGaAsデバイスは、MOCVDで成長させた炭素がドープされたベース層を有しており、そのドーパント濃度は、約1.5×1019cm−3〜約6.5×1019cm−3に変化し、厚みは約500Å〜約1500Åに変化しており、その結果、100Ω/□〜400Ω/□のベースシート抵抗(Rsb)となる。大きい面積のデバイス(L=75μm×75μm)は簡単なウエットエッチングプロセスを用いて製造され、共通の基本設定でテストされた。相対的に少量のインジウム(x〜1%)および窒素(y〜0.3%)を徐々に加えて、InGaP/GaInAsNのDHBTの2つの別個のセットを形成した。各セットに対し、成長を最適化して、高くて均一なドーパント濃度(>2.5×1019cm−3)、良好な移動度(〜85cm/V−s)および高いdc電流利得(Rsbの〜300Ω/□で、>60)を維持した。
【0024】
図2には、同等なベースシート抵抗を有する、一般的なGaAs/GaAsのBJT、InGaP/GaAsのHBTおよびInGaP/GaInAsNのDHBTからのガンメルプロットを表示し、重ね合わせたものを示す。InGaP/GaAsのHBTおよびGaAs/GaAsのBJTのコレクタ電流は、効果的な直列抵抗が電流電圧特性に影響を与えるまで、5デケード(decade)にわたり、区別できなかった。他方、InGaP/GaInAsNのDHBTのコレクタ電流は、広いバイアス範囲(1.78A/cmのコレクタ電流密度(J)でのターンオン電圧の25.0mVの減少に相当する)に渡って、GaAs/GaAsのBJTおよびInGaP/GaAsのHBTのコレクタ電流の2倍以上の値であった。BJTでの観察された小さいバイアスベース電流(n=2成分)の増加は、空間電荷再結合におけるエネルギーギャップ駆動の増加と一致する。少数のキャリアの生存時間の減少またはキャリア速度の増加(Inbr=I/vr)に加えて、コレクタ電流の増加のために、InGaP/GaInAsNのDHBTにおけるベース電流の中性ベース再結合成分は、InGaP/GaAsのHBTに比べて大きい値に駆動される。
【0025】
これまでに製造されたInGaP/GaInAsNのDHBTデバイスは、234Ω/□のベースシート抵抗(11.5mVのターンオン電圧の減少に対応する)を有するデバイスに対してピークdc電流利得68を達成し、303Ω/□のベースシート抵抗(25.0mVのターンオン電圧の減少に対応する)を有するデバイスに対してピークdc電流利得66を達成した。これは、これらのタイプの構造に対する、公知の最高の利得対ベースシート抵抗比(β/Rsb〜0.2−0.3)を表している。Ga1−xInAs1−yベースにおけるエネルギーギャップの減少は、低温(77°K)光ルミネセンスによって示されるように、観察されたターンオン電圧の減少に起因している。DCXRD(複結晶X線回折)測定値は、ベース層の格子不整合が最小であることを示す(<250 arcsec)。
【0026】
拡散限界内において、ベース−エミッタ間電圧(Vbe)の関数としてのバイポーラトランジスタの理論的なコレクタ電流密度は以下の式で近似できる。
=(qD ib/p)exp(qVbe/kT) (1)
ここで、
およびw ベースドーピングおよびベース幅
拡散係数
ib ベース中の真性キャリア濃度
ibをベース層エネルギーギャップ(Egb)の関数として表し、ベースドーピングの生成物および厚さをベースシート抵抗(Rsb)に関して書き換えることにより、ターンオン電圧は、ベースシート抵抗の対数関数で表すことができる。
be=−A In[Rsb]+V (2)
ここで、A=(kT/q) (3)
=Egb/q−(kT/q)In[qμN/J] (4)
ただし、NおよびNは、伝導状態および価電子帯の実効密度であり、μは、ベース層中の多数キャリアの移動度である。
【0027】
図3は、複数のInGaP/GaAsのHBT、GaAs/GaAsのBJTおよびInGaP/GaInAsNのDHBTのベースシート抵抗の関数として、J=1.78A/cmにおけるターンオン電圧をプロットしている。InGaP/GaAsのHBTとGaAs/GaAsのBJTの両方のターンオン電圧は、伝導帯スパイクを有しておらず、式(2)から求められるベースシート抵抗に関して、定性的に同一の対数依存関係を示す。定量的には、ベースシート抵抗に対するベース−エミッタ電圧(Vbe)の変化は、式(3)によって表される変化に比べて小さい(0.0252mVの代わりにA=0.0174mV)。しかし、Aで観察される減少は、薄いGaAsバイポーラデバイスを通る準弾道輸送と一致している。
【0028】
GaAs/GaAsのBJTの特性との比較の結果から、コレクタ電流が理想的(n=1)な反応を示す状態で、InGaP/GaAsのHBTの伝導帯スパイクの実効高さがゼロになるという結論が得られる。このように、InGaP/GaAsのHBTは、伝導帯スパイクを有さないように設計することができる。同様の結果が、AlGaAs/GaAsのHBTへの以前の研究によって発見されていた。固定のベースシート抵抗に対するこれらデバイスのターンオン電圧をさらに低減させるには、小さいエネルギーギャップを有するが、伝導帯の連続性を維持する、ベース材料を使用する必要がある。Ga1−xInAs1−yは、伝導帯の連続性を維持する一方で、Egbを減少するのに使用できる。図3のように、InGaP/GaInAsNのDHBTの2つのセットのターンオン電圧は、伝導帯スパイクがほぼゼロであることを示すベースシート抵抗に関して対数依存関係に従う。さらに、InGaP/GaAsのHBTおよびGaAs/GaAsのBJTの観察結果から、ターンオン電圧は、1つのセットでは11.5mV、他のセット(破線)では25.0mVだけ、下方にシフトされている。
【0029】
前記実験は、GaAsベースのHBTのターンオン電圧は、InGaP/GaInAsNのDHBT構造を使用することにより、GaAsのBJTのターンオン電圧よりもさらに低減できることを示している。低いターンオン電圧は、2つの重要なステップを介して達成される。伝導帯がほぼ同一エネルギーレベルであるベースおよびエミッタ半導体材料を選択することにより、ベース−エミッタ界面を最初に最適化して、伝導帯スパイクを抑制する。これは、エミッタ材料としてInGaPまたはAlGaAs、およびベースとしてGaAsを用いて連続的になされる。次に、ベース層のバンドギャップを小さくすることにより、ターンオン電圧をさらに低減できた。これは、全体のHBT構造を通して格子整合を維持する一方で、インジウムおよび窒素の両方をベース層へ添加することにより達成された。適切な成長パラメータを用いて、ベースドーピングまたは少数キャリアの存続期間(Rsb=234Ω/□でβ=68)を犠牲にすることなく、コレクタ電流密度の2倍の増加が達成された。これらの結果は、Ga1−xInAs1−y材料を使用することにより、GaAsベースのHBTおよびDHBTにおけるターンオン電圧を低下する方法を提供できることを示す。GaAsへのインジウムおよび窒素の混合が材料のバンドギャップを低減するため、高いp型ドーピング濃度が維持される場合には、インジウムおよび窒素の大きい含有比率がベースに混合されるときは、GaAsベースのHBTおよびDHBTでのターンオン電圧の大幅な低下が期待される。
【0030】
ターンオン電圧の観察される減少の原因であると仮定される、GaInAsNベースにおけるエネルギーギャップの低減は、低温(77°K)光ルミネセンスによって確認された。図4は、InGaP/GaInAsNのDHBTおよび従来のInGaP/GaAsのHBTからの光ルミネセンス・スペクトルを比較している。InGaP/GaAsのHBTからのベース層の信号は、高いドーピング濃度に関連するバンドギャップが狭くなっている影響の理由から、コレクタよりも低いエネルギーである(1.455eVに対して1.507eV)。1.408eVで現れるInGaP/GaInAsNのDHBTからのベース層の信号は、バンドギャップが狭くなっている影響と、ベース層へのインジウムおよび窒素の混合により引き起こされるベース層のエネルギーギャップの減少とのために減少する。この比較では、ドーピング濃度は、GaAsベースのエネルギーギャップと比較して、ベース層信号の位置の47meVの減少がGaInAsNベースのベース層エネルギーギャップの減少と同一と考えることと同等である。光ルミネセンス信号におけるこの変化は、ターンオン電圧における測定された45mVの減少と相互に密接に関連している。伝導帯スパイクの無い場合には、ターンオン電圧の減少は、直接的に、ベース層のエネルギーギャップの減少と関連する。
【0031】
図5に示されるDCRXDスペクトルは、GaAs半導体への炭素ドーパントおよびインジウム添加の効果を示す。図5は、同等のベース厚みのInGaP/GaInAsNのDHBTと標準InGaP/GaAsのHBTとの両方からのDCRXDスペクトルを示す。InGaP/GaAsのHBTでは、ベース層はGaAs基板のピークの右側にショルダーとして見られ、このショルダーは、4×1019cm−3の高炭素ドーパント濃度から発生する引張歪により発生する、+90 arcsecの位置にほぼ対応する。インジウムの添加で、ベース層のピークは、この特定のInGaP/GaInAsNのDHBT構造において、−425arcsecである。一般に、GaInAsNベースと関連するピークの位置は、インジウム、窒素および炭素濃度の関数である。GaAsへのインジウムの添加は圧縮歪を増加させ、一方、炭素および窒素は引張歪を補償する。
【0032】
インジウム(および窒素)を炭素がドープされたGaAsに添加するときに、高いp型ドーピング濃度を維持することは、成長の厳密な最適化を必要とする。実際のドーピング濃度の概略推定値は、測定されたベースシート抵抗とベース厚みの値の組み合わせから得ることができる。ベースドーピングは、ベース層の表面を最初に選択的にエッチングし、次いで、ポラロンC−Vプロファイルを得ることによって確立できる。図6は、GaAsベース層からのそのようなポラロンC−VドーピングプロファイルとGaInAsNベース層を比較している。両方の場合、ドーピング濃度は、3×1019cm−3を超える。
【均等物】
【0033】
本発明を、その好ましい実施形態を参照して詳細に図示して説明してきたが、当業者には、添付のクレームに包含される本発明の範囲を逸脱することなく、形態および細部のさまざまな変更が可能なことは理解されるであろう。
【図面の簡単な説明】
【0034】
【図1】本発明の好ましい実施形態のInGaP/GaInAsNのDHBT構造を示しており、ここではxが3yにほぼ等しい。
【図2】ベースおよびコレクタ電流を図的に示すガンメルプロットであり、両方の電流を、本発明のInGaP/GaInAsNのDHBTと、従来技術のInGaP/GaAsのHBTおよびGaAs/GaAsのBJTとのターンオン電圧の関数として示している。
【図3】ベースシート抵抗の関数としてのターンオン電圧(J=1.78A/cmにおける)を図的に示しており、本発明のInGaP/GaInAsNのDHBTと、従来技術のInGaP/GaAsのHBTおよびGaAs/GaAsのBJTに関して図示している。
【図4】本発明のInGaP/GaInAsNのDHBTおよび従来技術のInGaP/GaAsのHBTの77°Kで測定された光ルミネセンス・スペクトルを示しており、両方は公称ベース厚み1000Åである。光ルミネセンスの測定は、GaInAsおよびGaAsキャップ層をエッチングし、InGaPエミッタの上面で選択的に停止した後に行われた。InGaP/GaAsのHBTおよびInGaP/GaInAsNのDHBTの両方のn型GaAsコレクタのバンドギャップは、1.507eVであった。InGaP/GaAsのHBTのp型GaAsベース層のバンドギャプは1.455eVであり、InGaP/GaInAsNのp型GaInAsNベース層のバンドギャップは1.408eVであった。
【図5】本発明のInGaP/GaInAsNのDHBTおよび従来技術のInGaP/GaAsのHBTの複結晶X線回折(DCXRD)スペクトルを示しており、両方は公称ベース厚み1500Åである。ベース層ピークの位置がマークされている。
【図6】本発明のInGaP/GaInAsNのDHBTおよび従来技術のInGaP/GaAsのHBTにおけるベース層の厚み方向に渡るキャリア濃度を示すポラロンC−Vプロファイルである。InGaP/GaInAsNのDHBTおよびInGaP/GaAsのHBTの両方は、公称ベース厚み1000Åを有している。両方のポラロンプロファイルは、ベース層の上面まで選択的にエッチングした後に得られる。
【図7】エミッタとベースの間の遷移層と、コレクタとベースの間の遷移層と格子整合された層とを有する、好ましいInGaP/GaInAsNのDHBT構造を示す。

Claims (38)

  1. a)n型にドープされたコレクタと、
    b)前記コレクタ上に形成されたIII−V族材料を含むベースであって、前記III−V族材料はインジムおよび窒素を含み、約1.5×1019cm−3〜約7.0×1019cm−3の濃度で炭素がドープされたベースと、
    c)前記ベース上に形成され、n型にドープされたエミッタとを備えた、ヘテロ接合バイポーラトランジスタ。
  2. 請求項1において、前記ベースがガリウム元素、インジウム元素、砒素元素および窒素元素を含む、トランジスタ。
  3. 請求項2において、前記コレクタはGaAsであり、前記エミッタはInGaP、AlInGaPまたはAlGaAsであり、ダブルヘテロ接合バイポーラトランジスタである、トランジスタ。
  4. 請求項3において、前記ベース層が化学式Ga1−xInAs1−yの層を備え、xおよびyは、それぞれ独立で、約1.0×10−4〜約2.0×10−1である、トランジスタ。
  5. 請求項4において、xが3yにほぼ等しい、トランジスタ。
  6. 請求項5において、xおよび3yは、コレクタ側では約0.01でエミッタ側ではほぼ0に傾斜している、トランジスタ。
  7. 請求項5において、前記ベース層は、約400Å〜約1500Åの厚みであり、100Ω/□〜400Ω/□のシート抵抗を有する、トランジスタ。
  8. 請求項7において、前記エミッタ中のn型ドーパントは約3.5×1017cm−3〜約4.5×1017cm−3の濃度で存在し、前記コレクタ中のn型ドーパントは、約9×1015cm−3〜約2×1016cm−3の濃度で存在する、トランジスタ。
  9. 請求項8において、前記エミッタおよび前記コレクタはシリコンがドープされている、トランジスタ。
  10. 請求項9において、前記エミッタが約500Å〜約750Åの厚みであり、前記コレクタが約3500Å〜約4500Åの厚みである、トランジスタ。
  11. 請求項10において、さらに、前記ベースと前記コレクタの間に配置され、前記ベースの第1表面と接触する第1表面を有する第1の遷移層を備え、
    前記第1の遷移層が、GaAs、InGaAsおよびInGaAsNから選択されたn型にドープされた材料からなる、トランジスタ。
  12. 請求項11において、さらに、前記エミッタの第1表面に接触する第1表面と、前記ベースの第2表面に接触する第2表面とを有する第2の遷移層を備え、
    前記第2の遷移層が、GaAs、InGaAsおよびInGaAsNから選択されたn型にドープされた材料からなる、トランジスタ。
  13. 請求項12において、さらに、前記コレクタの第1表面に接触する第1表面と、前記第1の遷移層の第2表面と接触する第2表面とを有する格子整合された層を備え、
    前記格子整合された層が広いバンドキャップ材料である、トランジスタ。
  14. 請求項13において、前記格子整合された層は、InGaP、AlInGaPまたはAlGaAsである、トランジスタ。
  15. 請求項12において、前記第1および第2の遷移層が約40Å〜約60Åの厚みである、トランジスタ。
  16. 請求項13において、前記第1および第2の遷移層が約40Å〜約60Åの厚みであり、前記格子整合された層が約150Å〜約250Åである、トランジスタ。
  17. n型にドープされたGaAsコレクタ上に、ガリウム、インジウム、砒素および窒素ソースから、ガリウム、インジウム、砒素および窒素を含むベース層を成長させる工程であって、前記ベース層は外部炭素ソースからp型に炭素がドープされているベース層成長工程と、
    前記ベース層上に、n型にドープされたエミッタ層を成長させるエミッタ層成長工程とを備えた、ヘテロ接合バイポーラトランジスタの製造方法。
  18. 請求項17において、前記外部炭素ソースが四臭化炭素または四塩化炭素である、製造方法。
  19. 請求項18において、前記ガリウムソースがトリメチルガリウムおよびトリエチルガリウムから選択される、製造方法。
  20. 請求項19において、前記窒素ソースがアンモニアまたはジメチルヒドラジンである、製造方法。
  21. 請求項20において、前記ガリウムソースに対する前記砒素ソースの比率が約2.0〜約3.5である、製造方法。
  22. 請求項21において、前記ベースを750℃未満の温度で成長させる、製造方法。
  23. 請求項22において、前記ベースを約500℃〜約600℃の温度で成長させる、製造方法。
  24. 請求項22において、前記ベース層が化学式Ga1−xInAs1−yの層を備え、xおよびyは、それぞれ独立で、約1.0×10−4〜約2.0×10−1である、製造方法。
  25. 請求項24において、xが3yにほぼ等しい、製造方法。
  26. 請求項24において、コレクタがGaAsであり、エミッタがInGaP、AlInGaPまたはAlGaAsであり、トランジスタがダブルヘテロ接合バイポーラトランジスタである、製造方法。
  27. 請求項24において、さらに、前記コレクタ上に、前記ベースと前記コレクタの間に配置される、n型にドープされた第1の遷移層を成長させる工程を備え、
    前記第1の遷移層が、傾斜したバンドギャップまたは前記コレクタのバンドギャップよりも小さいバンドギャップを有する、製造方法。
  28. 請求項27において、前記第1の遷移層が、GaAs、InGaAsおよびInGaAsNからなるグループから選択される、製造方法。
  29. 請求項28において、さらに、前記ベース上に第2の遷移層を成長させる工程を備え、
    前記第2の遷移層が、前記ベースの第1表面に接触する第1表面と、前記エミッタの表面に接触する第2表面とを有し、
    前記第2の遷移層が、少なくとも、前記エミッタのドーピング濃度よりも1桁小さいドーピング濃度を有する、製造方法。
  30. 請求項29において、前記第2の遷移層が、GaAs、InGaAsおよびInGaAsNからなるグループから選択される、製造方法。
  31. 請求項30において、前記第1の遷移層、前記第2の遷移層、または前記第1の遷移層および前記第2の遷移層の両方が、ドーピングスパイクを有する、製造方法。
  32. 請求項30において、さらに、前記コレクタ上に格子整合される層を成長させる工程を備え、
    前記格子整合された層が、前記コレクタの第1表面に接触する第1表面と、前記第1の遷移層の第2表面に接触する第2表面とを有する、製造方法。
  33. 請求項32において、前記格子整合された層がInGaPである、製造方法。
  34. ガリウム、インジウム、砒素および窒素を含む材料であって、
    約1.5×1019cm−3〜約7.0×1019cm−3の濃度で炭素がドープされている、材料。
  35. 請求項34において、前記材料の組成は化学式Ga1−xInAs1−yで表され、xおよびyは、それぞれ独立で、約1.0×10−4〜約2.0×10−1である、材料。
  36. 請求項35において、xが3yにほぼ等しい、材料。
  37. 請求項36において、xおよび3yが約0.01である、材料。
  38. 請求項37において、前記炭素濃度が少なくとも約3.0×1019cm−3である、材料。
JP2002544788A 2000-11-27 2001-11-27 格子整合されたベース層を有するバイポーラトランジスタ Pending JP2004521485A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25315900P 2000-11-27 2000-11-27
PCT/US2001/044471 WO2002043155A2 (en) 2000-11-27 2001-11-27 Bipolar transistor with lattice matched base layer

Publications (2)

Publication Number Publication Date
JP2004521485A true JP2004521485A (ja) 2004-07-15
JP2004521485A5 JP2004521485A5 (ja) 2006-02-09

Family

ID=22959119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002544788A Pending JP2004521485A (ja) 2000-11-27 2001-11-27 格子整合されたベース層を有するバイポーラトランジスタ

Country Status (4)

Country Link
US (2) US6750480B2 (ja)
JP (1) JP2004521485A (ja)
AU (1) AU2002219895A1 (ja)
WO (1) WO2002043155A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374071B2 (en) 2016-07-11 2019-08-06 Murata Manufacturing Co., Ltd. Heterojunction bipolar transistor

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847060B2 (en) * 2000-11-27 2005-01-25 Kopin Corporation Bipolar transistor with graded base layer
US7345327B2 (en) 2000-11-27 2008-03-18 Kopin Corporation Bipolar transistor
AU2002219895A1 (en) 2000-11-27 2002-06-03 Kopin Corporation Bipolar transistor with lattice matched base layer
WO2002061821A2 (en) 2001-01-08 2002-08-08 Kopin Corporation Method of preparing indium phosphide heterojunction bipolar transistors
WO2003009396A2 (en) * 2001-07-20 2003-01-30 Microlink Devices, Inc. Algaas or ingap low turn-on voltage gaas-based heterojunction bipolar transistor
WO2003077283A2 (en) * 2002-03-04 2003-09-18 Yale University Drift-dominated detector
US6764926B2 (en) * 2002-03-25 2004-07-20 Agilent Technologies, Inc. Method for obtaining high quality InGaAsN semiconductor devices
JP4025227B2 (ja) * 2002-03-29 2007-12-19 株式会社東芝 半導体積層基板および光半導体素子
JP3936618B2 (ja) * 2002-04-19 2007-06-27 住友化学株式会社 薄膜半導体エピタキシャル基板及びその製造方法
US7019383B2 (en) 2003-02-26 2006-03-28 Skyworks Solutions, Inc. Gallium arsenide HBT having increased performance and method for its fabrication
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
CN101120433B (zh) 2004-06-04 2010-12-08 伊利诺伊大学评议会 用于制造并组装可印刷半导体元件的方法
US7807921B2 (en) * 2004-06-15 2010-10-05 The Boeing Company Multijunction solar cell having a lattice mismatched GrIII-GrV-X layer and a composition-graded buffer layer
US7566948B2 (en) 2004-10-20 2009-07-28 Kopin Corporation Bipolar transistor with enhanced base transport
CN101517700B (zh) * 2006-09-20 2014-04-16 伊利诺伊大学评议会 用于制造可转移半导体结构、器件和器件构件的松脱策略
MY149292A (en) 2007-01-17 2013-08-30 Univ Illinois Optical systems fabricated by printing-based assembly
US7750371B2 (en) * 2007-04-30 2010-07-06 International Business Machines Corporation Silicon germanium heterojunction bipolar transistor structure and method
US7900167B2 (en) * 2007-10-24 2011-03-01 International Business Machines Corporation Silicon germanium heterojunction bipolar transistor structure and method
TWI559532B (zh) * 2007-04-30 2016-11-21 烏翠泰克股份有限公司 矽鍺異質接面雙極電晶體結構與方法(一)
CN103872002B (zh) 2008-03-05 2017-03-01 伊利诺伊大学评议会 可拉伸和可折叠的电子器件
US8470701B2 (en) * 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8372726B2 (en) * 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
WO2010042653A1 (en) * 2008-10-07 2010-04-15 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8886334B2 (en) * 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
TWI671811B (zh) * 2009-05-12 2019-09-11 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成
CN102428555B (zh) * 2009-05-26 2014-04-09 住友化学株式会社 半导体基板、半导体基板的制造方法及电子器件
US20110218756A1 (en) * 2009-10-01 2011-09-08 Mc10, Inc. Methods and apparatus for conformal sensing of force and/or acceleration at a person's head
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
WO2011084450A1 (en) 2009-12-16 2011-07-14 The Board Of Trustees Of The University Of Illinois Electrophysiology in-vivo using conformal electronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
KR101837481B1 (ko) 2010-03-17 2018-03-13 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 생체흡수성 기판 상 이식가능한 바이오의료 장치
WO2012097163A1 (en) 2011-01-14 2012-07-19 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
US9159635B2 (en) 2011-05-27 2015-10-13 Mc10, Inc. Flexible electronic structure
WO2012167096A2 (en) 2011-06-03 2012-12-06 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
JP5820402B2 (ja) * 2011-06-30 2015-11-24 株式会社Joled 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
FR2981195A1 (fr) 2011-10-11 2013-04-12 Soitec Silicon On Insulator Multi-jonctions dans un dispositif semi-conducteur forme par differentes techniques de depot
WO2013058640A2 (es) 2011-10-20 2013-04-25 Zepeda Lopez Hector Manuel Método de extracción, comprobación y conteo de extracto dializado de leucocitos de origen bazo de tiburón, para la obtención de factor de transferencia potencializado, específicamente diseñado para su uso como tratamiento contra la enfermedad conocida como asma
KR101979354B1 (ko) 2011-12-01 2019-08-29 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프로그램 변형을 실행하도록 설계된 과도 장치
US9554484B2 (en) 2012-03-30 2017-01-24 The Board Of Trustees Of The University Of Illinois Appendage mountable electronic devices conformable to surfaces
KR20160006257A (ko) 2012-06-14 2016-01-18 스카이워크스 솔루션즈, 인코포레이티드 Bifet 및 고조파 종단 및 관련된 시스템, 장치, 및 방법을 갖는 전력 증폭기 모듈
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
JP6233724B2 (ja) 2013-03-19 2017-11-22 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
BR112017025609A2 (pt) 2015-06-01 2018-08-07 The Board Of Trustees Of The University Of Illinois sistemas eletrônicos miniaturizados com potência sem fio e capacidades de comunicação de campo próximo
BR112017025616A2 (pt) 2015-06-01 2018-08-07 Univ Illinois abordagem alternativa à captação de uv
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4518979A (en) 1982-06-30 1985-05-21 International Business Machines Corporation Semiconductor transistor with graded base and collector
JPH0669222A (ja) 1992-08-17 1994-03-11 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2771423B2 (ja) 1993-05-20 1998-07-02 日本電気株式会社 バイポーラトランジスタ
US5571732A (en) 1993-08-19 1996-11-05 Texas Instruments Incorporated Method for fabricating a bipolar transistor
JPH08162471A (ja) 1994-12-01 1996-06-21 Furukawa Electric Co Ltd:The ヘテロ接合バイポーラトランジスタ
US5606185A (en) 1994-12-01 1997-02-25 Hughes Aircraft Company Parabolically graded base-collector double heterojunction bipolar transistor
KR0171376B1 (ko) 1995-12-20 1999-03-30 양승택 화합물 반도체의 에피택시 성장방법
JP2955986B2 (ja) * 1996-05-22 1999-10-04 日本電気株式会社 半導体光変調器及びその製造方法
US6285044B1 (en) 1997-01-08 2001-09-04 Telcordia Technologies, Inc. InP-based heterojunction bipolar transistor with reduced base-collector capacitance
US6232138B1 (en) 1997-12-01 2001-05-15 Massachusetts Institute Of Technology Relaxed InxGa(1-x)as buffers
US6150677A (en) 1998-02-19 2000-11-21 Sumitomo Electric Industries, Ltd. Method of crystal growth of compound semiconductor, compound semiconductor device and method of manufacturing the device
JP3628873B2 (ja) 1998-04-28 2005-03-16 富士通株式会社 半導体装置及びその製造方法
US6031256A (en) 1999-01-05 2000-02-29 National Science Council Of Republic Of China Wide voltage operation regime double heterojunction bipolar transistor
FR2795871B1 (fr) 1999-07-01 2001-09-14 Picogiga Sa Transistor iii-v a heterojonction, notamment transistor a effet de champ hemt ou transistor bipolaire a heterojonction
US7074697B2 (en) * 1999-10-01 2006-07-11 The Regents Of The University Of California Doping-assisted defect control in compound semiconductors
US6765242B1 (en) * 2000-04-11 2004-07-20 Sandia Corporation Npn double heterostructure bipolar transistor with ingaasn base region
US20020102847A1 (en) * 2000-09-19 2002-08-01 Sharps Paul R. MOCVD-grown InGaAsN using efficient and novel precursor, tertibutylhydrazine, for optoelectronic and electronic device applications
US6847060B2 (en) * 2000-11-27 2005-01-25 Kopin Corporation Bipolar transistor with graded base layer
AU2002219895A1 (en) 2000-11-27 2002-06-03 Kopin Corporation Bipolar transistor with lattice matched base layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374071B2 (en) 2016-07-11 2019-08-06 Murata Manufacturing Co., Ltd. Heterojunction bipolar transistor

Also Published As

Publication number Publication date
AU2002219895A1 (en) 2002-06-03
WO2002043155A9 (en) 2003-08-14
WO2002043155A3 (en) 2002-08-29
US6750480B2 (en) 2004-06-15
US7186624B2 (en) 2007-03-06
US20050064672A1 (en) 2005-03-24
WO2002043155A2 (en) 2002-05-30
US20020121674A1 (en) 2002-09-05

Similar Documents

Publication Publication Date Title
US7186624B2 (en) Bipolar transistor with lattice matched base layer
US7115466B2 (en) Bipolar transistor with graded base layer
US6756615B2 (en) Heterojunction bipolar transistor and its manufacturing method
US20090261385A1 (en) Bipolar transistor with enhanced base transport
US7345327B2 (en) Bipolar transistor
JP3368452B2 (ja) 化合物半導体装置及びその製造方法
JP5108694B2 (ja) pn接合を有する薄膜結晶ウエハ及びその製造方法
US6049099A (en) Cadmium sulfide layers for indium phosphide-based heterojunction bipolar transistors
JP2005522883A (ja) 傾斜ベース層をもつバイポーラトランジスター
Lauterbach et al. GaAs bipolar transistors with a Ga/sub 0.5/In/sub 0.5/P hole barrier layer and carbon-doped base grown by MOVPE
JP2007189200A (ja) トランジスタ用エピタキシャルウエハおよびトランジスタ
US6800879B2 (en) Method of preparing indium phosphide heterojunction bipolar transistors
JP2002359249A (ja) 化合物半導体装置及びその製造方法
JP2007042936A (ja) Iii−v族化合物半導体エピタキシャルウェハ
CN117012814B (zh) InP基异质结双极性晶体管的外延结构及其制备方法
JP4158683B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
Tanaka et al. Performance comparison of metalorganic vapor phase epitaxy grown C-doped GaAs/AlGaAs heterojunction bipolar transistor wafers between AsH3 and trimethylarsenic for the base layer growth
JP3952815B2 (ja) ヘテロ接合バイポーラトランジスタ
Beam et al. Gas-Source Molecular Beam Epitaxy of Electronic Devices
Welty et al. Design and characterization of GaAs-Ga/sub 0.89/In/sub 0.11/N/sub 0.02/As/sub 0.98/-GaAs NpN double heterojunction bipolar transistors with low turn-on voltage
Gini et al. LP-MOVPE growth of DHBT structure with heavily Zn-doped base and suppressed outdiffusion
Song et al. Degradation of AlGaAs/GaAs HBTs induced by hot carriers
JP2003086603A (ja) pn接合を有する薄膜結晶ウエハ及びその製造方法
JP2003243408A (ja) バイポーラトランジスタの製造方法
JPH05299432A (ja) 化合物半導体装置

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20041115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090203