JP4025227B2 - 半導体積層基板および光半導体素子 - Google Patents
半導体積層基板および光半導体素子 Download PDFInfo
- Publication number
- JP4025227B2 JP4025227B2 JP2003078955A JP2003078955A JP4025227B2 JP 4025227 B2 JP4025227 B2 JP 4025227B2 JP 2003078955 A JP2003078955 A JP 2003078955A JP 2003078955 A JP2003078955 A JP 2003078955A JP 4025227 B2 JP4025227 B2 JP 4025227B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- active layer
- buffer layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 139
- 239000004065 semiconductor Substances 0.000 title claims description 121
- 230000003287 optical effect Effects 0.000 title claims description 38
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 67
- 238000005253 cladding Methods 0.000 claims description 62
- 239000000203 mixture Substances 0.000 claims description 51
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 230000007704 transition Effects 0.000 description 41
- 238000000034 method Methods 0.000 description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 13
- 230000000694 effects Effects 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 229910000673 Indium arsenide Inorganic materials 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 5
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005489 elastic deformation Effects 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 206010027476 Metastases Diseases 0.000 description 2
- 230000008033 biological extinction Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009401 metastasis Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体積層基板および光半導体素子に関する。
【０００２】
【従来の技術】
長波長（１．２５μｍ〜１．６μｍ）の光半導体素子、特に発光波長１．３μｍ帯（１．２５〜１．３５μｍ）の光半導体素子は、光通信用の発光素子あるいは受光素子として注目されている。この長波長の半導体発光素子としては、従来、ＩｎＰからなる基板（支持基板）上に、ＩｎＧａＡｓＰ系材料からなる活性層（発光層）を形成した構造が用いられていた。この構造では、活性層と基板との格子定数差が小さく、その製造が容易である。
【０００３】
もっとも、上記のＩｎＰ基板を用いた半導体発光素子は、高価である。これは、ＩｎＰ基板が高価であるためである。また、このＩｎＰ基板を用いた素子は、温度特性が悪い。このため、上記のＩｎＰ基板を用いた半導体発光素子には、高価で、温度特性が悪いという問題があった。そこで、安価で温度特性に優れた長波長の光半導体素子を得るために、ＧａＡｓ基板と、ＩｎＧａＡｓ系材料からなる活性層と、を用いた素子の開発が進められている。このＧａＡｓ基板は、トランジスタや波長０．９８μｍの光半導体素子等で汎用されており（例えば特開平７−９４５２４号公報）、安価で、加工が容易であるという利点がある。この利点を生かして、長波長の光半導体素子においても、安価な素子を得るべく、ＧａＡｓ基板を用いた素子の開発が進められている。
【０００４】
【特許文献１】
特開平７−９４５２４号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、このＧａＡｓ基板を用いた長波長の半導体発光素子にも、発光強度が弱くなってしまうという問題点があった。これは、ＩｎＧａＡｓ活性層の格子定数がＧａＡｓ基板に比べて大きく、しかもこれらの格子定数差が大きいからである。そして、これにより活性層に転移が発生しやすいからである。やや詳しく説明すれば、次のとおりである。
【０００６】
すなわち、ＩｎＧａＡｓでは、Ｉｎ組成を高くするほど、バンドギャップ波長が長くなる。このため、ＩｎＧａＡｓ活性層を用いて長波長の光半導体素子を得るためには、活性層のＩｎ組成を高くする必要がある。これに加え、長波長の光半導体素子を得るためには、活性層の膜厚を厚く（約４ｎｍ以上に）する必要がある。これは、活性層の膜厚を薄くすると、量子効果により、短波長化が起こってしまうからである。これらのため、ＩｎＧａＡｓ活性層を用いて長波長の光半導体素子を得るためには、Ｉｎ組成が高くかつ膜厚が厚い活性層を形成する必要がある。ところが、この活性層のＩｎ組成を高くすると、ＩｎＧａＡｓ活性層とＧａＡｓ基板との格子定数差が大きくなる。これにより、活性層の基板に対する熱平衡理論による臨界膜厚が、薄く（約４ｎｍ未満に）なってしまう。この臨界膜厚より厚い活性層には、通常、多数の転移が発生する。この結果、従来、ＧａＡｓ基板を用いた長波長の光半導体素子では、活性層に多数の転移が発生して、発光強度が極端に弱くなってしまった。
【０００７】
上記の活性層の転移を防止するための方法として、活性層に窒素（Ｎ）を混入して活性層の格子定数を小さくする方法が行われていた。この方法は、活性層の基板に対する熱平衡理論による臨界膜厚を厚くする方法である。しかし、この方法では、活性層の窒素の濃度が上がることにより、発光強度が弱くなってしまう。このため、この方法では、発光強度を十分に強くすることはできなかった。また、上記の活性層の転移を防止するため他の方法として、基板と活性層との間にバッファー層を導入する方法も試みられていた。この方法は、活性層を基板に対する熱平衡理論による臨界膜厚以上の厚さに形成しても、活性層の転移が増えないようにする方法である。この方法は、活性層と基板との格子定数差が小さい材料系では、一定の効果が得られている。しかし、従来のバッファー層では、基板と活性層との格子定数差が大きい場合には、活性層の転移を十分に減らすことができなかった。このため、このバッファー層を用いる方法でも、発光強度を十分に強くすることはできなかった。
【０００８】
このように、従来、ＧａＡｓ基板を用いた長波長の半導体発光素子には、発光強度が弱くなってしまうという問題があった。
【０００９】
また、上記のＧａＡｓ基板を用いた長波長の光半導体素子と同様に、半導体積層基板でも、基板と半導体層との格子定数差が大きくなると、高い特性が得られないという問題があった。
【００１０】
すなわち、一般に、半導体素子は、厚さ数百μｍの半導体基板上に厚さ数μｍの半導体層を積層した半導体積層基板を用いて形成される。この半導体積層基板では、基板と、半導体層と、の格子定数差が大きくなると、半導体層の転移が増加しやすくなる。これは、この格子定数差が大きくなると、半導体層の基板に対する熱平衡理論による臨界膜厚が薄くなるからである。そして、半導体層をこの臨界膜厚以上の厚さで形成すると、転移が発生しやすくなるからである。このため、半導体素子では、基板と、半導体層と、の格子定数差をなるべく小さくしている。
【００１１】
もっとも、半導体素子で汎用されている基板は、現在、Ｓｉ基板、ＧａＡｓ基板、ＩｎＰ基板、ＧａＰ基板、ＩｎＡｓ基板、等に限定されており、あらゆる格子定数の基板があるわけではない。このため、特定の機能の半導体層を基板上に形成しようとすると、半導体層と基板とに格子定数差が生じてしまう場合も多い。そこで、このような格子定数差があっても半導体層の転移を少なくする方法として、基板と半導体層との間に、これらの間の格子定数を有するバッファー層を成長する方法が試みられている。この方法は、例えば上述の特開平７−９４５２４号公報に記載されている。この方法では、基板と半導体層との間の格子定数差が小さい場合には、バッファー層で転移を吸収し、半導体層の転移が低減される。
【００１２】
しかし、この方法では、基板と半導体層との格子定数差が大きくなると、バッファー層自体に歪がかかり、バッファー層全体に弾性変形の歪エネルギーが蓄積される。そして、この歪エネルギーが転移のエネルギーよりも大きくなると、転移の発生を防ぐことが困難となる。このため、従来のバッファー層では、基板と半導体層との格子定数差が大きくなると、この格子定数差の影響を緩和することが困難となる。具体的には、格子定数差が１％以上になると、格子定数差の影響を緩和することが困難となり、半導体層の転移を十分に減らすことができなかった。
【００１３】
このように、半導体積層基板には、基板と半導体層との格子定数差が大きくなると、高い特性が得られないという問題があった。これは、半導体層を熱平衡理論による臨界膜厚以上の膜厚でかつ転移が少ない層にすることが困難だからである。
【００１４】
本発明は、かかる課題の認識に基づくものであり、その目的は、長波長の光半導体素子において、ＧａＡｓ基板を用いて、低コストでかつ特性が高い素子を得ることである。また、基板と半導体層とを備える半導体積層基板において、前記半導体層を、基板に対する熱平衡理論による臨界膜厚以上の膜厚でかつ転移が少ない層にすることである。
【００１５】
【課題を解決するための手段】
本発明の一態様によれば、ＧａＡｓからなり主面を有する基板と、
前記基板の前記主面上に形成され、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０＜ｊ≦１、０．００２≦ｋ≦０．０５）からなるバッファー層と、
前記バッファー層上に形成された第１導電型クラッド層と、
前記第１導電型クラッド層上に形成され、井戸層を有し、前記井戸層はＩｎｚＧａ１−ｚＡｓ（０＜ｚ≦１）からなりバンドギャップが前記第１導電型クラッド層よりも小さく膜厚が前記基板に対する熱平衡理論による臨界膜厚以上で、かつクラックが発生しない膜厚である、活性層と、
前記活性層上に形成され、前記井戸層よりもバンドギャップが大きい第２導電型クラッド層と、
を備え、
前記バッファー層のＩｎ組成ｊが０．０５以上０．３０以下であり、
前記井戸層のＩｎ組成ｚが０．３５以上０．５０以下であり、
前記バッファー層の膜厚が、２ｎｍ以上４０ｎｍ以下であり、
前記井戸層の膜厚が４ｎｍ以上２０ｎｍ以下であり、
前記基板と、前記バッファー層と、の格子定数差が２．９％以内であることを特徴とする光半導体素子が提供される。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について詳細な説明を行う前に、本発明の前提となる、本発明者の独自の実験の結果について説明する。
【００１８】
本発明の特徴の１つは、基板と、半導体層と、の間にバッファー層を設け、このバッファー層をＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）により構成した点である。これにより、Ｓｉ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＩｎＡｓ、のいずれかからなる基板上に、当該基板と格子定数差が１％以上ある半導体層を、基板に対する熱平衡理論による臨界膜厚（critical thickness for the substrate based upon the equilibrium theories）以上の膜厚でかつ転移が少なくなくなるように形成することができる。以下、図１を用いて説明する。
【００１９】
図１は本発明者が実験に用いた半導体積層基板を示す概略断面図である。厚さ３００μｍのＧａＡｓ基板１上には、バッファー層２を介して、Ｉｎｙ（Ｇａ１−ｘＡｌｘ）１−ｙＡｓ（０≦ｘ≦１、０≦ｙ≦０．１）からなる第１導電型クラッド層３、ＩｎｚＧａ１−ｚＡｓ（ｚ＝０．４）からなる活性層（井戸層）５、Ｉｎｙ（Ｇａ１−ｘＡｌｘ）１−ｙＡｓ（０≦ｘ≦１、０≦ｙ≦０．１）からなる第２導電型クラッド層７、が順次形成されている。活性層５を構成するＩｎ０．４Ｇａ０．６Ａｓの格子定数は約０．５８０ｎｍ、基板１を構成するＧａＡｓの格子定数は約０．５６５ｎｍ、であり、両者の格子定数は約２．７％異なる。
【００２０】
本発明者は、図１の半導体積層基板において、活性層５の膜厚と、バッファー層２の材質および膜厚と、活性層５の転移と、の関係を調べた。活性層５の膜厚は、２ｎｍと、８ｎｍと、に変化させた。この膜厚２ｎｍは基板１に対する熱平衡理論による臨界膜厚未満であり、膜厚８ｎｍは基板１に対する熱平衡理論による臨界膜厚以上である。その結果、バッファー層２の材質をＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）とし、このバッファー層の膜厚を２ｎｍ以上４０ｎｍ以下とすることで、活性層５の膜厚を８ｎｍにしても、活性層５の転移を少なくすることができることが分かった。
【００２１】
具体的には、まず、活性層５の膜厚を２ｎｍとした場合は、Ｘ線回折測定による第２導電型クラッド層７の半値幅は２０秒であった。つまり、活性層５およびその上に形成された第２導電型クラッド層７の転移は少なかった。
【００２２】
次に、活性層５の膜厚を８ｎｍとし、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２の窒素組成ｋを０とした場合は、Ｘ線回折測定による第２導電型クラッド層７の半値幅は２００秒に達した。つまり活性層５および第２導電型クラッド層７には多数の転移が発生した。このように、活性層５の膜厚を基板１に対する熱平衡理論による臨界膜厚以上の厚さにすると、通常は、活性層５およびその上に形成された第２導電型クラッド層７に多数の転移が発生する。
【００２３】
次に、活性層５を８ｎｍの膜厚とし、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２の窒素組成ｋを０．００２以上０．０５以下、バッファー層２の膜厚を２ｎｍ以上４０ｎｍ以下とした場合は、Ｘ線回折測定による第２導電型クラッド層７の半値幅は４０秒であった。つまり、活性層５を基板１に対する熱平衡理論による臨界膜厚以上の膜厚としても、活性層５および第２導電型クラッド層７の転移を減らすことができた。
【００２４】
このように、バッファー層２をＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）にすることで、活性層５の転移を少なくすることができることが分かった。この理由について、本発明者は、バッファー層２を構成するＩｎＧａＡｓＮ結晶の特性に由来していると考えている。すなわち、通常、バッファー層２を基板１に対する熱平衡理論による臨界膜厚以上の膜厚とすると、当該バッファー層２に転移が発生する。そして、バッファー層２をＩｎＧａＡｓＮにより形成した場合でも、バッファー層２にミクロな転移は発生する。しかし、バッファー層２をＩｎＧａＡｓＮにより形成し、かつ、バッファー層２と基板１との格子定数差を２．９％以内にすると、ミクロな転移は発生するが、マクロな転移が発生しにくくなる。これは、ＩｎＧａＡｓＮ結晶をＧａＡｓ基板１上に成長すると、臨界膜厚を越えても、ヘテロ界面内でＧａＡｓ基板１と一致した位置に原子が位置しやすいからであると解析される。言い換えると、ＩｎＧａＡｓＮ層は、基板１との格子定数差をｅ［％］、ＩｎＧａＡｓＮ層２の膜厚をｄ［ｎｍ］、として、ｅ２ｄ≦３４［％２ｎｍ]であれば、弾性変形が可能であるからであると解析される。より詳細には、ＩｎＧａＡｓＮ結晶では、窒素原子の電気陰性度が高く、また、窒素原子と砒素原子の原子半径差が大きいので、窒素原子からダングリングボンドが発生しても、ダングリングボンド発生に伴うエネルギー上昇が小さいことに起因すると解析される。このように、ＩｎＧａＡｓＮには、ミクロな転移は発生するが、マクロな転移が極めて発生しにくいという特性がある。この結果、ＩｎＧａＡｓＮをバッファー層２に用いると、このバッファー層２上に良質な活性層５を形成できると考えている。
【００２５】
以上説明した図１の半導体積層基板では、基板１をＧａＡｓとしたが、これをＳｉ、ＩｎＰ、ＩｎＡｓ、ＧａＰとした場合も同様の効果が得られる。すなわち、上述のように、ＩｎＧａＡｓＮ層２は、基板１との格子定数差が２．９％以内であれば、弾性変形が可能なため、臨界膜厚を超えてもマクロな転移が発生しにくい。そして、ダイアモンド型あるいは閃亜鉛鉱型の半導体基板でＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）バッファー層２と上記の関係を満たす汎用基板として、ＧａＡｓ、Ｓｉ、ＩｎＰ、ＩｎＡｓ、ＧａＰがある。このため、基板１をＳｉ、ＩｎＰ、ＩｎＡｓ、ＧａＰとした場合も同様の効果が得られる。
【００２６】
また、これらの基板１を用いた場合も、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２の窒素組成ｋを０．００２以上０．０５以下の範囲とすれば、良好な結果が得られる。これに対し、窒素組成ｋが０．０５よりも大きいと、このバッファー層２の結晶が劣化し、バッファー層２の表面の平坦性が損なわれて、良質の活性層５を形成することができなくなる。また、窒素組成ｋが０．００２よりも小さいと、活性層５の転移を低減する効果が得られなくなる。
【００２７】
また、図１の半導体積層基板では、第１導電型クラッド層３を、バッファー層２の上面と略格子整合するようにすることが好ましい。具体的には、この第１導電型クラッド層３の格子定数は、Ｉｎ組成ｙの高低により、変化させる。Ｉｎ組成ｙが０の場合は、格子定数が約０．５６５ｎｍである。また、Ｉｎ組成ｙが１の場合は、格子定数が約０．６０６ｎｍである。図１では、Ｉｎ組成ｙを、０．０５〜０．１０として、バッファー層２の上面と略格子整合するようにする。なお、この第１導電型クラッド層３では、Ａｌ組成ｘを変化させても、格子定数は０．１％程度しか変わらない。
【００２８】
以上の説明では、活性層（半導体層）５が基板１に対する熱平衡理論による臨界膜厚以上の膜厚であるとして説明したが、半導体層３、５が熱平衡理論による臨界膜厚以上の膜厚であると把握することもできる。
【００２９】
以上のように、本発明者の実験によれば、基板１と、活性層５と、の間にＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）バッファー層２を設けることで、活性層５を基板１に対する熱平衡理論による臨界膜厚以上の膜厚でかつ転移が少なくなくなるように形成できることが分かった。以下、この実験の半導体積層基板を用いて得られた半導体素子の実施の形態、および具体的な光半導体素子の実施例について説明する。
【００３０】
（第１の実施の形態）
第１の実施の形態の半導体素子は、ＧａＡｓ基板を用いた長波長（１．２５μｍ〜１．６μｍ）の端面発光型の光半導体素子である。
【００３１】
図２は本発明の第１の実施の形態の光半導体素子を示す概略断面図である。第１導電型のＧａＡｓからなる基板１０上には、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０．０５≦ｊ≦０．２、０．００２≦ｋ≦０．０５）からなるバッファー層２、ＩｎＧａＡｓからなる中間層１２、Ｉｎｙ（Ｇａ１−ｘＡｌｘ）１−ｙＡｓ（０≦ｘ≦１、０．０５≦ｙ＜ｚ）からなる第１導電型クラッド層３、ＩｎｚＧａ１−ｚＡｓ（ｚ≦０．５）からなる膜厚８ｎｍの活性層（井戸層）５、Ｉｎｙ（Ｇａ１−ｘＡｌｘ）１−ｙＡｓからなる第２導電型クラッド層７、第２導電型のコンタクト層８、が順次形成されている。この図２の構造の光半導体素子は、活性層５が発光層となる。
【００３２】
図３は、上記の活性層５を構成するＩｎｚＧａ１−ｚＡｓのＩｎ組成ｚと、このＩｎｚＧａ１−ｚＡｓのバンドギャップ波長と、の関係を示す図である。ここで、実際のＩｎｚＧａ１−ｚＡｓ活性層５からの発光波長は、薄膜化に基づく量子効果により短波長側にずれるが、図３ではこの量子効果は無視している。図３から分かるように、バンドギャップ波長を長くするためには、ＩｎｚＧａ１−ｚＡｓのＩｎ組成ｚを高くする必要がある。例えば、バンドギャップ波長を１．２μｍ以上にするためには、ＩｎｚＧａ１−ｚＡｓのＩｎ組成ｚを約０．３以上にする必要がある。さらに、バンドギャップ波長を１．３μｍ以上にするためには、ＩｎｚＧａ１−ｚＡｓのＩｎ組成ｚを約０．３５以上にする必要がある。そして、上記の量子効果も考慮すると、ＩｎｚＧａ１−ｚＡｓ活性層５からの発光波長を１．２５〜１．３μｍ程度にするためには、活性層５のＩｎ組成ｚを約０．３５〜０．４０、膜厚を４ｎｍ以上、にする必要がある。
【００３３】
以上説明した図２の素子では、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２を設けたので、このバッファー層２のＩｎ組成ｊを適切な値とすることで、発光波長が長く、かつ、発光強度が強い素子を得ることができる。以下、図４を参照にして説明する。
【００３４】
図４は、図２の素子における、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）バッファー層２のＩｎ組成ｊと、発光波長と、発光強度と、の関係を示す図である。この図４で、「ＩｎＧａＡｓＮ（Ｉｎ＝０）バッファー層」とは、実質的にＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２がないことを意味する。この図４では、Ｉｎ組成ｊを、０、０．１、０．２、の３段階に変化させている。
【００３５】
図４から分かるように、ＩｎＧａＡｓＮ（Ｉｎ＝０）バッファー層、つまりＩｎＧａＡｎＮバッファー層２なしでは、発光波長が約１．１５μｍであれば、高い発光強度が得られる。しかし、発光波長を１．２５〜１．３μｍにすると、発光強度が極端に低下する。これは、活性層５の転移が増加するからである。すなわち、上述のように、発光波長を１．２５〜１．３μｍにするためには、ＩｎｚＧａ１−ｚＡｓ活性層５のＩｎ組成ｚを０．３５〜０．４０にする必要がある。ところが、活性層５のＩｎ組成ｚを０．３５〜０．４０まで高くすると、この活性層５と、基板１と、の格子定数差が大きくなり、活性層５の転移が増加する。これにより、発光強度が低下する。このため、ＩｎＧａＡｓＮバッファー層なしでは、発光波長を約１．３μｍにすると発光強度が極端に低下する。
【００３６】
これに対し、図４から分かるように、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２のＩｎ組成ｊを０．１とすると、発光波長約１．４μｍで高い発光強度が得られる。これは、Ｉｎ０．１Ｇａ０．９Ａｓ１−ｋＮｋバッファー層２を設けることにより、ＩｎｚＧａ１−ｚＡｓ活性層５のＩｎ組成ｚを０．４０以上にして活性層５と基板１との格子定数差を大きくしても、活性層５に転移が発生しにくくなるからである。つまり、活性層５の膜厚を基板１に対する熱平衡理論による臨界膜厚以上の膜厚８ｎｍにしても、活性層５に転移が発生しにくくなるからである。
【００３７】
また、図４から分かるように、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２のＩｎ組成ｊを０．２にすれば、発光波長約１．６μｍまで高い発光強度が得られる。
【００３８】
また、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２のＩｎ組成ｊ＝０．０５の場合は、ｊ＝０の場合とｊ＝０．１の場合とのほぼ中間の曲線が得られる。この場合、発光波長約１．２５〜１．３μｍで高い発光強度が得られる。
【００３９】
このように、図２の光半導体素子では、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２のＩｎ組成ｊを０．０５以上にすることにより、発光波長が１．２５μｍ以上で、かつ、発光強度が強い素子を得ることができる。
【００４０】
以上説明した図２の光半導体素子では、Ｉｎｙ（Ｇａ１−ｘＡｌｘ）１−ｙＡｓ（０≦ｘ≦１、０．０５≦ｙ≦ｚ）クラッド層３、７のＩｎ組成ｙは、活性層５との格子定数差が大きくなりすぎず、活性層５の結晶の劣化を起こしにくい値にする。具体的には、ＩｎｚＧａ１−ｚＡｓ活性層５のＩｎ組成ｚを０．３５以上にする場合には、クラッド層３、７のＩｎ組成ｙを０．０５以上とする。また、クラッド層３、７のＩｎ組成ｙは、ＩｎｚＧａ１−ｚＡｓ活性層５のＩｎ組成ｚよりも低くする。これにより、クラッド層３、７での光吸収を下げ、活性層５に適度の圧縮歪を与えて、素子特性を向上させることができる。また、これにより、エキシトンを用いた光吸収デバイスの応答特性を向上させることができる。
【００４１】
また、図２の光半導体素子では、活性層５の膜厚を８ｎｍとしたが、これを４ｎｍ以上２０ｎｍ以下、好ましくは６ｎｍ以上８ｎｍ以下、とすることができる。活性層５の膜厚を薄くしすぎると、量子効果が強くなりすぎて、活性層５の波長が短くなってしまう。このため、活性層５の膜厚は、４ｎｍ以上が良い。また、活性層５の膜厚をクラッド層３に対する熱平衡理論による臨界膜厚以上にすると、活性層５にクラックが発生し、発光効率が低下してしまう。このため、活性層５の膜厚は、２０ｎｍ以下が良い。さらに、活性層５の膜厚を６ｎｍ以上８ｎｍ以下とすることで、光閉じ込めを強くして、発光効率を高める効果を強くすることができる。
【００４２】
また、図２の光半導体素子では、バッファー層２のＧａＡｓ基板１０に対する格子定数差は、２．９％以内であることが望ましい。
【００４３】
また、図２の光半導体素子では、バッファー層２の表面と、中間層１２と、クラッド層３、７と、は略格子整合していることが望ましい。ここで、略格子整合しているとは、互いの歪量と厚さが弾性変形限界以内ということである。
【００４４】
（第２の実施の形態）
第２の実施の形態の半導体素子は、面発光型の光半導体素子である。第１の実施の形態（図１）と異なる主な点は、図５に示すように、クラッド層１３、１７を、２種類の半導体層を交互に複数回積層したＤＢＲ構造にした点である。
【００４５】
図５は本発明の第２の実施の形態の光半導体素子の概略断面図である。第１導電型のＧａＡｓからなる基板１０上には、ＧａＡｓバッファー層１１、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）からなるバッファー層２、ＩｎＧａＡｓからなる中間層１２、Ｉｎｔ（Ｇａ１−ｓＡｌｓ）１−ｔＡｓ（０≦ｓ≦１、０≦ｔ≦１）とＩｎｖ（Ｇａ１−ｕＡｌｕ）１−ｖＡｓ（０≦ｕ≦１、０≦ｖ≦１）とを交互に複数回積層したＤＢＲ構造の第１導電型クラッド層１３、ＩｎｚＧａ１−ｚＡｓからなる活性層（井戸層）５、中間層１２とほぼ格子整合するＩｎＧａＡｓ層１６、Ｉｎｔ（Ｇａ１−ｓＡｌｓ）１−ｔＡｓとＩｎｖ（Ｇａ１−ｕＡｌｕ）１−ｖＡｓとを交互に複数回積層したＤＢＲ構造の第２導電型クラッド層１７、ＩｎＧａＡｓからなるコンタクト層８、が順次形成されている。
【００４６】
図５の素子では、クラッド層１３、１７がＤＢＲ構造であり、このクラッド層１３、１７が活性層５からの波長λの光を反射する。このため、活性層５からの光は、活性層５の上下のクラッド層１３、１７により増幅される。そして、増幅された光が、図中上側の面から取り出される。つまり、図５の素子は、面発光素子となる。
【００４７】
この図５の面発光素子でも、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２のＩｎ組成ｊを０．０５以上にすることにより、発光波長が１．２５μｍ以上で、かつ、発光強度が強い素子を得ることができる。
【００４８】
なお、図５の素子では、ＧａＡｓ基板１０と、ＧａＡｓバッファー層１１と、を併せてＧａＡｓ基板と把握することもできる。また、中間層１２と、第１導電型クラッド層１３と、を併せて第１導電型クラッド層と把握することもできる。ここで、クラッド層とは、井戸層よりもバンドギャップが大きい層のことである。
【００４９】
（第３の実施の形態）
第３の実施の形態の半導体素子は、Ｓｉ基板を用いたトランジスタである。
【００５０】
図６は、本発明の第３の実施の形態のトランジスタの概略断面図である。Ｓｉ基板２１上には、ＧａＡｓ低温度成長バッファー層２２、高温度成長ＧａＡｓ層２３、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）からなるバッファー層２、高品質ＧａＡｓ層２４、ＧａＡｌＡｓバックゲート層２５、ＧａＡｓスペーサー層２６、ＩｎＧａＡｓ能動層２７、ＧａＡｓスペーサー層２７Ｂ、ＧａＡｌＡｓゲート層２８、ＧａＡｓ導電層２９、ＩｎＧａＡｓコンタクト層３０、ソース電極３１、ドレイン電極３２、ゲート電極３３が形成されている。
【００５１】
図６のトランジスタでは、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２を用いたので、このバッファー層２内で転位が固定されて、半導体層２５〜２８の貫通転位密度を低減することができる。これにより、高品質ＧａＡｓ層２４の厚さを低減し、製造時間を短縮して、生産性を向上させることができる。これにより、コストを下げることができる。
【００５２】
これに対し、従来、ＩＩＩ−Ｖ族化合物半導体をＳｉ基板上に形成する場合には、半導体層２５〜２８の転移を減らすために、高品質ＧａＡｓ層２４を厚膜に成長しなければならなかった。このため、生産性が悪く、コストが高くなった。
【００５３】
（実施例）
次に、本発明の具体的な実施例を説明する。
【００５４】
（第１の実施例）
第１の実施例の光半導体素子は、ＧａＡｓ基板を用いた波長１．２６μｍの端面発光型の半導体レーザである。
【００５５】
図７は、本発明の第１の実施例の半導体レーザの概略断面図である。ｎ型のＧａＡｓからなる基板５１上には、ＭＯＣＶＤ法により、ＧａＡｓバッファー層５２、Ｉｎ０．１０Ｇａ０．９０Ａｓ０．９９Ｎ０．０１からなるバッファー層５３、Ｉｎ０．０７Ｇａ０．９３Ａｓからなる第１の中間層５４、Ｉｎ０．０７Ｇａ０．７３Ａｌ０．２０Ａｓからなる第２の中間層５５、Ｉｎ０．０７Ｇａ０．１６Ａｌ０．５０Ａｓからなるｎ型クラッド層５６、活性層５８Ａ、が順次形成されている。この活性層５８Ａは、Ｉｎ０．１５Ｇａ０．７０Ａｌ０．１５Ａｓからなるｎ側光ガイド層５７、Ｉｎ０．３５Ｇａ０．６５Ａｓからなる井戸層５８、Ｉｎ０．１５Ｇａ０．７０Ａｌ０．１５Ａｓからなるｐ側光ガイド層５９、を順次形成した構造である。この活性層５８Ａ上には、Ｉｎ０．０７Ｇａ０．１６Ａｌ０．５０Ａｓからなるｐ型クラッド層６０、Ｉｎ０．０７Ｇａ０．９３−ｇＡｌｇＡｓ（０≦ｇ≦０．５、ｇは図中上側ほど小さくなる）からなるバリア緩和層６１、Ｉｎ０．０７Ｇａ０．９３Ａｓからなるコンタクト層６２、が順次形成されている。ｐ型クラッド層６０、バリア緩和層６１、コンタクト層６２の一部は、図７のようにメサ状に加工され、このメサ状部分の両側はＩｎ０．０７Ｇａ０．２３Ａｌ０．７０Ａｓにより埋め込まれる。また、コンタクト層６２上には、このコンタクト層６２に電気的に接続されたｐ側電極６４が形成される。言い換えると、ｐ型クラッド層６０の上方に、このｐ型クラッド層６０に電気的に接続されたｐ側電極６４が形成される。他方側の電極であるｎ側電極６５は、基板５１の裏面上に形成される。なお、図７の半導体レーザでは、積層体５４〜５６をｎ型クラッド層、積層体６０〜６１をｐ型クラッド層、と把握することもできる。
【００５６】
図７の半導体レーザでは、ｐ側電極６４と、ｎ側電極６５と、からの電流注入により、活性層５８Ａの井戸層５８から、波長１．２６μｍの光が放射される。この光は、増幅されてレーザ光となり、紙面と垂直な方向に放射される。
【００５７】
以上説明した図７の半導体レーザでは、Ｉｎ０．１０Ｇａ０．９０Ａｓ０．９９Ｎ０．０１からなるバッファー層５３を設けたので、発振波長を１．２６μｍの長波長とし、かつ、閾値電流密度を２００ｍＡ／ｃｍ２と低くすることができる。つまり、長波長で、かつ、特性が高い素子を得ることができる。これに対し、バッファー層５３を設けないと、発振閾値電流密度は１ｋＡ／ｃｍ２を超えてしまう。
【００５８】
また、図７の半導体レーザは、ＧａＡｓ基板１０を用いたので、コストを下げ、温度特性を高くすることができる。
【００５９】
以上説明した図７の半導体レーザでは、ＩｎｚＧａ１−ｚＡｓ井戸層５８のＩｎ組成ｚを０．３５として、発光波長を１．２６μｍとしている（図３参照）。そして、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層５２のＩｎ組成ｊを約０．１として、発光強度が高くなるようにしている（図４参照）。しかし、この半導体レーザにおいて、ＩｎｚＧａ１−ｚＡｓ井戸層５８のＩｎ組成ｚを０．５まで高くして、発光波長を１．６μｍ程度まで長くすることもできる（図３参照）。この場合は、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層５２のＩｎ組成ｊを約０．３程度まで高くすることで、高い発光強度を維持できる（図４参照）。もっとも、ＩｎｚＧａ１−ｚＡｓ井戸層５８のＩｎ組成ｚを０．５０よりも大きくすると、井戸層５８と、基板５２と、の格子定数差が大きなりすぎて、バッファー層５２を設けても井戸層５８の転移が増えてしまう。この場合は、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層５２のＩｎ組成ｊを約０．３より高くしても、高い発光強度を維持することは困難となる。このため、図７の半導体レーザは、ＩｎｚＧａ１−ｚＡｓ井戸層５８のＩｎ組成ｚの上限は約０．５０、発光波長の上限は約１．６μｍ、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層５２のＩｎ組成ｊの上限は約０．３０、となる。
【００６０】
また、図７の半導体レーザでは、活性層５８Ａは、ｎ側ガイド層５７、井戸層５８、ｐ側ガイド層５９、を順次積層した構造である。しかし、この活性層５８Ａを、井戸層５８のみからなるSQW(Single Quantum Well)構造とすることもできる。また、この活性層５８Ａを、 井戸層と、障壁層と、を交互に複数回積層したMQW(Multi Quantum Well)構造とすることもできる。また、この活性層５８Ａを、ｎ側ガイド層、MQW構造、ｐ側ガイド層、を順次積層した構造とすることもできる。
【００６１】
（第２の実施例）
第２の実施例の光半導体素子は、ＧａＡｓ基板を用いた発光波長λ＝１．３１μｍの面発光型の半導体レーザである。
【００６２】
図８は、本発明の第２の実施例の半導体レーザの概略断面図である。ｎ型のＧａＡｓからなる基板７１上には、ＭＯＣＶＤ法により、ＧａＡｓバッファー層７２、Ｉｎ０．１３Ｇａ０．８７Ａｓ０．９９Ｎ０．０１からなるバッファー層７３、Ｉｎ０．１Ｇａ０．９Ａｓからなる第１の中間層７４、Ｉｎ０．１Ｇａ０． ４Ａｌ０．５Ａｓバリアハイト緩和層７５、屈折率がｎ１で膜厚がλ／４ｎ１のＩｎ０．０９Ａｌ０．９１Ａｓ層と屈折率がｎ２で膜厚がλ／４ｎ２のＩｎ０．１Ｇａ０．９Ａｓ層とを交互に２４．５周期積層したＤＢＲ構造のｎ型クラッド層７６、Ｉｎ０．１Ｇａ０．９Ａｓ層７７、厚さ６ｎｍの第１のＩｎ０．０２Ａｌ０．９８Ａｓ層７８、厚さ１０ｎｍのＩｎ０．１Ｇａ０．９Ａｓ層７９、活性層８３、が順次形成されている。この活性層８３は、厚さ８ｎｍのＩｎ０．４Ｇａ０．６Ａｓからなる井戸層８０、厚さ１０ｎｍのＩｎ０．１Ｇａ０．９Ａｓからなるバリア層８１、厚さ８ｎｍのＩｎ０．４Ｇａ０．６Ａｓからなる井戸層８２、を順次形成したMQW(Multi Quantum Well)構造である。この活性層８３上には、厚さ５ｎｍのＩｎ０．１Ｇａ０．９Ａｓ層８４、厚さ６ｎｍの第２のＩｎ０．０２Ａｌ０．９８Ａｓ層８５、厚さ１０ｎｍのＩｎ０．１Ｇａ０．９Ａｓ層８６、屈折率がｎ１で膜厚がλ／４ｎ１のＩｎ０．０９Ａｌ０．９１Ａｓ層と屈折率がｎ２で膜厚がλ／４ｎ２のＩｎ０．１Ｇａ０．９Ａｓとを交互に２４．５周期積層したＤＢＲ構造のｐ型クラッド層８７、が順次形成されている。このｐ型クラッド層８７上の一部には、Ｉｎ０．１Ｇａ０．９Ａｓ層８８、Ｉｎ０．１Ｇａ０．９Ａｓからなるコンタクト層８９、が順次形成されている。素子全体は、メサ構造にされる。そして、第１および第２のＩｎ０．０２Ａｌ０．９８Ａｓ層７８、８５は、直径３μｍを残して酸化される。なお、電極は省略した。
【００６３】
図８の素子では、クラッド層７６、８７がＤＢＲ構造であり、このクラッド層７６、８７が活性層８３からの発光波長１．３１μｍの光を反射する。このため、活性層８３からの光は、活性層８３の上下のクラッド層８７、７６により増幅される。そして、増幅された光が、図中上側の面から取り出される。つまり、図８の素子は、面発光レーザとなる。
【００６４】
以上説明した図８の面発光型の半導体レーザでは、Ｉｎ０．１Ｇａ０．９Ａｓ０．９９Ｎ０．０１からなるバッファー層７３を設けたので、発振波長が１．３１μｍの長波長で、かつ、特性が高い素子を得ることができる。また、図８の半導体レーザは、ＧａＡｓ基板１０を用いたので、コストを下げ、温度特性を高くすることができる。
【００６５】
（第３の実施例）
第３の実施例の光半導体素子は、Ｓｉ基板を用いた発光波長０．８７μｍの端面発光型の半導体レーザである。
【００６６】
図９は、本発明の第３の実施例の半導体レーザの概略断面図である。Ｓｉ基板９１上には、ＭＯＣＶＤ法により、ＧａＡｓ低温バッファー層９２、ＧａＡｓ層９３、ＩｎＧａＡｓＮバッファー層９４、高品質ＧａＡｓ層９５、ＧａＡｌＡｓからなるｎ型クラッド層９６、活性層９８Ａ、が順次形成されている。活性層９８Ａは、ＧａＡｌＡｓ光ガイド層９７、ＧａＡｓ井戸層９８、ＧａＡｌＡｓ光ガイド層９９、を順次形成した構造である。この活性層９８Ａ上には、ＩｎＧａＰエッチングストップ層１００、ＧａＡｌＡｓからなるｐ型クラッド層１０１、ＧａＡｓ層１０２が形成されている。ｐ型クラッド層１０１およびＧａＡｓ層１０２の一部はメサ状にエッチングされ、このメサ状部分の両側はＧａＡｓ埋め込み層１０３で埋め込まれる。この埋め込み層１０３上および上記のＧａＡｓ層１０２上には、ＧａＩｎＰ埋め込み層１０４、ＧａＡｓコンタクト層１０５が順次形成される。
【００６７】
図９の半導体レーザは、活性層９８Ａの井戸層９８から、波長０．８７μｍの光が放射される。この光は、増幅されてレーザ光となり、このレーザ光が紙面と垂直な方向に放射される。
【００６８】
図９の半導体レーザでは、発光波長０．８７μｍのレーザにおいて、ＧａＡｓ基板（格子定数０．５６５ｎｍ）よりもさらに格子定数が小さいＳｉ基板（格子定数０．５１６ｎｍ）９１を用いている。このＳｉ基板９１は、熱伝導率が高い。このため、図９の半導体レーザでは、数十ｍＷの高出力まで線形性の高い出力が得られる。つまり、温度特性を良好にすることができる。
【００６９】
また、このＳｉ基板９１は、ＧａＡｓ基板に比べてさらに安価である。しかも、このＳｉ基板９１は、直径１２インチ（約３０ｃｍ）を超える超大型のものが実用化されている。このため、図９の半導体レーザでは、ＧａＡｓ基板を用いた場合に比べ、さらにコストを下げることができる。
【００７０】
また、図９の半導体レーザでは、ＩｎＧａＡｓＮバッファー層９４を用いたので、ＧａＡｓ井戸層９８とＳｉ基板９１との格子定数差が約４％あるにもかかわらず、高い光出力を維持できる。これは、ＩｎＧａＡｓＮバッファー層９４により、井戸層９８の転移を減少させることができるからである。
【００７１】
このように、図９の半導体レーザでは、温度特性が高く、極めて低コストの素子を提供することができる。
【００７２】
（第４の実施例）
第４の実施例の光半導体素子は、ＧａＡｓ基板を用いた吸収波長１．５５μｍの吸収型光変調素子である。
【００７３】
図１０は、本発明の第４の実施例の吸収型光変調素子の概略断面図である。ｎ型のＧａＡｓからなる基板１１１上には、ＭＯＣＶＤ法により、ＧａＡｓバッファー層１１２、Ｉｎ０．２５Ｇａ０．７５Ａｓ０．９９Ｎ０．０１からなるバッファー層１１３、Ｉｎ０．２４Ｇａ０．７６Ａｓ層１１４、Ｉｎ０．２４Ｇａ０．２６Ａｌ０．５０Ａｓ層１１５、Ｉｎ０．２４Ｇａ０．０６Ａｌ０．７０Ａｓからなるｎ型クラッド層１１６、Ｉｎ０．２８Ｇａ０．０２Ａｌ０．５０Ａｓ層１１７、活性層１１８Ｂ、が順次形成されている。この活性層１１８Ｂは、Ｉｎ０．４７Ｇａ０．５３Ａｓからなる井戸層１１８、Ｉｎ０．２８Ｇａ０．０２Ａｌ０．７０Ａｓからなるバリア層１１９、Ｉｎ０．４７Ｇａ０．５３Ａｓからなる井戸層１１８、を順次積層した構造である。この活性層１１８Ｂ上には、Ｉｎ０．２８Ｇａ０．０２Ａｌ０．７０Ａｓ層１２０、Ｉｎ０．２４Ｇａ０．０６Ａｌ０．７０Ａｓ層１２１、Ｉｎ０．２４Ｇａ０．２６Ａｌ０．５０Ａｓ層１２２、Ｉｎ０．７５Ｇａ０．２５Ａｓからなるコンタクト層１２３、が順次形成されている。積層体１１２〜１２３は、エッチングによりメサ状に形成されえる。このメサ状部分の両側は、酸素添加の高抵抗Ｉｎ０．２８Ａｌ０．７２Ａｓからなる埋め込み層１２４で埋め込まれている。図１０の吸収型光変調素子の大きさは、基板１１１の横幅が２５０μｍである。
【００７４】
図１０の吸収型光変調素子では、１．５Ｖ程度の逆バイアスを加えることで動作する。この図１０の素子ではＧａＡｓ基板１１１の格子定数が約０．５６５ｎｍであるのに対し、Ｉｎ０．４７Ｇａ０．５３Ａｓ井戸層１１８の格子定数が約０．５８７ｎｍである。このため、両者の格子定数差は、３．９％ある。しかし、図１０の吸収型光変調素子では、Ｉｎ０．２５Ｇａ０．７５Ａｓ０．９９Ｎ０．０１からなるバッファー層１１３を設けたので、上記の格子定数差が大きいにもかかわらず、１．５５μｍの光に対して消光比１２ｄＢ程度の高い特性を得ることができる。
【００７５】
また、図１０の素子では、活性層の歪量が大きので、井戸層１１８の体積あたりの吸収係数が大きく、ＩｎＰを用いた変調素子と同程度の電圧−消光比の特性を得ることができる。またバリア層が間接遷移型なので、屈折率変化が小さく、ＩｎＰ基板上を用いた変調素子と比べて波長シフトの影響を小さくすることができる。またバリア層１１９が間接遷移型なので、バンドギャップの温度依存性が小さく、吸収端の温度依存性を小さくすることができる。
【００７６】
以上説明した図１０の素子では、活性層１１８Ｂの井戸層１１８をＩｎｚＧａ１−ｚＡｓ（ｚ＝０．４７）により構成した。このようにＩｎｚＧａ１−ｚＡｓ活性層のＩｎ組成ｚを０．４７とすると、図３から分かるように、吸収波長が約１．５５μｍまで長くなる。この場合、活性層１１８Ｂと、基板１１１と、の格子定数差が大きくなるが、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層１１３のＩｎ組成ｊを０．２５まで高くすることで、高い消光比効率を維持できる。
【００７７】
以上説明した各実施の形態では、ＩｎＧａＡｓＮバッファー層を光半導体素子に適用した場合ついて説明したが、これをＨＥＭＴなどの電子デバイスにも適用することも可能である。たとえば、ＧａＡｓ基板上にＩｎＧａＡｓ／ＡｌＧａＩｎＡｓ系あるいはＩｎＧａＡｓＮ／ＩｎＧａＡｌＡｓ系のＩＩＩ―Ｖ族化合物半導体層を用いた半導体電子デバイスを作製する際に、これらの能動領域を形成する層と、基板と、の間にＩｎＧａＡｓＮバッファー層を設けることもできる。これにより、能動領域に加えられる歪を少なくし、能動層の結晶特性を向上させて、増幅率を高くすることができる。
【００７８】
【発明の効果】
本発明によれば、ＧａＡｓ基板と、ＩｎｚＧａ１−ｚＡｓ（０＜ｚ≦１）活性層と、を備える光半導体素子において、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）からなるバッファー層を設けたので、長波長で、コストが低くかつ特性が高い素子を提供することができる。また、本発明によれば、半導体基板と、半導体層と、を備える半導体積層基板において、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）からなるバッファー層を設けたので、上記半導体層を、基板に対する熱平衡理論による臨界膜厚以上の膜厚でかつ転移が少ない層にすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体積層基板の概略断面図。
【図２】本発明の第１の実施の形態の半導体素子の概略断面図。
【図３】ＩｎｚＧａ１−ｚＡｓのＩｎ組成ｚと、このＩｎｚＧａ１−ｚＡｓのバンドギャップ波長と、の関係を示す図。
【図４】図２の素子における、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）バッファー層２のＩｎ組成ｊと、発光波長と、発光強度と、の関係を示す図である。
【図５】本発明の第２の実施の形態の半導体素子の概略断面図。
【図６】本発明の第３の実施の形態の半導体素子の概略断面図。
【図７】本発明の第１の実施例の光半導体素子の概略断面図。
【図８】本発明の第２の実施例の光半導体素子の概略断面図。
【図９】本発明の第３の実施例の光半導体素子の概略断面図。
【図１０】本発明の第４の実施例の光半導体素子の概略断面図。
【符号の説明】
１ 基板
２ ＩｎＧａＡｓＮバッファー層
３ 第１導電型クラッド層
５ 活性層
７ 第２導電型クラッド層
１０ ＧａＡｓ基板
１３ ＤＢＲ構造の第１導電型クラッド層
１７ ＤＢＲ構造の第２導電型クラッド層
２１ シリコン基板
２７ 能動層
１３ ＤＢＲ構造の第１導電型クラッド層
１７ ＤＢＲ構造の第２導電型クラッド層
５１ ＧａＡｓ基板
５３ ＩｎＧａＡｓＮバッファー層
５６ ｎ型クラッド層
５７ ｎ側光ガイド層
５８ 井戸層
５９ ｐ側光ガイド層
５８Ａ 活性層
６０ ｐ型クラッド層
７１ ＧａＡｓ基板
７３ ＩｎＧａＡｓＮバッファー層
７６ ＤＢＲ構造のｎ型クラッド層
８０ 井戸層
８１ バリア層
８２ 井戸層
８３ 活性層
８７ ＤＢＲ構造のｐ型クラッド層
９１ Ｓｉ基板
９４ ＩｎＧａＡｓＮバッファー層
９６ ｎ型クラッド層
９７ 光ガイド層
９８ 井戸層
９９ 光ガイド層
９８Ａ 活性層
１０１ ｐ型クラッド層
１１１ ＧａＡｓ基板
１１３ ＩｎＧａＡｓＮバッファー層
１１６ ｎ型クラッド層
１１８ 井戸層
１１９ バリア層
１１８Ｂ 活性層
【発明の属する技術分野】
本発明は、半導体積層基板および光半導体素子に関する。
【０００２】
【従来の技術】
長波長（１．２５μｍ〜１．６μｍ）の光半導体素子、特に発光波長１．３μｍ帯（１．２５〜１．３５μｍ）の光半導体素子は、光通信用の発光素子あるいは受光素子として注目されている。この長波長の半導体発光素子としては、従来、ＩｎＰからなる基板（支持基板）上に、ＩｎＧａＡｓＰ系材料からなる活性層（発光層）を形成した構造が用いられていた。この構造では、活性層と基板との格子定数差が小さく、その製造が容易である。
【０００３】
もっとも、上記のＩｎＰ基板を用いた半導体発光素子は、高価である。これは、ＩｎＰ基板が高価であるためである。また、このＩｎＰ基板を用いた素子は、温度特性が悪い。このため、上記のＩｎＰ基板を用いた半導体発光素子には、高価で、温度特性が悪いという問題があった。そこで、安価で温度特性に優れた長波長の光半導体素子を得るために、ＧａＡｓ基板と、ＩｎＧａＡｓ系材料からなる活性層と、を用いた素子の開発が進められている。このＧａＡｓ基板は、トランジスタや波長０．９８μｍの光半導体素子等で汎用されており（例えば特開平７−９４５２４号公報）、安価で、加工が容易であるという利点がある。この利点を生かして、長波長の光半導体素子においても、安価な素子を得るべく、ＧａＡｓ基板を用いた素子の開発が進められている。
【０００４】
【特許文献１】
特開平７−９４５２４号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、このＧａＡｓ基板を用いた長波長の半導体発光素子にも、発光強度が弱くなってしまうという問題点があった。これは、ＩｎＧａＡｓ活性層の格子定数がＧａＡｓ基板に比べて大きく、しかもこれらの格子定数差が大きいからである。そして、これにより活性層に転移が発生しやすいからである。やや詳しく説明すれば、次のとおりである。
【０００６】
すなわち、ＩｎＧａＡｓでは、Ｉｎ組成を高くするほど、バンドギャップ波長が長くなる。このため、ＩｎＧａＡｓ活性層を用いて長波長の光半導体素子を得るためには、活性層のＩｎ組成を高くする必要がある。これに加え、長波長の光半導体素子を得るためには、活性層の膜厚を厚く（約４ｎｍ以上に）する必要がある。これは、活性層の膜厚を薄くすると、量子効果により、短波長化が起こってしまうからである。これらのため、ＩｎＧａＡｓ活性層を用いて長波長の光半導体素子を得るためには、Ｉｎ組成が高くかつ膜厚が厚い活性層を形成する必要がある。ところが、この活性層のＩｎ組成を高くすると、ＩｎＧａＡｓ活性層とＧａＡｓ基板との格子定数差が大きくなる。これにより、活性層の基板に対する熱平衡理論による臨界膜厚が、薄く（約４ｎｍ未満に）なってしまう。この臨界膜厚より厚い活性層には、通常、多数の転移が発生する。この結果、従来、ＧａＡｓ基板を用いた長波長の光半導体素子では、活性層に多数の転移が発生して、発光強度が極端に弱くなってしまった。
【０００７】
上記の活性層の転移を防止するための方法として、活性層に窒素（Ｎ）を混入して活性層の格子定数を小さくする方法が行われていた。この方法は、活性層の基板に対する熱平衡理論による臨界膜厚を厚くする方法である。しかし、この方法では、活性層の窒素の濃度が上がることにより、発光強度が弱くなってしまう。このため、この方法では、発光強度を十分に強くすることはできなかった。また、上記の活性層の転移を防止するため他の方法として、基板と活性層との間にバッファー層を導入する方法も試みられていた。この方法は、活性層を基板に対する熱平衡理論による臨界膜厚以上の厚さに形成しても、活性層の転移が増えないようにする方法である。この方法は、活性層と基板との格子定数差が小さい材料系では、一定の効果が得られている。しかし、従来のバッファー層では、基板と活性層との格子定数差が大きい場合には、活性層の転移を十分に減らすことができなかった。このため、このバッファー層を用いる方法でも、発光強度を十分に強くすることはできなかった。
【０００８】
このように、従来、ＧａＡｓ基板を用いた長波長の半導体発光素子には、発光強度が弱くなってしまうという問題があった。
【０００９】
また、上記のＧａＡｓ基板を用いた長波長の光半導体素子と同様に、半導体積層基板でも、基板と半導体層との格子定数差が大きくなると、高い特性が得られないという問題があった。
【００１０】
すなわち、一般に、半導体素子は、厚さ数百μｍの半導体基板上に厚さ数μｍの半導体層を積層した半導体積層基板を用いて形成される。この半導体積層基板では、基板と、半導体層と、の格子定数差が大きくなると、半導体層の転移が増加しやすくなる。これは、この格子定数差が大きくなると、半導体層の基板に対する熱平衡理論による臨界膜厚が薄くなるからである。そして、半導体層をこの臨界膜厚以上の厚さで形成すると、転移が発生しやすくなるからである。このため、半導体素子では、基板と、半導体層と、の格子定数差をなるべく小さくしている。
【００１１】
もっとも、半導体素子で汎用されている基板は、現在、Ｓｉ基板、ＧａＡｓ基板、ＩｎＰ基板、ＧａＰ基板、ＩｎＡｓ基板、等に限定されており、あらゆる格子定数の基板があるわけではない。このため、特定の機能の半導体層を基板上に形成しようとすると、半導体層と基板とに格子定数差が生じてしまう場合も多い。そこで、このような格子定数差があっても半導体層の転移を少なくする方法として、基板と半導体層との間に、これらの間の格子定数を有するバッファー層を成長する方法が試みられている。この方法は、例えば上述の特開平７−９４５２４号公報に記載されている。この方法では、基板と半導体層との間の格子定数差が小さい場合には、バッファー層で転移を吸収し、半導体層の転移が低減される。
【００１２】
しかし、この方法では、基板と半導体層との格子定数差が大きくなると、バッファー層自体に歪がかかり、バッファー層全体に弾性変形の歪エネルギーが蓄積される。そして、この歪エネルギーが転移のエネルギーよりも大きくなると、転移の発生を防ぐことが困難となる。このため、従来のバッファー層では、基板と半導体層との格子定数差が大きくなると、この格子定数差の影響を緩和することが困難となる。具体的には、格子定数差が１％以上になると、格子定数差の影響を緩和することが困難となり、半導体層の転移を十分に減らすことができなかった。
【００１３】
このように、半導体積層基板には、基板と半導体層との格子定数差が大きくなると、高い特性が得られないという問題があった。これは、半導体層を熱平衡理論による臨界膜厚以上の膜厚でかつ転移が少ない層にすることが困難だからである。
【００１４】
本発明は、かかる課題の認識に基づくものであり、その目的は、長波長の光半導体素子において、ＧａＡｓ基板を用いて、低コストでかつ特性が高い素子を得ることである。また、基板と半導体層とを備える半導体積層基板において、前記半導体層を、基板に対する熱平衡理論による臨界膜厚以上の膜厚でかつ転移が少ない層にすることである。
【００１５】
【課題を解決するための手段】
本発明の一態様によれば、ＧａＡｓからなり主面を有する基板と、
前記基板の前記主面上に形成され、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０＜ｊ≦１、０．００２≦ｋ≦０．０５）からなるバッファー層と、
前記バッファー層上に形成された第１導電型クラッド層と、
前記第１導電型クラッド層上に形成され、井戸層を有し、前記井戸層はＩｎｚＧａ１−ｚＡｓ（０＜ｚ≦１）からなりバンドギャップが前記第１導電型クラッド層よりも小さく膜厚が前記基板に対する熱平衡理論による臨界膜厚以上で、かつクラックが発生しない膜厚である、活性層と、
前記活性層上に形成され、前記井戸層よりもバンドギャップが大きい第２導電型クラッド層と、
を備え、
前記バッファー層のＩｎ組成ｊが０．０５以上０．３０以下であり、
前記井戸層のＩｎ組成ｚが０．３５以上０．５０以下であり、
前記バッファー層の膜厚が、２ｎｍ以上４０ｎｍ以下であり、
前記井戸層の膜厚が４ｎｍ以上２０ｎｍ以下であり、
前記基板と、前記バッファー層と、の格子定数差が２．９％以内であることを特徴とする光半導体素子が提供される。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について詳細な説明を行う前に、本発明の前提となる、本発明者の独自の実験の結果について説明する。
【００１８】
本発明の特徴の１つは、基板と、半導体層と、の間にバッファー層を設け、このバッファー層をＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）により構成した点である。これにより、Ｓｉ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＩｎＡｓ、のいずれかからなる基板上に、当該基板と格子定数差が１％以上ある半導体層を、基板に対する熱平衡理論による臨界膜厚（critical thickness for the substrate based upon the equilibrium theories）以上の膜厚でかつ転移が少なくなくなるように形成することができる。以下、図１を用いて説明する。
【００１９】
図１は本発明者が実験に用いた半導体積層基板を示す概略断面図である。厚さ３００μｍのＧａＡｓ基板１上には、バッファー層２を介して、Ｉｎｙ（Ｇａ１−ｘＡｌｘ）１−ｙＡｓ（０≦ｘ≦１、０≦ｙ≦０．１）からなる第１導電型クラッド層３、ＩｎｚＧａ１−ｚＡｓ（ｚ＝０．４）からなる活性層（井戸層）５、Ｉｎｙ（Ｇａ１−ｘＡｌｘ）１−ｙＡｓ（０≦ｘ≦１、０≦ｙ≦０．１）からなる第２導電型クラッド層７、が順次形成されている。活性層５を構成するＩｎ０．４Ｇａ０．６Ａｓの格子定数は約０．５８０ｎｍ、基板１を構成するＧａＡｓの格子定数は約０．５６５ｎｍ、であり、両者の格子定数は約２．７％異なる。
【００２０】
本発明者は、図１の半導体積層基板において、活性層５の膜厚と、バッファー層２の材質および膜厚と、活性層５の転移と、の関係を調べた。活性層５の膜厚は、２ｎｍと、８ｎｍと、に変化させた。この膜厚２ｎｍは基板１に対する熱平衡理論による臨界膜厚未満であり、膜厚８ｎｍは基板１に対する熱平衡理論による臨界膜厚以上である。その結果、バッファー層２の材質をＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）とし、このバッファー層の膜厚を２ｎｍ以上４０ｎｍ以下とすることで、活性層５の膜厚を８ｎｍにしても、活性層５の転移を少なくすることができることが分かった。
【００２１】
具体的には、まず、活性層５の膜厚を２ｎｍとした場合は、Ｘ線回折測定による第２導電型クラッド層７の半値幅は２０秒であった。つまり、活性層５およびその上に形成された第２導電型クラッド層７の転移は少なかった。
【００２２】
次に、活性層５の膜厚を８ｎｍとし、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２の窒素組成ｋを０とした場合は、Ｘ線回折測定による第２導電型クラッド層７の半値幅は２００秒に達した。つまり活性層５および第２導電型クラッド層７には多数の転移が発生した。このように、活性層５の膜厚を基板１に対する熱平衡理論による臨界膜厚以上の厚さにすると、通常は、活性層５およびその上に形成された第２導電型クラッド層７に多数の転移が発生する。
【００２３】
次に、活性層５を８ｎｍの膜厚とし、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２の窒素組成ｋを０．００２以上０．０５以下、バッファー層２の膜厚を２ｎｍ以上４０ｎｍ以下とした場合は、Ｘ線回折測定による第２導電型クラッド層７の半値幅は４０秒であった。つまり、活性層５を基板１に対する熱平衡理論による臨界膜厚以上の膜厚としても、活性層５および第２導電型クラッド層７の転移を減らすことができた。
【００２４】
このように、バッファー層２をＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）にすることで、活性層５の転移を少なくすることができることが分かった。この理由について、本発明者は、バッファー層２を構成するＩｎＧａＡｓＮ結晶の特性に由来していると考えている。すなわち、通常、バッファー層２を基板１に対する熱平衡理論による臨界膜厚以上の膜厚とすると、当該バッファー層２に転移が発生する。そして、バッファー層２をＩｎＧａＡｓＮにより形成した場合でも、バッファー層２にミクロな転移は発生する。しかし、バッファー層２をＩｎＧａＡｓＮにより形成し、かつ、バッファー層２と基板１との格子定数差を２．９％以内にすると、ミクロな転移は発生するが、マクロな転移が発生しにくくなる。これは、ＩｎＧａＡｓＮ結晶をＧａＡｓ基板１上に成長すると、臨界膜厚を越えても、ヘテロ界面内でＧａＡｓ基板１と一致した位置に原子が位置しやすいからであると解析される。言い換えると、ＩｎＧａＡｓＮ層は、基板１との格子定数差をｅ［％］、ＩｎＧａＡｓＮ層２の膜厚をｄ［ｎｍ］、として、ｅ２ｄ≦３４［％２ｎｍ]であれば、弾性変形が可能であるからであると解析される。より詳細には、ＩｎＧａＡｓＮ結晶では、窒素原子の電気陰性度が高く、また、窒素原子と砒素原子の原子半径差が大きいので、窒素原子からダングリングボンドが発生しても、ダングリングボンド発生に伴うエネルギー上昇が小さいことに起因すると解析される。このように、ＩｎＧａＡｓＮには、ミクロな転移は発生するが、マクロな転移が極めて発生しにくいという特性がある。この結果、ＩｎＧａＡｓＮをバッファー層２に用いると、このバッファー層２上に良質な活性層５を形成できると考えている。
【００２５】
以上説明した図１の半導体積層基板では、基板１をＧａＡｓとしたが、これをＳｉ、ＩｎＰ、ＩｎＡｓ、ＧａＰとした場合も同様の効果が得られる。すなわち、上述のように、ＩｎＧａＡｓＮ層２は、基板１との格子定数差が２．９％以内であれば、弾性変形が可能なため、臨界膜厚を超えてもマクロな転移が発生しにくい。そして、ダイアモンド型あるいは閃亜鉛鉱型の半導体基板でＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）バッファー層２と上記の関係を満たす汎用基板として、ＧａＡｓ、Ｓｉ、ＩｎＰ、ＩｎＡｓ、ＧａＰがある。このため、基板１をＳｉ、ＩｎＰ、ＩｎＡｓ、ＧａＰとした場合も同様の効果が得られる。
【００２６】
また、これらの基板１を用いた場合も、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２の窒素組成ｋを０．００２以上０．０５以下の範囲とすれば、良好な結果が得られる。これに対し、窒素組成ｋが０．０５よりも大きいと、このバッファー層２の結晶が劣化し、バッファー層２の表面の平坦性が損なわれて、良質の活性層５を形成することができなくなる。また、窒素組成ｋが０．００２よりも小さいと、活性層５の転移を低減する効果が得られなくなる。
【００２７】
また、図１の半導体積層基板では、第１導電型クラッド層３を、バッファー層２の上面と略格子整合するようにすることが好ましい。具体的には、この第１導電型クラッド層３の格子定数は、Ｉｎ組成ｙの高低により、変化させる。Ｉｎ組成ｙが０の場合は、格子定数が約０．５６５ｎｍである。また、Ｉｎ組成ｙが１の場合は、格子定数が約０．６０６ｎｍである。図１では、Ｉｎ組成ｙを、０．０５〜０．１０として、バッファー層２の上面と略格子整合するようにする。なお、この第１導電型クラッド層３では、Ａｌ組成ｘを変化させても、格子定数は０．１％程度しか変わらない。
【００２８】
以上の説明では、活性層（半導体層）５が基板１に対する熱平衡理論による臨界膜厚以上の膜厚であるとして説明したが、半導体層３、５が熱平衡理論による臨界膜厚以上の膜厚であると把握することもできる。
【００２９】
以上のように、本発明者の実験によれば、基板１と、活性層５と、の間にＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）バッファー層２を設けることで、活性層５を基板１に対する熱平衡理論による臨界膜厚以上の膜厚でかつ転移が少なくなくなるように形成できることが分かった。以下、この実験の半導体積層基板を用いて得られた半導体素子の実施の形態、および具体的な光半導体素子の実施例について説明する。
【００３０】
（第１の実施の形態）
第１の実施の形態の半導体素子は、ＧａＡｓ基板を用いた長波長（１．２５μｍ〜１．６μｍ）の端面発光型の光半導体素子である。
【００３１】
図２は本発明の第１の実施の形態の光半導体素子を示す概略断面図である。第１導電型のＧａＡｓからなる基板１０上には、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０．０５≦ｊ≦０．２、０．００２≦ｋ≦０．０５）からなるバッファー層２、ＩｎＧａＡｓからなる中間層１２、Ｉｎｙ（Ｇａ１−ｘＡｌｘ）１−ｙＡｓ（０≦ｘ≦１、０．０５≦ｙ＜ｚ）からなる第１導電型クラッド層３、ＩｎｚＧａ１−ｚＡｓ（ｚ≦０．５）からなる膜厚８ｎｍの活性層（井戸層）５、Ｉｎｙ（Ｇａ１−ｘＡｌｘ）１−ｙＡｓからなる第２導電型クラッド層７、第２導電型のコンタクト層８、が順次形成されている。この図２の構造の光半導体素子は、活性層５が発光層となる。
【００３２】
図３は、上記の活性層５を構成するＩｎｚＧａ１−ｚＡｓのＩｎ組成ｚと、このＩｎｚＧａ１−ｚＡｓのバンドギャップ波長と、の関係を示す図である。ここで、実際のＩｎｚＧａ１−ｚＡｓ活性層５からの発光波長は、薄膜化に基づく量子効果により短波長側にずれるが、図３ではこの量子効果は無視している。図３から分かるように、バンドギャップ波長を長くするためには、ＩｎｚＧａ１−ｚＡｓのＩｎ組成ｚを高くする必要がある。例えば、バンドギャップ波長を１．２μｍ以上にするためには、ＩｎｚＧａ１−ｚＡｓのＩｎ組成ｚを約０．３以上にする必要がある。さらに、バンドギャップ波長を１．３μｍ以上にするためには、ＩｎｚＧａ１−ｚＡｓのＩｎ組成ｚを約０．３５以上にする必要がある。そして、上記の量子効果も考慮すると、ＩｎｚＧａ１−ｚＡｓ活性層５からの発光波長を１．２５〜１．３μｍ程度にするためには、活性層５のＩｎ組成ｚを約０．３５〜０．４０、膜厚を４ｎｍ以上、にする必要がある。
【００３３】
以上説明した図２の素子では、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２を設けたので、このバッファー層２のＩｎ組成ｊを適切な値とすることで、発光波長が長く、かつ、発光強度が強い素子を得ることができる。以下、図４を参照にして説明する。
【００３４】
図４は、図２の素子における、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）バッファー層２のＩｎ組成ｊと、発光波長と、発光強度と、の関係を示す図である。この図４で、「ＩｎＧａＡｓＮ（Ｉｎ＝０）バッファー層」とは、実質的にＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２がないことを意味する。この図４では、Ｉｎ組成ｊを、０、０．１、０．２、の３段階に変化させている。
【００３５】
図４から分かるように、ＩｎＧａＡｓＮ（Ｉｎ＝０）バッファー層、つまりＩｎＧａＡｎＮバッファー層２なしでは、発光波長が約１．１５μｍであれば、高い発光強度が得られる。しかし、発光波長を１．２５〜１．３μｍにすると、発光強度が極端に低下する。これは、活性層５の転移が増加するからである。すなわち、上述のように、発光波長を１．２５〜１．３μｍにするためには、ＩｎｚＧａ１−ｚＡｓ活性層５のＩｎ組成ｚを０．３５〜０．４０にする必要がある。ところが、活性層５のＩｎ組成ｚを０．３５〜０．４０まで高くすると、この活性層５と、基板１と、の格子定数差が大きくなり、活性層５の転移が増加する。これにより、発光強度が低下する。このため、ＩｎＧａＡｓＮバッファー層なしでは、発光波長を約１．３μｍにすると発光強度が極端に低下する。
【００３６】
これに対し、図４から分かるように、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２のＩｎ組成ｊを０．１とすると、発光波長約１．４μｍで高い発光強度が得られる。これは、Ｉｎ０．１Ｇａ０．９Ａｓ１−ｋＮｋバッファー層２を設けることにより、ＩｎｚＧａ１−ｚＡｓ活性層５のＩｎ組成ｚを０．４０以上にして活性層５と基板１との格子定数差を大きくしても、活性層５に転移が発生しにくくなるからである。つまり、活性層５の膜厚を基板１に対する熱平衡理論による臨界膜厚以上の膜厚８ｎｍにしても、活性層５に転移が発生しにくくなるからである。
【００３７】
また、図４から分かるように、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２のＩｎ組成ｊを０．２にすれば、発光波長約１．６μｍまで高い発光強度が得られる。
【００３８】
また、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２のＩｎ組成ｊ＝０．０５の場合は、ｊ＝０の場合とｊ＝０．１の場合とのほぼ中間の曲線が得られる。この場合、発光波長約１．２５〜１．３μｍで高い発光強度が得られる。
【００３９】
このように、図２の光半導体素子では、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２のＩｎ組成ｊを０．０５以上にすることにより、発光波長が１．２５μｍ以上で、かつ、発光強度が強い素子を得ることができる。
【００４０】
以上説明した図２の光半導体素子では、Ｉｎｙ（Ｇａ１−ｘＡｌｘ）１−ｙＡｓ（０≦ｘ≦１、０．０５≦ｙ≦ｚ）クラッド層３、７のＩｎ組成ｙは、活性層５との格子定数差が大きくなりすぎず、活性層５の結晶の劣化を起こしにくい値にする。具体的には、ＩｎｚＧａ１−ｚＡｓ活性層５のＩｎ組成ｚを０．３５以上にする場合には、クラッド層３、７のＩｎ組成ｙを０．０５以上とする。また、クラッド層３、７のＩｎ組成ｙは、ＩｎｚＧａ１−ｚＡｓ活性層５のＩｎ組成ｚよりも低くする。これにより、クラッド層３、７での光吸収を下げ、活性層５に適度の圧縮歪を与えて、素子特性を向上させることができる。また、これにより、エキシトンを用いた光吸収デバイスの応答特性を向上させることができる。
【００４１】
また、図２の光半導体素子では、活性層５の膜厚を８ｎｍとしたが、これを４ｎｍ以上２０ｎｍ以下、好ましくは６ｎｍ以上８ｎｍ以下、とすることができる。活性層５の膜厚を薄くしすぎると、量子効果が強くなりすぎて、活性層５の波長が短くなってしまう。このため、活性層５の膜厚は、４ｎｍ以上が良い。また、活性層５の膜厚をクラッド層３に対する熱平衡理論による臨界膜厚以上にすると、活性層５にクラックが発生し、発光効率が低下してしまう。このため、活性層５の膜厚は、２０ｎｍ以下が良い。さらに、活性層５の膜厚を６ｎｍ以上８ｎｍ以下とすることで、光閉じ込めを強くして、発光効率を高める効果を強くすることができる。
【００４２】
また、図２の光半導体素子では、バッファー層２のＧａＡｓ基板１０に対する格子定数差は、２．９％以内であることが望ましい。
【００４３】
また、図２の光半導体素子では、バッファー層２の表面と、中間層１２と、クラッド層３、７と、は略格子整合していることが望ましい。ここで、略格子整合しているとは、互いの歪量と厚さが弾性変形限界以内ということである。
【００４４】
（第２の実施の形態）
第２の実施の形態の半導体素子は、面発光型の光半導体素子である。第１の実施の形態（図１）と異なる主な点は、図５に示すように、クラッド層１３、１７を、２種類の半導体層を交互に複数回積層したＤＢＲ構造にした点である。
【００４５】
図５は本発明の第２の実施の形態の光半導体素子の概略断面図である。第１導電型のＧａＡｓからなる基板１０上には、ＧａＡｓバッファー層１１、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）からなるバッファー層２、ＩｎＧａＡｓからなる中間層１２、Ｉｎｔ（Ｇａ１−ｓＡｌｓ）１−ｔＡｓ（０≦ｓ≦１、０≦ｔ≦１）とＩｎｖ（Ｇａ１−ｕＡｌｕ）１−ｖＡｓ（０≦ｕ≦１、０≦ｖ≦１）とを交互に複数回積層したＤＢＲ構造の第１導電型クラッド層１３、ＩｎｚＧａ１−ｚＡｓからなる活性層（井戸層）５、中間層１２とほぼ格子整合するＩｎＧａＡｓ層１６、Ｉｎｔ（Ｇａ１−ｓＡｌｓ）１−ｔＡｓとＩｎｖ（Ｇａ１−ｕＡｌｕ）１−ｖＡｓとを交互に複数回積層したＤＢＲ構造の第２導電型クラッド層１７、ＩｎＧａＡｓからなるコンタクト層８、が順次形成されている。
【００４６】
図５の素子では、クラッド層１３、１７がＤＢＲ構造であり、このクラッド層１３、１７が活性層５からの波長λの光を反射する。このため、活性層５からの光は、活性層５の上下のクラッド層１３、１７により増幅される。そして、増幅された光が、図中上側の面から取り出される。つまり、図５の素子は、面発光素子となる。
【００４７】
この図５の面発光素子でも、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２のＩｎ組成ｊを０．０５以上にすることにより、発光波長が１．２５μｍ以上で、かつ、発光強度が強い素子を得ることができる。
【００４８】
なお、図５の素子では、ＧａＡｓ基板１０と、ＧａＡｓバッファー層１１と、を併せてＧａＡｓ基板と把握することもできる。また、中間層１２と、第１導電型クラッド層１３と、を併せて第１導電型クラッド層と把握することもできる。ここで、クラッド層とは、井戸層よりもバンドギャップが大きい層のことである。
【００４９】
（第３の実施の形態）
第３の実施の形態の半導体素子は、Ｓｉ基板を用いたトランジスタである。
【００５０】
図６は、本発明の第３の実施の形態のトランジスタの概略断面図である。Ｓｉ基板２１上には、ＧａＡｓ低温度成長バッファー層２２、高温度成長ＧａＡｓ層２３、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）からなるバッファー層２、高品質ＧａＡｓ層２４、ＧａＡｌＡｓバックゲート層２５、ＧａＡｓスペーサー層２６、ＩｎＧａＡｓ能動層２７、ＧａＡｓスペーサー層２７Ｂ、ＧａＡｌＡｓゲート層２８、ＧａＡｓ導電層２９、ＩｎＧａＡｓコンタクト層３０、ソース電極３１、ドレイン電極３２、ゲート電極３３が形成されている。
【００５１】
図６のトランジスタでは、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層２を用いたので、このバッファー層２内で転位が固定されて、半導体層２５〜２８の貫通転位密度を低減することができる。これにより、高品質ＧａＡｓ層２４の厚さを低減し、製造時間を短縮して、生産性を向上させることができる。これにより、コストを下げることができる。
【００５２】
これに対し、従来、ＩＩＩ−Ｖ族化合物半導体をＳｉ基板上に形成する場合には、半導体層２５〜２８の転移を減らすために、高品質ＧａＡｓ層２４を厚膜に成長しなければならなかった。このため、生産性が悪く、コストが高くなった。
【００５３】
（実施例）
次に、本発明の具体的な実施例を説明する。
【００５４】
（第１の実施例）
第１の実施例の光半導体素子は、ＧａＡｓ基板を用いた波長１．２６μｍの端面発光型の半導体レーザである。
【００５５】
図７は、本発明の第１の実施例の半導体レーザの概略断面図である。ｎ型のＧａＡｓからなる基板５１上には、ＭＯＣＶＤ法により、ＧａＡｓバッファー層５２、Ｉｎ０．１０Ｇａ０．９０Ａｓ０．９９Ｎ０．０１からなるバッファー層５３、Ｉｎ０．０７Ｇａ０．９３Ａｓからなる第１の中間層５４、Ｉｎ０．０７Ｇａ０．７３Ａｌ０．２０Ａｓからなる第２の中間層５５、Ｉｎ０．０７Ｇａ０．１６Ａｌ０．５０Ａｓからなるｎ型クラッド層５６、活性層５８Ａ、が順次形成されている。この活性層５８Ａは、Ｉｎ０．１５Ｇａ０．７０Ａｌ０．１５Ａｓからなるｎ側光ガイド層５７、Ｉｎ０．３５Ｇａ０．６５Ａｓからなる井戸層５８、Ｉｎ０．１５Ｇａ０．７０Ａｌ０．１５Ａｓからなるｐ側光ガイド層５９、を順次形成した構造である。この活性層５８Ａ上には、Ｉｎ０．０７Ｇａ０．１６Ａｌ０．５０Ａｓからなるｐ型クラッド層６０、Ｉｎ０．０７Ｇａ０．９３−ｇＡｌｇＡｓ（０≦ｇ≦０．５、ｇは図中上側ほど小さくなる）からなるバリア緩和層６１、Ｉｎ０．０７Ｇａ０．９３Ａｓからなるコンタクト層６２、が順次形成されている。ｐ型クラッド層６０、バリア緩和層６１、コンタクト層６２の一部は、図７のようにメサ状に加工され、このメサ状部分の両側はＩｎ０．０７Ｇａ０．２３Ａｌ０．７０Ａｓにより埋め込まれる。また、コンタクト層６２上には、このコンタクト層６２に電気的に接続されたｐ側電極６４が形成される。言い換えると、ｐ型クラッド層６０の上方に、このｐ型クラッド層６０に電気的に接続されたｐ側電極６４が形成される。他方側の電極であるｎ側電極６５は、基板５１の裏面上に形成される。なお、図７の半導体レーザでは、積層体５４〜５６をｎ型クラッド層、積層体６０〜６１をｐ型クラッド層、と把握することもできる。
【００５６】
図７の半導体レーザでは、ｐ側電極６４と、ｎ側電極６５と、からの電流注入により、活性層５８Ａの井戸層５８から、波長１．２６μｍの光が放射される。この光は、増幅されてレーザ光となり、紙面と垂直な方向に放射される。
【００５７】
以上説明した図７の半導体レーザでは、Ｉｎ０．１０Ｇａ０．９０Ａｓ０．９９Ｎ０．０１からなるバッファー層５３を設けたので、発振波長を１．２６μｍの長波長とし、かつ、閾値電流密度を２００ｍＡ／ｃｍ２と低くすることができる。つまり、長波長で、かつ、特性が高い素子を得ることができる。これに対し、バッファー層５３を設けないと、発振閾値電流密度は１ｋＡ／ｃｍ２を超えてしまう。
【００５８】
また、図７の半導体レーザは、ＧａＡｓ基板１０を用いたので、コストを下げ、温度特性を高くすることができる。
【００５９】
以上説明した図７の半導体レーザでは、ＩｎｚＧａ１−ｚＡｓ井戸層５８のＩｎ組成ｚを０．３５として、発光波長を１．２６μｍとしている（図３参照）。そして、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層５２のＩｎ組成ｊを約０．１として、発光強度が高くなるようにしている（図４参照）。しかし、この半導体レーザにおいて、ＩｎｚＧａ１−ｚＡｓ井戸層５８のＩｎ組成ｚを０．５まで高くして、発光波長を１．６μｍ程度まで長くすることもできる（図３参照）。この場合は、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層５２のＩｎ組成ｊを約０．３程度まで高くすることで、高い発光強度を維持できる（図４参照）。もっとも、ＩｎｚＧａ１−ｚＡｓ井戸層５８のＩｎ組成ｚを０．５０よりも大きくすると、井戸層５８と、基板５２と、の格子定数差が大きなりすぎて、バッファー層５２を設けても井戸層５８の転移が増えてしまう。この場合は、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層５２のＩｎ組成ｊを約０．３より高くしても、高い発光強度を維持することは困難となる。このため、図７の半導体レーザは、ＩｎｚＧａ１−ｚＡｓ井戸層５８のＩｎ組成ｚの上限は約０．５０、発光波長の上限は約１．６μｍ、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層５２のＩｎ組成ｊの上限は約０．３０、となる。
【００６０】
また、図７の半導体レーザでは、活性層５８Ａは、ｎ側ガイド層５７、井戸層５８、ｐ側ガイド層５９、を順次積層した構造である。しかし、この活性層５８Ａを、井戸層５８のみからなるSQW(Single Quantum Well)構造とすることもできる。また、この活性層５８Ａを、 井戸層と、障壁層と、を交互に複数回積層したMQW(Multi Quantum Well)構造とすることもできる。また、この活性層５８Ａを、ｎ側ガイド層、MQW構造、ｐ側ガイド層、を順次積層した構造とすることもできる。
【００６１】
（第２の実施例）
第２の実施例の光半導体素子は、ＧａＡｓ基板を用いた発光波長λ＝１．３１μｍの面発光型の半導体レーザである。
【００６２】
図８は、本発明の第２の実施例の半導体レーザの概略断面図である。ｎ型のＧａＡｓからなる基板７１上には、ＭＯＣＶＤ法により、ＧａＡｓバッファー層７２、Ｉｎ０．１３Ｇａ０．８７Ａｓ０．９９Ｎ０．０１からなるバッファー層７３、Ｉｎ０．１Ｇａ０．９Ａｓからなる第１の中間層７４、Ｉｎ０．１Ｇａ０． ４Ａｌ０．５Ａｓバリアハイト緩和層７５、屈折率がｎ１で膜厚がλ／４ｎ１のＩｎ０．０９Ａｌ０．９１Ａｓ層と屈折率がｎ２で膜厚がλ／４ｎ２のＩｎ０．１Ｇａ０．９Ａｓ層とを交互に２４．５周期積層したＤＢＲ構造のｎ型クラッド層７６、Ｉｎ０．１Ｇａ０．９Ａｓ層７７、厚さ６ｎｍの第１のＩｎ０．０２Ａｌ０．９８Ａｓ層７８、厚さ１０ｎｍのＩｎ０．１Ｇａ０．９Ａｓ層７９、活性層８３、が順次形成されている。この活性層８３は、厚さ８ｎｍのＩｎ０．４Ｇａ０．６Ａｓからなる井戸層８０、厚さ１０ｎｍのＩｎ０．１Ｇａ０．９Ａｓからなるバリア層８１、厚さ８ｎｍのＩｎ０．４Ｇａ０．６Ａｓからなる井戸層８２、を順次形成したMQW(Multi Quantum Well)構造である。この活性層８３上には、厚さ５ｎｍのＩｎ０．１Ｇａ０．９Ａｓ層８４、厚さ６ｎｍの第２のＩｎ０．０２Ａｌ０．９８Ａｓ層８５、厚さ１０ｎｍのＩｎ０．１Ｇａ０．９Ａｓ層８６、屈折率がｎ１で膜厚がλ／４ｎ１のＩｎ０．０９Ａｌ０．９１Ａｓ層と屈折率がｎ２で膜厚がλ／４ｎ２のＩｎ０．１Ｇａ０．９Ａｓとを交互に２４．５周期積層したＤＢＲ構造のｐ型クラッド層８７、が順次形成されている。このｐ型クラッド層８７上の一部には、Ｉｎ０．１Ｇａ０．９Ａｓ層８８、Ｉｎ０．１Ｇａ０．９Ａｓからなるコンタクト層８９、が順次形成されている。素子全体は、メサ構造にされる。そして、第１および第２のＩｎ０．０２Ａｌ０．９８Ａｓ層７８、８５は、直径３μｍを残して酸化される。なお、電極は省略した。
【００６３】
図８の素子では、クラッド層７６、８７がＤＢＲ構造であり、このクラッド層７６、８７が活性層８３からの発光波長１．３１μｍの光を反射する。このため、活性層８３からの光は、活性層８３の上下のクラッド層８７、７６により増幅される。そして、増幅された光が、図中上側の面から取り出される。つまり、図８の素子は、面発光レーザとなる。
【００６４】
以上説明した図８の面発光型の半導体レーザでは、Ｉｎ０．１Ｇａ０．９Ａｓ０．９９Ｎ０．０１からなるバッファー層７３を設けたので、発振波長が１．３１μｍの長波長で、かつ、特性が高い素子を得ることができる。また、図８の半導体レーザは、ＧａＡｓ基板１０を用いたので、コストを下げ、温度特性を高くすることができる。
【００６５】
（第３の実施例）
第３の実施例の光半導体素子は、Ｓｉ基板を用いた発光波長０．８７μｍの端面発光型の半導体レーザである。
【００６６】
図９は、本発明の第３の実施例の半導体レーザの概略断面図である。Ｓｉ基板９１上には、ＭＯＣＶＤ法により、ＧａＡｓ低温バッファー層９２、ＧａＡｓ層９３、ＩｎＧａＡｓＮバッファー層９４、高品質ＧａＡｓ層９５、ＧａＡｌＡｓからなるｎ型クラッド層９６、活性層９８Ａ、が順次形成されている。活性層９８Ａは、ＧａＡｌＡｓ光ガイド層９７、ＧａＡｓ井戸層９８、ＧａＡｌＡｓ光ガイド層９９、を順次形成した構造である。この活性層９８Ａ上には、ＩｎＧａＰエッチングストップ層１００、ＧａＡｌＡｓからなるｐ型クラッド層１０１、ＧａＡｓ層１０２が形成されている。ｐ型クラッド層１０１およびＧａＡｓ層１０２の一部はメサ状にエッチングされ、このメサ状部分の両側はＧａＡｓ埋め込み層１０３で埋め込まれる。この埋め込み層１０３上および上記のＧａＡｓ層１０２上には、ＧａＩｎＰ埋め込み層１０４、ＧａＡｓコンタクト層１０５が順次形成される。
【００６７】
図９の半導体レーザは、活性層９８Ａの井戸層９８から、波長０．８７μｍの光が放射される。この光は、増幅されてレーザ光となり、このレーザ光が紙面と垂直な方向に放射される。
【００６８】
図９の半導体レーザでは、発光波長０．８７μｍのレーザにおいて、ＧａＡｓ基板（格子定数０．５６５ｎｍ）よりもさらに格子定数が小さいＳｉ基板（格子定数０．５１６ｎｍ）９１を用いている。このＳｉ基板９１は、熱伝導率が高い。このため、図９の半導体レーザでは、数十ｍＷの高出力まで線形性の高い出力が得られる。つまり、温度特性を良好にすることができる。
【００６９】
また、このＳｉ基板９１は、ＧａＡｓ基板に比べてさらに安価である。しかも、このＳｉ基板９１は、直径１２インチ（約３０ｃｍ）を超える超大型のものが実用化されている。このため、図９の半導体レーザでは、ＧａＡｓ基板を用いた場合に比べ、さらにコストを下げることができる。
【００７０】
また、図９の半導体レーザでは、ＩｎＧａＡｓＮバッファー層９４を用いたので、ＧａＡｓ井戸層９８とＳｉ基板９１との格子定数差が約４％あるにもかかわらず、高い光出力を維持できる。これは、ＩｎＧａＡｓＮバッファー層９４により、井戸層９８の転移を減少させることができるからである。
【００７１】
このように、図９の半導体レーザでは、温度特性が高く、極めて低コストの素子を提供することができる。
【００７２】
（第４の実施例）
第４の実施例の光半導体素子は、ＧａＡｓ基板を用いた吸収波長１．５５μｍの吸収型光変調素子である。
【００７３】
図１０は、本発明の第４の実施例の吸収型光変調素子の概略断面図である。ｎ型のＧａＡｓからなる基板１１１上には、ＭＯＣＶＤ法により、ＧａＡｓバッファー層１１２、Ｉｎ０．２５Ｇａ０．７５Ａｓ０．９９Ｎ０．０１からなるバッファー層１１３、Ｉｎ０．２４Ｇａ０．７６Ａｓ層１１４、Ｉｎ０．２４Ｇａ０．２６Ａｌ０．５０Ａｓ層１１５、Ｉｎ０．２４Ｇａ０．０６Ａｌ０．７０Ａｓからなるｎ型クラッド層１１６、Ｉｎ０．２８Ｇａ０．０２Ａｌ０．５０Ａｓ層１１７、活性層１１８Ｂ、が順次形成されている。この活性層１１８Ｂは、Ｉｎ０．４７Ｇａ０．５３Ａｓからなる井戸層１１８、Ｉｎ０．２８Ｇａ０．０２Ａｌ０．７０Ａｓからなるバリア層１１９、Ｉｎ０．４７Ｇａ０．５３Ａｓからなる井戸層１１８、を順次積層した構造である。この活性層１１８Ｂ上には、Ｉｎ０．２８Ｇａ０．０２Ａｌ０．７０Ａｓ層１２０、Ｉｎ０．２４Ｇａ０．０６Ａｌ０．７０Ａｓ層１２１、Ｉｎ０．２４Ｇａ０．２６Ａｌ０．５０Ａｓ層１２２、Ｉｎ０．７５Ｇａ０．２５Ａｓからなるコンタクト層１２３、が順次形成されている。積層体１１２〜１２３は、エッチングによりメサ状に形成されえる。このメサ状部分の両側は、酸素添加の高抵抗Ｉｎ０．２８Ａｌ０．７２Ａｓからなる埋め込み層１２４で埋め込まれている。図１０の吸収型光変調素子の大きさは、基板１１１の横幅が２５０μｍである。
【００７４】
図１０の吸収型光変調素子では、１．５Ｖ程度の逆バイアスを加えることで動作する。この図１０の素子ではＧａＡｓ基板１１１の格子定数が約０．５６５ｎｍであるのに対し、Ｉｎ０．４７Ｇａ０．５３Ａｓ井戸層１１８の格子定数が約０．５８７ｎｍである。このため、両者の格子定数差は、３．９％ある。しかし、図１０の吸収型光変調素子では、Ｉｎ０．２５Ｇａ０．７５Ａｓ０．９９Ｎ０．０１からなるバッファー層１１３を設けたので、上記の格子定数差が大きいにもかかわらず、１．５５μｍの光に対して消光比１２ｄＢ程度の高い特性を得ることができる。
【００７５】
また、図１０の素子では、活性層の歪量が大きので、井戸層１１８の体積あたりの吸収係数が大きく、ＩｎＰを用いた変調素子と同程度の電圧−消光比の特性を得ることができる。またバリア層が間接遷移型なので、屈折率変化が小さく、ＩｎＰ基板上を用いた変調素子と比べて波長シフトの影響を小さくすることができる。またバリア層１１９が間接遷移型なので、バンドギャップの温度依存性が小さく、吸収端の温度依存性を小さくすることができる。
【００７６】
以上説明した図１０の素子では、活性層１１８Ｂの井戸層１１８をＩｎｚＧａ１−ｚＡｓ（ｚ＝０．４７）により構成した。このようにＩｎｚＧａ１−ｚＡｓ活性層のＩｎ組成ｚを０．４７とすると、図３から分かるように、吸収波長が約１．５５μｍまで長くなる。この場合、活性層１１８Ｂと、基板１１１と、の格子定数差が大きくなるが、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋバッファー層１１３のＩｎ組成ｊを０．２５まで高くすることで、高い消光比効率を維持できる。
【００７７】
以上説明した各実施の形態では、ＩｎＧａＡｓＮバッファー層を光半導体素子に適用した場合ついて説明したが、これをＨＥＭＴなどの電子デバイスにも適用することも可能である。たとえば、ＧａＡｓ基板上にＩｎＧａＡｓ／ＡｌＧａＩｎＡｓ系あるいはＩｎＧａＡｓＮ／ＩｎＧａＡｌＡｓ系のＩＩＩ―Ｖ族化合物半導体層を用いた半導体電子デバイスを作製する際に、これらの能動領域を形成する層と、基板と、の間にＩｎＧａＡｓＮバッファー層を設けることもできる。これにより、能動領域に加えられる歪を少なくし、能動層の結晶特性を向上させて、増幅率を高くすることができる。
【００７８】
【発明の効果】
本発明によれば、ＧａＡｓ基板と、ＩｎｚＧａ１−ｚＡｓ（０＜ｚ≦１）活性層と、を備える光半導体素子において、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）からなるバッファー層を設けたので、長波長で、コストが低くかつ特性が高い素子を提供することができる。また、本発明によれば、半導体基板と、半導体層と、を備える半導体積層基板において、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）からなるバッファー層を設けたので、上記半導体層を、基板に対する熱平衡理論による臨界膜厚以上の膜厚でかつ転移が少ない層にすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体積層基板の概略断面図。
【図２】本発明の第１の実施の形態の半導体素子の概略断面図。
【図３】ＩｎｚＧａ１−ｚＡｓのＩｎ組成ｚと、このＩｎｚＧａ１−ｚＡｓのバンドギャップ波長と、の関係を示す図。
【図４】図２の素子における、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０≦ｊ≦１、０．００２≦ｋ≦０．０５）バッファー層２のＩｎ組成ｊと、発光波長と、発光強度と、の関係を示す図である。
【図５】本発明の第２の実施の形態の半導体素子の概略断面図。
【図６】本発明の第３の実施の形態の半導体素子の概略断面図。
【図７】本発明の第１の実施例の光半導体素子の概略断面図。
【図８】本発明の第２の実施例の光半導体素子の概略断面図。
【図９】本発明の第３の実施例の光半導体素子の概略断面図。
【図１０】本発明の第４の実施例の光半導体素子の概略断面図。
【符号の説明】
１ 基板
２ ＩｎＧａＡｓＮバッファー層
３ 第１導電型クラッド層
５ 活性層
７ 第２導電型クラッド層
１０ ＧａＡｓ基板
１３ ＤＢＲ構造の第１導電型クラッド層
１７ ＤＢＲ構造の第２導電型クラッド層
２１ シリコン基板
２７ 能動層
１３ ＤＢＲ構造の第１導電型クラッド層
１７ ＤＢＲ構造の第２導電型クラッド層
５１ ＧａＡｓ基板
５３ ＩｎＧａＡｓＮバッファー層
５６ ｎ型クラッド層
５７ ｎ側光ガイド層
５８ 井戸層
５９ ｐ側光ガイド層
５８Ａ 活性層
６０ ｐ型クラッド層
７１ ＧａＡｓ基板
７３ ＩｎＧａＡｓＮバッファー層
７６ ＤＢＲ構造のｎ型クラッド層
８０ 井戸層
８１ バリア層
８２ 井戸層
８３ 活性層
８７ ＤＢＲ構造のｐ型クラッド層
９１ Ｓｉ基板
９４ ＩｎＧａＡｓＮバッファー層
９６ ｎ型クラッド層
９７ 光ガイド層
９８ 井戸層
９９ 光ガイド層
９８Ａ 活性層
１０１ ｐ型クラッド層
１１１ ＧａＡｓ基板
１１３ ＩｎＧａＡｓＮバッファー層
１１６ ｎ型クラッド層
１１８ 井戸層
１１９ バリア層
１１８Ｂ 活性層
Claims (3)
- ＧａＡｓからなり主面を有する基板と、
前記基板の前記主面上に形成され、ＩｎｊＧａ１−ｊＡｓ１−ｋＮｋ（０＜ｊ≦１、０．００２≦ｋ≦０．０５）からなるバッファー層と、
前記バッファー層上に形成された第１導電型クラッド層と、
前記第１導電型クラッド層上に形成され、井戸層を有し、前記井戸層はＩｎｚＧａ１−ｚＡｓ（０＜ｚ≦１）からなりバンドギャップが前記第１導電型クラッド層よりも小さく膜厚が前記基板に対する熱平衡理論による臨界膜厚以上で、かつクラックが発生しない膜厚である、活性層と、
前記活性層上に形成され、前記井戸層よりもバンドギャップが大きい第２導電型クラッド層と、
を備え、
前記バッファー層のＩｎ組成ｊが０．０５以上０．３０以下であり、
前記井戸層のＩｎ組成ｚが０．３５以上０．５０以下であり、
前記バッファー層の膜厚が、２ｎｍ以上４０ｎｍ以下であり、
前記井戸層の膜厚が４ｎｍ以上２０ｎｍ以下であり、
前記基板と、前記バッファー層と、の格子定数差が２．９％以内であることを特徴とする光半導体素子。 - 前記活性層から電流注入により放射される光の波長が、１．２５μｍ以上１．６μｍ以下であることを特徴とする請求項１記載の光半導体素子。
- 前記基板と、前記井戸層と、の格子定数差が１％以上であることを特徴とする請求項１または２に記載の光半導体素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003078955A JP4025227B2 (ja) | 2002-03-29 | 2003-03-20 | 半導体積層基板および光半導体素子 |
| CNB031083889A CN1319182C (zh) | 2002-03-29 | 2003-03-28 | 分层半导体衬底和光学半导体元件 |
| US10/400,633 US6768137B2 (en) | 2002-03-29 | 2003-03-28 | Laminated semiconductor substrate and optical semiconductor element |
| US10/884,141 US7276735B2 (en) | 2002-03-29 | 2004-07-02 | Laminated semiconductor substrate and optical semiconductor element |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002094598 | 2002-03-29 | ||
| JP2003078955A JP4025227B2 (ja) | 2002-03-29 | 2003-03-20 | 半導体積層基板および光半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004006732A JP2004006732A (ja) | 2004-01-08 |
| JP4025227B2 true JP4025227B2 (ja) | 2007-12-19 |
Family
ID=28456333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003078955A Expired - Fee Related JP4025227B2 (ja) | 2002-03-29 | 2003-03-20 | 半導体積層基板および光半導体素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6768137B2 (ja) |
| JP (1) | JP4025227B2 (ja) |
| CN (1) | CN1319182C (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050104087A1 (en) * | 2003-11-19 | 2005-05-19 | Lan Ellen Y. | InGaP pHEMT device for power amplifier operation over wide temperature range |
| US7928424B2 (en) * | 2004-03-11 | 2011-04-19 | Epistar Corporation | Nitride-based light-emitting device |
| US9524869B2 (en) | 2004-03-11 | 2016-12-20 | Epistar Corporation | Nitride-based semiconductor light-emitting device |
| US8562738B2 (en) | 2004-03-11 | 2013-10-22 | Epistar Corporation | Nitride-based light-emitting device |
| JP4879094B2 (ja) * | 2007-06-06 | 2012-02-15 | 浜松ホトニクス株式会社 | 半導体発光素子及びその製造方法 |
| US8299480B2 (en) * | 2008-03-10 | 2012-10-30 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer |
| US8278687B2 (en) * | 2008-03-28 | 2012-10-02 | Intel Corporation | Semiconductor heterostructures to reduce short channel effects |
| JP5367432B2 (ja) * | 2009-03-30 | 2013-12-11 | 古河電気工業株式会社 | 面発光レーザ素子 |
| JP5669672B2 (ja) * | 2011-06-08 | 2015-02-12 | 浜松ホトニクス株式会社 | 半導体発光素子 |
| US9048305B2 (en) * | 2013-10-15 | 2015-06-02 | Ishiang Shih | High electron mobility transistors with minimized performance effects of microcracks in the channel layers |
| DE102014113975A1 (de) * | 2014-09-26 | 2016-03-31 | Osram Opto Semiconductors Gmbh | Elektronisches Bauelement |
| CN111074344B (zh) * | 2019-12-10 | 2021-05-14 | 华南理工大学 | 一种生长在GaAs衬底上的(In)GaN纳米柱及其制备方法与应用 |
| CN113972292B (zh) * | 2021-03-29 | 2024-03-19 | 南京大学 | 一种基于InP基带隙可调的结构及光电转换器件 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0756366A (ja) | 1993-08-09 | 1995-03-03 | Konica Corp | 電子写真感光体 |
| JPH0766366A (ja) | 1993-08-26 | 1995-03-10 | Hitachi Ltd | 半導体積層構造体およびそれを用いた半導体装置 |
| JPH0794524A (ja) | 1993-09-20 | 1995-04-07 | Hitachi Ltd | 半導体積層結晶およびヘテロ接合バイポーラトランジスタ |
| US5689123A (en) * | 1994-04-07 | 1997-11-18 | Sdl, Inc. | III-V aresenide-nitride semiconductor materials and devices |
| JPH09213918A (ja) * | 1996-02-01 | 1997-08-15 | Furukawa Electric Co Ltd:The | 光電子集積回路素子 |
| US5825796A (en) * | 1996-09-25 | 1998-10-20 | Picolight Incorporated | Extended wavelength strained layer lasers having strain compensated layers |
| GB2332563A (en) * | 1997-12-18 | 1999-06-23 | Sharp Kk | Growth of group III nitride or group III-V nitride layers |
| JP2000150388A (ja) | 1998-11-05 | 2000-05-30 | Fuji Electric Co Ltd | Ｉｉｉ族窒化物半導体薄膜およびその製造方法 |
| JP2000196148A (ja) * | 1998-12-25 | 2000-07-14 | Sony Corp | Ｉｉｉ―ｖ族化合物半導体層の成長方法および半導体装置 |
| US6542528B1 (en) * | 1999-02-15 | 2003-04-01 | Ricoh Company, Ltd. | Light-emitting semiconductor device producing red wavelength optical radiation |
| JP3735047B2 (ja) * | 2000-07-31 | 2006-01-11 | 古河電気工業株式会社 | 半導体レーザ素子及びその作製方法 |
| WO2002043155A2 (en) * | 2000-11-27 | 2002-05-30 | Kopin Corporation | Bipolar transistor with lattice matched base layer |
-
2003
- 2003-03-20 JP JP2003078955A patent/JP4025227B2/ja not_active Expired - Fee Related
- 2003-03-28 CN CNB031083889A patent/CN1319182C/zh not_active Expired - Fee Related
- 2003-03-28 US US10/400,633 patent/US6768137B2/en not_active Expired - Lifetime
-
2004
- 2004-07-02 US US10/884,141 patent/US7276735B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20040245536A1 (en) | 2004-12-09 |
| CN1319182C (zh) | 2007-05-30 |
| JP2004006732A (ja) | 2004-01-08 |
| US20030183837A1 (en) | 2003-10-02 |
| CN1449061A (zh) | 2003-10-15 |
| US6768137B2 (en) | 2004-07-27 |
| US7276735B2 (en) | 2007-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4025227B2 (ja) | 半導体積層基板および光半導体素子 | |
| JPH0878786A (ja) | 歪量子井戸の構造 | |
| JPH0750410A (ja) | 半導体結晶積層体及びその形成方法並びに半導体装置 | |
| JPH09213918A (ja) | 光電子集積回路素子 | |
| JP3135960B2 (ja) | 半導体レーザ装置 | |
| US5644587A (en) | Semiconductor laser device | |
| JP4641230B2 (ja) | 光半導体装置 | |
| JP2008211142A (ja) | 光半導体装置 | |
| JP5185030B2 (ja) | 半導体構造及びその半導体構造を用いた光半導体素子 | |
| EP0952645A2 (en) | Semiconductor laser device | |
| JP2008235519A (ja) | 光半導体素子及び光半導体素子の作製方法 | |
| JP3242958B2 (ja) | 光半導体素子 | |
| JP2001148540A (ja) | 半導体発光素子 | |
| JP3552642B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP2001144375A (ja) | 半導体発光素子 | |
| JPH11307880A (ja) | 半導体発光装置 | |
| JP2003008147A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2004296845A (ja) | 量子井戸構造および半導体発光素子および光送信モジュールおよび光伝送システム | |
| JPH11354884A (ja) | 半導体レーザ及び半導体レーザの製造方法 | |
| JP7560540B2 (ja) | 半導体レーザ素子 | |
| JP2010062400A (ja) | 光半導体素子 | |
| JP2689919B2 (ja) | 半導体発光素子 | |
| JP2001284737A (ja) | レーザ半導体装置 | |
| JP2945568B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2008211141A (ja) | 光半導体装置及び光半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070424 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071004 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |