CN1449061A - 分层半导体衬底和光学半导体元件 - Google Patents

分层半导体衬底和光学半导体元件 Download PDF

Info

Publication number
CN1449061A
CN1449061A CN03108388A CN03108388A CN1449061A CN 1449061 A CN1449061 A CN 1449061A CN 03108388 A CN03108388 A CN 03108388A CN 03108388 A CN03108388 A CN 03108388A CN 1449061 A CN1449061 A CN 1449061A
Authority
CN
China
Prior art keywords
layer
substrate
semiconductor
optical
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03108388A
Other languages
English (en)
Other versions
CN1319182C (zh
Inventor
櫛部光弘
大場康夫
橋本玲
高岡圭児
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1449061A publication Critical patent/CN1449061A/zh
Application granted granted Critical
Publication of CN1319182C publication Critical patent/CN1319182C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Abstract

利用GaAs衬底，提供一种低成本和高性能的长波长光学半导体元件。该光学半导体元件包括：有相对的第一表面和第二表面的GaAs衬底；衬底第一表面上形成的InjGa1－jAs1－kNk缓冲层(0≤j≤1，0.002≤k≤0.05)；缓冲层上形成的第一导电型包层；形成在第一导电型包层上并包含InzGa1－zAs(0≤z≤1)阱层的激活层，阱层的带隙小于第一导电型包层的带隙，激活层的厚度大于该衬底基于平衡理论的临界厚度；和激活层上形成的第二导电型包层，其带隙大于阱层的带隙。

Description

分层半导体衬底和光学半导体元件
技术领域
本发明涉及分层半导体衬底和光学半导体元件
背景技术
长波长(从1.25μm至1.6μm)的光学半导体元件，特别是1.3μm波段(从1.25μm至1.35μm)的光学半导体元件，作为光通信中的一种发光元件或光电检测元件引起人们的注意。在现有技术中，这种长波长的半导体发光元件有这样的结构，其中InGaAsP化合物半导体的激活层(发光层)形成在InP衬底(支承衬底)上。在这种结构中，激活层与衬底之间的晶格失配是很小的，很容易制造这种光学半导体元件。
然而，利用InP衬底的半导体发光元件是昂贵的，因为InP衬底是昂贵的。利用InP衬底的半导体元件有不良的温度特性。所以，利用InP衬底的半导体发光元件的问题是，它既昂贵又有不良的温度特性。为了提供温度特性优良和价廉的光学半导体元件，人们促进开发这样的元件，它包含GaAs衬底和InGaAs化合物半导体的激活层。GaAs衬底一般用于波长为0.98μm的光学半导体元件，其优点是价廉和容易运行。为了提供价廉的长波长光学半导体元件，利用这些优点，促进开发利用GaAs衬底的光学半导体元件。
然而，利用GaAs衬底的长波长半导体发光元件的问题是，它的发光强度是低的。这是因为InGaAs激活层的晶格常数大于GaAs衬底的晶格常数，它们之间的晶格失配是很大的。所以，在激活层中容易发生裂纹。
更详细地说，随着InGaAs中In成分的增加，带隙波长就增大。所以，为了提供利用InGaAs激活层的长波长光学半导体元件，应当增加激活层中的In成分。此外，为了提供长波长光学半导体元件，激活层的厚度应当是大的，因为若减小激活层的厚度，则半导体元件的波长因量子效应而变短。所以，为了提供利用InGaAs激活层的长波长光学半导体元件，应当形成有高In成分和厚度大的激活层。然而，当激活层中In成分增大时，InGaAs激活层与GaAs衬底之间的晶格失配就增大。这就使衬底基于平衡理论的激活层临界厚度减小。若激活层的厚度大于临界厚度，则在激活层中通常发生大量的裂纹。因此，在常规的利用GaAs衬底的长波长光学半导体元件中，在激活层中就会发生大量的裂纹，从而使发光强度急剧下降。
为了避免在激活层中发生裂纹，利用一种把氮(N)混合到激活层中的方法，从而减小激活层的晶格常数。这种方法增大了衬底基于平衡理论的激活层临界厚度。然而，在这种方法中，激活层中氮浓度的增大使发光强度下降。因此，这种方法不能提供足够高的发光强度。作为另一种避免激活层中发生裂纹的方法，人们尝试在衬底与激活层之间提供一个缓冲层。这种方法试图避免激活层中裂纹数目的增加，即使激活层的厚度大于衬底基于平衡理论的临界厚度。在这种方法中，当激活层和衬底是由它们之间晶格失配很小的材料制成时，就产生某种效应。然而，在常规的缓冲层中，当衬底与激活层之间有很大的晶格失配时，不能充分地减少激活层中发生的裂纹数目。因此，即使利用这种缓冲层，不能足够地增大发光强度。
如上所述，利用GaAs衬底的常规长波长半导体发光元件的问题是，发光强度是低的。
与利用GaAs衬底的长波长光学半导体元件一样，分层半导体衬底的问题是，当衬底与半导体层之间的晶格失配增大时，不能获得高性能。
更具体地说，一般利用分层半导体衬底制成半导体元件，分层半导体衬底包括几百微米厚的半导体衬底和该衬底上形成的几微米厚的半导体层。当这个分层半导体衬底中的衬底与半导体层之间的晶格失配增大时，半导体层中发生的裂纹数目容易增多。这是因为随着晶格失配的增大，衬底基于平衡理论的半导体层临界厚度就减小，而当形成半导体层的厚度大于临界厚度时，就容易发生裂纹。所以，在半导体元件中，应当尽可能减小衬底与半导体层之间的晶格失配。
半导体元件中一般使用的衬底限于分别由Si，GaAs，InP，GaP和InAs制成的衬底，不能利用有各自固有晶格常数的所有衬底。所以，当人们尝试在衬底上形成有特定功能的半导体层时，在许多情况下，往往发生半导体层与衬底之间的晶格失配。即使有这种晶格失配，为了减少在半导体层中发生的裂纹数目，试图利用在衬底与半导体层之间生长缓冲层的方法，缓冲层的晶格常数介于衬底的晶格常数与半导体层的晶格常数之间。例如，在出版的日本专利申请Hei 7-94524中公开了这个方法。在这个方法中，当衬底与半导体层之间的晶格失配很小时，缓冲层吸收半导体层中相当数目的裂纹，从减少其中的裂纹数目。
然而，在这个方法中，当衬底与半导体层之间的晶格失配增大时，缓冲层本身就容易产生失真，从而在整个缓冲层中存储弹性形变的失真能量。当失真能量大于裂纹能量时，避免裂纹的发生是困难的。所以，当衬底与半导体层之间的晶格失配在常规的缓冲层中增大时，减轻晶格失配的影响是困难的。更具体地说，当晶格失配不小于1％时，减轻晶格失配的影响是困难的，不能充分地减少半导体层中的裂纹数目。
如上所述，分层半导体衬底的问题是，当衬底与半导体层之间的晶格失配增大时，不能获得高性能。这是因为增大半导体层的厚度到超过衬底基于平衡理论的临界厚度和减小发生在其中的裂纹数目是困难的。
发明内容
本发明是基于对这些问题的认识。本发明的一个目的是提供一种利用GaAs衬底的长波长和有高性能的低成本光学半导体元件。本发明的另一个目的是提供一种包含衬底和该衬底上半导体叠层的分层半导体衬底，其中半导体层的厚度不小于该衬底基于平衡理论的临界厚度，并可以减小发生在其中的裂纹数目。
按照本发明的实施例，提供一种光学半导体元件，包括：
有相对着的第一表面和第二表面的GaAs衬底；
所述衬底所述第一表面上形成的InjGa1-jAs1-kNk缓冲层(0≤j≤1，0.002≤k≤0.05)；
所述缓冲层上形成的第一导电型包层；
形成在所述第一导电型包层上并包含InzGa1-zAs阱层(0≤z≤1)的激活层，所述阱层的带隙小于所述第一导电型包层的带隙，所述激活层的厚度大于所述半导体衬底基于平衡理论的临界厚度；和
所述激活层上形成的第二导电型包层，其带隙大于所述阱层的带隙。
按照本发明的实施例，还提供一种分层半导体衬底，包括：
半导体衬底；
所述半导体衬底上形成的半导体层，其厚度大于所述半导体衬底基于平衡理论的临界厚度；和
所述半导体衬底与所述半导体层之间形成的缓冲层，所述缓冲层是由InjGa1-jAs1-kNk制成(0≤j≤1，0.002≤k≤0.05)。
附图说明
图1是按照本发明实施例的分层半导体衬底的示意剖面图。
图2是按照本发明第一个实施例的半导体元件的示意剖面图。
图3是InzGa1-zAs中In成分z与InzGa1-zAs的带隙波长之间的关系。
图4是图2中元件的发光波长与发射强度之间的关系，它与InjGa1-jAs1-kNk缓冲层2(0≤j≤1，0.002≤k≤0.05)中In成分j有关。
图5是按照本发明第二个实施例的半导体元件的示意剖面图。
图6是按照本发明第三个实施例的半导体元件的示意剖面图
图7是按照本发明第一个例子的光学半导体元件的示意剖面图。
图8是按照本发明第二个例子的光学半导体元件的示意剖面图。
图9是按照本发明第三个例子的光学半导体元件的示意剖面图。
图10是按照本发明第四个例子的光学半导体元件的示意剖面图。
具体实施方式
在详细描述按照本发明的各个实施例之前，以下描述本发明者完成的独特实验结果，并把该结果作为本发明的前提。
本发明的一个特征是，缓冲层置于衬底与半导体层之间，该缓冲层是由InjGa1-jAs1-kNk制成(0≤j≤1，0.002≤k≤0.05)。因此，半导体层可以形成在Si，GaAs，InP，GaP或InAs的衬底之上，使半导体层与衬底之间的晶格失配不小于1％；半导体层的厚度大于衬底基于平衡理论的临界厚度；和可以减小半导体层中的裂纹密度。现在，参照图1描述本发明的几个实施例。
图1是本发明者在其实验中使用的分层半导体衬底的示意剖面图。Iny(Ga1-xAlx)1-yAs包层3(0≤x≤1，0≤y≤0.1)和InzGa1-zAs(z＝0.4)激活层(阱层)5经缓冲层2相继地形成在300μm厚的GaAs衬底1上。构成激活层4的In0.4Ga0.6As的晶格常数约为0.580nm，构成衬底1的GaAs的晶格常数约为0.565nm。因此，衬底1与激活层之间的晶格失配为2.7％。
本发明者研究图1的分层半导体衬底中激活层5的厚度，缓冲层2的厚度和材料，和激活层5中裂纹密度之间的关系。利用激活层5的两个不同厚度值，2nm和8nm，厚度2nm小于衬底1基于平衡理论的激活层临界厚度，而厚度8nm大于临界厚度。我们发现，当缓冲层2是由InjGa1-jAs1-kNk制成时(0≤j≤1，0.002≤k≤0.05)，且其厚度是在2nm与40nm之间，即使激活层5的厚度为8nm，可以减小激活层5中的裂纹密度。
具体地说，首先，当激活层5的厚度为2nm时，根据X射线衍射测量结果，激活层5的半宽度为20秒。
其次，当激活层5的厚度为8nm时，且InjGa1-jAs1-kNk缓冲层2的氮成分k为0，根据X射线衍射测量结果，激活层5的半宽度达到200秒。就是说，大量的裂纹发生在激活层5中。如上所述，当激活层5的厚度增大到超过衬底1基于平衡理论的临界厚度时，大量的裂纹通常发生在激活层5中。
然后，当激活层5的厚度为8nm时，且InjGa1-jAs1-kNk缓冲层2的氮成分k是在0.002至0.05的范围内(等于或大于0.002和等于或小于0.05)，缓冲层2的厚度是在2nm至40nm的范围内，根据X射线衍射测量结果，激活层5的半宽度为40秒。就是说，即使激活层5的厚度大于衬底1基于平衡理论的临界厚度，可以减小激活层5中的裂纹密度。
如上所述，我们发现，利用InjGa1-jAs1-kNk(0≤j≤1，0.002≤k≤0.05)制成缓冲层2，可以减小激活层5中的裂纹密度。本发明者认为，其理由是根据构成缓冲层2的InGaAsN的特性得到的。通常，当缓冲层2的厚度大于衬底1基于平衡理论的临界厚度时，在缓冲层2中就发生裂纹。即使当缓冲层2是由InGaAsN制成时，在缓冲层2中发生微裂纹。然而，当缓冲层2是由InGaAsN制成时，且缓冲层2与衬底1之间的晶格失配限制在2.9％内，虽然可以发生微裂纹，但发生巨裂纹是困难的。其理由分析如下：因为当InGaAsN晶体在GaAs衬底1上生长时，InGaAs晶体中的原子在异质界面上倾向于定位在与GaAs衬底1中原子位置相重合的位置，即使缓冲层的厚度大于其临界厚度。换句话说，我们的分析是，若e2d≤34[％2nm]，其中则e[％]是InGaAsN层与衬底1之间的晶格失配，而d[nm]是InGaAsN层2的厚度，则InGaAsN层是弹性形变的。更详细地说，我们的分析是，即使当悬空键是从InGaAsN晶体中氮原子产生的，由于产生悬空键导致能量的增大是很小的，因为氮原子的负电性是高的，且因为该晶体中氮原子与砷原子之间的半径差很大。如刚在所描述的，InGaAsN有这样的性质，虽然可以发生微裂纹，但发生巨裂纹是困难的。因此，我们认为，若缓冲层2是由InGaAsN制成，则在缓冲层2上可以形成高质量激活层5。
如上所述，虽然在图1的分层半导体衬底中，衬底1是由GaAs制成，但它也可以是由Si，InP，InAs或GaP制成以产生类似的有益效应。即，如上所述，若InGaAsN层2与衬底1之间的晶格失配不大于2.9％，则InGaAsN层2是弹性形变的，即使InGaAsN层2的厚度大于其临界厚度，在InGaAsN层2中发生巨裂纹是困难的。而在商品化的菱形结构或闪锌矿结构的半导体衬底中，GaAs，Si，InP，InAs和GaP衬底满足以上InjGa1-jAs1-kNk缓冲层2(0≤j≤1，0.002≤k≤0.05)的关系。所以，当衬底1是由Si，InP，InAs或GaP制成时，也可以产生类似的有益效应。
即使利用这些衬底1中之一的衬底，若InjGa1-jAs1-kNk缓冲层2的氮成分k是在从0.002至0.05的范围内，则可以得到良好的结果。若氮成分k大于0.05，则缓冲层2的晶体就会退化，且缓冲层2的表面平坦度受到损伤，从而不能形成高质量的激活层5。若氮成分k小于0.002，就会失去激活层5中裂纹密度减小的有益效应。
最好是，在图1的分层半导体衬底中，包层3与缓冲层2上表面之间基本上是晶格匹配的。具体地说，包层3的晶格常数是随In成分y发生变化。若In成分y是0，则晶格常数约为0.565nm。若In成分y是1，则晶格常数约为0.606nm。在图1中，选取In成分y是在从0.05至0.10的范围内，从而使包层3与缓冲层2上表面基本上是晶格匹配的。即使包层3中Al成分x发生变化，其晶格常数的变化仅为0.1％左右。
虽然在以上的描述中，激活层5的厚度大于衬底1基于平衡理论的临界厚度，可以认为，半导体层3和5的厚度大于基于平衡理论的临界厚度。
如上所述，按照本发明者的实验，我们发现，在衬底1与激活层5之间提供InjGa1-jAs1-kNk(0≤j≤1，0.002≤k≤0.05)缓冲层2，可以满意地形成激活层5，其厚度大于衬底1基于平衡理论的临界厚度，并减小激活层5中的裂纹密度。现在，描述利用这个实验的分层半导体衬底得到的各个实施例半导体元件和各个具体例子的光学半导体元件。
[第一个实施例]
第一个实施例的半导体元件是利用GaAs衬底的长波长(在1.25至1.6μm的范围内)边缘发射型光学半导体。
图2是按照本发明第一个实施例的光学半导体元件的剖面图。相继形成在第一导电型GaAs衬底311上的是：InjGa1-jAs1-kNk缓冲层2(0.05≤j≤0.2，0.002≤k≤0.05)；InGaAs的中间层312；Iny(Ga1-xAlx)1-yAs的第一导电型包层3(0≤x≤1，0.05≤y≤z)；InzGa1-zAs激活层(阱层)5(z≤0.5)，其厚度是在4nm至8nm的范围内(等于或大于4nm和等于或小于8nm)；Iny(Ga1-xAlx)1-yAs的第二导电型包层7；和第二导电型接触层8。在有图2中结构的光学半导体元件中，激活层5成为发光层。
图3是构成激活层5的InzGa1-zAs中In成分z与这个InzGa1-zAs的带隙波长之间的关系。实际上，基于激活层5厚度减小的量子效应，从InzGa1-zAs激活层5发出的光波长向短波长侧移位，但是在图3中忽略这个量子效应。从图3中可以看出，需要增加InzGa1-zAs中In成分z以增大带隙波长。例如，为了使带隙波长增大到超过1.2μm，InzGa1-zAs中In成分z必须不小于约0.3。所以，为了使带隙波长不小于1.3μm，InzGa1-zAs中In成分z应当不小于约0.35。再考虑到量子效应，激活层5的In成分z应当在约0.35至0.40的范围内，其厚度应当在4nm至8nm的范围内，为了使从InzGa1-zAs激活层5发出的光波长约在1.25μm至1.3μm的范围内。
如上所述，由于图2中的元件有InjGa1-jAs1-kNk缓冲层2，缓冲层2中In成分j可以设置到一个合适值，从而提供一种长波长和高发光强度的发光元件，以下参照图4给予描述。
图4是图2中元件的发光波长与发光强度之间的关系，它与InjGa1-jAs1-kNk缓冲层2中In成分j有关(0≤j≤1，0.002≤k≤0.05)。在图4中，“InGaAsN缓冲层(In＝0)”基本上表示没有InjGa1-jAs1-kNk缓冲层2。在图4中，利用三个不同的In成分j值，0，0.1和0.2。
从图4中可以看出，在InGaAsN缓冲层(In＝0)中，在发光波长约为1.15μm下得到高的发光强度。然而，当发光波长是在1.25μm至1.3μm的范围内时，由于激活层5中发生裂纹，发光强度急剧下降。如上所述，为了使发光波长是在1.25μm至1.3μm的范围内，InzGa1-zAs中In成分z应当在0.35至0.40的范围内。当激活层5的In成分z增大到从0.35至0.40的范围内时，激活层5与衬底1之间的晶格失配就增大，从而在激活层5中发生裂纹。因此，发光强度就下降。所以，当InGaAsN缓冲层2的In成分为0时，且发光波长约为1.3μm，发光强度就急剧下降。
与此对比，从图4中可以看出，当InjGa1-jAs1-kNk缓冲层2的In成分j为0.1时，在发光波长约为1.4μm下得到高的发光强度。
这是因为，通过提供In0.1Ga0.9As1-kNk缓冲层2，即使当InzGa1-zAs激活层5中In成分z不小于0.40时，激活层5中发生裂纹是困难的。换句话说，这是因为，即使当激活层5的厚度是在4nm至8nm的范围内时，激活层5中很难发生裂纹。
从图4中可以看出，当InjGa1-jAs1-kNk缓冲层2的In成分j为0.2时，在发光波长高达约1.6μm下得到高的发光强度。
在j＝0.5的情况下，得到的曲线基本上是在j＝0与j＝0.1之间的中间位置。在这种情况下，在发光波长约为1.25μm至1.3μm的范围内得到高的发光强度。
如上所述，在图2的光学半导体元件中，当InjGa1-jAs1-kNk缓冲层2的In成分j不小于0.05时，得到具有发光波长不小于1.25μm和高发光强度的光学半导体元件。
如上所述，在图2的半导体元件中，Iny(Ga1-xAlx)1-yAs(0≤x≤1，0.05≤y≤z)的In成分y是这样选取的，使激活层5与每个包层3和7之间的晶格失配不是过大，则激活层5的晶体很难退化。更具体地说，当InzGa1-zAs激活层5中In成分z不小于0.35时，包层3和7的In成分y应当不小于0.05。包层3和7的In成分y应当这样选取，使它低于InzGa1-zAs激活层5中In成分z。因此，可以减小包层3和7的的光吸收程度，抗压失真可以加到激活层5中，从而提高光学半导体元件的特性。因此，利用激子改进光吸收器件的响应特性。
最好是，图2的光学半导体元件中缓冲层2与GaAs衬底之间的晶格失配是在2.9％以内。
在图2的光学半导体元件中，缓冲层2的表面，中间层312和包层3，7最好是晶格基本匹配，这意味着，它们的失真量和厚度是在弹性形变的限度内。
[第二个实施例]
第二个实施例的半导体元件是表面型光学半导体元件。第二个实施例的半导体元件与第一个实施例(图1)的主要差别是，如图5所示，每个包层42和44有DBR结构，其中两类半导体层是交替地叠层。
图5是第二个实施例的光学半导体元件的示意剖面图。相继形成在第一导电型GaAs衬底311上的是：GaAs缓冲层41；InjGa1-jAs1-kNk缓冲层2(0≤j≤1，0.002≤k≤0.05)；InGaAs中间层312；第一导电型包层42，它有Int(Ga1-sAls)1-tAs(0≤s≤1，0≤t≤1)和Inv(Ga1-uAuu)1-vAs(0≤u≤1，0≤V≤1)交替层的DBR结构；InzGa1-zAs激活层(阱层)5；与中间层312晶格基本匹配的InGaAs层43；第二导电型包层44，它有Int(Ga1-sAls)1-tAs和Inv(Ga1-uAlu)1-vAs交替层的DBR结构；和InGaAs接触层8。
在图5的半导体元件中，包层42和44有DBR结构，并反射来自激活层5的波长的光。所以，来自激活层5的光被分别形成在激活层5之上和之下的包层42和44放大。然后，从图5中的上表面射出放大的光。就是说，图5的半导体元件是表面发射元件。
通过设定InjGa1-jAs1-kNk缓冲层2中In成分j不小于0.05，图5的表面发射元件可以发出波长不小于1.25μm的光并有高的发射强度。
在图5的半导体元件中，GaAs衬底311和GaAs缓冲层41可以理解为单个GaAs衬底。中间层312和第一导电型包层42可以理解为第一导电型包层。在此情况下，“包层”指向这样一层，其带隙大于激活层的带隙。
[第三个实施例]
按照本发明第三个实施例的半导体元件是利用Si衬底的晶体管。图6是第三个实施例的晶体管的示意剖面图。形成在Si衬底21上的是：低温生长的GaAs缓冲层22；高温生长的GaAs层23；InjGa1-jAs1-kNk(0≤j≤1，0.002≤k≤0.05)缓冲层2；高质量GaAs层24；GaAlAs反向控制层25；GaAs隔离层26；InGaAs激活层27；GaAs隔离层27B；GaAlAs控制层28；GaAs导电层29；InGaAs接触层30；源电极31；漏电极32和控制电极33。
由于InjGa1-jAs1-kNk缓冲层2用于图6的晶体管，裂纹固定到缓冲层2中，从而减小半导体层25至28的裂纹密度。因此，可以减小高质量GaAs层24的厚度，减少它的制造时间和提高它的生产率。因此，可以降低成本。
与此对比，在现有技术中，当III-V族化合物半导体形成在Si衬底上时，高质量GaAs层24的厚度必须足够厚，以便减少发生在半导体层25至28中的裂纹数目。所以，其生产率是低的，而成本是高的。
(几个例子)
以下，我们解释本发明的几个具体例子
(第一个例子)
第一个例子的光学半导体元件是利用GaAs衬底的边缘发射型半导体激光二极管，它发出波长为1.26μm的光。
图7是按照本发明第一个例子的半导体激光二极管的示意剖面图。利用MOCVD方法，相继形成在n型GaAs衬底51上的是：GaAs缓冲层52；In0.10Ga0.90As0.99N0.01缓冲层53；In0.07Ga0.93As的第一中间层54；In0.07Ga0.73Al0.20As的第二中间层55；In0.07Ga0.43Al0.50As的n型包层56；In0.15Ga0.70Al0.15As的n侧光导层57；In0.35Ga0.65As激活层(阱层)58；In0.15Ga0.70Al0.15As的p型光导层59；In0.07Ga0.43Al0.50As的p型包层60；In0.07Ga0.93-gAlgAs的阻挡减轻层61(0≤g≤0.5；g沿图中的向上方向减小)；和In0.07Ga0.93As接触层62。P型包层60，阻挡减轻层61和接触层62被处理后形成台式晶体管，台式晶体管的每侧填充In0.07Ga0.23Al0.70As，如图7所示。p侧电极64形成在接触层62上，以便电路上连接到接触层62。换句话说，p侧电极64形成在p型包层60上，以便电路上连接到p型包层60。作为另一个电极的n侧电极65形成在衬底51的背面。在图7的半导体激光二极管中，薄层53至57可以理解为单个n型包层，而薄层59至61可以理解为单个p型包层。
在图7的半导体激光二极管中，利用从p侧电极64和n侧电极65的电流注入，从激活层58射出波长为1.26μm的光。这个光被放大后形成激光束，并沿着与图7的平面垂直的方向射出。
如上所述，在图7的半导体激光二极管中，提供In0.10Ga0.90As0.99N0.01缓冲层53。因此，当振荡波长为1.26μm时，阈值电流密度减小到200mA/cm2。就是说，提供一种发射长波长的高性能元件。没有缓冲层53，振荡阈值电流密度超过1kA/cm2。
由于图7的半导体激光二极管利用GaAs衬底311，其成本下降而温度特性得到提高。
在图7的半导体激光二极管中，InzGa1-zAs激活层58的In成分z为0.35，而发光波长为1.26μm(图3)。InjGa1-jAs1-kNk缓冲层52的In成分j选取为0.1，以便增大发光强度(图4)。在这个半导体激光二极管中，InzGa1-zAs激活层58的In成分z可以增大到0.5，而发光波长高达1.6μm(图3)。在这种情况下，通过增大InjGa1-jAs1-kNk缓冲层52的In成分j达到0.3，可以保持高的发光强度(图4)。然而，若InzGa1-zAs激活层58的In成分z增大到超过0.50，则激活层58与衬底52之间的晶格失配变得太大。所以，即使提供缓冲层52，在激活层58中仍发生裂纹。在这种情况下，即使InjGa1-jAs1-kNk缓冲层52的In成分j增大到超过0.3，很难保持高的发光强度。所以，在图7的半导体激光二极管中，InzGa1-zAs激活层58的In成分z的上限约为0.50，发光波长的上限约为1.6μm，而InjGa1-jAs1-kNk缓冲层52的In成分j的上限约为0.30。
(第二个例子)
第二个例子的光学半导体元件是利用GaAs衬底的表面发射型半导体激光二极管，它发出波长为1.31μm的光。
图8是按照本发明第二个例子的半导体激光二极管的示意剖面图。利用MOCVD方法，相继形成在n型GaAs衬底71上的是：GaAs缓冲层72；In0.13Ga0.87As0.99N0.01缓冲层73；In0.1Ga0.9As的第一中间层74；In0.1Ga0.4Al0.5As的阻挡高度减轻层75；有DBR结构的n型包层76，其中In0.09Al0.91As层的折射率为n1，其厚度为/4n1和In0.1Ga0.9As层的折射率为n2，其厚度为/4n2，这两层交替地形成24.5对；In0.1Ga0.9As层77；第一In0.02Al0.98As层78，其厚度为6nm；In0.1Ga0.9As层79，其厚度为10nm；和激活层83。激活层83有MQW(多量子阱)结构，其中相继地形成In0.4Ga0.6As的阱层80，其厚度为8nm；In0.1Ga0.9As的阻挡层81，其厚度为10nm；和In0.4Ga0.6As的阱层82，其厚度为8nm。相继地形成在激活层83上的是：In0.1Ga0.9As层84，其厚度为5nm；第二In0.02Al0.98As层85，其In0.09Al0.91As层的厚度为6nm；In0.1Ga0.9As层86，其厚度为10nm；和有DBR结构的p型包层87，其中In0.09Al0.91As层的折射率为n1，其厚度为/4n1和In0.1Ga0.9As层的折射率为n2，其厚度为/4n2，这两层交替地形成24.5对。相继形成在部分p型包层87上的是：In0.1Ga0.9As层88和In0.1Ga0.9As接触层89。整个光学单元有台式晶体管结构。然后，第一In0.02Al0.98As层78和第二In0.02Al0.98As层85被氧化，但不包括它们各自的3μm直径区域。其中没有画出电极。
在图8的光学元件中，包层76和87有DBR结构，并反射激活层83发出波长为1.31μm的光。所以，从激活层83发出的光被分别位于激活层83之上和之下的包层87和76放大。放大的光从图8中光学元件的上表面射出。就是说，图8的光学元件是表面发射激光器。
如上所述，图8的表面发射型半导体激光二极管包含In0.1Ga0.9As0.99N0.01缓冲层73。所以，这个二极管是这样一种光学元件，它有长振荡波长1.31μm和高性能。由于图8的半导体激光二极管利用GaAs衬底311，可以降低成本和改进温度特性。
(第三个例子)
第三个例子的光学半导体元件是利用Si衬底的表面发射型半导体激光二极管，它发出波长为0.87μm的光。
图9是按照本发明第三个例子的半导体激光二极管的示意剖面图。利用MOCVD方法，形成在Si衬底91上的是：GaAs低温缓冲层92；GaAs层93；InGaAsN缓冲层94；高质量GaAs层95；GaAlAs包层96；GaAlAs光导层97；GaAs激活层98；GaAlAs光导层99；InGaP蚀刻阻止层100；GaAlAs包层101；和GaAs层102。GaAlAs包层101和GaAs层102被蚀刻以形成台式晶体管，台式晶体管的每侧被GaAs埋层103掩埋。GaInP埋层104和GaAs接触层105相继形成在埋层103和GaAs层102上。
图9的半导体激光二极管从它的激活层98发出波长为0.87μm的光。这个光被放大后形成激光束，并沿着与于附图平面垂直的方向射出。
图9的半导体激光二极管利用Si衬底91，衬底91的晶格常数(0.543nm)小于GaAs衬底的晶格常数(0.565nm)。Si衬底91有高的热导性。所以，图9的半导体激光二极管产生高达20mW的高度线性输出。就是说，它提供改进的温度特性。
Si衬底91的成本比GaAs衬底还低。现在，直径超过12英寸(约为30cm)的超大规模Si衬底已投入实际使用。所以，与利用GaAs衬底的半导体激光二极管比较，图9的半导体激光二极管的成本更低。
由于图9的半导体激光二极管利用InGaAsN缓冲层94，虽然GaAs激活层98与Si衬底91之间的晶格失配约为4％，它仍保持高的光输出，这是因为InGaAsN缓冲层94的作用是减小激活层98中的裂纹密度。
如上所述，图9的半导体激光二极管提供这样一种光学元件，它有极佳的温度特性和极低的制造成本。
(第四个例子)
第四个例子的光学半导体元件是利用GaAs衬底和波长为1.55μm的吸收型光学调制元件(光电检测元件)。
图10是按照本发明第四个例子的吸收型光学调制元件的示意剖面图。利用MOCVD方法，相继形成在n型GaAs衬底111上的是：GaAs缓冲层112；In0.25Ga0.75As0.99N0.01缓冲层113；In0.24Ga0.76As层114；In0.24Ga0.26Al0.50As层115；In0.24Ga0.06Al0.70As n型包层116；In0.28Ga0.02Al0.50As层117；和激活层118B。激活层118B的结构包括：In0.47Ga0.53As阱层118；In0.28Ga0.02Al0.70As阻挡层119；和In0.47Ga0.53As阱层118。相继形成在激活层118B上的是：In0.28Ga0.02Al0.70As层120；In0.24Ga0.06Al0.70As层121；In0.24Ga0.26Al0.50As层122；和In0.75Ga0.25As接触层123。叠层112至123被蚀刻以形成台式晶体管，台式晶体管的每侧填充含氧高阻In0.28Al0.72As的填充层124。图10的吸收型光学调制元件有这样的尺寸，其衬底111的宽度为250μm。
图10的吸收型光学调制元件工作的反向偏压约为1.5V。在图10的光学元件中，GaAs衬底111的晶格常数约为0.565nm，而In0.47Ga0.53As阱层118的晶格常数约为0.587nm。因此，这两层之间的晶格失配为3.9％，这种晶格失配是非常大的。然而，图10的吸收型光学调制元件包含In0.25Ga0.75As0.99N0.01缓冲层113。由于包含缓冲层113，虽然晶格失配很大，但该光学元件具有高性能，包括波长为1.55μm光的消光比约为12dB。
在图10的光学元件中，由于激活层中很大的失真量，阱层118单位体积的吸收系数很大，从而提供的消压比特性类似于利用InP衬底的光电检测元件。且由于阻挡层是间接过渡型，其折射率的变化很小，与利用InP衬底的调制元件比较，可以减小波长移位的影响。由于阻挡层119是间接过渡型，带隙的温度依赖性很小，从而减小吸收端的温度依赖性。
如上所述，在图10的光学元件中，激活层118B中阱层118是由InzGa1-zAs制成(z＝0.47)。从图3中可以看出，当InzGa1-zAs中In成分z为0.47时，可检测的波长增大到约1.55μm。在这种情况下，激活层118B与衬底111之间的晶格失配就增大，通过增大InjGa1-jAs1-kNk缓冲层113中In成分j达到0.25，仍可保持高的光电检测效率。
如上所述，虽然在各个实施例中，InGaAsN缓冲层应用于光学半导体元件，但也可以应用于电子器件，例如，HEMT。例如，当利用GaAs衬底上InGaAs/AlGaInAs或InGaAsN/InGaAlAs的III-V族化合物半导体层制造半导体电子器件时，可以在衬底与形成电子器件激活区的薄层之间提供InGaAsN缓冲层。因此，可以减小激活区上的失真，从而提高激活层的晶体特性和增大放大因子。
本领域专业人员容易知道其他的优点和改动。所以，本发明的范围不限于此处展示和描述的各个实施例的具体细节。因此，在不偏离所附权利要求书和相关内容所确定的本发明精神和范围的条件下，可以进行各种改动。

Claims (18)

1.一种光学半导体元件，包括：
有相对着的第一表面和第二表面的GaAs衬底；
所述衬底所述第一表面上形成的InjGa1-jAs1-kNk缓冲层(0≤j≤1，0.002≤k≤0.05)；
所述缓冲层上形成的第一导电型包层；
形成在所述第一导电型包层上并包含InzGa1-zAs阱层(0≤z≤1)的激活层，所述阱层的带隙小于所述第一导电型包层的带隙，所述激活层的厚度大于所述半导体衬底基于平衡理论的临界厚度；和
所述激活层上形成的第二导电型包层，其带隙大于所述阱层的带隙。
2.按照权利要求1的光学半导体元件，其中利用电流注入使所述激活层发出的光波长是在1.25μm至1.6μm的范围内。
3.按照权利要求1的光学半导体元件，其中所述缓冲层的In成分j是在0.05至0.30的范围内。
4.按照权利要求1的光学半导体元件，其中所述阱层的In成分z是在0.35至0.50的范围内。
5.按照权利要求1的光学半导体元件，其中所述阱层的厚度是在4nm至8nm的范围内。
6.按照权利要求1的光学半导体元件，其中所述衬底与所述阱层之间的晶格失配不小于1％。
7.按照权利要求1的光学半导体元件，其中所述衬底与所述缓冲层之间的晶格失配不大于2.9％。
8.按照权利要求1的光学半导体元件，其中所述缓冲层的厚度是在2nm至40nm的范围内。
9.按照权利要求1的光学半导体元件，其中所述衬底是第一导电型衬底，并且还包括：
所述衬底所述第二表面上形成的第一电极，以便电连接到所述衬底；和
所述第二导电型包层上形成的第二电极，以便电连接到所述第二导电型包层。
10.按照权利要求1的光学半导体元件，其中：
每个所述第一包层和第二包层有Int(Ga1-sAls)1-tAs(0≤s≤1，0≤t≤1)和Inv(Ga1-uAlu)1-vAs(0≤u≤1，0≤v≤1)的交替层结构，用于反射所述激活层发出的光，
所述光学半导体元件是表面发射型元件。
11.一种分层半导体衬底，包括：
半导体衬底；
所述半导体衬底上形成的半导体层，其厚度大于所述半导体衬底基于平衡理论的临界厚度；和
所述半导体衬底与所述半导体层之间形成的缓冲层，所述缓冲层是由InjGa1-jAs1-kNk(0≤j≤1，0.002≤k≤0.05)制成。
12按照权利要求11的分层半导体衬底，其中所述半导体层与所述半导体衬底之间的晶格失配不小于1％。
13.按照权利要求11的分层半导体衬底，其中所述缓冲层与所述半导体衬底之间的晶格失配不大于2.9％。
14.按照权利要求11的分层半导体衬底，其中所述半导体衬底是由GaAs，InP，InAs，GaP，和Si中的任何一个制成。
15.按照权利要求11的分层半导体衬底，其中所述缓冲层的厚度是在2nm至40nm的范围内。
16.按照权利要求11的分层半导体衬底，其中：
所述半导体衬底是由GaAs制成；
所述半导体层包括：Iny(Ga1-xAlx)1-yAs(0≤x≤1，0≤y≤1)第一层和所述第一层上形成的InzGa1-zAs(0≤z≤1)第二层，第一层的晶格常数大于所述半导体衬底的晶格常数，所述第一层的厚度大于所述半导体衬底基于平衡理论的临界厚度，而所述第二层的晶格常数大于所述第一层的晶格常数，所述第二层的厚度小于所述第一层基于平衡理论的临界厚度。
17.按照权利要求15的分层半导体衬底，其中：
所述第一层包括包层，而所述第二层包括激活层的阱层。
18.按照权利要求17的分层半导体衬底，其中：
所述包层有Int(Ga1-sAls)1-tAs(0≤s≤1，0≤t≤1)和Inv(Ga1-uAlu)1-vAs(0≤u≤1，0≤v≤1)的交替层结构，用于反射所述激活层发出的光。
CNB031083889A 2002-03-29 2003-03-28 分层半导体衬底和光学半导体元件 Expired - Fee Related CN1319182C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP094598/2002 2002-03-29
JP2002094598 2002-03-29
JP2003078955A JP4025227B2 (ja) 2002-03-29 2003-03-20 半導体積層基板および光半導体素子
JP078955/2003 2003-03-20

Publications (2)

Publication Number Publication Date
CN1449061A true CN1449061A (zh) 2003-10-15
CN1319182C CN1319182C (zh) 2007-05-30

Family

ID=28456333

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031083889A Expired - Fee Related CN1319182C (zh) 2002-03-29 2003-03-28 分层半导体衬底和光学半导体元件

Country Status (3)

Country Link
US (2) US6768137B2 (zh)
JP (1) JP4025227B2 (zh)
CN (1) CN1319182C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111074344A (zh) * 2019-12-10 2020-04-28 华南理工大学 一种生长在GaAs衬底上的(In)GaN纳米柱及其制备方法与应用
CN113972292A (zh) * 2021-03-29 2022-01-25 南京大学 一种基于InP基带隙可调的结构及光电转换器件

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104087A1 (en) * 2003-11-19 2005-05-19 Lan Ellen Y. InGaP pHEMT device for power amplifier operation over wide temperature range
US9524869B2 (en) 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
US7928424B2 (en) * 2004-03-11 2011-04-19 Epistar Corporation Nitride-based light-emitting device
US8562738B2 (en) 2004-03-11 2013-10-22 Epistar Corporation Nitride-based light-emitting device
JP4879094B2 (ja) * 2007-06-06 2012-02-15 浜松ホトニクス株式会社 半導体発光素子及びその製造方法
US8299480B2 (en) * 2008-03-10 2012-10-30 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer
US8278687B2 (en) * 2008-03-28 2012-10-02 Intel Corporation Semiconductor heterostructures to reduce short channel effects
JP5367432B2 (ja) * 2009-03-30 2013-12-11 古河電気工業株式会社 面発光レーザ素子
JP5669672B2 (ja) * 2011-06-08 2015-02-12 浜松ホトニクス株式会社 半導体発光素子
US9048305B2 (en) * 2013-10-15 2015-06-02 Ishiang Shih High electron mobility transistors with minimized performance effects of microcracks in the channel layers
DE102014113975A1 (de) * 2014-09-26 2016-03-31 Osram Opto Semiconductors Gmbh Elektronisches Bauelement

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756366A (ja) 1993-08-09 1995-03-03 Konica Corp 電子写真感光体
JPH0766366A (ja) 1993-08-26 1995-03-10 Hitachi Ltd 半導体積層構造体およびそれを用いた半導体装置
JPH0794524A (ja) 1993-09-20 1995-04-07 Hitachi Ltd 半導体積層結晶およびヘテロ接合バイポーラトランジスタ
US5689123A (en) * 1994-04-07 1997-11-18 Sdl, Inc. III-V aresenide-nitride semiconductor materials and devices
JPH09213918A (ja) * 1996-02-01 1997-08-15 Furukawa Electric Co Ltd:The 光電子集積回路素子
US5825796A (en) * 1996-09-25 1998-10-20 Picolight Incorporated Extended wavelength strained layer lasers having strain compensated layers
GB2332563A (en) * 1997-12-18 1999-06-23 Sharp Kk Growth of group III nitride or group III-V nitride layers
JP2000150388A (ja) 1998-11-05 2000-05-30 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体薄膜およびその製造方法
JP2000196148A (ja) * 1998-12-25 2000-07-14 Sony Corp Ｉｉｉ―ｖ族化合物半導体層の成長方法および半導体装置
US6542528B1 (en) * 1999-02-15 2003-04-01 Ricoh Company, Ltd. Light-emitting semiconductor device producing red wavelength optical radiation
JP3735047B2 (ja) * 2000-07-31 2006-01-11 古河電気工業株式会社 半導体レーザ素子及びその作製方法
JP2004521485A (ja) * 2000-11-27 2004-07-15 コピン コーポレーション 格子整合されたベース層を有するバイポーラトランジスタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111074344A (zh) * 2019-12-10 2020-04-28 华南理工大学 一种生长在GaAs衬底上的(In)GaN纳米柱及其制备方法与应用
CN111074344B (zh) * 2019-12-10 2021-05-14 华南理工大学 一种生长在GaAs衬底上的(In)GaN纳米柱及其制备方法与应用
CN113972292A (zh) * 2021-03-29 2022-01-25 南京大学 一种基于InP基带隙可调的结构及光电转换器件
CN113972292B (zh) * 2021-03-29 2024-03-19 南京大学 一种基于InP基带隙可调的结构及光电转换器件

Also Published As

Publication number Publication date
US6768137B2 (en) 2004-07-27
US20030183837A1 (en) 2003-10-02
US20040245536A1 (en) 2004-12-09
CN1319182C (zh) 2007-05-30
JP4025227B2 (ja) 2007-12-19
JP2004006732A (ja) 2004-01-08
US7276735B2 (en) 2007-10-02

Similar Documents

Publication Publication Date Title
CN1185770C (zh) 半导体激光器件
KR101290629B1 (ko) 광전 소자 및 그 제조방법
CN1251371C (zh) 表面发射型半导体激光器及其制造方法
CN1666350A (zh) 具有不掺杂包层和多量子阱的ⅲ族氮化物led
CN1449061A (zh) 分层半导体衬底和光学半导体元件
CN1473363A (zh) 具有无镓层的iii族氮化物发光器件
CN1515035A (zh) 氮化物半导体元件
CN1353867A (zh) 氮化物半导体元件
KR100649496B1 (ko) 질화물 반도체 발광소자 및 제조방법
CN1667804A (zh) 异质结双极晶体管及其制造方法
US9570657B2 (en) LED that has bounding silicon-doped regions on either side of a strain release layer
CN1484324A (zh) 化合物半导体发光器件的外延衬底及制造方法和发光器件
US20140183595A1 (en) Light emitting device with bonded interface
US20040206977A1 (en) Semiconductor light emitting diode and method for manufacturing the same
CN1248322C (zh) 半导体发光器件
CN100341159C (zh) 高效发光二极管
CN1248379C (zh) 半导体激光器件
CN1881606A (zh) 光元件
CN100340038C (zh) 平面发射型半导体激光器件及其制造方法
US7713770B2 (en) Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby
CN1095231C (zh) 半导体激光器
CN1822406A (zh) 半导体发光器件、其制造方法和光模块
JP2004095649A (ja) 酸化物半導体発光素子
US8653499B2 (en) Light-emitting diode with strain-relaxed layer for reducing strain in active layer
TWI584493B (zh) 發光二極體及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070530

Termination date: 20170328