JP3552642B2 - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法 Download PDFInfo
- Publication number
- JP3552642B2 JP3552642B2 JP2000112234A JP2000112234A JP3552642B2 JP 3552642 B2 JP3552642 B2 JP 3552642B2 JP 2000112234 A JP2000112234 A JP 2000112234A JP 2000112234 A JP2000112234 A JP 2000112234A JP 3552642 B2 JP3552642 B2 JP 3552642B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- light emitting
- semiconductor light
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、特にAlGaInP系赤色半導体レーザ等の半導体発光素子及びその製造方法に関する。
【0002】
【従来の技術】
半導体レ−ザ(LD)などの半導体発光素子の素子特性や信頼性を向上させるためには、発熱による特性や結晶の劣化を防止することが重要である。そのためには素子抵抗を小さくし、より低電圧で駆動させることが有効である。赤色あるいは青色の半導体レ−ザは光ディスク用の光源として大きな需要が見込まれているが、これらのレ−ザは駆動電圧が高いという問題がある。また、これらの半導体レ−ザにおいては、結晶成長時あるいは素子プロセス時に取り込まれた水素がド−パントを不活性化することが知られており、それによって素子抵抗や駆動電圧が増大するという問題がある。
【0003】
このような問題を解決する従来例として、LD素子のpコンタクト層とpクラッド層との間に中間の禁制帯幅を有するp型半導体層(以下、ヘテロ障壁緩和層という)を導入してヘテロ障壁を緩和し、ホ−ルの注入を容易にし、素子を低電圧動作かつ低抵抗化する例がある。
例えば、特開昭63−081884号公報には、「赤色半導体レ−ザ素子」として、p−GaAs(ガリウム・ヒ素)コンタクト層とp−AlGaInP(アルミニウム・ガリウム・インジウム・リン)クラッド層との間に中間の禁制帯幅を有するp−GaInP中間コンタクト層(ヘテロ障壁緩和層)が導入されたものが記載されている。
【0004】
この赤色半導体レーザの製造方法としては、まずMOCVD法によりn−GaAs基板上にn−GaAs第1バッファ層、n−InGaP第2バッファ層等を順次成長してダブルへテロウエハを形成する。続いて、p−AlGaInPクラッド層とp−GaInP中間コンタクト層とを成長し、写真蝕刻により幅5μmのストライプ状マスクを形成する。次いで,臭化水素酸と臭素と水との混合液によりエッチングしてストライプ状のp−GaInP中間コンタクト層を形成する。
【0005】
次に、p−AlGaInPクラッド層を途中までエッチングして,メサストライプ(断面形状がメサ状となったストライプ部)を形成する。次いでP(燐)とInとの蒸気雰囲気中にてウエハを800℃程度に加熱保持することにより表面酸化膜を除去した後、MOCVD法により全面にp−GaAsコンタクト層を成長させることにより、上記赤色半導体レーザが作製される。
【0006】
同様の構造は、例えば、エレクトロニクス・レターズ(1987年、第23巻、938頁−939頁)やエレクトロニクス・レターズ(1993年、第29巻、1010頁−1011頁)に報告されている。一つの例の立体構造を、図34に示す。この一例のように、n型GaAs基板401上にn型AlGaInPクラッド層404、GaInP/AlGaInP多重量子井戸構造活性層406、p型AlGaInPクラッド層408の順に積層され、p型AlGaInPクラッド層408はメサストライプ状に加工され、そのメサストライプ脇をn型GaAs電流ブロック層412で埋め込まれた構造が多く採用されている。
【0007】
この構造では、n型GaAs電流ブロック層412により電流がメサストライプ内のみに注入され、また、そのn型GaAs電流ブロック層412の光吸収の作用により光がメサストライプ内に閉じ込められ、発振閾値低減や効率向上に役立っている。
【0008】
このAlGaInP系半導体レーザの製造方法を、図35及び図36を参照して具体的に説明する。
まず、n型GaAs基板501上に有機金属気相結晶成長法(以下MOVPE法と略す)や分子線エピタキシ法(MBE法)などの結晶成長方法によりn型AlGaInPクラッド層504、GaInP/AlGaInP多重量子井戸構造活性層506、p型AlGaInPクラッド層508、p型AlGaInPエッチングストッパ層518、p型AlGaInPクラッド層508、p型GaInPヘテロバッファ層509、p型GaAsキャップ層510を形成する(図35の(a))。
【0009】
さらに、p型GaAsキャップ層510上にシリコン酸化膜515を気相成長法(CVD法)により堆積させ、そのシリコン酸化膜515をフォトリソグラフィ工程によりストライプ状に加工し(図35の(b))、そのシリコン酸化膜515をエッチングマスクとして、p型GaAsキャップ層510やp型GaInPヘテロバッファ層509、p型AlGaInPクラッド層508の途中、p型AlGaInPエッチングストッパ層518までエッチングし、メサストライプを形成する(図35の(c))。
【0010】
なお、エッチングストッパ層518は、エッチング深さの制御性や再現性を高めるために設けられる。また、エッチングストッパ層は、p型のGaInPまたは低Al組成AlGaInPからなる薄い層が用いられる。これはAl組成が小さいときエッチング速度が遅くなる性質を利用したものである。
メサストライプ形成後、図35の(d)に示すように、シリコン酸化膜515を成長マスクとしてメサストライプの脇のみに選択的にn型GaAs電流ブロック層512を成長する。このときシリコン酸化膜515は成長を阻害するマスクとしての働きをする。
【0011】
次に、図36の(a)に示すように、シリコン酸化膜515除去し、その後、図36の(b)に示すように、全面に渡ってp型GaAsコンタクト層511を成長する。その後、p電極513およびn電極514を形成し、劈開により共振器を形成し半導体レーザとして動作する。
同様な構造は、AlGaAs系半導体レーザにおいても採用されている。AlGaInN系半導体レーザでは、活性層をInGaN/GaN多重量子井戸構造、クラッド層をAlGaNまたはAlGaNとGaNとの組み合わせという構造が用いられている。
【0012】
また、特開平03−116886号公報には、「半導体レ−ザ装置」として、上記赤色半導体レ−ザ素子のGaInP中間バンドギャツプ層をAlGaAsとすることにより、順方向電圧と直列抵抗の低減したものが記載されている。具体的には、p−GaInP中間コンタクト層の代わりにAl組成が0.6以上1以内のp−AlGaAs中間コンタクト層をp−In0.5(Ga0.3Al0.7)0.5Pクラツド層とp−GaAsコンタクト層の間に導入した構造である。
【0013】
しかしながら、これらの従来の方法では、コンタクト層とクラッド層の間のヘテロ障壁は完全に解消されてはいない。
1992年のジャ−ナル・オブ・クリスタルグロ−ス誌123巻の181ペ−ジから187ペ−ジに「MOCVD成長したZnド−プAlGaInPのZn電気活性度における残留不純物効果」なる論文がある。その論文では、Znド−プAlGaInP結晶成長後に水素などの不純物が結晶中に残留し、Znを電気的に不活性化することが報告されている。
【0014】
p−AlGaInPクラッド層およびp−GaInP層中に水素が取り込まれると、水素はp−ドーパントであるZnとPとの結合を切ってPと結合するため、Znの活性化率が低下し、キャリア濃度が低下する。キャリア濃度が低下すると、p−GaAsコンタクト層とp−GaInP層あるいはp−GaInP層とp−AlGaInPクラッド層の間に存在するヘテロ障壁の厚さが増大するため、素子の動作電圧や抵抗が増大する。このため、消費電力が増大し、温度特性や信頼性が低下するという問題がある。従って水素などの不純物が結晶中に残留することを考慮すると、これらのヘテロ障壁をさらに小さくすることが重要である。
【0015】
この従来例の半導体レ−ザにおいて、ヘテロ障壁緩和層付近のバンドプロファイルを、模式図として図37に示す。
p−GaAsコンタクト層301とヘテロ障壁緩和層であるp−GaInP無秩序層302との界面には370meVの価電子帯のヘテロ障壁305があり、p−GaInP無秩序層302とp−AlGaInPクラッド層303との界面には230meVの価電子帯のヘテロ障壁306がある。すなわち、p−GaAsコンタクト層301から注入されたホ−ル304は、これらのヘテロ障壁305,306を乗り越えなければ、発光に寄与できない。
【0016】
この従来例の半導体レ−ザに順方向電圧を加えると、活性層のpn接合の拡散電位が減少し0になる。その後さらに順方向電圧を加えると、半導体層の抵抗による電圧降下が生じる。しかしながら従来例では、図38に示すように、ヘテロ障壁305とヘテロ障壁306によりホ−ル注入が妨げられるため、加えた電圧の大部分がヘテロ障壁緩和層近傍に生じる電位差320として消費される。つまり従来例の半導体レ−ザではヘテロ障壁のために駆動電圧が増大してしまう。
【0017】
水素などの不純物は、結晶中に比較的容易に混入し、pド−パントを不活性化する。この時ヘテロ障壁付近のp型半導体層のキャリア濃度も低下する。キャリア濃度が低下するとフェルミレベル307が変化して実効的なヘテロ障壁の高さや厚さが増大する。そのためホ−ルを注入して発光させるためにはより高い電圧が必要となる。
【0018】
ヘテロ障壁をさらに小さくした従来例として、例えば、特開平5−183228号公報には、「半導体発光装置」として、p−GaAsコンタクト層とp−GaInPヘテロ障壁緩和層との間にグレ−ディットなInGaAsP層あるいはAlGaAs層を導入して、ヘテロ障壁を解消あるいは減少させた構造が記載されている。
【0019】
あるいは、特開平11−87832号公報には、「半導体レ−ザ装置」として、p−GaInPヘテロ障壁緩和層とp−AlGaInPクラッド層(Al組成0.5〜0.7)との間に層厚0.1μm以下のAl組成を段階的に変えた複数のp−AlGaInPヘテロ障壁緩和層が導入されたものが記載されている。
あるいは、特開平7−022701号公報には、「半導体レ−ザ素子」として、ヘテロ障壁緩和層として、p−GaInP層にIn組成を増やしたp−GaInP歪層を加えた構造により、素子の低抵抗化を図っているものが記載されている。
【0020】
【発明が解決しようとする課題】
上記の従来技術の中には、ヘテロ障壁の低減のために、p−GaAsコンタクト層とp−GaInP層との間にp−AlGaAs層を用いたものがある。この従来技術では、V族元素の異なるp−AlGaAs層とp−GaInP層とのヘテロ界面近傍の結晶中に、不純物や空孔などの欠陥が導入されやすい、あるいはp−GaInAs格子不整合層が形成され結晶転位が導入されやすいという不都合がある。導入された欠陥は、Znと対になってZnを不活性化するので、ヘテロ界面のキャリア濃度を低下させ、素子抵抗を増大させるという問題を生じさせる。あるいは導入された欠陥は、Znなどのpド−パントと対になって活性層に拡散してゆくので、素子の信頼性を低下させるという問題がある。
【0021】
すなわち、MOVPEやMBEなどの成長装置を用いてp−GaInP層とp−AlGaAs層とを連続して成長する場合、p−GaInP層からp−AlGaAs層に切り替わる時に、p−GaInP層の表面を露出した状態で供給する原料をPからAsに切り替えて、表面にAsを供給した状態で数十秒〜数分間待機させる。このとき、原料や成長装置に存在する酸素や炭素などの不純物がp−GaInP層の表面に吸着して界面近傍の結晶中に取り込まれる。あるいは、蒸気圧の高いPがGaInP結晶から脱離して、空孔が導入される。あるいはAs原子がp−GaInP層の表面から取り込まれて、P原子と置換してp−GaInAsの格子不整合層が界面に形成される。特に、Alを含む結晶は、酸素の取り込みを抑制するために、成長温度を高めているので、P抜けが生じやすい。
【0022】
また、従来例のp−AlGaAs層は、GaAs基板と0.13%の格子不整合があるために、圧縮歪を受ける。もともと赤色半導体レ−ザの活性層には発光効率を上げるために大きな圧縮歪が導入されており、ヘテロ障壁緩和層部にAlGaAs層を用いると圧縮歪が蓄積されることになり結晶品質を低下させ、素子の信頼性に悪影響を与える。
【0023】
さらに、従来例には素子プロセスにも問題がある。通常用いられるp−(Al0.7Ga0.3)0.5In0.5Pクラッド層(実質のAl組成は0.35)とAl組成が0.4以上のp−AlGaAsヘテロ障壁緩和層を用いた典型的なリッジ型レ−ザの場合、通常の臭化水素系のエッチャントを用いてpクラッド層部にメサストライプを形成すると、Al組成の高い層のエッチング速度が大きいため、p−AlGaAsヘテロ障壁緩和層部がサイドエッチングされて、ストライプ部分がリフトオフされてしまう問題が生じる。
【0024】
あるいはサイドエッチングにより完全にリフトオフされなくても、エッチング後の埋め込み成長時にメサ側壁部に空洞が形成され、素子特性のばらつきが増大したり信頼性が低下したりする問題がある。特に、従来例のp−AlGaAsグレ−ディット層を有するレ−ザ用ウエハをメサストライプ形成のためにウエットエッチングする場合は、Al組成が固定したpクラッド層部とAl組成が連続に変化したp−AlGaAsグレ−ディット層部のエッチング速度を揃えるのが難しいという問題がある。
【0025】
また、InGaAsPグレ−ディット層を用いた場合、InGaAsPグレ−ディット層をGaAs基板に格子整合させるには、AsとPのV族元素の組成制御に高度な技術を必要とするため、安定した再現性が要求される大量生産には適していないという問題がある。
また、他の従来技術としては、単純に、p−GaAsコンタクト層、p−GaInPヘテロ障壁緩和層、p−AlGaInPクラッド層に高濃度のZnド−ピングを行って、素子抵抗を低減する方法がある。しかし、そのような方法では、p−GaAsコンタクト層の成長中にpクラッド層のZnが活性層へ拡散し、著しく素子の特性を低下させるという問題が生じてしまう。
【0026】
さらに、上記従来例の素子構造をそれぞれ単独に用いても、コンタクト層とクラッド層との間のヘテロ障壁を完全には解消することができない。例えば、前述の特開平5−183228号公報では、p−GaAsコンタクト層とp−GaInPヘテロ障壁緩和層との間にグレ−ディットなp−InGaAsP層あるいはp−AlGaAs層を導入しているが、p−GaInPヘテロ障壁緩和層とp−AlGaInPクラッド層との間にはヘテロ障壁が存在している。
【0027】
このように、従来例では、素子構造、結晶成長、素子プロセスに問題があり、歩留まりよく作製するのが困難である。赤色半導体レ−ザは、近年、膨大な需要があり、大量生産が容易に行えることが要求されている。したがって、動作特性や信頼性などの特性を維持したまま、成長後やプロセス後の高い素子歩留まりを実現し、素子作製の費用を低減する必要がある。
【0028】
本発明は、前述の課題に鑑みてなされたもので、赤色半導体レ−ザ素子等において、p−AlGaInPクラッド層又はその上に形成される燐化合物半導体層とp−GaAsコンタクト層との間のヘテロ障壁を低減又は解消すると共に、不純物や空孔等の欠陥や格子不整合層を形成され難くし、さらには動作電圧及び素子抵抗を低くして、良好な温度特性と高い信頼性と生産性とを実現することができる半導体発光素子及びその製造方法を提供することを目的とする。
【0029】
【課題を解決するための手段】
本発明は、前記課題を解決するため、以下の構成を採用した。すなわち、本発明の半導体発光素子では、p−GaAsコンタクト層とp−(AlwGa1−w)0.5In0.5Pクラッド層(0.1≦w≦1)との間にp型ヘテロ障壁緩和層を有した半導体発光素子であって、前記p型ヘテロ障壁緩和層は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して形成された複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を備え、該p−AlxGa1−xAs1−yPy層上に、前記p−GaAsコンタクト層が形成されていることを特徴とする。
【0030】
また、本発明の半導体発光素子の製造方法では、p−GaAsコンタクト層とp−(AlwGa1−w)0.5In0.5Pクラッド層(0.1≦w≦1)との間にp型ヘテロ障壁緩和層を有する半導体発光素子の製造方法であって、前記p型ヘテロ障壁緩和層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を形成する工程を備え、前記p−GaAsコンタクト層は、前記p−AlxGa1−xAs1−yPy層上に形成されることを特徴とする。
【0031】
これらの半導体発光素子及びその製造方法では、p型ヘテロ障壁緩和層が、p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を備え、該p−AlxGa1−xAs1−yPy層上に、p−GaAsコンタクト層が形成されるので、従来例で用いていたp−AlGaAs層の代わりにp−AlGaAsP層を用いており、p−AlGaAsP層とp−GaAsコンタクト層との界面においてヘテロ障壁が低減又は解消され、さらに当該界面近傍の結晶中に、不純物や空孔などの欠陥が導入され難いと共に格子不整合層が形成され難い。
【0032】
すなわち、この構造を製造する際、p−AlGaInPクラッド層又は燐化合物半導体層(例えば、p−GaInP層)の表面を露出した状態で供給する原料をPからAsPに切り替えるので、従来例のように切り替え時にPが完全になくなるまで長時間待機する必要がない。よって、上記層の表面を露出した状態で待機する時間が、従来構造を成長する場合より、短くて済むので、不純物がp−AlGaInPクラッド層又は燐化合物半導体層の表面に吸着して結晶中に取り込まれ難くなる。また、本発明では、p−AlGaInPクラッド層又は燐化合物半導体層の表面に常にPが供給されるので、燐化合物半導体結晶からPの脱離が抑制され、空孔が導入され難い。あるいは格子不整合層が形成され難い構造を有するという利点がある。さらに、p−AlGaAsP層は、Al組成に対し少量のPを供給することで、さらに容易にGaAs基板に格子整合できるので、高品質の結晶が得られる利点を有する。
【0033】
また、本発明の半導体発光素子では、前記p−AlxGa1−xAs1−yPy層において、前記p−(AlwGa1−w)0.5In0.5Pクラッド層に向かった層厚方向にAl組成又は不純物濃度が段階的又は連続的に増大していることが好ましい。
すなわち、本発明の半導体発光素子では、p−AlxGa1−xAs1−yPy層のAl組成又は不純物濃度が、p−(AlwGa1−w)0.5In0.5Pクラッド層に向かった層厚方向に段階的又は連続的に増大しているので、p型ヘテロ障壁緩和層の価電子帯エネルギ準位をp−GaAsコンタクト層からp−AlGaInPクラッド層又は燐化合物半導体層まで段階的又は連続的に減少させることができ、ホール注入の障害になる半導体層間のヘテロ障壁をさらに低減または消滅させることができる。
【0034】
なお、価電子帯エネルギは、伝導帯と異なり、Al組成が増大すると単調に減少する。
また、燐化合物半導体層としてp−GaInP層が形成されている場合、p−GaInP層と接しているp−AlxGa1−xAs1−yPy層の価電子帯エネルギ準位がp−GaInP層の価電子帯エネルギ準位よりやや小さく設計すれば、p−GaAsコンタクト層から注入されたホ−ルにとっては障壁にはならないが、AlxGa1−xAs1−yPy層のAl組成が高くなる不利益があるので、界面の価電子帯エネルギ準位を一致させるのが望ましい。
【0035】
また、本発明の半導体発光素子では、前記燐化合物半導体層がInGaP層を備えていることが好ましい。すなわち、半導体発光素子では、InGaP層がヘテロ障壁を緩和すると共にこの上にp−AlGaAsP層が形成されるので、InGaP結晶からPの脱離が抑制され、空孔が導入され難い。あるいはp−GaInAs格子不整合層が形成され難い構造を有するという利点がある。
【0036】
また、本発明の半導体発光素子では、前記p−AlxGa1−xAs1−yPy層は、自然超格子の形成による前記燐化合物半導体層の価電子帯エネルギ準位の変化に応じて、燐化合物半導体層と前記p−GaAsコンタクト層との価電子帯エネルギ準位が連続に接続されるようにAl組成xとP組成yとが決定されていることが好ましい。
【0037】
すなわち、基板の面方位、成長条件によっては自然超格子が形成されて燐化合物半導体層(例えば、p−GaInP層)のバンドギャップエネルギが変化する場合がある。本発明の半導体発光素子では、自然超格子の形成による燐化合物半導体層の価電子帯エネルギ準位の変化に応じて、燐化合物半導体層とp−GaAsコンタクト層との価電子帯エネルギ準位が連続に接続されるようにp−AlxGa1−xAs1−yPy層のAl組成xとP組成yとが決定されているので、燐化合物半導体層に自然超格子が形成されてバンドギャップエネルギが減少した場合でもヘテロ障壁を減少させることができる。
【0038】
また、本発明の半導体発光素子では、前記p−AlxGa1−xAs1−yPy層において、Al組成xが前記p−GaAsコンタクト層との界面からの距離の2乗に比例して変化していることが好ましい。
すなわち、この半導体発光素子では、p−AlxGa1−xAs1−yPy層において、Al組成xがp−GaAsコンタクト層との界面からの距離の2乗に比例して変化しているので、パラボリックな組成変化となり、価電子帯エネルギ準位をさらに連続かつ滑らかにp−GaAsコンタクト層に接続させることができる。
【0039】
また、本発明の半導体発光素子では、前記p−AlxGa1−xAs1−yPy層において、少なくとも前記燐化合物半導体層側から20%から50%の層厚部分までのp型ド−パント濃度が8×1017cm−3以上かつ5×1019cm−3以下であることが好ましい。
この半導体発光素子では、界面を含む近傍の範囲(燐化合物半導体層側から20%から50%の層厚部分まで)において、キャリア濃度が8×1017cm−3以上かつ5×1019cm−3以下となるので、ヘテロ障壁の厚さが低減され、トンネル効果によってホールが注入されることにより、抵抗をより低減することができる。
【0040】
また、本発明の半導体発光素子では、前記燐化合物半導体層が、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に形成されたp−(AlzGa1−z)0.5In0.5P層(0<z≦w)と、該p−(AlzGa1−z)0.5In0.5P層上に形成されたp−GaInP層とを備えていることが好ましい。
この半導体発光素子では、燐化合物半導体層が、p−(AlwGa1−w)0.5In0.5Pクラッド層上に形成されたp−(AlzGa1−z)0.5In0.5P層と、該p−(AlzGa1−z)0.5In0.5P層上に形成されたp−GaInP層とを備えているので、コンタクト層側だけでなくクラッド層側のヘテロ障壁、すなわちp−(AlwGa1−w)0.5In0.5Pクラッド層とp−(AlzGa1−z)0.5In0.5P層との界面においてもヘテロ障壁が低減又は解消され、p型ヘテロ障壁緩和層全体としてさらに動作電圧や抵抗を低減することができる。
【0041】
さらに、この半導体発光素子では、前記p−(AlzGa1−z)0.5In0.5P層において、前記p−(AlwGa1−w)0.5In0.5Pクラッド層に向かった層厚方向にAl組成又は不純物濃度が段階的又は連続的に増大していることが好ましい。
すなわち、この半導体発光素子では、p−(AlwGa1−w)0.5In0.5Pクラッド層に向かった層厚方向にp−(AlzGa1−z)0.5In0.5P層のAl組成又は不純物濃度が段階的又は連続的に増大しているので、p型ヘテロ障壁緩和層の価電子帯エネルギ準位をp−GaInP層からp−(AlwGa1−w)0.5In0.5Pクラッド層まで段階的又は連続的に減少させることができ、ホール注入の障害になる半導体層間のヘテロ障壁をさらに低減または消滅させることができる。
【0042】
また、この半導体発光素子では、前記p−(Alz Ga1−z )0.5 In0.5 P層において、Al組成zが前記p−GaInP層との界面からの距離の2乗に比例して変化していることが好ましい。
すなわち、この半導体発光素子では、p−(Alz Ga1−z )0.5 In0.5 P層において、Al組成zがp−GaInP層との界面からの距離の2乗に比例して変化しているので、パラボリックな組成変化となり、価電子帯エネルギ準位をさらに連続かつ滑らかにp−GaInP層に接続させることができる。
【0043】
また、本発明の半導体発光素子の製造方法では、前記p−AlxGa1−xAs1−yPy層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は前記他の燐化合物半導体層を介して第1半導体層と該第1半導体層よりもバンドギャップの大きい第2半導体層とを複数層交互に組み合わせると共に第1半導体層の層厚を徐々に小さくすると同時に第2半導体層の層厚を徐々に大きくしてチャープ超格子構造体を形成する工程と、前記チャープ超格子構造体にp型又はn型のドーパントを添加する工程と、前記ドーパントを添加する工程後に熱アニール処理を施して前記第1半導体層と前記第2半導体層とを構成する母体原子の相互拡散を促進させて超格子構造を無秩序化する工程とを備えていることが好ましい。
【0044】
この半導体発光素子の製造方法では、チャープ超格子構造体にp型又はn型のドーパントを添加した後に、熱アニール処理を施して第1半導体層と第2半導体層とを構成する母体原子の相互拡散を促進させて超格子構造を無秩序化するので、加熱作用により2つの半導体層が相互拡散すると組成が均一に変化していき、層厚の異なる2種類の層が少しずつ減少あるいは増大するように互い違いに組み合わされているチャープ超格子が無秩序化されて、層厚方向に連続的にエネルギバンドが変化したグレ−ディット半導体層を容易に作製することができる。
【0045】
また、本発明の半導体発光素子の製造方法では、前記チャープ超格子構造体を形成する工程において、基板に対する前記第1半導体層及び前記第2半導体層の格子歪量をそれぞれε1%及びε2%とし、各第1半導体層及び各第2半導体層の層厚合計をそれぞれd1nm及びd2nmとしたとき、関係式
|ε1|≦1%、
|ε2|≦1%、
|ε1・d1+ε2・d2|/(d1+d2)≦0.5%
をすべて満足する格子歪を有した第1半導体層及び第2半導体層を形成することが好ましい。
この半導体発光素子の製造方法では、上記関係式をすべて満足する格子歪を有した第1半導体層及び第2半導体層を形成するので、歪を有する半導体層がチャープ型超格子に導入され、歪を解消する効果によって、無秩序化を促進することができるとともに、無秩序化後はほぼ格子整合層となる。
【0046】
また、本発明の半導体発光素子の製造方法では、前記第1半導体層をp−GaAsとすると共に前記第2半導体層をp−AlGaAsPとすることが好ましい。
すなわち、この半導体発光素子の製造方法では、第1半導体層をp−GaAsとすると共に第2半導体層をp−AlGaAsPとすることにより、これらで構成されたチャープ超格子構造体を無秩序化すればp−AlxGa1−xAs1−yPyグレーティッド層を容易に形成することができる。
【0047】
本発明の半導体発光素子の製造方法では、前記p−AlxGa1−xAs1−yPy層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は前記他の燐化合物半導体層を介して順次、価電子帯エネルギ準位が層厚方向に段階的に大きくなる複数の半導体層を積層してステップ超格子構造体を形成する工程と、前記ステップ超格子構造体にp型又はn型のドーパントを添加する工程と、前記ドーパントを添加する工程後に熱アニール処理を施して前記各半導体層を構成する母体原子の相互拡散を促進させて各半導体層界面近傍で組成変化を生じさせ又は超格子構造を無秩序化する工程とを備えていることが好ましい。
【0048】
この半導体発光素子の製造方法では、ステップ超格子構造体にp型又はn型のドーパントを添加した後に熱アニール処理を施し、各半導体層を構成する母体原子の相互拡散を促進させて各半導体層界面近傍で組成変化を生じさせ又は超格子構造を無秩序化するので、p−AlGaAsPのステップ超格子が価電子帯エネルギ準位の層厚方向に連続的に変化する波形又は直線形のグレ−ディット構造に変化する。すなわち、ステップ超格子の界面近傍の組成変化は緩やかに連続的であり、ステップ超格子が完全に失われていないグレーディット構造又はステップ超格子が完全に無秩序化された直線型のグレ−ディット構造に変化する。前者の構造は、ド−ピング量や加熱時間が比較的小さくても得られ、ヘテロ界面近傍の価電子帯のヘテロ障壁を低減できる。また、後者の構造は、ド−ピング量や加熱時間と温度を前者の場合よりも大きくすれば、ステップ超格子の界面近傍の組成変化はさらに緩やかになり、最終的にはステップ超格子が完全に無秩序化されて得られる。したがって、本製造方法では、ド−ピング量や加熱時間と温度を制御することで波形から直線形までの所望のグレ−ディット構造が得られる。
【0049】
また、本発明の半導体発光素子の製造方法では、前記p型ヘテロ障壁緩和層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上にp−(AlzGa1−z)0.5In0.5P層(0<z≦w)を形成する工程と、前記p−(AlzGa1−z)0.5In0.5P層の上にp−GaInP層を形成する工程とを備え、前記p−(AlzGa1−z)0.5In0.5P層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に第3半導体層と該第3半導体層よりもバンドギャップの大きい第4半導体層とを複数層交互に組み合わせて積層すると共に第3半導体層の層厚を徐々に小さくすると同時に第4半導体層の層厚を徐々に大きくしてチャープ超格子構造体を形成する工程と、前記チャープ超格子構造体にp型又はn型のドーパントを添加する工程と、前記ドーパントを添加する工程後に熱アニール処理を施して前記第3半導体層と前記第4半導体層とを構成する母体原子の相互拡散を促進させて超格子構造を無秩序化する工程とを備えていることが好ましい。
【0050】
この半導体発光素子の製造方法では、p−(AlzGa1−z)0.5In0.5P層を形成する工程においてもチャープ超格子を無秩序化して、層厚方向に連続的にエネルギバンドが変化したグレ−ディット半導体層を作製することにより、コンタクト層側だけでなくクラッド層側のヘテロ障壁も低減又は解消され、p型ヘテロ障壁緩和層全体としてさらに動作電圧や抵抗を低減した素子を作製することができる。
【0051】
さらに、本発明の半導体発光素子の製造方法では、前記p−(AlzGa1−z)0.5In0.5P層を形成する工程において、前記第3半導体層をp−(Alw Ga1−w )0.5 In0.5 Pとすると共に前記第4半導体層をp−Ga0.5In0.5Pとすることが好ましい。
【0052】
この半導体発光素子の製造方法では、p−(AlzGa1−z)0.5In0.5P層を形成する工程において、第3半導体層をp−(Alw Ga1−w )0.5 In0.5 Pとすると共に第4半導体層をp−Ga0.5In0.5Pとすることにより、これらで構成されるチャープ超格子構造体を無秩序化すればp−(AlzGa1−z)0.5In0.5Pグレーティッド層を容易に形成することができる。
【0053】
また、本発明の半導体発光素子の製造方法では、前記p型ヘテロ障壁緩和層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上にp−(AlzGa1−z)0.5In0.5P層(0<z≦w)を形成する工程と、前記p−(AlzGa1−z)0.5In0.5P層の上にp−GaInP層を形成する工程とを備え、前記p−(AlzGa1−z)0.5In0.5P層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に順次、価電子帯エネルギ準位が層厚方向に段階的に大きくなる複数の半導体層を積層してステップ超格子構造体を形成する工程と、前記ステップ超格子構造体にp型又はn型のドーパントを添加する工程と、前記ドーパントを添加する工程後に熱アニール処理を施して前記各半導体層を構成する母体原子の相互拡散を促進させて各半導体層界面近傍で組成変化を生じさせ又は超格子構造を無秩序化する工程とを備えていることが好ましい。
【0054】
この半導体発光素子の製造方法では、p−(AlzGa1−z)0.5In0.5P層を形成する工程においてもステップ超格子を無秩序化して、層厚方向に連続的にエネルギバンドが変化する波形又は直線形のグレ−ディット半導体層を作製することにより、コンタクト層側だけでなくクラッド層側のヘテロ障壁も低減又は解消され、p型ヘテロ障壁緩和層全体としてさらに動作電圧や抵抗を低減した素子を作製することができる。
【0055】
また、本発明の半導体発光素子の製造方法では、前記ドーパントを添加する工程において、p型のドーパントを5×1017cm−3から5×1019cm−3の範囲内で添加することが好ましい。
この半導体発光素子の製造方法では、ドーパントを添加する工程において、p型のドーパントを5×1017cm−3から5×1019cm−3の範囲内で添加することにより、チャープ超格子構造の無秩序化又はステップ超格子界面の組成変化を確実に行うことができる。
【0056】
さらに、本発明の半導体発光素子の製造方法では、前記ドーパントを添加する工程は、少なくとも前記p型のドーパントとしてZnを1×1018cm−3から6×1018cm−3の範囲内で添加することが好ましい。
この半導体発光素子の製造方法では、ドーパントを添加する工程において、少なくともp型のドーパントとしてZnを1×1018cm−3から6×1018cm−3の範囲内で添加することにより、1時間程度の埋め込み成長でグレーディット半導体層が得られるため、グレーディット化のための特別なプロセスを追加する必要が無い。
【0057】
また、本発明の半導体発光素子の製造方法では、前記p−AlxGa1−xAs1−yPy層上にストライプ状マスクを形成しマスキングされていない領域をエッチングにより除去してメサストライプを形成する工程を備え、前記p−AlxGa1−xAs1−yPy層のAl組成xを、0<x≦0.4の範囲内に設定することが好ましい。
【0058】
すなわち、Al組成xが0.4を越えるp−AlxGa1−xAs1−yPy層に従来の化学的作用を用いたウェットエッチングを施してメサストライプを形成する場合、エッチング速度がAl組成に大きく依存するために、均一なメサ側部のエッチングが困難である。この半導体発光素子の製造方法では、p−AlxGa1−xAs1−yPy層のAl組成xが0<x≦0.4の低い範囲内であるので、通常のウェットエッチングにより容易にかつ高精度にメサストライプを形成することができる。
【0059】
また、本発明の半導体発光素子の製造方法では、前記p−AlxGa1−xAs1−yPy層上にストライプ状マスクを形成しマスキングされていない領域をエッチングにより除去してメサストライプを形成する工程を備え、前記p−AlxGa1−xAs1−yPy層のAl組成xが、少なくとも一部で0.4を越えるとき、ドライエッチングにより前記エッチングを行うことが好ましい。
【0060】
すなわち、この半導体発光素子の製造方法では、ウェットエッチングでは均一なメサ側部を得ることが困難な0.4を越えるAl組成である場合でも、物理的作用を用いたドライエッチングを用いるので、エッチング速度がAl組成に依存せず、均一なメサ側部のエッチングができる。その結果、メサストライプ側部にウェットエッチングで生じやすい空洞ができないので、素子に不均一な歪みがかからず、素子寿命への悪影響がない。
【0061】
【発明の実施の形態】
以下、本発明に係る半導体発光素子及びその製造方法の第1実施形態を、図1から図3を参照しながら説明する。
【0062】
本実施形態の半導体発光素子は、AlGaInP系赤色半導体レーザであって、図1に示す立体構造を有している。この半導体レーザは、図1に示すように、Siドープn型GaAs基板1上に、n−GaAsバッファ層2(層厚0.5μm)と、n−(Al0.7Ga0.3)0.5In0.5Pクラッド層3(層厚1.2μm)と、(Al0.5Ga0.5)0.5In0.5P光ガイド層4(層厚0.05μm)と、活性層5としてGa0.58In0.42Pウェル(層厚6nm:4層)及び(Al0.5Ga0.5)0.5In0.5Pバリア(層厚5nm:3層)からなる歪多重量子井戸層と、(Al0.5Ga0.5)0.5In0.5P光ガイド層6(層厚0.05μm)と、p−(Al0.7Ga0.3)0.5In0.5Pクラッド層7(層厚0.2μm)と、p−(Al0.2Ga0.8)0.5In0.5Pエッチングストッパ(停止)層8(層厚0.02μm)と、p−(Al0.7Ga0.3)0.5In0.5Pクラッド層9(層厚1.2μm)と、p型ヘテロ障壁緩和層10(層厚60nm)と、p−GaAsコンタクト層11(層厚0.3μm)と、n−GaAs電流ブロック層12(層厚0.6μm)と、p−GaAsコンタクト層13(層厚1.0μm)と、n電極14と、p電極15とからなるリッジ埋め込み構造となっている。
【0063】
n−AlGaInPクラッド層3のド−ピング濃度は、2〜8×1017cm−3であり、p−AlGaInPクラッド層9のド−ピング濃度は、2〜8×1017cm−3である。
【0064】
図2にp型ヘテロ障壁緩和層10の断面構造図を示す。
p型ヘテロ障壁緩和層10は、p−Ga0.51In0.49P層21(層厚20nm)(燐化合物半導体層)と、p−Al0.4Ga0.6As0.984P0.014層(p−AlxGa1−xAs1−yPy層)22(層厚20nm)と、p−Al0.2Ga0.8As0.993P0.007層(p−AlxGa1−xAs1−yPy層)23(層厚20nm)とからなる。p−Ga0.51In0.49P層21は、p−(Al0.7Ga0.3)0.5In0.5Pクラッド層9と隣接し、p−Al0.2Ga0.8As0.993P0.007層23は、p−GaAsコンタクト層11に隣接する。なお、p型ヘテロ障壁緩和層のド−ピング濃度は、5×1017cm−3〜2×1018cm−3である。
【0065】
本実施形態では、p−AlGaAsP層22及びp−AlGaAsP層23のAl組成xを0.4及び0.2、P組成yを0.014及び0.007とそれぞれ設定したが、これら組成は少なくとも0<x≦1、0<y≦0.2の範囲内に設定される。
【0066】
次に、本実施形態における半導体レーザの製造方法について、以下に簡単に説明する。
【0067】
本実施形態の半導体レーザ構造は、3回のMOVPE法で作製される。
まず、1回目の成長として、n型GaAs基板1のウエハを硫酸系溶液でエッチングして表面を清浄化した後、MOVPE反応管中に設置し、n型GaAsバッファ層2、n−(Al0.7Ga0.3)0.5In0.5Pクラッド層3、(Al0.5Ga0.5)0.5In0.5P光ガイド層4、活性層5、(Al0.5Ga0.5)0.5In0.5P光ガイド層6、p−(Al0.7Ga0.3)0.5In0.5Pクラッド層7、p−(Al0.2Ga0.8)0.5In0.5Pエッチングストッパ層8、p−(Al0.7Ga0.3)0.5In0.5Pクラッド層9、p型ヘテロ障壁緩和層10、p−GaAsコンタクト層11を順次成長させる。
【0068】
p−AlxGa1−XAs1−yPy(0≦x≦1、0≦y≦0.2)層であるp−AlGaAsP層22、23をMOVPE法で成長する場合、As、P原料にはAsH3、PH3などの水素化合物を用いる。これらのp−AlxGa1−XAs1−yPy(0≦x≦1、0≦y≦0.2)層のP組成yは、AsH3、PH3の供給流量をマスフロ−コントロ−ラで制御して行った。また、X線回折法により、エピ層と基板からの回折ピ−クの差から、エピ層の格子定数あるいはエピ層のP組成を得た。さらに、成長温度650℃において、エピ層のP組成と供給したAsH3流量とPH3流量の関係から、結晶へのAsとPの取り込み率を求めている。
なお、AsとPの取り込み率は、p−AlxGa1−XAs1−yPy層のAl組成には大きく依存しない。
【0069】
このようにして、供給するAsH3流量とPH3流量とを制御して、所望のP組成を有するp−AlxGa1−XAs1−yPy層を得ている。p−GaInP層21からp−AlGaAsP層22を成長する時のp/AsPの切り替えのタイミングは、不純物の吸着やPの脱離を防ぐために、p−GaInP層21の表面を露出した状態で待機する時間を、従来構造を成長する場合の1/3以下の時間に短縮している。なお、As、P原料にTBA(タ−シャルブチルアルシン)、TBP(タ−シャルブチルホスフィン)などのAs、Pを含む有機化合物を用いてもよい。
【0070】
反応管から成長済みウエハを取り出した後、該ウエハ上に熱CVD法で400℃の温度でシリコン酸化膜を300nmの膜厚に堆積する。次に、このシリコン酸化膜をフォトリソグラフィ技術により4μm幅のストライプ状にエッチングする。次いで、シリコン酸化膜マスクを使ってp−GaAsコンタクト層11、p型ヘテロ障壁緩和層10、p−(Al0.7Ga0.3)0.5In0.5Pクラッド層9を選択的にエッチングしてリッジ(メサストライプ)を形成する。このとき、臭化水素系のエッチャントを用いると、p−(Al0.2Ga0.8)0.5In0.5Pエッチングストッパ層8でエッチングは停止する。
【0071】
このウエハを水洗後再び反応管に設置し、2回目の成長で埋め込み層であるn型GaAs電流ブロック層12を形成する。その後、反応管から取り出してシリコン酸化膜マスクを除去後、再び反応管に設置して3回目の成長でp型GaAsコンタクト層13を成長させる。さらに、n電極14及びp電極15を形成することにより、図1の構造が得られる。
このウエハを、例えば、共振器長500μmのレーザチップにへき開し、30%−80%の端面コーティングを施すとともに、このレーザチップをSiのヒートシンクに融着後、直径5.6mmのステム等に組立てることにより、パッケージされた半導体レーザが作製される。
【0072】
本実施形態の半導体レーザでは、p型ヘテロ障壁緩和層10が、p−GaInP層21と、該p−GaInP層21上に形成される2段のp−AlGaAsP層22、23とを備え、該p−AlGaAsP層23上に、p−GaAsコンタクト層11が形成されるので、p−AlGaAsP層23とp−GaAsコンタクト層11及びp−GaInP層21との界面においてヘテロ障壁が低減又は解消され、さらに当該界面近傍の結晶中に、不純物や空孔などの欠陥が導入され難いと共にp−GaInAs格子不整合層が形成され難い。
【0073】
すなわち、この構造を製造する際、p−GaInP層21の表面を露出した状態で供給する原料をPからAsPに切り替えるので、従来例のように切り替え時にPが完全になくなるまで長時間待機する必要がない。よって、p−GaInP層21の表面を露出した状態で待機する時間が、従来構造を成長する場合より、短くて済むので、不純物がp−GaInP層21の表面に吸着して結晶中に取り込まれ難くなる。
【0074】
また、p−GaInP層21の表面に常にPが供給されるので、GaInP結晶からPの脱離が抑制され、空孔が導入され難い。あるいはp−GaInAsの格子不整合層が形成され難い。さらに、p−AlGaAsP層22は、Al組成に対し少量のPを供給することで、さらに容易にn型GaAs基板1に格子整合できるので、高品質の結晶が得られる。
【0075】
本実施形態の半導体レーザのp型ヘテロ障壁緩和層10付近のバンドプロファイルの模式図を、図3に示す。
p型ヘテロ障壁緩和層10は、図3に示すように、価電子帯エネルギ準位317がp−GaAsコンタクト層11からp−AlGaInPクラッド層7への層厚方向に段階的に増大する層を用いているため、半導体層間のヘテロ障壁が小さい。そのため、水素などの不純物がpド−パントを不活性化しても、その部分の素子抵抗がやや増加するだけで、実効的なヘテロ障壁の増大によるホ−ル注入の阻害が少ない。そのため、本実施形態の半導体レ−ザは、水素などの不純物の影響を受けにくい。また、本実施形態では、p型半導体層間のヘテロ障壁が小さいので、電気抵抗や動作電流が低減され、発熱が低減し、良好な温度特性と高い信頼性を有する半導体レ−ザが提供できる。
【0076】
次に、本発明に係る半導体発光素子及びその製造方法の第2実施形態を、図4から図6を参照しながら説明する。
【0077】
なお、以下の各実施形態では、p型ヘテロ障壁緩和層以外の部分は第1実施形態と同じ層構造のAlGaInP系半導体レーザであり、特に断らない限りp型ヘテロ障壁緩和層のド−ピング濃度は5×1017cm−3〜2×1018cm−3である。また、p型ヘテロ障壁緩和層の層厚に関する限定は特にないが、必要以上に大きいと素子抵抗が増大するので、0.01μm以上0.4μm以内が望ましく、層厚50nm〜200nmのものは効果が大きい。
【0078】
第2実施形態と第1実施形態との異なる点は、第1実施形態におけるp型ヘテロ障壁緩和層10がp−AlGaAsP層23とp−AlGaAsP層22とp−GaInP層21とで構成され、p−AlGaAsP層23、22のAl組成xがp−AlGaInPクラッド層9に向かった層厚方向に段階的に増大しているのに対し、第2実施形態の半導体レーザにおけるp型ヘテロ障壁緩和層30は、図4の断面層構造図に示すように、p−Ga0.51In0.49P無秩序層31(層厚20nm)(燐化合物半導体層)とp−AlxGa1−xAs1−yPy(0≦x≦0.73、0≦y≦0.026)グレ−ディット層32(層厚100nm)とから構成され、p−AlxGa1−xAs1−yPyグレ−ディット層32のAl組成xがp−AlGaInPクラッド層9に向かった層厚方向に連続的に増大している点である。
【0079】
すなわち、前記p−AlxGa1−xAs1−yPyグレ−ディット層32は、p−GaAs(x=y=0)からp−Al0.73Ga0.27As0.974P0.026まで組成が層厚方向に連続に変化する層であり、そのP組成yはAl組成xに対し、「y=0.035・x」の関係を満たしており、この条件下でp−AlxGa1−xAs1−yPyはGaAs基板に格子整合する。
【0080】
前記p−Ga0.51In0.49P無秩序層31は、p−(Al0.7Ga0.3)0.5In0.5Pクラッド層9と隣接し、p−AlxGa1−xAs1−yPyグレ−ディット層32はp−Al0.73Ga0.27As0.974P0.026でp−Ga0.51In0.49P無秩序層31と隣接すると共に、p−GaAs(x=y=0)でp−GaAsコンタクト層11と隣接する。
【0081】
グレ−ディット層32によりp−Ga0.51In0.49P無秩序層31からp−GaAsコンタクト層11まで、図5に示すように、ホ−ル注入の障害になる価電子帯のヘテロ障壁はより小さくなる。
このように本実施形態では、p−AlxGa1−xAs1−yPyグレ−ディット層32のAl組成xが、p−AlGaInPクラッド層9に向かった層厚方向に連続的に増大しているので、p型ヘテロ障壁緩和層30の価電子帯エネルギ準位をp−GaAsコンタクト層11からp−GaInP無秩序層31まで連続的に減少させることができ、ホール注入の障害になる半導体層間のヘテロ障壁をさらに低減または消滅させることができる。
【0082】
なお、基板の面方位、成長条件によっては自然超格子が形成されてGa0.51In0.49Pのバンドギャップエネルギが変化する。本実施形態では、p−Ga0.51In0.49P層としてp−Ga0.51In0.49P無秩序層31を用いたが、本発明はGa0.51In0.49P層に自然超格子が形成されてバンドギャップエネルギが減少した場合でも適用可能である。
【0083】
次に、上記p−AlxGa1−xAs1−yPyグレ−ディット層32の形成方法について説明する。
すなわち、図6に示すp型チャ−プ超格子構造体33の無秩序化によりp−AlxGa1−xAs1−yPyグレ−ディット層32を形成する。特に、基板に格子整合したp型チャ−プ超格子構造体33の無秩序化により、基板に格子整合したp−AlxGa1−xAs1−yPyグレ−ディット層32が容易に得られる。
なお、p型チャ−プ超格子構造体33における価電子帯エネルギのプロファイルを図7に示す。
【0084】
p型チャ−プ超格子構造体33(層厚174nm)は、図6及び図7に示すように、複数のp−GaAs層(第1半導体層)33aとp−Al0.73Ga0.27As0.974P0.026層(第2半導体層)33bとを交互に組み合わせたチャープ型超格子の構造体であり、pクラッド層9のある層厚方向に、超格子を形成するp−GaAs層33aの層厚が徐々に小さくなると同時にp−AlGaAsP層33bの層厚が徐々に大きくなっている。また、p型チャ−プ超格子構造体33には、チャープ超格子構造の無秩序化を確実に行うためにp型のドーパントが5×1017cm−3から5×1019cm−3の範囲内で添加されるが、本実施形態では、Znが1〜6×1018cm−3の範囲内で添加されている。
【0085】
なお、本実施形態のp型チャ−プ超格子構造体33のp−GaAs層33aの層厚d1(nm)はd1=1、2、4、8、12、16、20、24(nm)であり(合計87nm)、p−AlGaAsP層33bの層厚d2(nm)はd2=24、20、16、12、8、4、2、1(合計87nm)である。
【0086】
このp型チャ−プ超格子構造体33は、p−GaAsコンタクト層13の埋め込み成長中の加熱過程で、Znの熱拡散により、複数のp−GaAs層33aとp−AlGaAsP層33bとを構成する母体原子の相互拡散が促進され、超格子が無秩序化する。p型チャ−プ超格子構造体33は、組成及びバンドギャップが連続的に変化するp−AlxGa1−xAs1−yPyグレ−ディット層32となる。
【0087】
無秩序化の程度は、Zn濃度が大きいほど、また加熱時間が大きいほど大きい。活性層5にZnが拡散しない範囲で、所望のグレ−ディット半導体層を得るためには、Zn濃度と加熱時間を最適化する必要がある。Zn濃度が1〜6×1018cm−3であれば、1時間程度の埋め込み成長でグレ−ディット半導体層が得られるため、グレ−ディット化のための特別なプロセスは要らない。グレ−ディット化が不十分な場合は成長後のウエハの熱アニ−ル処理によって無秩序化を促進させることができる。あるいは相互拡散を促進するためにp型チャ−プ超格子構造体33の界面を含む近傍のZn濃度を特に高くするのも効果的である。
【0088】
なお、チャ−プ超格子の周期を必要に応じて変化させてもよい。また、歪を有する半導体層をチャ−プ型超格子に導入し、歪を解消する効果によって、無秩序化を促進してもよい。
その場合、p型チャープ超格子構造体を形成する際に、GaAs基板1に対するp−GaAs層及びp−AlGaAsP層の格子歪量をそれぞれε1%及びε2%とし、各p−GaAs層及び各p−AlGaAsP層の層厚合計をそれぞれd1nm及びd2nmとしたとき、関係式
|ε1|≦1%、
|ε2|≦1%、
|ε1・d1+ε2・d2|/(d1+d2)≦0.5%
をすべて満足する格子歪を有したp−GaAs層及びp−AlGaAsP層を形成する。
【0089】
この製造方法では、上記関係式をすべて満足する格子歪を有したp−GaAs層及びp−AlGaAsP層を形成するので、歪を有する半導体層がチャープ型超格子に導入され、歪を解消する効果によって、無秩序化を促進することができるとともに、無秩序化後はほぼ格子整合層となる。
【0090】
次に、本発明に係る半導体発光素子及びその製造方法の第3実施形態を、図8を参照しながら説明する。
【0091】
第3実施形態と第2実施形態との異なる点は、第2実施形態におけるp型ヘテロ障壁緩和層30は、p−Ga0.51In0.49P無秩序層31とp−AlxGa1−xAs1−yPy(0≦x≦0.73、0≦y≦0.026)グレ−ディット層32とから構成されているのに対し、第3実施形態における半導体レーザのp型ヘテロ障壁緩和層40は、図8に示すように、バンドギャップエネルギ1.87eVのp−Ga0.51In0.49P層41(層厚20nm)とp−AlxGa1−xAs1−yPy(0≦x≦0.65、0≦y≦0.023)グレ−ディット層42(層厚100nm)とから構成される点である。
【0092】
前記p−AlxGa1−xAs1−yPyグレ−ディット層42は、p−GaAs(x=y=0)からp−Al0.65Ga0.35As0.977P0.023まで組成が連続に変化する層であり、第2実施形態と同様に、そのP組成yはAl組成xに対し、「y=0.035・x」の関係を満たしており、この条件下でp−AlxGa1−xAs1−yPyはGaAs基板に格子整合する。このグレ−ディット層42によりp−Ga0.51In0.49P層41からp−GaAsコンタクト層11まで、ホ−ル注入の障害になる価電子帯のヘテロ障壁は消滅する。
【0093】
次に、本発明に係る半導体発光素子及びその製造方法の第4実施形態を、図9を参照しながら説明する。
【0094】
第4実施形態と第2実施形態との異なる点は、第2実施形態におけるp型ヘテロ障壁緩和層30は、p−Ga0.51In0.49P無秩序層31とp−AlxGa1−xAs1−yPy(0≦x≦0.73、0≦y≦0.026)グレ−ディット層32とから構成されているのに対し、第4実施形態における半導体レーザのp型ヘテロ障壁緩和層50は、図9に示すように、バンドギャップエネルギ1.66eVのGa0.51In0.49P秩序層51(層厚20nm)とp−AlxGa1−xAs1−yPy(0≦x≦0.53、0≦y≦0.019)グレ−ディットヘテロ障壁緩和層52(層厚100nm)から構成されている点である。
【0095】
前記p−AlxGa1−xAs1−yPy(0≦x≦0.53、0≦y≦0.019)グレ−ディット層52は、p−GaAs(x=y=0)からp−Al0.53Ga0.47As0.981P0.019まで組成が連続に変化する層であり、第2、3実施形態と同様に、そのP組成yはAl組成xに対し、「y=0.035・x」の関係を満たしており、この条件下でp−AlxGa1−xAs1−yPyはGaAs基板に格子整合する。このグレ−ディット層52によりp−Ga0.51In0.49P層51からp−GaAsコンタクト層11まで、ホ−ル注入の障害になる価電子帯のヘテロ障壁は消滅する。
【0096】
なお、グレ−ディット層52のようにAl組成を変化させるのではなく、p−AlxGa1−xAs1−yPyグレ−ディット層52の不純物濃度をp−AlGaInPクラッド層9に向かった層厚方向に連続的に増大させても構わない。すなわち、p−AlGaInPクラッド層9のド−ピング濃度が5×1017cm−3、p−GaAsコンタクト層11のド−ピング濃度が2×1018cm−3の場合、p−Ga0.51In0.49P秩序層51のド−ピング濃度を5×1017cm−3とし、グレ−ディット層52のド−ピング濃度を5×1017cm−3から2×1018cm−3までクラッド層9に向かった層厚方向に連続的に変化させてもよい。
【0097】
このように不純物濃度を変化させたp−AlxGa1−xAs1−yPyグレ−ディット層を採用した場合でも、第4実施形態と同様に、ホ−ル注入の障害になる価電子帯のヘテロ障壁は消滅する。また、グレ−ディット層52のド−ピング濃度を高めることで、素子抵抗の低減に効果がある。なお、グレ−ディット層52においてAl組成が大きい層ほど高ド−ピングすることも可能である。
【0098】
次に、本発明に係る半導体発光素子及びその製造方法の第5実施形態を、図10を参照しながら説明する。
【0099】
第5実施形態と第1実施形態との異なる点は、第1実施形態におけるp型ヘテロ障壁緩和層10は、p−AlGaAsP層23とp−AlGaAsP層22とp−GaInP層21との3層から構成されているのに対し、第5実施形態における半導体レーザのp型ヘテロ障壁緩和層70(層厚100nm)は、図10に示すように、p−(Al0.4Ga0.6)0.5In0.5P層71(層厚20nm)と、p−(Al0.2Ga0.8)0.5In0.5P層72(層厚20nm)と、p−GaInP層73(層厚20nm)と、p−Al0.4Ga0.6As0.984P0.014層74(層厚20nm)と、p−Al0.2Ga0.8As0.993P0.007層75(層厚20nm)の5層から構成されている点である。
【0100】
そして、前記p−(Al0.4Ga0.6)0.5In0.5P層71は、p−(Al0.7Ga0.3)0.5In0.5Pクラッド層9と隣接し、p−Al0.2Ga0.8As0.993P0.007層75はp−GaAsコンタクト層11に隣接している。
本実施形態のp型ヘテロ障壁緩和層70は、p−GaInP層73を挟むようにAl組成の異なる複数のp−AlGaInP層とAl組成(及びP組成)の異なる複数のp−AlGaAsP層とを設け、pクラッド層9とp−GaAsコンタクト層11と間のヘテロ障壁をさらに段階的に低減する構造を有する。また、このp型ヘテロ障壁緩和層70は、多段構造のためグレーディット層を用いた場合よりも作製が容易であると共に、Al組成が0.4以下と比較的小さいため、ウエットエッチングで容易にかつ高精度にメサストライプを形成できる利点がある。
【0101】
次に、本発明に係る半導体発光素子及びその製造方法の第6実施形態を、図11を参照しながら説明する。
【0102】
第6実施形態と第5実施形態との異なる点は、第5実施形態におけるp型ヘテロ障壁緩和層70が、p−GaInP層73とpクラッド層9との間に、p−Al0.4Ga0.6As0.984P0.014層74(層厚20nm)と、p−Al0.2Ga0.8As0.993P0.007層75(層厚20nm)の2層を設けているのに対し、第6実施形態の半導体レーザにおけるp型ヘテロ障壁緩和層80(層厚120nm)は、図11に示すように、p−GaInP層73とpクラッド層9との間に、p−(AlzGa1−z)0.5In0.5Pグレ−ディット層81(0≦z≦0.7)(層厚60nm)を設けている点である。
【0103】
すなわち、前記p−(AlzGa1−z)0.5In0.5Pグレ−ディット層81(0≦z≦0.7)は、Al組成zが0.7でp−(Al0.7Ga0.3)0.5In0.5Pクラッド層9と隣接している。
第6実施形態のp型ヘテロ障壁緩和層80は、p−GaInP層73とpクラッド層9との間にAl組成が連続的に変化したp−AlGaInPグレ−ディット層81を設け、pクラッド層9とp−GaAsコンタクト層11間のヘテロ障壁をさらに低減した構造を有する。また、第5実施形態と同様に、Al組成が0.4以下と比較的小さいため、ウエットエッチングで容易にかつ高精度にメサストライプを形成できる利点がある。
【0104】
本実施形態では、p−(AlwGa1−w)0.5In0.5Pクラッド層9に向かった層厚方向にp−(AlzGa1−z)0.5In0.5Pグレ−ディット層81のAl組成xが連続的に増大しているので、p型ヘテロ障壁緩和層80の価電子帯エネルギ準位をp−GaInP層73からp−(AlwGa1−w)0.5In0.5Pクラッド層9まで連続的に減少させることができ、ホール注入の障害になる半導体層間のヘテロ障壁をさらに低減または消滅させることができる。
なお、p−(AlzGa1−z)0.5In0.5Pグレ−ディット層の不純物濃度を段階的又は連続的に増大しても、同様に効果を得ることができる。
【0105】
p−(AlzGa1−z)0.5In0.5Pグレ−ディット層81は、p−Ga0.48In0.52P(圧縮歪)(第3半導体層)/p−(Al0.7Ga0.3)0.54In0.46P(引張歪)(第4半導体層)の歪補償型チャ−プ超格子をZn拡散で無秩序化して得たグレ−ディット半導体層であり、無秩序化後はほぼ格子整合層となる。
なお、本実施形態のp−(AlzGa1−z)0.5In0.5Pグレ−ディット層81を得るためのチャ−プ超格子構造体におけるp−Ga0.48In0.52Pの層厚d3(nm)はd3=1、2、4、8、12、16、20、24(nm)であり(合計87nm)、p−(Al0.7Ga0.3)0.54In0.46Pの層厚d4(nm)はd4=24、20、16、12、8、4、2、1(合計87nm)である。
【0106】
次に、本発明に係る半導体発光素子及びその製造方法の第7実施形態を、図12を参照しながら説明する。
【0107】
第7実施形態と第5実施形態との異なる点は、第5実施形態のp型ヘテロ障壁緩和層70が、p−GaInP層31とp−GaAsコンタクト層11との間にp−AlGaAsP層74とp−AlGaAsP層75の2層を設けているのに対し、第7実施形態の半導体レーザにおけるp型ヘテロ障壁緩和層90(層厚160nm)は、図12に示すように、p−GaInP層31とp−GaAsコンタクト層11との間にp−AlxGa1−xAs1−yPy(0≦x≦0.73、0≦y≦0.026)グレ−ディット層32(層厚100nm)を設けている点である。
【0108】
すなわち、前記p−AlxGa1−xAs1−yPyグレ−ディット層32は、x=y=0でp−GaAsコンタクト層11に隣接している。また、p−AlxGa1−xAs1−yPyグレ−ディット層32は、p−GaAs(x=y=0)からp−Al0.73Ga0.27As0.974P0.026まで組成がpクラッド層9に向けて膜厚方向に連続的に変化している。なお、P組成yはAl組成xに対し、「y=0.035・x」の関係を満たしており、この条件下でp−AlxGa1−xAs1−yPyはGaAs基板に格子整合する。
【0109】
次に、本発明に係る半導体発光素子及びその製造方法の第8実施形態を、図13から図16を参照しながら説明する。
【0110】
第8実施形態と第7実施形態との異なる点は、第7実施形態のp型ヘテロ障壁緩和層90が、p−GaInP層31とpクラッド層9との間にp−AlGaInP層71とp−AlGaInP層72とを設けているのに対し、第8実施形態の半導体レーザにおけるp型ヘテロ障壁緩和層100(層厚180nm)は、図13に示すように、p−(AlzGa1−z)0.5In0.5Pグレ−ディット層81(0≦z≦0.7)(層厚60nm)を設けている点である。
【0111】
本実施形態のp−AlxGa1−xAs1−yPyグレ−ディット層32は、図14に示すような価電子帯エネルギのプロファイルを有するp−GaAs/p−AlGaAsPのp型チャープ超格子構造体32aをZn拡散により無秩序化したものであり、p−(AlzGa1−z)0.5In0.5Pグレ−ディット層81は、p−GaInP/p−AlGaInPのp型チャープ超格子構造体81aをZn拡散により無秩序化したものである。
【0112】
すなわち、前記p−(AlzGa1−z)0.5In0.5Pグレ−ディット層81は、Al組成zが0.7でp−(Al0.7Ga0.3)0.5In0.5Pクラッド層9と隣接している。したがって、本実施形態では、p−GaInP層31の両側にグレーディット層32、81が設けられているので、図15及び図16に示すように、p−(Al0.7Ga0.3)0.5In0.5Pクラッド層9からp−GaAsコンタクト層11にかけて価電子帯エネルギが連続的に変化する特徴を有し、ヘテロ障壁が完全に解消された理想的な構造を有する。
【0113】
なお、本実施形態において、p−GaAsコンタクト層11に接する界面近傍のp−AlxGa1−xAs1−yPyグレ−ディット層32がパラボリックなAl組成xの変化、すなわちAl組成xがp−GaAsコンタクト層11との界面からの距離の2乗に比例して変化しているので、価電子帯エネルギ準位をさらに連続かつ滑らかにp−GaAsコンタクト層11に接続させることができる。
【0114】
また、同様に、p−GaInP無秩序層31近傍のp−(AlzGa1−z)0.5In0.5Pグレ−ディット層81(0≦z≦0.7)も上記と同様にパラボリックなAl組成zの変化、すなわちAl組成zがp−GaInP層との界面からの距離の2乗に比例して変化しているので、パラボリックな組成変化となり、価電子帯エネルギ準位をさらに連続かつ滑らかにp−GaInP無秩序層31に接続させることができる。したがって、この構造により、さらなる低抵抗化が実現できる。
【0115】
次に、本発明に係る半導体発光素子及びその製造方法の第9実施形態を、図17及び図18を参照しながら説明する。
【0116】
第9実施形態と第8実施形態との異なる点は、第8実施形態では、ウェットエッチングで断面台形状のメサストライプを形成して製造されたものであるのに対し、第9実施形態は、図17に示すように、ドライエッチングで断面矩形状のメサストライプを形成した点である。
すなわち、図18に示すように、p型ヘテロ障壁緩和層140中にAl組成が0.4より大きい層を含む場合は、ウエットエッチングでメサストライプを形成するのが困難であることは既に述べたが、第9実施形態は、Al組成によらず異方性エッチングが可能なドライエッチングを用いることにより、高精度にメサストライプを断面矩形状に形成することができる。
【0117】
本実施形態のp型ヘテロ障壁緩和層140(層厚180nm)は、第8実施形態と同型であり、p−AlGaInPグレ−ディット層141と、p−GaInP無秩序層142と、p−AlGaAsPグレ−ディット層143とから構成されるが、p−AlGaAsPグレ−ディット層143がp−GaInP無秩序層142の近傍で、そのAl組成が0.4を越えている。
なお、本実施形態のp−AlGaAsPグレ−ディット層143を得るためのp型チャ−プ超格子構造体におけるp−GaAs層の層厚d1(nm)はd1=1、2、4、8、12、16、20、24(nm)であり(合計87nm)、p−AlGaAsP層の層厚d2(nm)はd2=24、20、16、12、8、4、2、1(合計87nm)である。
【0118】
次に、本実施形態のAlGaInP系赤色半導体レーザの製造方法を述べる。
なお、メサストライプをドライエッチングで形成する点は異なるが、それ以外の成長方法などは上記各実施形態で説明した方法と同様である。
【0119】
まず、Si酸化膜ストライプをp−GaAsコンタクト層11に熱CVD法で形成した後、幅5μmのSi酸化膜ストライプをマスクにしてドライエッチングを行う。ドライエッチングは、反応性イオンエッチング(RIE)あるいは反応性イオンビ−ムエッチング(RIBE)装置を用い、基板温度を200℃以下、塩素プラズマなどのエッチングガス圧を5×10−4torr以下、正イオンの実効的な加速電圧を600V以上に設定して物理的エッチング性を高めた条件で行う。ドライエッチングの深さは、エッチング時間を制御して、Al組成0.2のp−AlGaInPエッチングストッパ層が露出するまで行う。
【0120】
ドライエッチングで形成されたメサストライプの断面形状は矩形になり、サイドエッチングはほとんど生じない。メサストライプ形成後のプロセスは、ウエットエッチングの場合と同じである。n−GaAs電流ブロック層12の埋め込み成長を行い、次に、バッファードフッ酸でSi酸化膜ストライプを除去し、再びMOVPE法で基板全面にp−GaAsコンタクト層13を積層した後、電極を蒸着法で形成する。最後に、レーザ基板を導波路ストライプが中心線となるように、幅300μm、共振器長500μmの個々のチップにへき開すると、図17に示した構造の素子が得られる。
【0121】
素子断面を電子顕微鏡で観察したところ、ウェットエッチングで形成されたメサは断面形状が台形で、サイドエッチングにより、埋め込み成長後に、メサ側部に空洞が形成されたのに対し、ドライエッチングで形成されたメサは矩形でメサ側部に空洞が形成されることがなかった。
このようにして製作した半導体レーザの特性を評価したところ、ストライプ幅5μmのときに、連続発振時の光出力15mWでの動作電流値は55mAであった。ドライエッチングでメサ形成を行った半導体レーザは、ウェットエッチングでメサ形成を行った半導体レーザよりも、電流広がりが小さいため、動作電流値は小さい利点がある。なお、このドライエッチングによる製造方法は、Si酸化膜マスクがひさし状にならないことにより、面発光型の半導体レーザや発光ダイオードにも適用できる。
【0122】
次に、本発明に係る半導体発光素子及びその製造方法の第10実施形態を、図19を参照しながら説明する。
【0123】
第10実施形態と第8実施形態との異なる点は、第8実施形態がp−GaInP無秩序層31とp−GaAsコンタクト層11との間にp−AlxGa1−xAs1−yPyグレ−ディット層32(0≦x≦0.73、0≦y≦0.026)を設けているのに対し、第10実施形態の半導体レーザにおけるp型ヘテロ障壁緩和層150(層厚180nm)は、図19に示すように、p−GaInP無秩序層31とp−GaAsコンタクト層11との間にp−AlxGa1−xAs1−yPyグレ−ディット層153(0≦x≦0.4、0≦y≦0.014)(層厚50nm)を設け、該p−AlxGa1−xAs1−yPyグレ−ディット層153において、p−GaInP無秩序層31との界面を含んだ近傍20nmの範囲のキャリア濃度を5×1018cm−3に高ド−プしている点である。
【0124】
前記p−AlxGa1−xAs1−yPyグレ−ディット層153は、x=y=0でp−GaAsコンタクト層11に隣接し、x=0.4、y=0.014のp−Al0.4Ga0.6As0.984P0.014でp−GaInP無秩序層31と隣接している。
p−Al0.4Ga0.6As0.984P0.014とp−GaInP無秩序層31とには、170meVの価電子帯のヘテロ障壁があるが、本実施形態では、界面を含む近傍20nmの範囲のキャリア濃度を5×1018cm−3に高ド−プしたことによって、ヘテロ障壁の厚さが低減し、トンネル効果によってホ−ルが注入されるため、抵抗を低減することができる。
【0125】
なお、前記p−AlxGa1−xAs1−yPy層において、少なくともp−GaInP無秩序層31側から20%から50%の層厚部分までのp型ド−パント濃度が8×1017cm−3以上かつ5×1019cm−3以下であれば、上記と同様に、ヘテロ障壁厚さの低減及びトンネル効果が得られ、抵抗を低減することができる。
また、本実施形態では、Al組成が0.4以下と比較的小さいため、ウエットエッチングで容易にメサストライプを形成できる。
【0126】
次に、本発明に係る半導体発光素子及びその製造方法の第11実施形態を、図20を参照しながら説明する。
【0127】
第11実施形態と第8実施形態との異なる点は、第8実施形態におけるp型ヘテロ障壁緩和層100が、p−GaInP層31とp−GaAs層11との間にp−AlxGa1−xAs1−yPyグレーディット層(0≦x≦0.73、0≦y≦0.026)32だけを設けているのに対し、第11実施形態の半導体レーザにおけるp型ヘテロ障壁緩和層160は、図20に示すように、p−GaInP層31とp−GaAs層11との間にp−GaxIn1−xAsyP1−yグレーディット層161及びp−Al0.2Ga0.8As0.993P0.0007層162をこの順で積層している点である。
【0128】
本実施形態のp−GaxIn1−xAsyP1−yグレーディット層161は、図21に示すp−Ga0.87In0.13As0.73P0.27層161a/p−Ga0.51In0.49P層161bのp型チャープ超格子構造体161AをZn拡散により無秩序化して形成させたものである。
このp型チャープ超格子構造体161Aにおけるp−Ga0.51In0.49P層161bの層厚d5(nm)はd5=1、2、4、8、12、16、20、24(nm)であり(合計87nm)、p−Ga0.87In0.13As0.73P0.27層161aの層厚d6(nm)はd6=24、20、16、12、8、4、2、1(合計87nm)である。
なお、無秩序化前のp型ヘテロ障壁緩和層161近傍におけるバンドプロファイルを図22に示す。
【0129】
このように本実施形態では、p−GaInP層31上にp−GaInAsPグレーディット層161を積層しているので、p−GaInP層31の表面に常にPが供給されて、GaInP結晶からPの脱離が抑制され、空孔が導入され難い。あるいはp−GaInAs格子不整合層が形成され難い。さらに、p−GaInAsPグレーディット層161上にp−AlGaAsP層162を積層しているので、p−GaInAsPグレーディット層グレーディット層161の表面に常にPが供給されて、GaInAsP結晶からPの脱離が抑制され、空孔が導入され難い。あるいは格子不整合層が形成され難い。
【0130】
次に、本発明に係る半導体発光素子及びその製造方法の第12実施形態を、図23から図25を参照しながら説明する。
【0131】
第12実施形態と第8実施形態との異なる点は、第8実施形態がp−GaInP層31の両側にチャープ超格子を無秩序化したp−AlGaAsPグレ−ディット層32とp−AlGaInPグレ−ディット層81とを設けているのに対し、第12実施形態の半導体レーザにおけるヘテロ障壁緩和層170は、図23に示すように、p−GaInP無秩序層31の両側にステップ超格子の界面近傍を組成変化させたp−AlGaAsPグレ−ディット層171とp−AlGaInPグレ−ディット層172とを設けている点である。
【0132】
すなわち、本実施形態では、第1回目のDH成長時において、ヘテロ障壁緩和層170とその近傍のp−GaAsコンタクト層(層厚50nm)11とp−AlGaInPクラッド層9(層厚50nm)とに3×1018cm−3の高濃度のZnド−ピングを施し、埋込成長時のZn拡散によりステップ超格子の界面近傍の組成変化を緩やかにさせたp−AlGaAsPグレ−ディット層171とp−AlGaInPグレ−ディット層172とを備えている。
【0133】
p−AlGaAsPグレ−ディット層171は、p−AlGaAsPステップ超格子構造体171aをZn拡散で界面近傍の組成を変化させたものであり、p−AlGaInPグレ−ディット層172は、p−AlGaInPステップ超格子構造体172aをZn拡散で界面近傍の組成を変化させたものである。
図24は、第1回目のDH成長後のヘテロ障壁緩和層170近傍の価電子帯エネルギ準位の模式図である。
【0134】
p−AlGaAsPステップ超格子構造体171aは、価電子帯エネルギ準位が異なる半導体層としてp−AlGaAsPをpクラッド層9に向けて層厚方向に段階的に価電子帯エネルギ準位が減少するように隣接したステップ超格子構造を有する。また、p−AlGaInPステップ超格子構造体172aは、価電子帯エネルギ準位が異なる半導体層としてp−AlGaInPをpクラッド層9に向けて層厚方向に段階的に価電子帯エネルギ準位が減少するように隣接したステップ超格子構造を有する。
なお、チャ−プ超格子構造体171aには、ステップ超格子界面の組成変化を確実に行うためにp型のドーパントが5×1017cm−3から5×1019cm−3の範囲内で添加されるが、本実施形態では、1×1018cm−3のZnド−ピングを施している。
【0135】
図25は、第3回目の成長である埋込成長後のヘテロ障壁緩和層171近傍の価電子帯のエネルギ準位の模式図である。
この状態で、p−AlGaAsPのステップ超格子が、層厚方向に価電子帯エネルギ準位が連続的に変化する波形のグレ−ディット構造に変化し、p−AlGaAsPグレ−ディット層171となる。また、p−AlGaInPのステップ超格子が、層厚方向に価電子帯エネルギ準位が連続的に変化する波形のグレ−ディット構造に変化し、p−AlGaInPグレ−ディット層172となる。
【0136】
グレ−ディット層171、172におけるステップ超格子は、その界面近傍の組成変化が緩やかに連続的であり、ステップ超格子が完全に失われてはいない。このステップ超格子構造体の界面近傍をZn拡散で組成変化させる方法は、Znド−ピング量や加熱時間が比較的小さくても、グレ−ディット構造(波形)が得られるので、ヘテロ界面近傍における価電子帯のヘテロ障壁を低減できる利点がある。また、Znド−ピング量や加熱時間と温度を大きくすると、ステップ超格子の界面近傍の組成変化はさらに緩やかになり、最終的にはステップ超格子が完全に無秩序化された直線型のグレ−ディット構造に変化させることも可能である。このように、この方法を用いれば、Znド−ピング量や加熱時間と温度を制御することで所望のグレ−ディット構造が得られる。
【0137】
次に、本発明に係る半導体発光素子及びその製造方法の第13実施形態を、図26及び図27を参照しながら説明する。
【0138】
第13実施形態と第1実施形態との異なる点は、第1実施形態におけるp型ヘテロ障壁緩和層10がp−AlGaAsP層23とp−AlGaAsP層22とp−GaInP層21とで構成され、p−AlGaAsP層23、22のAl組成xがp−AlGaInPクラッド層9に向かった層厚方向に段階的に増大しているのに対し、第13実施形態の半導体レーザにおけるp型ヘテロ障壁緩和層180では、図26に示すように、p−AlxGa1−xAs1−yPyグレーディット層(0≦x≦1、0≦y≦0.035)181とp−(Al0.4Ga0.6)0.5InP層(燐化合物半導体層)182とで構成され、p−AlGaAsPグレーディット層181のAl組成xがp−AlGaInPクラッド層9に向かった層厚方向に連続的に増大している点である。
【0139】
なお、本実施形態のp−AlxGa1−xAs1−yPyグレーディット層181は、上述したチャープ超格子構造体を無秩序化したものではなく、反応ガスの各流量を徐々に変化させて各組成が徐々に変化するように制御して成長させたものである。
また、p型ヘテロ障壁緩和層180近傍におけるバンドプロファイルを図27に示す。
【0140】
本実施形態では、p−AlGaInPクラッド層9上に積層される層としてp−GaInP層ではなくp−(Al0.4Ga0.6)0.5InP層182を用いていると共に、さらにこの上にp−AlGaAsPグレーディット層181が成長されているので、この場合もp−AlGaInP層182の表面に常にPが供給されて、AlGaInP結晶からPの脱離が抑制され、空孔が導入され難い。あるいは格子不整合層が形成され難い。
【0141】
次に、本発明に係る半導体発光素子及びその製造方法の第14実施形態を、図28及び図30を参照しながら説明する。
【0142】
第14実施形態と第8実施形態との異なる点は、第8実施形態におけるp型ヘテロ障壁緩和層100が、p−GaInP層31とp−GaAs層11との間にp−AlxGa1−xAs1−yPyグレーディット層(0≦x≦0.73、0≦y≦0.026)32だけを設けているのに対し、第14実施形態の半導体レーザにおけるp型ヘテロ障壁緩和層190は、図28に示すように、p−GaInP層31とp−GaAs層11との間にp−AlGaInPグレーディット層191及びp−AlxGa1−xAs1−yPyグレーディット層(0≦x≦0.4、0≦y≦0.014)192をこの順で積層している点である。
【0143】
本実施形態のp−AlxGa1−xAs1−yPyグレーディット層192は、第12実施形態のp−AlxGa1−xAs1−yPyグレーディット層181と同様に、反応ガスの各流量を徐々に変化させて各組成が徐々に変化するように制御して成長させたものである。また、p−AlGaInPグレーディット層191は、図29に示すp−Al0.4Ga0.6As/GaInPのp型チャープ超格子構造体191AをZn拡散により無秩序化して形成させたものである。
【0144】
このp型チャープ超格子構造体191Aにおけるp−GaInP層191bの層厚d7(nm)はd7=1、2、4、8、12、16、20、24(nm)であり(合計87nm)、p−Al0.4Ga0.6As191aの層厚d8(nm)はd8=24、20、16、12、8、4、2、1(合計87nm)である。
なお、無秩序化前のp型ヘテロ障壁緩和層190近傍におけるバンドプロファイルを図30に示す。
【0145】
このように本実施形態では、p−GaInP層31上にp−AlGaInPグレーディット層191を積層しているので、p−GaInP層31の表面に常にPが供給されて、GaInP結晶からPの脱離が抑制され、空孔が導入され難い。あるいはp−GaInAs格子不整合層が形成され難い。さらに、p−AlGaInPグレーディット層191上にp−AlGaAsPグレーディット層192を積層しているので、p−AlGaInPグレーディット層191の表面に常にPが供給されて、AlGaInP結晶からPの脱離が抑制され、空孔が導入され難い。あるいは格子不整合層が形成され難い。
【0146】
なお、本発明は、次のような実施形態をも含むものである。
上記各実施形態では、nド−パントにはSi、pド−パントにはZnを用いたが、他のド−パントを用いても構わない。例えば、p−AlxGa1−xAs1−yPy層(0≦y≦0.1)のpド−パントとしては拡散係数の小さいC(炭素)を用いることもできる。なお、上述したように、pド−パントとして拡散係数の大きいZnを用いることで、チャープ超格子構造の無秩序化又はステップ超格子界面の組成変化を容易に生じさせることが可能になる。
【0147】
また、本発明では、活性層並びに光ガイド層の材料と構造並びに基板面方位とは限定しない。
上記各実施形態では、半導体発光素子として赤色半導体レーザに適用したが、他の半導体発光素子に採用しても構わない。例えば、LEDやSLDに用いてもよい。
なお、本発明は上記各実施形態に限定されず、本発明の技術思想の範囲内において、各実施形態は適宜変更され得ることは明らかである。
【0148】
【実施例】
次に、本発明に係る半導体発光素子及びその製造方法を、実施例により具体的に説明する。
【0149】
半導体ヘテロ界面に導入された不純物、空孔、結晶転位などの欠陥は非発光中心となる。例えば、量子井戸の界面欠陥の量が多いとフォトルミネスセンス(PL)発光強度は低下する。そこで、本発明のヘテロ障壁緩和層に用いられる構造であって、GaAs基板に格子整合するp−Al0.2Ga0.8As0.9993P0.007/Ga0.5In0.5P量子井戸のPL発光強度を実測したところ、従来のp−Al0.2Ga0.8As/Ga0.5In0.5P量子井戸のPL発光強度より1桁程度大きいことがわかった。
【0150】
また、p−GaAs基板上にP組成の異なるp−Al0.4Ga0.6As1−xPx(40nm厚)/Ga0.5In0.5P(0.5μm厚)ヘテロ構造をMOVPE法で成長し、得られたエピ層のp−Al0.4Ga0.6As1−xPx層表面に直径300μmのAuショットキ電極を形成し、基板側にオ−ミック電極を形成した試料を作製した。その試料のヘテロ界面準位密度を、容量電圧(CV)法を用いて評価した。なお、界面準位密度は、パルス電圧の周波数を10kHzから1MHzまで変化させた時のCV曲線のシフト量から推定した。また、アクセプタ濃度は約7×1017cm−3であった。
【0151】
図31にp−Al0.4Ga0.6As1−xPx/Ga0.5In0.5Pヘテロ界面準位の相対密度比ndのP組成x依存性を示す。なお、この図では、P組成x=0の時の界面準位密度値を1として規格化している。また、p−Al0.4Ga0.6As1−xPxはP組成x=0.014でGaAs基板に格子整合する。
上記評価の結果、x=0.015〜0.1で界面準位密度が1桁低減した。すなわち、AlGaAsにPを入れたことにより、ヘテロ界面の結晶品質が向上したためと考えられる。また、x=0.1〜0.2で界面準位密度が増加するのは、P組成の増大に伴って格子不整合が増大し、格子不整合により界面欠陥が増加する効果のためと考えられる。
【0152】
また、ヘテロ障壁緩和層にp−AlGaAsPグレ−ディット構造を用いた本発明に係る第8実施形態の半導体レーザと、比較のためにヘテロ障壁緩和層にp−AlGaAsグレ−ディット構造を用いた従来型の半導体レ−ザとを作製した。なお、これら半導体レーザは、共振器長500μm、ストライプ幅5μmで作製した。この結果、本発明の半導体レ−ザは、その動作電流が25℃、5mWの条件で、100〜110mAであり、従来のものと同程度であった。
【0153】
さらに、これらの半導体レ−ザについて、環境温度70℃、光出力30mW(一定)の条件で自動的に駆動電流を制御して信頼性試験を行った。動作電流値が1.2倍に増加するまでの平均時間を素子寿命とした場合、従来型の半導体レ−ザでは約5000時間の寿命であったのに対し、本発明の半導体レ−ザでは1万時間以上の寿命が得られた。このようにヘテロ障壁緩和層にp−AlGaAsPグレ−ディット構造を用いた本発明の半導体レ−ザの優れた効果を実際に確かめることができた。
【0154】
また、図32に、従来型の半導体レ−ザで、水素プラズマにさらした場合の電流−電圧曲線341と水素プラズマにさらさない場合の電流−電圧曲線340とを示す。そして、図33に、本発明の半導体レ−ザで、水素プラズマにさらした場合の電流−電圧曲線351と水素プラズマにさらさない場合の電流−電圧曲線350とを示す。これらの図から、水素プラズマにさらすことで、従来型の半導体レ−ザは、素子抵抗、動作電圧共に大きく増大したが、ヘテロ障壁を解消した本発明の半導体レ−ザでは、素子抵抗、動作電圧は比較的低く、水素化による動作電圧の増大はほとんど見られなかった。
【0155】
【発明の効果】
本発明の半導体発光素子及びその製造方法によれば、p型ヘテロ障壁緩和層が、p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して形成される複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を備え、該p−AlxGa1−xAs1−yPy層上に、p−GaAsコンタクト層が形成されるので、p−AlGaAsP層とp−GaAsコンタクト層との界面においてヘテロ障壁が低減又は解消され、さらに当該界面近傍の結晶中に、不純物や空孔などの欠陥が導入され難いと共にp−GaInAs格子不整合層が形成され難い。すなわち、本発明の半導体発光素子及びその製造方法では、素子抵抗及び動作電圧が低くかつ水素等の不純物の影響を受け難く、電圧の増大が抑制され、さらに良好な温度特性と高い信頼性と生産性を有することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体発光素子及びその製造方法の第1実施形態において、赤色半導体レーザの立体構造を示す斜視図である。
【図2】本発明の第1実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層の層構造を示す断面図である。
【図3】本発明の第1実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層付近のバンドプロファイルを示す模式図である。
【図4】本発明の第2実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層の層構造を示す断面図である。
【図5】本発明の第2実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層付近のバンドプロファイルを示す模式図である。
【図6】本発明の第2実施形態における赤色半導体レーザのp型チャ−プ型超格子構造体の層構造を示す断面図である。
【図7】本発明の第2実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層付近の価電子帯のエネルギプロファイルを示すグラフである。
【図8】本発明の第3実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層の層構造を示す断面図である。
【図9】本発明の第4実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層の層構造を示す断面図である。
【図10】本発明の第5実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層の層構造を示す断面図である。
【図11】本発明の第6実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層の層構造を示す断面図である。
【図12】本発明の第7実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層の層構造を示す断面図である。
【図13】本発明の第8実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層の層構造を示す断面図である。
【図14】本発明の第8実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層付近の価電子帯のエネルギプロファイルを示すグラフである。
【図15】本発明の第8実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層付近のバンドプロファイルを示す模式図である。
【図16】本発明の第8実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層付近の価電子帯のエネルギプロファイルを示すグラフである。
【図17】本発明の第9実施形態において、赤色半導体レーザの立体構造を示す斜視図である。
【図18】本発明の第9実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層の層構造を示す断面図である。
【図19】本発明の第10実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層の層構造を示す断面図である。
【図20】本発明の第11実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層の層構造を示す断面図である。
【図21】本発明の第11実施形態における赤色半導体レーザのp型チャ−プ型超格子構造体の層構造を示す断面図である。
【図22】本発明の第11実施形態における赤色半導体レーザにおいて、第1回目のDH成長後(無秩序化前)におけるp型ヘテロ障壁緩和層付近の価電子帯のエネルギプロファイルを示すグラフである。
【図23】本発明の第12実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層の層構造を示す断面図である。
【図24】本発明の第12実施形態における赤色半導体レーザにおいて、第1回目のDH成長後におけるp型ヘテロ障壁緩和層付近の価電子帯のエネルギプロファイルを示すグラフである。
【図25】本発明の第12実施形態における赤色半導体レーザにおいて、第3回目の成長である埋込成長後におけるp型ヘテロ障壁緩和層付近の価電子帯のエネルギプロファイルを示すグラフである。
【図26】本発明の第13実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層の層構造を示す断面図である。
【図27】本発明の第13実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層付近のバンドプロファイルを示す模式図である。
【図28】本発明の第14実施形態における赤色半導体レーザのp型ヘテロ障壁緩和層の層構造を示す断面図である。
【図29】本発明の第14実施形態における赤色半導体レーザのp型チャ−プ型超格子構造体の層構造を示す断面図である。
【図30】本発明の第14実施形態における赤色半導体レーザにおいて、第1回目のDH成長後(無秩序化前)におけるp型ヘテロ障壁緩和層付近の価電子帯のエネルギプロファイルを示すグラフである。
【図31】本発明の実施例における赤色半導体レーザにおいて、p−AlGaAsP/GaInPヘテロ界面準位の相対密度比ndのP組成x依存性を示すグラフである。
【図32】本発明の実施例において、従来型の半導体レ−ザで、水素プラズマにさらした場合及び水素プラズマにさらさない場合の電流−電圧曲線を示すグラフである。
【図33】本発明の実施例において、本発明の半導体レ−ザで、水素プラズマにさらした場合及び水素プラズマにさらさない場合の電流−電圧曲線を示すグラフである。
【図34】本発明の従来例における赤色半導体レーザの立体構造を示す斜視図である。
【図35】本発明の従来例における赤色半導体レーザの製造方法を示すn型GaAs電流ブロック層埋め込みまでの工程図である。
【図36】本発明の従来例における赤色半導体レーザの製造方法を示すn型GaAs電流ブロック層埋め込み後の工程図である。
【図37】本発明の従来例における赤色半導体レ−ザにおいて、熱平衡状態でのヘテロ障壁緩和層近傍のバンドエネルギを示す模式図である。
【図38】本発明の従来例における赤色半導体レ−ザにおいて、電圧印加時のヘテロ障壁緩和層近傍のバンドエネルギを示す模式図である。
【符号の説明】
9 p−(Al0.7Ga0.3)0.5In0.5Pクラッド層
10、30、40、50、70、80、90、100 p型ヘテロ障壁緩和層
11 p−GaAsコンタクト層
21、41、73 p−Ga0.51In0.49P層
22、74 p−Al0.4Ga0.6As0.984P0.014層
23、75 p−Al0.2Ga0.8As0.993P0.007層
31、142 p−Ga0.51In0.49P無秩序層
32、42、52 p−AlxGa1−xAs1−yPyグレ−ディット層
33 p−GaAs/p−AlGaAsPチャ−プ超格子構造体
33a p−GaAs層
33b p−AlGaAsP層
51 p−Ga0.51In0.49P秩序層
71 p−(Al0.4 Ga0.6)0.5 In0.5 P層
72 p−(Al0.2 Ga0.8)0.5 In0.5 P層
81、141、172 p−(AlzGa1−z)0.5In0.5Pグレ−ディット層
81a p−GaInP/AlGaInPチャ−プ超格子構造体
140、150、160、170、180、190 p型ヘテロ障壁緩和層
143、153、171 p−AlxGa1−xAs1−yPyグレ−ディット層
162 p−Al0.2Ga0.8As0.993P0.0007層
171a p−AlGaAsPステップ超格子構造体
172a p−AlGaInPステップ超格子構造体
181、192 p−AlxGa1−xAs1−yPyグレ−ディット層
191A p−AlGaAs/GaInPチャ−プ超格子構造体
Claims (23)
- p−GaAsコンタクト層とp−(AlwGa1−w)0.5In0.5Pクラッド層(0.1≦w≦1)との間にp型ヘテロ障壁緩和層を有した半導体発光素子であって、
前記p型ヘテロ障壁緩和層は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して形成された複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を備え、
該p−AlxGa1−xAs1−yPy層上に、前記p−GaAsコンタクト層が形成されていることを特徴とする半導体発光素子。 - p−GaAsコンタクト層とp−(AlwGa1−w)0.5In0.5Pクラッド層(0.1≦w≦1)との間にp型ヘテロ障壁緩和層を有した半導体レーザであって、
前記p型ヘテロ障壁緩和層は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して形成された層厚0.4μm以下の単層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を備え、
該p−AlxGa1−xAs1−yPy層上に、前記p−GaAsコンタクト層が形成されていることを特徴とする半導体レーザ。 - p−GaAsコンタクト層とp−(AlwGa1−w)0.5In0.5Pクラッド層(0.1≦w≦1)との間にp型ヘテロ障壁緩和層を有した半導体発光素子であって、前記p型ヘテロ障壁緩和層は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して形成された単層又は複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を備え、該p−AlxGa1−xAs1−yPy層上に、前記p−GaAsコンタクト層が形成されている半導体発光素子において、
前記p−AlxGa1−xAs1−yPy層は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層に向かった層厚方向にAl組成又は不純物濃度が段階的又は連続的に増大していることを特徴とする半導体発光素子。 - p−GaAsコンタクト層とp−(AlwGa1−w)0.5In0.5Pクラッド層(0.1≦w≦1)との間にp型ヘテロ障壁緩和層を有した半導体発光素子であって、前記p型ヘテロ障壁緩和層は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して形成された単層又は複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を備え、該p−AlxGa1−xAs1−yPy層上に、前記p−GaAsコンタクト層が形成されている半導体発光素子又は請求項3に記載の半導体発光素子において、
前記燐化合物半導体層は、InGaP層を備えていることを特徴とする半導体発光素子。 - p−GaAsコンタクト層とp−(AlwGa1−w)0.5In0.5Pクラッド層(0.1≦w≦1)との間にp型ヘテロ障壁緩和層を有した半導体発光素子であって、前記p型ヘテロ障壁緩和層は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して形成された単層又は複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を備え、該p−AlxGa1−xAs1−yPy層上に、前記p−GaAsコンタクト層が形成されている半導体発光素子又は請求項3から4のいずれかに記載の半導体発光素子において、
前記p−AlxGa1−xAs1−yPy層は、自然超格子の形成による前記燐化合物半導体層の価電子帯エネルギ準位の変化に応じて、燐化合物半導体層と前記p−GaAsコンタクト層との価電子帯エネルギ準位が連続に接続されるようにAl組成xとP組成yとが決定されていることを特徴とする半導体発光素子。 - p−GaAsコンタクト層とp−(AlwGa1−w)0.5In0.5Pクラッド層(0.1≦w≦1)との間にp型ヘテロ障壁緩和層を有した半導体発光素子であって、前記p型ヘテロ障壁緩和層は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して形成された単層又は複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を備え、該p−AlxGa1−xAs1−yPy層上に、前記p−GaAsコンタクト層が形成されている半導体発光素子又は請求項3から5のいずれかに記載の半導体発光素子において、
前記p−AlxGa1−xAs1−yPy層は、Al組成xが前記p−GaAsコンタクト層との界面からの距離の2乗に比例して変化していることを特徴とする半導体発光素子。 - 請求項1から6のいずれかに記載の半導体発光素子又は半導体レーザにおいて、
前記p−AlxGa1−xAs1−yPy層は、少なくとも前記燐化合物半導体層側から20%から50%の層厚部分までのp型ド−パント濃度が8×1017cm−3以上かつ5×1019cm−3以下であることを特徴とする半導体発光素子又は半導体レーザ。 - p−GaAsコンタクト層とp−(AlwGa1−w)0.5In0.5Pクラッド層(0.1≦w≦1)との間にp型ヘテロ障壁緩和層を有した半導体発光素子であって、前記p型ヘテロ障壁緩和層は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して形成された単層又は複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を備え、該p−AlxGa1−xAs1−yPy層上に、前記p−GaAsコンタクト層が形成されている半導体発光素子又は請求項3から7のいずれかに記載の半導体発光素子において、
前記燐化合物半導体層は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に形成されたp−(AlzGa1−z)0.5In0.5P層(0<z≦w)と、
該p−(AlzGa1−z)0.5In0.5P層上に形成されたp−GaInP層とを備えていることを特徴とする半導体発光素子。 - 請求項8に記載の半導体発光素子において、
前記p−(AlzGa1−z)0.5In0.5P層は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層に向かった層厚方向にAl組成又は不純物濃度が段階的又は連続的に増大していることを特徴とする半導体発光素子。 - 請求項8又は9に記載の半導体発光素子において、
前記p−(AlzGa1−z)0.5In0.5P層は、Al組成zが前記p−GaInP層との界面からの距離の2乗に比例して変化していることを特徴とする半導体発光素子。 - p−GaAsコンタクト層とp−(AlwGa1−w)0.5In0.5Pクラッド層(0.1≦w≦1)との間にp型ヘテロ障壁緩和層を有する半導体発光素子の製造方法であって、
前記p型ヘテロ障壁緩和層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を形成する工程を備え、
前記p−GaAsコンタクト層は、前記p−AlxGa1−xAs1−yPy層上に形成されることを特徴とする半導体発光素子の製造方法。 - p−GaAsコンタクト層とp−(AlwGa1−w)0.5In0.5Pクラッド層(0.1≦w≦1)との間にp型ヘテロ障壁緩和層を有する半導体レーザの製造方法であって、
前記p型ヘテロ障壁緩和層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して層厚0.4μm以下の単層、又は複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を形成する工程を備え、
前記p−GaAsコンタクト層は、前記p−AlxGa1−xAs1−yPy層上に形成されることを特徴とする半導体レーザの製造方法。 - p−GaAsコンタクト層とp−(AlwGa1−w)0.5In0.5Pクラッド層(0.1≦w≦1)との間にp型ヘテロ障壁緩和層を有する半導体発光素子の製造方法であって、前記p型ヘテロ障壁緩和層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して単層又は複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を形成する工程を備え、前記p−GaAsコンタクト層は、前記p−AlxGa1−xAs1−yPy層上に形成される半導体発光素子の製造方法において、
前記p−AlxGa1−xAs1−yPy層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は前記他の燐化合物半導体層を介して第1半導体層と該第1半導体層よりもバンドギャップの大きい第2半導体層とを複数層交互に組み合わせると共に第1半導体層の層厚を徐々に小さくすると同時に第2半導体層の層厚を徐々に大きくしてチャープ超格子構造体を形成する工程と、
前記チャープ超格子構造体にp型又はn型のドーパントを添加する工程と、
前記ドーパントを添加する工程後に熱アニール処理を施して前記第1半導体層と前記第2半導体層とを構成する母体原子の相互拡散を促進させて超格子構造を無秩序化する工程とを備えていることを特徴とする半導体発光素子の製造方法。 - 請求項13に記載の半導体発光素子の製造方法において、
前記チャープ超格子構造体を形成する工程は、基板に対する前記第1半導体層及び前記第2半導体層の格子歪量をそれぞれε1%及びε2%とし、
各第1半導体層及び各第2半導体層の層厚合計をそれぞれd1nm及びd2nmとしたとき、関係式
|ε1|≦1%、
|ε2|≦1%、
|ε1・d1+ε2・d2|/(d1+d2)≦0.5%
をすべて満足する格子歪を有した第1半導体層及び第2半導体層を形成することを特徴とする半導体発光素子の製造方法。 - 請求項13又は14に記載の半導体発光素子の製造方法において、
前記第1半導体層をp−GaAsとすると共に前記第2半導体層をp−AlGaAsPとすることを特徴とする半導体発光素子の製造方法。 - p−GaAsコンタクト層とp−(AlwGa1−w)0.5In0.5Pクラッド層(0.1≦w≦1)との間にp型ヘテロ障壁緩和層を有する半導体発光素子の製造方法であって、前記p型ヘテロ障壁緩和層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して単層又は複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を形成する工程を備え、前記p−GaAsコンタクト層は、前記p−AlxGa1−xAs1−yPy層上に形成される半導体発光素子の製造方法において、
前記p−AlxGa1−xAs1−yPy層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は前記他の燐化合物半導体層を介して順次、価電子帯エネルギ準位が層厚方向に段階的に大きくなる複数の半導体層を積層してステップ超格子構造体を形成する工程と、
前記ステップ超格子構造体にp型又はn型のドーパントを添加する工程と、
前記ドーパントを添加する工程後に熱アニール処理を施して前記各半導体層を構成する母体原子の相互拡散を促進させて各半導体層界面近傍で組成変化を生じさせ又は超格子構造を無秩序化する工程とを備えていることを特徴とする半導体発光素子の製造方法。 - p−GaAsコンタクト層とp−(AlwGa1−w)0.5In0.5Pクラッド層(0.1≦w≦1)との間にp型ヘテロ障壁緩和層を有する半導体発光素子の製造方法であって、前記p型ヘテロ障壁緩和層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して単層又は複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を形成する工程を備え、前記p−GaAsコンタクト層は、前記p−AlxGa1−xAs1−yPy層上に形成される半導体発光素子の製造方法又は請求項13から16のいずれかに記載の半導体発光素子の製造方法において、
前記p型ヘテロ障壁緩和層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上にp−(AlzGa1−z)0.5In0.5P層(0<z≦w)を形成する工程と、
前記p−(AlzGa1−z)0.5In0.5P層の上にp−GaInP層を形成する工程とを備え、
前記p−(AlzGa1−z)0.5In0.5P層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に第3半導体層と該第3半導体層よりもバンドギャップの大きい第4半導体層とを複数層交互に組み合わせて積層すると共に第3半導体層の層厚を徐々に小さくすると同時に第4半導体層の層厚を徐々に大きくしてチャープ超格子構造体を形成する工程と、
前記チャープ超格子構造体にp型又はn型のドーパントを添加する工程と、
前記ドーパントを添加する工程後に熱アニール処理を施して前記第3半導体層と前記第4半導体層とを構成する母体原子の相互拡散を促進させて超格子構造を無秩序化する工程とを備えていることを特徴とする半導体発光素子の製造方法。 - 請求項17に記載の半導体発光素子の製造方法において、
前記p−(AlzGa1−z)0.5In0.5P層を形成する工程は、前記第3半導体層をp−(AlwGa1−w)0.5In0.5Pとすると共に前記第4半導体層をp−Ga0.5In0.5Pとすることを特徴とする半導体発光素子の製造方法。 - p−GaAsコンタクト層とp−(AlwGa1−w)0.5In0.5Pクラッド層(0.1≦w≦1)との間にp型ヘテロ障壁緩和層を有する半導体発光素子の製造方法であって、前記p型ヘテロ障壁緩和層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して単層又は複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を形成する工程を備え、前記p−GaAsコンタクト層は、前記p−AlxGa1−xAs1−yPy層上に形成される半導体発光素子の製造方法又は請求項13から16のいずれかに記載の半導体発光素子の製造方法において、
前記p型ヘテロ障壁緩和層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上にp−(AlzGa1−z)0.5In0.5P層(0<z≦w)を形成する工程と、
前記p−(AlzGa1−z)0.5In0.5P層の上にp−GaInP層を形成する工程とを備え、
前記p−(AlzGa1−z)0.5In0.5P層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に順次、価電子帯エネルギ準位が層厚方向に段階的に大きくなる複数の半導体層を積層してステップ超格子構造体を形成する工程と、
前記ステップ超格子構造体にp型又はn型のドーパントを添加する工程と、
前記ドーパントを添加する工程後に熱アニール処理を施して前記各半導体層を構成する母体原子の相互拡散を促進させて各半導体層界面近傍で組成変化を生じさせ又は超格子構造を無秩序化する工程とを備えていることを特徴とする半導体発光素子の製造方法。 - 請求項13から19のいずれかに記載の半導体発光素子の製造方法において、
前記ドーパントを添加する工程は、p型のドーパントを5×1017cm−3から5×1019cm−3の範囲内で添加することを特徴とする半導体発光素子の製造方法。 - 請求項20に記載の半導体発光素子の製造方法において、
前記ドーパントを添加する工程は、少なくとも前記p型のドーパントとしてZnを1×1018cm−3から6×1018cm−3の範囲内で添加することを特徴とする半導体発光素子の製造方法。 - p−GaAsコンタクト層とp−(AlwGa1−w)0.5In0.5Pクラッド層(0.1≦w≦1)との間にp型ヘテロ障壁緩和層を有する半導体発光素子の製造方法であって、前記p型ヘテロ障壁緩和層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して単層又は複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を形成する工程を備え、前記p−GaAsコンタクト層は、前記p−AlxGa1−xAs1−yPy層上に形成される半導体発光素子の製造方法又は請求項13から21のいずれかに記載の半導体発光素子の製造方法において、
前記p−AlxGa1−xAs1−yPy層上にストライプ状マスクを形成しマスキングされていない領域をエッチングにより除去してメサストライプを形成する工程を備え、
前記p−AlxGa1−xAs1−yPy層のAl組成xを、0<x≦0.4の範囲内に設定することを特徴とする半導体発光素子の製造方法。 - p−GaAsコンタクト層とp−(AlwGa1−w)0.5In0.5Pクラッド層(0.1≦w≦1)との間にp型ヘテロ障壁緩和層を有する半導体発光素子の製造方法であって、前記p型ヘテロ障壁緩和層を形成する工程は、前記p−(AlwGa1−w)0.5In0.5Pクラッド層上に直接又は他の燐化合物半導体層を介して単層又は複数層からなるp−AlxGa1−xAs1−yPy層(0<x≦1、0<y≦0.2)を形成する工程を備え、前記p−GaAsコンタクト層は、前記p−AlxGa1−xAs1−yPy層上に形成される半導体発光素子の製造方法又は請求項13から21のいずれかに記載の半導体発光素子の製造方法において、
前記p−AlxGa1−xAs1−yPy層上にストライプ状マスクを形成しマスキングされていない領域をエッチングにより除去してメサストライプを形成する工程を備え、
前記p−AlxGa1−xAs1−yPy層のAl組成xが、少なくとも一部で0.4を越えるとき、ドライエッチングにより前記エッチングを行うことを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000112234A JP3552642B2 (ja) | 2000-04-13 | 2000-04-13 | 半導体発光素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000112234A JP3552642B2 (ja) | 2000-04-13 | 2000-04-13 | 半導体発光素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001298242A JP2001298242A (ja) | 2001-10-26 |
JP3552642B2 true JP3552642B2 (ja) | 2004-08-11 |
Family
ID=18624438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000112234A Expired - Fee Related JP3552642B2 (ja) | 2000-04-13 | 2000-04-13 | 半導体発光素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3552642B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4786202B2 (ja) * | 2005-03-04 | 2011-10-05 | 浜松ホトニクス株式会社 | 半導体発光素子 |
JP5324761B2 (ja) * | 2007-07-31 | 2013-10-23 | 信越半導体株式会社 | 高輝度発光ダイオ−ド及びその製造方法 |
US8017958B2 (en) | 2009-06-30 | 2011-09-13 | Koninklijke Philips Electronics N.V. | P-contact layer for a III-P semiconductor light emitting device |
JP5375983B2 (ja) * | 2012-01-23 | 2013-12-25 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP6200158B2 (ja) * | 2013-01-24 | 2017-09-20 | 古河電気工業株式会社 | 半導体発光素子およびその製造方法 |
-
2000
- 2000-04-13 JP JP2000112234A patent/JP3552642B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001298242A (ja) | 2001-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7026182B2 (en) | Semiconductor device, semiconductor laser, their manufacturing methods and etching methods | |
US20050280022A1 (en) | Semiconductor laser device and manufacturing method thereof | |
JPH07162086A (ja) | 半導体レーザの製造方法 | |
WO2006030845A1 (ja) | Iii族窒化物半導体光素子 | |
EP1220335A2 (en) | Surface-light-emitting device including AlGaInP and AlGaAs multi-film reflecting layers | |
JP2000223790A (ja) | 窒化物系半導体レーザ装置 | |
JP3552642B2 (ja) | 半導体発光素子及びその製造方法 | |
JP4178807B2 (ja) | 半導体発光素子およびその製造方法 | |
JP4028158B2 (ja) | 半導体光デバイス装置 | |
JP4136272B2 (ja) | 半導体発光素子 | |
JP4449296B2 (ja) | GaN系半導体発光素子 | |
JP2956623B2 (ja) | 自励発振型半導体レーザ素子 | |
JP4048695B2 (ja) | 半導体混晶層の製造方法、及び半導体デバイスと半導体発光素子 | |
JPH0697592A (ja) | 半導体レーザ及びその製造方法 | |
JP3963233B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
JP2001185809A (ja) | 半導体光デバイス装置及びその製造方法 | |
JPH11307880A (ja) | 半導体発光装置 | |
JP2865160B2 (ja) | 半導体レーザの製造方法 | |
JP2002026451A (ja) | 半導体光デバイス装置 | |
KR100363240B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
JP4192293B2 (ja) | AlGaAs系半導体レーザの製造方法、AlGaAs系半導体装置の製造方法および化合物半導体の成長方法 | |
EP1523079A2 (en) | Compound semiconductor, method for manufacturing the same, semiconductor device, and method for manufacturing the same | |
JPH10290049A (ja) | 半導体レーザ素子 | |
JPH0677588A (ja) | 半導体レーザ及びその製造方法 | |
JPH057049A (ja) | 半導体発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040113 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040212 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040426 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |