JP5108694B2 - ｐｎ接合を有する薄膜結晶ウエハ及びその製造方法 - Google Patents
ｐｎ接合を有する薄膜結晶ウエハ及びその製造方法 Download PDFInfo
- Publication number
- JP5108694B2 JP5108694B2 JP2008235991A JP2008235991A JP5108694B2 JP 5108694 B2 JP5108694 B2 JP 5108694B2 JP 2008235991 A JP2008235991 A JP 2008235991A JP 2008235991 A JP2008235991 A JP 2008235991A JP 5108694 B2 JP5108694 B2 JP 5108694B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- charge compensation
- thin film
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000013078 crystal Substances 0.000 title claims description 52
- 239000010409 thin film Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 title description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 73
- 239000012535 impurity Substances 0.000 claims description 30
- 239000010408 film Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 description 17
- 239000000203 mixture Substances 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 11
- 238000012937 correction Methods 0.000 description 10
- 238000005424 photoluminescence Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 7
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- -1 GaAs compound Chemical class 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
- H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Led Devices (AREA)
Description
本発明はｐｎ接合を有する薄膜結晶ウエハに関し、特に、ＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタ（ＨＢＴ）の製造に好適なｐｎ接合を有する薄膜結晶ウエハ及びその製造方法に関するものである。
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、エミッタ注入効率を高めるため、エミッタ層にベース層よりもバンドギャップの大きい物質を用いてエミッタ−ベース接合をヘテロ接合としたバイポーラトランジスタであり、高い周波数領域で使用する半導体素子として好適なため、次世代携帯電話用の半導体素子として期待されている。その理由は、単一電源で駆動できること、効率が高いこと、低歪特性であること等によっているが、その中でも、ＩｎＧａＰ系ＨＢＴは、現在最も開発の進んでいるＡｌＧａＡｓ系ＨＢＴに比べ、酸化されにくく高純度の結晶が得られる、ＧａＡｓとの価電子帯オフセットが大きくホールの逆注入が少ない、３−５族化合物半導体特有の深い準位であるＤＸセンターがない、界面での再結合速度が低い、エッチング選択比が大きいためデバイスプロセス上有利である等の特徴を有しており、特に注目されている。
ＩｎＧａＰ／ＧａＡｓ系ＨＢＴは、例えば半絶縁性ＧａＡｓ基板上に有機金属熱分解法（ＭＯＶＰＥ法）を用いて、ｎ+ 型ＧａＡｓ層、ｎ型ＧａＡｓ層（コレクタ層）、ｐ型ＧａＡｓ層（ベース層）、ｎ型ＩｎＧａＰ層（エミッタ層）、ｎ型ＧａＡｓ層（キャップ層）を次々に結晶成長させることにより、エミッタ−ベース接合であるｐｎ接合がヘテロ接合の構造となっている薄膜結晶ウエハを形成し、これを用いて製造されている。
上述の如く構成されたＩｎＧａＰ薄膜結晶ウエハを用いて作られるＨＢＴにあっては、ｎ型ＩｎＧａＰ層（エミッタ層）とｎ型ＧａＡｓ層（キャップ層）とを連続して結晶成長させてウエハを形成したときに、ｎ型ＩｎＧａＰ層（エミッタ層）とｎ型ＧａＡｓ層（キャップ層）とのヘテロ接合界面においてキャリア電子の空乏化が生じることが知られている。このようなキャリア電子の空乏化が生じると、エミッタ抵抗が高くなって高周波特性等の素子特性が低下する問題が生じる可能性のあることが指摘されている。
この問題を解決するために、３族の供給を停止し結晶成長を中断させ、表面に不純物を導入して極薄膜不純物層を形成するプレーナドーピングの手法を用い、上記へテロ接合界面に拡散係数の小さいSi等の不純物層を設け、この不純物の導入により上記のキャリア電子の空乏化によるエミッタ抵抗の悪化の問題を解決するようにした構成が、例えば特許文献１に開示されている。
特開平８−２９３５０５号公報
プレーナドーピングは、３族原料の供給を停止して５族雰囲気化で結晶表面に不純物を吸着させる際に不純物の脱離工程が含まれる。よって、不純物量がSiの供給量のみでなく、成長温度、５族原料分圧、プレーナドーピング終了から次の層の成長開始までのガス切り替えの仕方に影響される。また、極薄膜に不純物原子を大量に導入するため欠陥等の発生により活性化率も製造条件より変化する。さらに、表面での原子の入れ換わりによりドープ層の膜厚の制御も困難である。よって、プレーナドープでの不純物の導入は、通常の不純物ドーピング層形成と比較して、ドーピング量、拡散膜厚の制御が困難であり、面内均一性及び再現性が悪化する。安定的に製造するためには、プレーナドープは、結晶成長しながら不純物を導入する通常のドープ層形成に比較して不利である。
また、上述のヘテロ接合界面にプレーナドープ層を形成する際、InGaP層表面で成長を中断して、フォスヒン雰囲気化でSi等不純物を導入し、次の成長では５族をアルシンに切り替えてエピタキシャル層を形成する。結晶層のPの分解圧がAsに比較して高いため、InGaP 層からGaAs層への切り替えの際、界面に遷移層のInGaPAs層が形成されることが知られており、より一層プレーナドープの制御性を悪化させてしまう等の問題点を有している。
さらに、本発明者らの検討により、InGaP層とGaAs層のヘテロ接合界面に発生するキャリアの空乏化の現象は、ヘテロ接合バイポーラトランジスタのエミッタ抵抗の増加の問題のみではなく、エミッタベース間電圧の比較的低い領域、つまりコレクタ電流密度の低い領域でのベース電流の増加をもたらすことが問題であることが判明した。
このベース電流の増加は、低コレクタ電流密度での電流増幅率の低下として現れる。このような特性をもつデバイスを通信用増幅器として用いた場合、低出力時の電力効率、ひずみ特性等の性能を悪化させることになる。
本発明の目的は、従来技術における上述の問題点を解決することができる、改善されたｐｎ接合を有する薄膜結晶ウエハ及びその製造方法を提供することにある。
本発明は、HBTのエミッタ層として働くｎ型InGaP層とその上に形成されるGaAs層等の間に、電荷補償層を形成することでその界面におけるキャリアの空乏化の現象によるベース電流の増加を抑制し、HBTの低コレクタ電流での電流増幅率の低下を防ぐことができる。
さらに、この空乏化の現象の影響を低減するために導入したｎ型不純物の量が多すぎるとエミッタ−ベース間の逆方向の耐圧が低下することになるが、このｎ型不純物の量を定量的に調整することで、エミッターベース間の逆方向の耐圧をたもちつつ、低コレクタ電流での電流増幅率の低下を防止し、再現性、生産性の良好なｐｎ接合を有する薄膜結晶ウエハを提供することができる。
請求項１の発明によれば、コレクタ層と、ベース層と、該ベース層より禁制帯エネルギーの大きいエミッタ層とを備える化合物半導体へテロ接合バイポーラトランジスタ用薄膜結晶ウエハであって、
前記エミッタ層は、一般式Ｉｎx ＧａyＰ（ただし、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ＝１）で表される３−５族化合物半導体である一導電型の第１の層として形成されており、
前記エミッタ層の上には、GaAs層である一導電型の第２の層が設けられており、
前記第１の層と前記第２の層との間には、前記第１及び第２の層の不純物濃度より高い不純物濃度を有する一導電型の電荷補償層が設けられており、
前記第１の層は、前記第２の層に格子整合しており、
前記電荷補償層の不純物ドーピング量と膜厚の積であるシートドーピング量Ns（ｃｍ-2
）が、
（180 ×ΔEg＋３．０）× 1E11 × C1 ＞ Ns ＞（160 ×ΔEg-4.6）× 1E11 ×C2
ここで、ΔEg＝（1.92-Eg）
C1＝ （( ｄInGaP/30）＾(-1.0)) ×（−２．１E-17×Ndemitter+26.8)/16.2×(1.2×dn+GaAs+9.8)/15.7
C2＝（(dInGaP/30）＾(-1.59))×(-1.7E-1７×Ndemitter+14.9)/6.5 ×(0.61 ×dn+GaAs+3.5)/6.6×(-7.5E-18 ×NdGaAs+10.4)/6.6
ただし
Egは第１の層の室温での禁制帯エネルギー（eV）、
dInGaPは第1の層の膜厚(nm)
Ndemitter は第１の層のキャリア濃度（ｃｍ-3）
ｄn+GaAsは電荷補償層の膜厚（nm）
NdGaAsは第２の層のキャリア濃度（ｃｍ-3）
であり、
前記電荷補償層の膜厚が１５ｎｍ以下でドーピング量が１×１０18ｃｍ-3より大きい
ことを特徴とするヘテロ接合バイポーラトランジスタ用薄膜結晶ウエハが提案される。
前記エミッタ層は、一般式Ｉｎx ＧａyＰ（ただし、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ＝１）で表される３−５族化合物半導体である一導電型の第１の層として形成されており、
前記エミッタ層の上には、GaAs層である一導電型の第２の層が設けられており、
前記第１の層と前記第２の層との間には、前記第１及び第２の層の不純物濃度より高い不純物濃度を有する一導電型の電荷補償層が設けられており、
前記第１の層は、前記第２の層に格子整合しており、
前記電荷補償層の不純物ドーピング量と膜厚の積であるシートドーピング量Ns（ｃｍ-2
）が、
（180 ×ΔEg＋３．０）× 1E11 × C1 ＞ Ns ＞（160 ×ΔEg-4.6）× 1E11 ×C2
ここで、ΔEg＝（1.92-Eg）
C1＝ （( ｄInGaP/30）＾(-1.0)) ×（−２．１E-17×Ndemitter+26.8)/16.2×(1.2×dn+GaAs+9.8)/15.7
C2＝（(dInGaP/30）＾(-1.59))×(-1.7E-1７×Ndemitter+14.9)/6.5 ×(0.61 ×dn+GaAs+3.5)/6.6×(-7.5E-18 ×NdGaAs+10.4)/6.6
ただし
Egは第１の層の室温での禁制帯エネルギー（eV）、
dInGaPは第1の層の膜厚(nm)
Ndemitter は第１の層のキャリア濃度（ｃｍ-3）
ｄn+GaAsは電荷補償層の膜厚（nm）
NdGaAsは第２の層のキャリア濃度（ｃｍ-3）
であり、
前記電荷補償層の膜厚が１５ｎｍ以下でドーピング量が１×１０18ｃｍ-3より大きい
ことを特徴とするヘテロ接合バイポーラトランジスタ用薄膜結晶ウエハが提案される。
請求項２の発明によれば、請求項１記載の発明において、前記ｎ型不純物がＳｉであるヘテロ接合バイポーラトランジスタ用薄膜結晶ウエハが提案される。
請求項３の発明によれば、請求項１又は２記載の発明において、前記第１の層の膜厚が６０ｎｍ以下であるヘテロ接合バイポーラトランジスタ用薄膜結晶ウエハが提案される。
請求項４の発明によれば、請求項１、２又は３記載の発明において、前記電荷補償層の膜厚と不純物ドーピング濃度とを、前記エミッタ層の禁制帯エネルギーに応じて調整するようにしたことを特徴とするヘテロ接合バイポーラトランジスタ用薄膜結晶ウエハの製造方法が提案される。
請求項５の発明によれば、請求項１、２又は３記載の発明において、前記エピタキシャル成長を有機金属気相成長法によって行うことを特徴とするヘテロ接合バイポーラトランジスタ用薄膜結晶ウエハの製造方法が提案される。
本発明によれば、ヘテロ接合界面におけるキャリアの空乏化を補償してキャリアの濃度を高めることができ、これにより接合界面に高抵抗層が形成されるのを阻止し、ベース電流の増加を抑えることができる。この結果、電流増幅率の低下を抑えることができるなど、ＨＢＴの特性を著しく改善することができる。また、電荷補償層は適宜の厚みを有するように構成されるため、キャリアの空乏化の補償の再現性が向上することが期待できる。
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
図１は、本発明によるHBT用のｐｎ接合を有する薄膜結晶ウエハの実施の形態の一例を示す断面図である。薄膜結晶ウエハ１はHBTの製造に用いられるものであり、半絶縁性のGaAs化合物半導体結晶であるGaAs基板２上にMOVPE法（有機金属気相成長法）を用いて複数の半導薄膜結晶層を下記のように形成して構成されたものである。
すなわち、薄膜結晶ウエハ１は、GaAs基板上２にバッファー層３を形成した後、コレクタコンタクト層として働くn+型GaAs層４、コレクタ層として働くｎ型またはノンドープのi型GaAs 層５、ベース層として働くｐ型GaAs層６、エミッタ層として働くエミッタA層のｎ型Inx Ga1-x P層７、その上に、電荷補償層１１を形成したのち、エミッタベース間の容量を下げ、耐圧を改善し、さらに、発熱による温度不均一から生じる電流集中をより緩和するため、不純物濃度がエミッタA層のｎ型Inx Ga1-x P層７と同程度またはそれより低いエミッタB層のｎ型GaAs層８、エミッタ電極との接触抵抗を低減するために不純物濃度がエミッタA層のｎ型Inx Ga1-x P層７より比較的高いエミッタコンタクトA層のｎ+ 型GaAs層９、さらに不純物濃度を高くしたエミッタコンタクトB層のｎ+ 型InGaAs層１０を形成して成っている。電荷補償層１１は、エミッタA層のｎ型Inx Ga1-x P層７およびエミッタB層のｎ型GaAs層８よりも高い不純物濃度を有している。
電荷補償層１１は、ｎ型Inx Ga1-x P層７とｎ型GaAs層８とにより形成されるヘテロ接合の界面においてキャリア電子の空乏化現象により発生するHBTのベース電流の増大つまり電流増幅率特性の悪化を防止するために設けられたものである。
本願発明者らは、ヘテロ接合バイポーラトランジスタの、エミッタベース間電圧の比較的低い領域でのベース電流の増加による電流増幅率特性の悪化は、InGaP層上のAlGaAs層やG aAs層等を形成した場合に発生するキャリア電子の空乏化現象に起因しており、ヘテロ接合の界面に電荷補償層を挿入することでこの問題を解決できることを見出した。さらに、この現象を解析し、電荷補償層における添加すべき不純物量を定量的に明らかにすることができた。
図２及び図３には、図１に示した構成の薄膜結晶ウエハ１を用いて製造したＨＢＴの各特性を測定した結果が示されている。図２は、ベース電圧ＶＢを０〜２（Ｖ）まで変化させたときのコレクタ電流ＩＣ及びベース電流ＩＢの変化特性を示すグラフである。図３は、コレクタ電流ＩＣの変化に対する電流増幅率ＨＦＥの変化の様子を示すグラフであり、コレクタ電流ＩＣの変化に対して電流増幅率ＨＦＥは比較的一定に保たれていることが判る。なお、図２においては、１×１０-1を１Ｅ−０１と表記している。このように、本明細書中及び図面中において、Ｐ×１０Q をＰＥＱ又はＰｅＱと表記することがある。
図１に示した実施の形態では、ｎ型Inx Ga1-x P層７の上の電荷補償層１１としてSiを不純物として高濃度に添加したGaAs層を用いたが、Inx Ga1-x P層、Alx Ga1-x As層を用いることも可能である。
図４には、図１の構成において電荷補償層１１を除去した従来の構成のＨＢＴ用のｐｎ接合を有する薄膜結晶ウエハ１’の構成が比較のために示されている。図４に示した構成の薄膜結晶ウエハ１’を用いて製造したＨＢＴの各特性を測定した結果が図５及び図６に示されている。図５は、図２に対応した図であり、図６は図３に対応した図である。
図５は横軸はエミッタ−ベース電圧（ベース電圧）VB、縦軸はコレクタ電流IC（実線）、ベース電流IB（破線）を示す。エミッタ−コレクタ電圧は２V に設定した。図６は横軸はコレクタ電流、縦軸は、電流増幅率HFEを示す。HBT 素子のエミッタサイズは100 μm ×100 μm である。なお、図２、図３の測定条件はそれぞれ図５、図６の測定条件と同じである。
電荷補償層１１のない場合の特性を示す図５において、コレクタ電流は、電荷補償層１１のある場合の特性を示す図２と同様にVBが０.８VをこえるとVB電圧に対して増加しており理想的な特性を示している。（エミッタ−ベース電圧VBが０.８V以下で、ベース−コレクタ間リーク電流を示しており、さらに、コレクタ電流ＩＣは１×１０-1Ａで飽和しているがこれは測定範囲を超えていることによるもので本質的でない。）
しかし、図５のベース電流はVBが１.１V以下の領域と１.１V以上の時でVBに対する依存性が異なる。VBが１．１V以上では図３と同様な特性を示すが、VBが１．１V以下では図３の場合のベース電流ＩＢに対して、ベース電流ＩＢが増加していることがわかる。増加量はVBが０.８V付近で１桁から２桁程度になる。電荷補償層１１を挿入することでこのベース電流ＩＢを低減できることがわかる。
このベース電流ＩＢの低減により、電荷補償層のある場合の図３の電流増幅率HFEは電荷補償層のない場合の図６に比較して、コレクタ電流ＩＣの小さい領域で大きく改善している。
次に、ベース電流増減のメカニズムについて説明する。InGaP層上にAlGaAs層やGaAs層等を形成した場合に発生するキャリア電子の空乏化現象は、InGaP層とAlGaAs層またはGaAs層とのヘテロ接合の界面において、伝導帯のエネルギーが電子に対して上昇することから発生する。つまり、ヘテロ接合バイポーラトランジスタのエミッタ層のInGaP層上にAlGaAs層やGaAs層等を形成した場合に、このヘテロ接合の界面の価電子帯トップのエネルギーがホールに対して低下することになる。このことから、エミッタベース間電圧の比較的低い領域で、ベース層からエミッタ層へのホールの電流が増加することになる。このInGaP層とAlGaAs層またはGaAs層とのヘテロ接合の界面に、電荷補償層を挿入することによりキャリアの空乏化を補償することが可能となりInGaP層のホールに対するバリアエネルギーの低下を防ぐことができる。
例えば特開平１１−２４３０５８号公報にみられるように、キャリアの空乏化現象の原因が、InGaP層の自然超格子の形成と関連していることが知られている。InGaP層の自然超格子とは、In原子とGa原子との混合から形成される特定の結晶面において、平均の混合比よりIn濃度が多い面とGa濃度の多い面が交互に形成された状態である。ここでは、それぞれの面で平均の混合比からのずれが大きいほど、秩序化の程度が強いと言う。この自然超格子の形成からどのようなメカニズムで空乏化現象が発生するかは明確ではない。
T.Tanaka（Ｗｏｒｋｂｏｏｋ ｏｆ ｔｈｅ Ｔｅｎｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｍｅｔａｌｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ， Ｓａｐｐｏｒｏ， Ｊａｐａｎ ： ３０７， ２０００．）らは、空乏化の発生する反対側のＩｎＧａＰ層のヘテロ界面には電子の蓄積が発生し、電荷量は自然超格子の秩序化の程度の強さが強いほど大きくなることを報告している。さらに、InGaP層の自然超格子の発生と、ピエゾ効果による分極との関連を議論している。
InGaP層の自然超格子の秩序化の強さにより、InGaP層の禁制帯のエネルギーが変化することが知られている。図７には、結晶成長作製条件である成長温度と室温でのフォトルミネッセンス測定によるInGaP層のバンド端発光エネルギーの関係をプロットしたグラフが示されている。このエネルギーは禁制帯のエネルギーにほぼ対応する。電子線回折による観察の結果、自然超格子の規則性の強さとバンド端発光エネルギーと相関が確認されている。GaAs層に格子整合したInGaP層の自然超格子が形成されていないときは禁制帯のエネルギーは１.９２eV程度といわれている。
InGaP層の室温での禁制帯エネルギーつまりフォトルミネッセンス測定のバンド端発光エネルギーから自然超格子の秩序化の程度の強さが推測できる。
図８は図１に示した本発明の実施の形態の一例の一部の層である、ベース層のｐ型GaAs層６、エミッタＡ層のｎ型Inx Ga1-x P層７、電荷補償層１１およびエミッタＢ層のｎ型GaAs層８のエネルギーバンド図である。図８で示すようにホールに対してのバリアはInGaP層とGaAs層の価電子帯トップのエネルギーの不連続とｎ型InGaP層にかかる電位の合計で決まる。
次に、図５のHBTのI-V特性からVBが0.8V付近でのInGaP層のホールに対する必要なバリア高さを見積もる。
図９は、図８のｎ型InGaP層（エミッタ層）中のポテンシャルを電荷補償層のドープ量（電荷補償層のドーピング濃度と膜厚の積）に対して計算した結果である。
エミッタ−ベース電圧は０．８Vとした。エミッタＡ層のｎ型Inx Ga1-x P層７の膜厚は30nm、ドーピング濃度は５×１０17ｃｍ-3、電荷補償層１１の膜厚は5nm、エミッタＢ層のｎ型GaAs層８のドーピング濃度は５×１０17ｃｍ-3とした。ホールに対するバリア高さはｎ型InGaP層中のポテンシャルとInGaPとGaAsの価電子帯トップの不連続エネルギーの合計となる。
エミッタ−ベース電圧は０．８Vとした。エミッタＡ層のｎ型Inx Ga1-x P層７の膜厚は30nm、ドーピング濃度は５×１０17ｃｍ-3、電荷補償層１１の膜厚は5nm、エミッタＢ層のｎ型GaAs層８のドーピング濃度は５×１０17ｃｍ-3とした。ホールに対するバリア高さはｎ型InGaP層中のポテンシャルとInGaPとGaAsの価電子帯トップの不連続エネルギーの合計となる。
InGaPの秩序化の程度で禁制帯エネルギーは変化するが、ほとんど伝導帯の底の変化が起こっているといわれている。また、InGaPの禁制帯エネルギーはIn組成で変化するが、格子定数も変化するため、通常、エミッタ層にはGaAsに格子整合するIn組成の0.48近傍に設定する。よって、エミッタ層にInGaPとGaAsの価電子帯の不連続エネルギーの変化は無視でき、InGaP層中のポテンシャルの変化がホールに対するバリア高さの変化となる。
キャリアの空乏化の量としてInGaP層とGaAs層ヘテロ接合界面にマイナスの固定空間電荷の面密度をパラメータとした。このヘテロ接合界面の空乏化の量の電荷密度の増加とともにホールに対するバリアエネルギーが低下していることが判る。さらに、電荷補償層のドーピング量の増加とともに、バリアの高さが大きくなっていることが判る。ただし空乏層近似を用いポアソン方程式を用いて計算した。
ｐ型GaAsベース層はドーピング濃度が２桁程度高いのでこの層にかかるポテンシャルは無視した。またｎ型GaAs層の伝導帯底とフェルミ準位とのエネルギー差およびｐ型GaAs層の価電子帯の頂上とフェルミ準位とのエネルギー差も無視した。これは実質エミッタ−ベース電圧の印加電圧のシフトとなるが、０．１V程度シフトしても以下の議論の本質に変化はないからである。
図５のHBTのI−V特性において、VBが０.８V付近のベース電流ＩＢが１桁程度以上低減することが望まれる。ベース電流IBはホールに対するバリア高さΔE（eV）に対して
IB∝EXP（qΔV/kT）
の関係があるため、バリア高さを０．０６eV程度相対的に高くすればよいことになる。
IB∝EXP（qΔV/kT）
の関係があるため、バリア高さを０．０６eV程度相対的に高くすればよいことになる。
図５の測定に用いたＨＢＴ素子のエミッタ−ベース間の容量測定から、空乏化の量であるInGaP層とGaAs層とのヘテロ接合界面に形成される面電荷密度は１×１０12ｃｍ-2程度と見積もられた。
図９で電荷補償層のドープ量が２．５×１０11ｃｍ-2であることは、キャリア濃度で５×１０17ｃｍ-3に相当するので、電荷補償層１１がない場合と同じになる。よって、図９より図４の試料は、InGaP層のポテンシャルが０．４６eVよりやや小さい程度と見積もれる。よって、ベース電流ＩＢを１桁下げるためにはInGaP層中のポテンシャルは0.5２eV以上あればよい。この値は臨界的な値でないので、より高いことが望ましい。
図９で電荷補償層のドープ量が２．５×１０11ｃｍ-2であることは、キャリア濃度で５×１０17ｃｍ-3に相当するので、電荷補償層１１がない場合と同じになる。よって、図９より図４の試料は、InGaP層のポテンシャルが０．４６eVよりやや小さい程度と見積もれる。よって、ベース電流ＩＢを１桁下げるためにはInGaP層中のポテンシャルは0.5２eV以上あればよい。この値は臨界的な値でないので、より高いことが望ましい。
電荷補償層のドーピング量を上げていくと、エミッタ容量が増加するとともにエミッターベース間の逆方向耐圧が低下する。図１０のｂ）は、エミッタＡ層のｎ型InGaP層上のｎ型GaAsをSi不純物ドーピング濃度を３×１０18ｃｍ-3、膜厚100nmとしたときのHBTのエミッタ−ベース間の逆方向I-V特性である。図１０ｂ）の特性によれば、電荷補償層のドーピング量が適当な図１１ｂ）の場合の特性と比較して、耐圧が低下していることがわかる。このときのバリア高さを計算すると、0.63eVとなる。電荷補償層の挿入でバリアを上げていっても同様にエミッタ−ベース間逆方向耐圧の低下が起こると考えられ、バリア高さを0.63eV以下にすることが望ましい。
図１２は、図９に基づいて計算したInGaPの自然超格子の形成により発生する、GaAs層とInGaP 層のヘテロ接合界面の実効的な電荷量に対して、エミッタのｎ型InGaP層中のポテンシャルが０．５２eV(下側の線)および０．６３eV（上側の線）に成るときの高ドープ層（電荷補償層）のドーピング量（ドーピング密度×膜厚）をプロットしたものである。この線の間の条件で電荷補償層を作製すると、エミッタ−ベースの逆方向耐圧を保ちつつ、ベース電流の増加を防ぐことができるようになる。
自然超格子の秩序化の程度にしたがい、InGaPのフォトルミネッセンス測定のバンド端エネルギーがシフトするとともに、ヘテロ接合界面での実効電荷量が増すことは前述のとおりである。自然超格子の形成によるInGaPのフォトルミネッセンス測定のバンド端発光エネルギーのシフト量とヘテロ界面の実効電荷の量との定量的な相関は不明であるが、工業的実用上は１次の相関として近似すれば十分と考えられる。
いま、図４の構成による試料のInGaP層のフォトルミネッセンス測定のバンド端発光エネルギーのシフト量は０．０７２eVで、ヘテロ接合界面の実効電荷密度は１×１０12ｃｍ-2程度であるのでヘテロ接合界面の実効電荷密度＝１×１０12×ΔEｇ/0.072となる。
ただし、ΔEｇはInGaPのフォトルミネッセンス測定のバンド端発光エネルギーのシフト量（eV）である。図１２より横軸をΔEｇに換算し近似すると、電荷補償層のドーピング量Ns( ｃｍ-2) は
（180 ×ΔEg＋3．0）× 1E11 ＞Ns＞（160 ×ΔEg-4.6）× 1E11
の範囲で調整すればよいことになる。図１３に電荷補償層のシートドーピング量の上限と下限をΔＥｇに対してプロットした。
ΔＥｇが0.03eV程度より小さいと電荷補償層は不要となるが、上限を超えることはないので、上限を超えない範囲でドーピングしてもかまわない。
ただし
（１）エミッタＡ層ｎ型InGaP層膜厚は30nm、
（２）エミッタＡ層ｎ型InGaP層はドーピング濃度５×１０17ｃｍ-3
（３）電荷補償層膜厚は5nm
（４）エミッタＢ層ｎ型GaAs層のドーピング濃度は５×１０17ｃｍ-3
とした。
ただし、ΔEｇはInGaPのフォトルミネッセンス測定のバンド端発光エネルギーのシフト量（eV）である。図１２より横軸をΔEｇに換算し近似すると、電荷補償層のドーピング量Ns( ｃｍ-2) は
（180 ×ΔEg＋3．0）× 1E11 ＞Ns＞（160 ×ΔEg-4.6）× 1E11
の範囲で調整すればよいことになる。図１３に電荷補償層のシートドーピング量の上限と下限をΔＥｇに対してプロットした。
ΔＥｇが0.03eV程度より小さいと電荷補償層は不要となるが、上限を超えることはないので、上限を超えない範囲でドーピングしてもかまわない。
ただし
（１）エミッタＡ層ｎ型InGaP層膜厚は30nm、
（２）エミッタＡ層ｎ型InGaP層はドーピング濃度５×１０17ｃｍ-3
（３）電荷補償層膜厚は5nm
（４）エミッタＢ層ｎ型GaAs層のドーピング濃度は５×１０17ｃｍ-3
とした。
エミッタＡ層のホールに対するバリア高さは上記４つの設計パラメータに依存する。GaAs/InGaP層のヘテロ接合界面に発生する実効電荷量が１×１０12ｃｍ-2のとき、電荷補償層のドーピング量の上限および下限を計算した。
図１４は電荷補償層のシートドーピング量の上限および下限のエミッタＡ層ｎ型InGaP層膜厚依存性を示す。ｄInGaPをエミッタＡ層のｎ型Inx Ga1-x P層７の膜厚（nm）とすると
上限の補正係数は
（ｄInGaP/30）＾(-1.0)
下限の補正係数は
（dInGaP/30）＾(-1.59)
と近似できる。
上限の補正係数は
（ｄInGaP/30）＾(-1.0)
下限の補正係数は
（dInGaP/30）＾(-1.59)
と近似できる。
図１５は電荷補償層のシートドーピング量の上限および下限のエミッタＡ層のｎ型Inx Ga1-x P層７のドーピング濃度依存性を示す。Ndemitter をエミッタＡ層のｎ型Inx Ga1-x P層７のドーピング濃度（ｃｍ-3）とすると
上限の補正係数は
(−２．１E-17×Ndemitter+26.8)/16.2
下限の補正係数は
(-1.7E-17×Ndemitter+14.9)/6.5
で近似できる。
上限の補正係数は
(−２．１E-17×Ndemitter+26.8)/16.2
下限の補正係数は
(-1.7E-17×Ndemitter+14.9)/6.5
で近似できる。
図１６は電荷補償層のシートドーピング量の上限および下限のエミッタＢ層のｎ型GaAs層８のドーピング濃度依存性を示す。NｄGaAsをエミッタＢ層のｎ型GaAs層８のドーピング濃度（ｃｍ-3）とすると
上限の補正係数は１
下限の補正係数は(-7.5e-18 ×NdGaAs+10.4)/6.6
で近似できる。
上限の補正係数は１
下限の補正係数は(-7.5e-18 ×NdGaAs+10.4)/6.6
で近似できる。
図１７は電荷補償層のシートドーピング量の上限および下限の電荷補償層膜厚依存性を示すグラフである。ｄn+GaAsを電荷補償層の膜厚(nm)とすると
上限の補正係数は
(1.2 ×dn+GaAs+9.8)/15.7
下限の補正係数は
(0.61×dn+GaAs+3.5)/6.6
となる。
上限の補正係数は
(1.2 ×dn+GaAs+9.8)/15.7
下限の補正係数は
(0.61×dn+GaAs+3.5)/6.6
となる。
以上より電荷補償層のシートドーピング量Ns（ｃｍ-2）は、
（180 ×ΔEg＋3．0）× 1E11 × C1＞Ns＞（160 ×ΔEg-4.6）× 1E11 ×C2
となる。
ここで、ΔEg＝（1.92-(Eg+1×Δy）) である。
（Egは第１の層の室温での禁制帯エネルギー（eV）、1 ×Δyの補正はＩｎＧａＰのＩｎ組成によるバンド端発光エネルギーの補正項である。Δyは第１の層のIn組成から第２の層に格子定数が一致するときのIn組成値を引いた値である。）
係数C1は、
（( ｄInGaP/30）＾(-1.0)) ×( −２．１E-17×Ndemitter+26.8)/16.2×(1.2×dn+GaAs+9.8)/15.7
係数C2は、
（( dInGaP/30）＾(-1.59))×(-1.7E-17 ×Ndemitter+14.9)/6.5 ×(0.61 ×dn+GaAs+3.5)/6.6×(-7.5E-18 ×NdGaAs+10.4)/6.6
ただし、
dInGaPは第1の層の膜厚(nm)、
Ndemitter は第１の層のキャリア濃度（ｃｍ-3）、
ｄn+GaAsは電荷補償層の膜厚（nm）、
NdGaAsは第２の層のキャリア濃度（ｃｍ-3）
である。
（180 ×ΔEg＋3．0）× 1E11 × C1＞Ns＞（160 ×ΔEg-4.6）× 1E11 ×C2
となる。
ここで、ΔEg＝（1.92-(Eg+1×Δy）) である。
（Egは第１の層の室温での禁制帯エネルギー（eV）、1 ×Δyの補正はＩｎＧａＰのＩｎ組成によるバンド端発光エネルギーの補正項である。Δyは第１の層のIn組成から第２の層に格子定数が一致するときのIn組成値を引いた値である。）
係数C1は、
（( ｄInGaP/30）＾(-1.0)) ×( −２．１E-17×Ndemitter+26.8)/16.2×(1.2×dn+GaAs+9.8)/15.7
係数C2は、
（( dInGaP/30）＾(-1.59))×(-1.7E-17 ×Ndemitter+14.9)/6.5 ×(0.61 ×dn+GaAs+3.5)/6.6×(-7.5E-18 ×NdGaAs+10.4)/6.6
ただし、
dInGaPは第1の層の膜厚(nm)、
Ndemitter は第１の層のキャリア濃度（ｃｍ-3）、
ｄn+GaAsは電荷補償層の膜厚（nm）、
NdGaAsは第２の層のキャリア濃度（ｃｍ-3）
である。
図１７に示した電荷補償層の膜厚と電荷補償層のシートドーピング量との関係より、電荷補償層のドーピング濃度が一定の条件は原点を通る直線となる。ドーピング濃度が５×１０17ｃｍ-3までは下限と交わらないので、電荷補償層の濃度を１×１０18ｃｍ-3にすると10nmの膜厚で下限に達する。よって、電荷補償層のドーピング濃度は１×１０18ｃｍ-3以上が必要である。
図１８は電荷補償層の膜厚が十分厚いとき、InGaP層中のポテンシャル高さの電荷補償層のドーピング濃度依存性を計算した結果である。これよりInGaP層の秩序化により発生するInGaP層とGaAs層のヘテロ接合界面の電荷密度が１×１０12ｃｍ-2になると、電荷補償層のドーピング濃度を１×１０18ｃｍ-3以下の場合、電荷補償層の厚さを大きくしてもInGaP層中のポテンシャルが0.52eVに達しないことがわかる。電荷補償層のドーピング濃度が１×１０18ｃｍ-3で膜厚が十分厚いと仮定したとき空乏層厚さは１５nmになる。電荷補償層はこれより厚くする必要はない。しかし、薄すぎると膜厚の制御が困難となるため１nm以上が望ましい。
図１４よりＩｎＧａＰ層の60nm以上では下限がほぼ５×１０17ｃｍ-3となり電荷補償層が不要となる。しかし、ベース電極形成工程の要請からＩｎＧａＰ層の膜厚はＨＢＴの特性が劣化しない限り薄いことが望まれる。通常、ＩｎＧａＰ層エミッタの膜厚は30nm前後が用いられる。電荷補償層１１の挿入はＩｎＧａＰエミッタ層の厚さが60nm以下のときに必要となる。
なお、上記実施の形態では、エミッタＡ層をｎ型Ｉｎx Ｇａ1-x Ｐ層とし、電荷補償層をｎ+ 型ＧａＡｓ層とした場合の例について説明したが、薄膜結晶ウエハ１はこの構成に限定されるものではない。すなわち、エミッタＡ層及び電荷補償層は、それぞれ、一般式Ｉｎx Ｇａy Ａｌz Ｐ及びＩｎx Ｇａy Ａｌz Ａｓ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表される３−５族化合物半導体である一導電型の化合物半導体結晶層として形成することができる。したがって、例えば、エミッタＡ層をＩｎＧａＰ層とし電荷補償層をＡｌＧａＡｓ層として形成してもよく、この場合にも上述したのと同様の効果を期待することができる。
次に、図１に示した構成の薄膜結晶ウエハ１の実施例について説明する。
（参考例１）
各層のキャリア濃度、ドーパント、膜厚、Ｉｎ組成を図１９に示す値とした薄膜結晶ウエハを作成した。ｎ型Inx Ga1-x P層７のフォトルミネッセンス測定によるバンド端発光エネルギーは１．８５ｅＶ、そのＩｎ組成は０．４８でＧａＡｓに格子整合している。ΔＥｇは０．０７ｅＶである。電荷補償層１１のシートドーピング量は０．９×１０12ｃｍ-2である。
各層のキャリア濃度、ドーパント、膜厚、Ｉｎ組成を図１９に示す値とした薄膜結晶ウエハを作成した。ｎ型Inx Ga1-x P層７のフォトルミネッセンス測定によるバンド端発光エネルギーは１．８５ｅＶ、そのＩｎ組成は０．４８でＧａＡｓに格子整合している。ΔＥｇは０．０７ｅＶである。電荷補償層１１のシートドーピング量は０．９×１０12ｃｍ-2である。
このように作成された薄膜結晶ウエハを用いたＨＢＴの特性の測定結果を示すのが図１１である。図１１から、ＶＢ＝０．８Ｖ付近のベース電流ＩＢは十分抑えられており、ベース−エミッタ間逆方向耐圧が良好であることが判る。
（実施例１）
各層のキャリア濃度、ドーパント、膜厚、Ｉｎ組成を図２０に示す値とした薄膜結晶ウエハを作成した。ｎ型Inx Ga1-x P層７のフォトルミネッセンス測定によるバンド端発光エネルギーは１．８５ｅＶ、そのＩｎ組成は０．４８でＧａＡｓに格子整合している。ΔＥｇは０．０７ｅＶである。電荷補償層１１のシートドーピング量は１．５×１０12ｃｍ-2である。
各層のキャリア濃度、ドーパント、膜厚、Ｉｎ組成を図２０に示す値とした薄膜結晶ウエハを作成した。ｎ型Inx Ga1-x P層７のフォトルミネッセンス測定によるバンド端発光エネルギーは１．８５ｅＶ、そのＩｎ組成は０．４８でＧａＡｓに格子整合している。ΔＥｇは０．０７ｅＶである。電荷補償層１１のシートドーピング量は１．５×１０12ｃｍ-2である。
このように作成された薄膜結晶ウエハを用いたＨＢＴの特性の測定結果を示すのが図２１である。図２１から、ＶＢ＝０．８Ｖ付近のベース電流ＩＢは参考例１の場合よりもさらに抑えられて改善されており、ベース−エミッタ間逆方向耐圧の劣化はみられないことが判る。
（比較例１）
実施例１による効果の確認のため、各層のキャリア濃度、ドーパント、膜厚、Ｉｎ組成を図２２に示す値とした、電荷補償層を設けない図４に示す構成の薄膜結晶ウエハを作成した。ｎ型Inx Ga1-x P層７のフォトルミネッセンス測定によるバンド端発光エネルギーは１．８５ｅＶ、そのＩｎ組成は０．４８でＧａＡｓに格子整合している。ΔＥｇは０．０７ｅＶである。
実施例１による効果の確認のため、各層のキャリア濃度、ドーパント、膜厚、Ｉｎ組成を図２２に示す値とした、電荷補償層を設けない図４に示す構成の薄膜結晶ウエハを作成した。ｎ型Inx Ga1-x P層７のフォトルミネッセンス測定によるバンド端発光エネルギーは１．８５ｅＶ、そのＩｎ組成は０．４８でＧａＡｓに格子整合している。ΔＥｇは０．０７ｅＶである。
このように作成された薄膜結晶ウエハを用いたＨＢＴの特性の測定結果を示すのが図２３である。図２３から、ベース−エミッタ間逆方向耐圧は良好であるが、ＶＢ＝０．８Ｖ付近のベース電流ＩＢが増加しており、電荷補償層を設けた場合に比べて特性が悪くなっていることが判る。
（比較例２）
実施例１による効果の確認のため、各層のキャリア濃度、ドーパント、膜厚、Ｉｎ組成を図２４に示す値とした、電荷補償層を設けない図４に示す構成の薄膜結晶ウエハを作成した。ｎ型Inx Ga1-x P層７のフォトルミネッセンス測定によるバンド端発光エネルギーは１．８５ｅＶ、そのＩｎ組成は０．４８でＧａＡｓに格子整合している。ΔＥｇは０．０７ｅＶである。
実施例１による効果の確認のため、各層のキャリア濃度、ドーパント、膜厚、Ｉｎ組成を図２４に示す値とした、電荷補償層を設けない図４に示す構成の薄膜結晶ウエハを作成した。ｎ型Inx Ga1-x P層７のフォトルミネッセンス測定によるバンド端発光エネルギーは１．８５ｅＶ、そのＩｎ組成は０．４８でＧａＡｓに格子整合している。ΔＥｇは０．０７ｅＶである。
このように作成された薄膜結晶ウエハを用いたＨＢＴの特性の測定結果を示すのが図１０である。電荷補償層のドーピング量が過剰であるのと等価なエピ構造であり、図１０から、ＶＢ＝０．８Ｖ付近のベース電流ＩＢは抑えられているが、ベース−エミッタ間逆方向耐圧が低下していることが判る。
１ 薄膜結晶ウエハ
２ ＧａＡｓ基板
３ バッファ層
４ ｎ+ 型ＧａＡｓ層（コレクタコンタクト層）
５ ｎ型またはｉ型ＧａＡｓ層（コレクタ層）
６ ｐ型ＧａＡｓ層（ベース層）
７ ｎ型ＩｎＧａＰ層（エミッタＡ層）
８ ｎ型ＧａＡｓ層（エミッタＢ層）
９ ｎ+ 型ＧａＡｓ層（エミッタコンタクトＡ層）
１０ ｎ+ 型ＩｎＧａＡｓ層（エミッタコンタクトＢ層）
１１ 電荷補償層
ＨＦＥ 電流増幅率
ＩＢ ベース電流
ＩＣ コレクタ電流
ＶＢ ベース電圧
２ ＧａＡｓ基板
３ バッファ層
４ ｎ+ 型ＧａＡｓ層（コレクタコンタクト層）
５ ｎ型またはｉ型ＧａＡｓ層（コレクタ層）
６ ｐ型ＧａＡｓ層（ベース層）
７ ｎ型ＩｎＧａＰ層（エミッタＡ層）
８ ｎ型ＧａＡｓ層（エミッタＢ層）
９ ｎ+ 型ＧａＡｓ層（エミッタコンタクトＡ層）
１０ ｎ+ 型ＩｎＧａＡｓ層（エミッタコンタクトＢ層）
１１ 電荷補償層
ＨＦＥ 電流増幅率
ＩＢ ベース電流
ＩＣ コレクタ電流
ＶＢ ベース電圧
Claims (5)
- コレクタ層と、ベース層と、該ベース層より禁制帯エネルギーの大きいエミッタ層とを備える化合物半導体へテロ接合バイポーラトランジスタ用薄膜結晶ウエハであって、
前記エミッタ層は、一般式Ｉｎx ＧａyＰ（ただし、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ＝１）で表される３−５族化合物半導体である一導電型の第１の層として形成されており、
前記エミッタ層の上には、GaAs層である一導電型の第２の層が設けられており、
前記第１の層と前記第２の層との間には、前記第１及び第２の層の不純物濃度より高い不純物濃度を有する一導電型の電荷補償層が設けられており、
前記第１の層は、前記第２の層に格子整合しており、
前記電荷補償層の不純物ドーピング量と膜厚の積であるシートドーピング量Ns（ｃｍ-2）が、
（180 ×ΔEg＋３．０）× 1E11 × C1 ＞ Ns ＞（160 ×ΔEg-4.6）× 1E11 ×C2
ここで、ΔEg＝（1.92-Eg）
C1＝ （( ｄInGaP/30）＾(-1.0)) ×（−２．１E-17×Ndemitter+26.8)/16.2×(1.2×dn+GaAs+9.8)/15.7
C2＝（(dInGaP/30）＾(-1.59))×(-1.7E-1７×Ndemitter+14.9)/6.5 ×(0.61 ×dn+GaAs+3.5)/6.6×(-7.5E-18 ×NdGaAs+10.4)/6.6
ただし
Egは第１の層の室温での禁制帯エネルギー（eV）、
dInGaPは第1の層の膜厚(nm)
Ndemitter は第１の層のキャリア濃度（ｃｍ-3）
ｄn+GaAsは電荷補償層の膜厚（nm）
NdGaAsは第２の層のキャリア濃度（ｃｍ-3）
であり、
前記電荷補償層の膜厚が１５ｎｍ以下でドーピング量が１×１０18ｃｍ-3より大きい
ことを特徴とするヘテロ接合バイポーラトランジスタ用薄膜結晶ウエハ。 - 前記電荷補償層に添加された不純物がＳｉである請求項１記載のヘテロ接合バイポーラトランジスタ用薄膜結晶ウエハ。
- 前記第１の層の膜厚が６０ｎｍ以下である請求項１又は２記載のヘテロ接合バイポーラトランジスタ用薄膜結晶ウエハ。
- 前記電荷補償層の膜厚と不純物ドーピング濃度とを、前記エミッタ層の禁制帯エネルギーに応じて調整するようにしたことを特徴とする請求項１、２又は３記載のヘテロ接合バイポーラトランジスタ用薄膜結晶ウエハの製造方法。
- 前記電荷補償層を有機金属気相成長法によって形成することを特徴とする請求項１、２又は３記載のヘテロ接合バイポーラトランジスタ用薄膜結晶ウエハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008235991A JP5108694B2 (ja) | 2001-07-04 | 2008-09-16 | ｐｎ接合を有する薄膜結晶ウエハ及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001202991 | 2001-07-04 | ||
| JP2001202991 | 2001-07-04 | ||
| JP2008235991A JP5108694B2 (ja) | 2001-07-04 | 2008-09-16 | ｐｎ接合を有する薄膜結晶ウエハ及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002195295A Division JP2003086603A (ja) | 2001-07-04 | 2002-07-03 | ｐｎ接合を有する薄膜結晶ウエハ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009016867A JP2009016867A (ja) | 2009-01-22 |
| JP5108694B2 true JP5108694B2 (ja) | 2012-12-26 |
Family
ID=19039697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008235991A Expired - Fee Related JP5108694B2 (ja) | 2001-07-04 | 2008-09-16 | ｐｎ接合を有する薄膜結晶ウエハ及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6744078B2 (ja) |
| EP (1) | EP1274133A3 (ja) |
| JP (1) | JP5108694B2 (ja) |
| KR (1) | KR100944883B1 (ja) |
| TW (1) | TWI277156B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005043587A2 (en) * | 2003-10-10 | 2005-05-12 | The Regents Of The University Of California | Design methodology for multiple channel heterostructures in polar materials |
| JP2010056250A (ja) * | 2008-08-27 | 2010-03-11 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| US9466401B1 (en) * | 2009-12-14 | 2016-10-11 | City Labs, Inc. | Tritium direct conversion semiconductor device |
| US9799419B2 (en) | 2014-02-17 | 2017-10-24 | City Labs, Inc. | Tritium direct conversion semiconductor device for use with gallium arsenide or germanium substrates |
| US10186339B2 (en) | 2014-02-17 | 2019-01-22 | City Labs, Inc. | Semiconductor device for directly converting radioisotope emissions into electrical power |
| US11200997B2 (en) | 2014-02-17 | 2021-12-14 | City Labs, Inc. | Semiconductor device with epitaxial liftoff layers for directly converting radioisotope emissions into electrical power |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5258624A (en) * | 1988-05-27 | 1993-11-02 | U.S. Philips Corp. | Transferred electron effect device |
| US5682046A (en) * | 1993-08-12 | 1997-10-28 | Fujitsu Limited | Heterojunction bipolar semiconductor device and its manufacturing method |
| US5445976A (en) * | 1994-08-09 | 1995-08-29 | Texas Instruments Incorporated | Method for producing bipolar transistor having reduced base-collector capacitance |
| JP3368452B2 (ja) | 1995-04-25 | 2003-01-20 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP3792390B2 (ja) | 1998-02-24 | 2006-07-05 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP3594482B2 (ja) * | 1998-04-02 | 2004-12-02 | 三菱電機株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP3252805B2 (ja) * | 1998-08-20 | 2002-02-04 | 日本電気株式会社 | バイポーラトランジスタ |
| US6563145B1 (en) * | 1999-04-19 | 2003-05-13 | Chang Charles E | Methods and apparatus for a composite collector double heterojunction bipolar transistor |
| JP2001035926A (ja) * | 1999-07-19 | 2001-02-09 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001035859A (ja) | 1999-07-21 | 2001-02-09 | Hitachi Cable Ltd | ヘテロ接合バイポーラトランジスタ |
| JP2001326231A (ja) * | 2000-05-15 | 2001-11-22 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| JP2003007715A (ja) * | 2001-06-26 | 2003-01-10 | Nippon Telegr & Teleph Corp <Ntt> | バイポーラトランジスタ |
| JP2003086603A (ja) * | 2001-07-04 | 2003-03-20 | Sumitomo Chem Co Ltd | ｐｎ接合を有する薄膜結晶ウエハ及びその製造方法 |
-
2002
- 2002-07-03 EP EP02014842A patent/EP1274133A3/en not_active Withdrawn
- 2002-07-03 TW TW091114895A patent/TWI277156B/zh not_active IP Right Cessation
- 2002-07-03 US US10/187,648 patent/US6744078B2/en not_active Expired - Lifetime
- 2002-07-04 KR KR1020020038733A patent/KR100944883B1/ko not_active IP Right Cessation
-
2008
- 2008-09-16 JP JP2008235991A patent/JP5108694B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6744078B2 (en) | 2004-06-01 |
| KR100944883B1 (ko) | 2010-03-03 |
| JP2009016867A (ja) | 2009-01-22 |
| EP1274133A2 (en) | 2003-01-08 |
| TWI277156B (en) | 2007-03-21 |
| US20030006427A1 (en) | 2003-01-09 |
| KR20030004146A (ko) | 2003-01-14 |
| EP1274133A3 (en) | 2003-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7186624B2 (en) | Bipolar transistor with lattice matched base layer | |
| US6756615B2 (en) | Heterojunction bipolar transistor and its manufacturing method | |
| US7902571B2 (en) | III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal | |
| JP5108694B2 (ja) | ｐｎ接合を有する薄膜結晶ウエハ及びその製造方法 | |
| US5682040A (en) | Compound semiconductor device having a reduced resistance | |
| JP2013021024A (ja) | トランジスタ素子 | |
| JP5119644B2 (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| US20040113143A1 (en) | Semiconductor device having a lattice-mismatched semiconductor layer on a substrate | |
| JP2003086603A (ja) | ｐｎ接合を有する薄膜結晶ウエハ及びその製造方法 | |
| KR20050060064A (ko) | 화합물 반도체 웨이퍼의 제조 방법 및 화합물 반도체 장치 | |
| CN117012814B (zh) | InP基异质结双极性晶体管的外延结构及其制备方法 | |
| JP2007103925A (ja) | 半導体装置及びその製造方法 | |
| JP4695736B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2007235062A (ja) | エピタキシャルウェハ及び電子デバイス並びにｉｉｉ−ｖ族化合物半導体結晶の気相エピタキシャル成長法 | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| JP5543302B2 (ja) | 化合物半導体ウェーハの製造方法及び化合物半導体素子 | |
| JP2004241463A (ja) | 化合物半導体の気相成長方法 | |
| JP2005032897A (ja) | ヘテロ接合バイポーラトランジスタ | |
| WO2020161791A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6096569B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2002373905A (ja) | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| WO2016152195A1 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JPH11251329A (ja) | 半導体ウェハ及びその製造方法 | |
| EP1575096A1 (en) | Semiconductor material for electronic device and semiconductor element using same | |
| JP2010283027A (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120309 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121005 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5108694 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |