TWI559532B - 矽鍺異質接面雙極電晶體結構與方法(一) - Google Patents
矽鍺異質接面雙極電晶體結構與方法(一) Download PDFInfo
- Publication number
- TWI559532B TWI559532B TW104101099A TW104101099A TWI559532B TW I559532 B TWI559532 B TW I559532B TW 104101099 A TW104101099 A TW 104101099A TW 104101099 A TW104101099 A TW 104101099A TW I559532 B TWI559532 B TW I559532B
- Authority
- TW
- Taiwan
- Prior art keywords
- dopant
- layer
- top surface
- concentration
- semiconductor layer
- Prior art date
Links
Landscapes
- Bipolar Transistors (AREA)
Description
本發明一般關於半導體結構,特別是關於改良的矽鍺異質接面雙極電晶體結構及形成此改良的電晶體之方法。
新的通訊及測試應用需要可以在更高頻處操作的晶片。儘管高頻電晶體可使用Ⅲ-V族的半導體材料(例如鍺砷(GaAs)、氮化鍺(GaN)等),然而以矽為主的溶液(如矽鍺(SiGe)異質接面雙極電晶體(HBTs))較不昂貴,並可容許相較於現今所使用的上述III-V族半導體材料之更高階的整合。
然而,元件的尺寸也是一種考量,而在目前的製程技術中的限制使得上述矽鍺異質接面雙極電晶體之垂直向及橫向處均具有有限的尺度。具體來說,縮窄電晶體之基極(base)與集極(collector)的空間電荷區域(space-charge region)會增加電流增益截止頻率(current-gain cut-off frequency;Ft),但由於集極與外質基極(extrinsic base)重疊,如此會犧牲最大振盪頻率(maximum oscillation frequency;Fmax)。因此,配合元件尺寸的大小,較佳藉由使
用選擇性離子植入集極(selective ion-implanted collector;SIC)墊(如Yi et al.於西元2005年1月25日所獲得的美國專利6,846,710之闡述,其內容將在此併入參考),使集極區域較接近基極區域,以加強電流增益截止頻率。然而,目前的製程技術無法使上述SIC墊足夠窄以和外質基極有最小重疊。再者,因為習知技術的形成製程(即離子植入)將在矽鍺異質接面雙極電晶體之基極-集極的介面產生空隙(如毀損、缺陷等),使得植入的摻雜物有非期望的擴散現象。
有鑑於上述,在此揭示的是一種改良的矽鍺異質
接面雙極電晶體,具有與外質基極有最小重疊之窄且實質上無空隙的SIC墊,以及上述改良的半導體結構之一設計結構。在此也揭示一種形成電晶體之方法,相對於快速熱回火製程,其係使用雷射回火該SIC墊,以產生窄的SIC墊與實質上無空隙的集極。因此,相對於習知技術,本發明所得到的矽鍺異質接面雙極電晶體可具有較窄之基極與集極的空間電荷區域。
更具體來說,在此揭示的是一種改良的多層半導
體結構之實施例。此結構包含一第一半導體層,以及一第二半導體層位於第一半導體層之下方。具體來說,第二半導體層之頂表面與第一半導體層的底表面相鄰。第一半導體層摻以第一摻雜物(例如一p型摻雜物,如硼),此第一摻雜物在第一半導體層中的峰值濃度在其底表面上方約.03微米處(即介面上方)可大於約1x1019cm-3的濃度。第二半導
體層包含一擴散區域於頂表面以及一植入區域位於擴散區域之下方。此植入區域可摻以一大抵均勻濃度的第二摻雜物(例如一n型摻雜物,如磷、銻或砷)。舉例來說,此植入區域可以具有大於約1x1018cm-3之均勻的第二摻雜物濃度。
因此,擴散區域可包含一部分從其上方的第一半
導體層所擴散而來的第一摻雜物,以及一部分從其下方之植入區域所擴散而來的第二摻雜物。然而,在此形成過程中,可以實施一雷射回火製程以活化(activate)植入區域中的摻雜物,並且移除由形成植入區域的離子植入製程所造成之來自第二半導體層的頂表面之缺陷(即空隙)。使用雷射回火製程取代快速熱回火製程將最小化來自植入區域之第二摻雜物的擴散現象。再者,由於第二半導體的頂表面幾乎無缺陷,因此來自第一半導體層的第一摻雜物擴散至第二半導體層之現象將被最小化。
因此,由於在介面沒有空隙,因此第二半導體
層,尤其是第二半導體層的擴散區域可包含具有第一摻雜物濃度的第一摻雜物濃度分佈(profile)就位在此介面之下方,其小於就位於此介面之上方之第一半導體層中的第一摻雜物之峰值濃度的至少100倍(亦即第一摻雜物在此介面上方的峰值濃度至少100倍大於此介面下方之第一摻雜物的濃度)。舉例來說,如果第一摻雜物在第一半導體層的峰值濃度在其介面之上方約.03微米處為大於約1x1019cm-3的濃度,由於在介面沒有空隙,因此在介面下方的第一摻雜物濃度可以小於約1x1017cm-3的濃度,且更朝植入區域而顯
著減少。
再者,因為來自植入區域的第二摻雜物之擴散被
最小化,因此,第二半導體層可更包含一第二摻雜物濃度分佈,其中第二摻雜物的濃度在植入區域中係大抵均勻,但是在整個擴散區域則是朝介面顯著減少。舉例來說,第二摻雜物在植入區域的濃度可以大於第二摻雜物在第二半導體層的頂表面(即就在介面下)之濃度約十倍。舉例來說,第二摻雜物在植入區域的濃度可以是均勻的,且可以大於約1x1018cm-3;然而,在擴散區域,第二摻雜物的濃度可以自第二半導體層的頂表面小於約1x1017cm-3的濃度,增加至植入區域(如頂表面下方約.02微米處)約1x1018cm-3的濃度。
此半導體結構可以例如併入一矽鍺異質接面雙
極電晶體中,以同時改良電流增益截止頻率及最大振盪頻率。也就是說此雙極電晶體可包含一基極層(例如一磊晶成長矽鍺基極層),其係以第一摻雜物(例如一p型摻雜物,如硼)進行原位摻雜。此第一摻雜在基極層中的峰值濃度可在介面上方約.03微米處(即其頂表面上方)為大於約1x1019cm-3的濃度。基極層可以形成於一集極層(例如一矽集極層)上方。具體來說,集極層的頂表面可以與基極層的底表面相鄰。此集極層可以包含一擴散區域於頂表面,以及一植入區域位於擴散區域下方。植入區域可摻以一大抵均勻濃度的第二摻雜物(例如一n型摻雜物,如磷、銻或砷)。舉例來說,植入區域可具有一均勻的第二摻雜物濃度,其大於約1x1018cm-3的濃度。
因此,擴散區域可包含一部分自上方的基極層所
擴散而來的第一摻雜物,以及一部分自下方的植入區域所擴散而來的第二摻雜物。然而,在此形成過程中,可以實施一雷射回火製程以活化在植入區域中的摻雜物,並且移除由形成植入區域的離子植入製程所造成之來自集極層的頂表面之缺陷。使用雷射回火製程取代快速熱回火製程將最小化來自植入區域之第二摻雜物的擴散現象。再者,由於集極層的頂表面幾乎無缺陷,因此來自基極層之第一摻雜物擴散至其下方的集極層之現象將被最小化。
因此,由於在介面缺乏空隙,因此集極層,尤其
是集極層的擴散區域可包含具有第一摻雜物的第一摻雜物濃度分佈,其在位於基極與集極層間之介面下方的濃度至少小於第一摻雜物在基極層位於此介面上方(例如介面上方約.03微米處)的峰值濃度至少100倍。也就是在介面上方之第一摻雜物的峰值濃度可大於第一摻雜物在介面下方的濃度之至少100倍。舉例來說,第一摻雜物就在此介面上方的峰值濃度可大於約1x1019cm-3,而第一摻雜物位於此介面下方的第一摻雜物濃度可小於約1x1017cm-3。此第一摻雜物濃度分佈可於介面及植入區域之間顯著地減少。
再者,因為來自植入區域的第二摻雜物之擴散被最小化,因此,集極層可更包含一第二摻雜物濃度分佈,其中,第二摻雜物的濃度在植入區域中係大抵均勻,但是在整個擴散區域則是朝基極與集極層的介面而顯著減少。舉例來說,第二摻雜物在植入區域的濃度可以大於第二摻
雜物在集極層的頂表面(即就在介面下)的濃度約十倍。舉例來說,第二摻雜物在植入區域的濃度可以是均勻的,且可以大於約1x1018cm-3;然而,在擴散區域,第二摻雜物的濃度可以自接近集極層的頂表面(即就在介面下)小於約1x1017cm-3的濃度,增加至植入區域(如頂表面下方約.02微米處)約1x1018cm-3的濃度。
具有前述摻雜物濃度分佈的雙極電晶體可同時
具有大於約365.00GHz的電流增益截止頻率,以及大於約255.00GHz的最大振盪頻率,此乃一般技術無法達成的效果,且其更可包含小於約3.40fF的集極-基極電容及小於約110.00歐姆的基極片電阻。
同樣地,在此也揭示一種形成改良的半導體結構
之方法的實施例,尤其是形成前述改良的雙極電晶體結構。此方法包括提供一基板(例如一半導體晶圓),以及形成一起始半導體層於晶圓上。此起始半導體層可藉由使用習知的製程技術而磊晶成長一半導體層於半導體晶圓上方而形成。
之後,可將一摻雜物(即第二摻雜物)植入至起始
半導體層中的一預定深度(例如起始半導體層之頂表面下方約.03微米處),以形成具有大致均勻的第二摻雜物濃度(例如大於約1x1018cm-3之均勻的第二摻雜物濃度)之植入區域。此第二摻雜物可以例如包含一n型摻雜物,如磷、銻或砷。
在植入製程之後,可藉由實施一雷射回火製程
(例如雷射熱製程或雷射瞬間回火製程),使植入區域的第二摻雜物被活化,且將由於植入製程而於起始半導體層之頂表面處所形成的任何缺陷移除。此雷射回火實施於大於約1100℃的溫度,並使用可以避免起始半導體層熔化且在起始半導體層中得到小於約10兆分之一秒的熱平衡之技術(亦即使用毫秒雷射回火製程),以最小化來自植入區域之第二摻雜物的擴散現象,藉此使得第二摻雜物的分佈維持在窄的狀態。具體來說,使用此雷射回火製程最小化第二摻雜物的擴散,使得植入區域外的第二摻雜物之濃度分佈減少(例如從起始半導體層的頂表面下方約.02微米處之大抵1x1018cm-3的濃度到接近頂表面之小於約1x1017cm-3的濃度)。使用此類雷射回火製程更可在後續的處理過程中,防止於半導體之頂表面聚集點缺陷以及形成延伸的缺陷和差排圈之現象。此雷射熱製程方法不會影響後續的製程條件的衝擊。
一旦實施雷射回火製程後,則形成一額外半導體
層於起始半導體層之頂表面上,並使其重摻雜以一不同的摻雜物(即第一摻雜物)。此第一摻雜物可不同於第二摻雜物,並可例如包含一p型摻雜物,如硼。此額外半導體層可例如藉由磊晶成長額外半導體層並同時原位摻雜以第一摻雜物而形成。額外半導體層之摻雜可實施以使得第一摻雜物在額外半導體層中的峰值濃度在其下方之起始半導體層的頂表面上方約.03微米處(即在兩半導體層間的介面上方)為大於約1x1019cm-3的濃度。
由於缺陷移除製程(如前所述),因此來自額外半
導體層的第一摻雜物擴散至起始半導體層的現象將被最小化。也就是說,藉由雷射回火製程而移除起始半導體層之頂表面的缺陷將最小化第一摻雜物之非期望的缺陷強化擴散現象,並可藉此保持第一摻雜物分佈在窄的狀態。具體來說,藉由在介面少了缺陷(即空隙)而最小化來自額外半導體層的第一摻雜物擴散至其下方之起始半導體層的現象,使得第一摻雜物在額外半導體層相鄰底表面之峰值濃度可為相同的第一摻雜物在起始半導體層之濃度的至少100倍或大於之。
舉例來說,來自額外半導體層之第一摻雜物擴散
至起始半導體層的現象可被最小化,使得第一摻雜物在額外半導體層中的峰值濃度可維持在大於起始半導體層之頂表面上方約.03微米處(即就在介面上)的大抵1x1019cm-3之濃度,且於起始半導體層之擴散區域中的第一摻雜物之濃度分佈就在介面下方處為小於約1x1017cm-3的濃度,並朝植入區域而顯著減少。
前述的方法可例如用以形成異質接面雙極電晶體,相較於使用一般方法所形成之此類電晶體,其將具有改良的電流增益截止頻率及最大振盪頻率。
當考量結合下列說明書及伴隨的圖式,則對於本發明之實施例的這些及其他面向將有較佳的領會及了解。然而,可以了解的是說明本發明之較佳實施例及各種具體詳述之下列說明僅供說明而非限定。在本發明之實施例的
範圍中所作的多種變化及修飾,不脫離本發明之精神的前提下,本發明之實施例應包含所有此類的修飾。
100‧‧‧雙極電晶體/電路
101‧‧‧基板
102‧‧‧半導體層/集極層/起始半導體層/矽集極層
103‧‧‧半導體層/基極層/內質基極/矽鍺基極層
104‧‧‧外質基極
105‧‧‧射極
106‧‧‧頂層/次集極層/埋藏集極層
112‧‧‧頂表面
113‧‧‧底表面
112-113‧‧‧介面
120‧‧‧植入區域/選擇性植入集極墊/SIC區域
125‧‧‧光阻層
126‧‧‧集極層之暴露的部分
130‧‧‧擴散區域
150‧‧‧半導體結構
181‧‧‧第一摻雜物/第一導電型摻雜物
182‧‧‧第二摻雜物/第二導電型摻雜物
LTP‧‧‧雷射熱製程
RTA‧‧‧快速熱回火
HBT‧‧‧異質接面雙極電晶體
SIC‧‧‧選擇性離子植入集極
藉由以下詳細的說明及參考圖式,本發明之實施例將有較佳的了解,其中:圖1為一示意方塊圖,說明本發明的結構之一實施例;圖2為一示意圖,說明使用不同的雷射回火溫度,圖1結構達到的硼濃度分佈;圖3為一示意圖,說明使用不同的雷射回火溫度,圖1結構達到的磷濃度分佈;圖4為一表,比較圖1的雙極電晶體結構及習知技術雙極電晶體結構之效益;圖5為一流程圖,說明本發明之方法的一實施例;圖6為一流程圖,說明本發明之另一方法的一實施例;圖7為一示意方塊圖,說明一部分完成的本發明結構;圖8為一示意方塊圖,說明一部分完成的本發明結構;圖9為一示意方塊圖,說明一部分完成的本發明結構;圖10為一示意方塊圖,說明一部分完成的本發明結構;
圖11說明用在半導體設計、製造、且/或測試的一流程圖。
本發明之實施例及其不同的特徵和優點之詳細說明將參照以下非用以限定的實施例而更加完整地描述,這些具體實施將於隨附的圖式中加以闡述,並且於以下的敘述中詳細說明。需要注意的是圖例顯示的各個特徵不需按比例尺繪製,並省略了對習知的元件及製程技術之描述,以避免模糊本發明之實施例。此處所使用的範例僅為了促進對本發明之實施例可得以實施之方式的瞭解,並且用以更進一步使此技藝之人士能具體實施本發明。因此,這些範例不應視為限制本發明之實施例的範圍。
如上所述,在目前的製程技術中的限制同時限制了上述矽鍺異質接面雙極電晶體之垂直向及橫向的尺度。具體來說,縮窄電晶體之基極與集極的空間電荷區域會增加電流增益截止頻率,但由於集極與外質基極重疊,如此將會犧牲最大振盪頻率。因此,配合元件尺寸的大小,選擇性離子植入集極(SIC)墊(如Yi et al.於西元2005年1月25日所獲得的美國專利6,846,710之闡述,其內容將在此併入參考)已應用於上述的矽鍺異質接面雙極電晶體中,以使得集極區域較接近於基極區域,並藉此加強電流增益截止頻率。然而,目前的製程技術無法使上述矽鍺異質接面雙極電晶體的SIC墊足夠窄以和外質基極有最小重疊。再者,習知技術的形成製程(即離子植入以及其接下來的高溫快速
熱回火(RTA)步驟)將在矽鍺異質接面雙極電晶體之基極-集極的介面產生空隙(如間隔、缺陷等)。更具體來說,SIC通常使用會在矽晶格中造成許多毀損的離子植入製程而形成,而之後再使用高溫快速熱回火製程來移除因離子植入製程所造成的毀損,且更可給予基極的摻雜物原子(例如硼)足夠之能量以移動至電性活化部位(electrically active site)。然而,快速熱回火製程的熱循環通常是在秒的等級,其會容許基極摻雜物的過度擴散,使基極的摻雜物分佈變寬。因為離子植入所造成的缺陷將會強化此擴散現象,而擴散現象將導致接面深度(junction depth)的增加以及摻雜物的去活化(deactivation),因此造成片電阻(sheet resistance)的增加。再者,典型之快速熱回火製程的熱循環容許點缺陷聚集以及形成延伸的缺陷和差排圈,這些位在電接合處(electrical junction)的缺陷及差排圈可能會造成載子遷移率的降低,並且增加漏電流以及衰退的元件效益。
因此,本發明揭露一種改良的矽鍺異質接面雙極
電晶體,其包含與外質基極有最小重疊之窄且實質上無空隙的SIC墊。相對於快速熱回火製程,本發明還揭露一種形成電晶體之方法,其係利用雷射回火SIC墊,以產生窄的SIC墊與實質上無空隙的集極。因此,相對於習知技術,本發明所得到的矽鍺異質接面雙極電晶體可具有較窄之基極與集極的空間電荷區域。
參考圖1,在此揭示的是一種改良的多層半導體結構150之一實施例。結構150包含第一半導體層103以及位
於第一半導體層103下方的第二半導體層102。具體來說,第二半導體層102的頂表面112與第一半導體層103的底表面113相鄰接。
第一半導體層103摻以第一摻雜物181(例如在第
一半導體層103之底表面及第二半導體層102之頂表面間的介面之上方約.03微米(μm)處有約1x1019cm-3的峰值濃度(peak concentration)),而第二半導體層102可更包含在其頂表面112的擴散區域130(亦即就在層別102及103間的介面之下方),以及在擴散區域130下方的植入區域120。舉例來說,植入區域120可摻以一大抵均勻濃度的第二摻雜物182(如一n型摻雜物,例如磷(P)、銻(Sb)或砷(As)),而其可例如大於約1x1018cm-3的濃度。
因此,擴散區域130可包含不只是一部分從其上
方的第一半導體層103所擴散而來的第一摻雜物181,也包含了一部分從其下方之植入區域120中所擴散而來的第二摻雜物182。然而,在此形成過程中,可以實施一雷射回火製程以移除來自第二半導體層102之頂表面112的缺陷。更具體來說,執行此雷射回火製程以移除由形成植入區域130的離子植入製程所造成的缺陷,並且活化在植入區域130中的摻雜物182。使用此雷射回火製程取代快速熱回火製程將最小化來自植入區域120的第二摻雜物182擴散至擴散區域130中的現象。
因此,由於在介面沒有缺陷(即空隙),所以在層別102和103之間的擴散將最小化,且在第一半導體103接近
其底表面113的第一摻雜物之峰值濃度可以是相同的第一摻雜物在第二半導體層102之擴散區域130中的濃度之至少100倍以上。舉例來說,如前所述,第一半導體層103可摻以第一摻雜物181(例如一p型摻雜物,如硼),而此第一摻雜物在第一半導體層103的峰值濃度可以大於其底表面113上方約.03微米處之大約1x1019cm-3的濃度。再者,由於在層別102和103間的介面112-113沒有空隙,因此,上述第一摻雜物在第一半導體層103的峰值濃度可仍然大於約1x1019cm-3,而第二半導體層102的擴散區域130則可包含具有第一摻雜物濃度的第一摻雜物濃度分佈就位於此介面之下方,其濃度小於約1x1017cm-3,且隨著深度而遞減(見圖2)。
也就是在此介面上方的第一摻雜物之峰值濃度至少大於此介面下方的第一摻雜物之濃度的100倍以上。
再者,由於來自植入區域120的第二摻雜物182
之最小化的擴散緣故,第二半導體層102可更包含一第二摻雜物濃度分佈,而其中第二摻雜物182的濃度在植入區域120內約大抵均勻,但是在植入區域120至兩半導體層102和103的介面112-113之擴散區域130內則是顯著地減少。舉例來說,第二摻雜物182在植入區域120的濃度可以大於第二摻雜物182在第二半導體層102的頂表面112之濃度約十倍以上。例如,第二摻雜物182在植入區域120內的濃度可為均勻的,並可大於約1x1018cm-3;然而,在擴散區域130中,此濃度可以自接近第二半導體層102之頂表面112(即就在介面之下方)小於約1x1017cm-3的濃度而增加至植入區域
120(如在介面下方約.02微米處)中約1x1018cm-3(見圖3)的濃度。
再者,半導體結構150可例如併入一矽鍺異質接
面雙極電晶體100中,以同時改良電流增益截止頻率及最大振盪頻率。具體來說,圖1的雙極電晶體結構100類似於習知的雙極電晶體結構,其可包含以第一導電型摻雜物181摻雜的半導體基板101(例如摻以如硼之p型摻雜物的基板)。基板101的頂層106更可摻以第二導電型摻雜物182(例如一n型摻雜物,如磷、銻或砷),藉此形成重摻雜的次集極(即埋藏集極)層106於基板101的頂部。
雙極電晶體結構100更可包含集極層102(如磊晶
成長的矽層)位於埋藏集極層106上方。來自埋藏集極層106的雜質離子會擴散至集極層102中,使得集極層受到第二導電型摻雜物182的輕微摻雜。此集極層102可更包含摻以第二導電型摻雜物的選擇性植入集極(SIC)墊120,使得集極層102在此有限的墊區域中被重摻雜。
雙極電晶體結構100也可包含以第一導電型摻雜
物181(例如一p型摻雜物,如硼)進行原位(in-situ)摻雜的磊晶成長矽鍺內質基極103。也就是可以形成基極層103,使得集極層102的頂表面112與基極層103的底表面113相鄰。
最後,雙極電晶體100更可包含摻以第二導電型
摻雜物182(例如一n型摻雜物,如磷、銻或砷)的射極105,以及位於基極層103上方之射極105的任一側之外質基極104。
然而,雙極電晶體結構100可以與習知技術的矽
鍺異質接面雙極電晶體分辨處在於因為其用來形成此結構的技術,將使得SIC墊120實質上無空隙且與外質基極有最小的重疊,因此能獲得相對於習知技術而言有較窄的基極與集極的空間電荷區域。
更具體來說,參考圖1,此一雙極電晶體100可以
包含以第一摻雜物(例如一p型摻雜物,如硼)進行原位摻雜的基極層103(例如磊晶成長矽鍺基極層)。第一摻雜物181在基極層103的峰值濃度可以在基極層103的底表面113與集極層102的頂表面112之介面上方約.03微米處為大抵1x1019cm-3的濃度(見圖2)。基極層103可形成(例如磊晶成長以及原位摻雜)於集極層102(如一矽集極層)之上方。具體來說,集極層102的頂表面112可以與基極層103的底表面113相鄰接。集極層102可包含在其頂表面112的擴散區域130(亦即就在層別102和103間的介面下方),以及選擇性植入集極區域(SIC)120位於擴散區域130之下方。植入區域120可摻以一大抵均勻濃度的第二摻雜物182(例如一n型摻雜物,如磷、銻或砷),舉例來說,其濃度可大於約1x1018cm-3。
因此,擴散區域130可包含一部分從其上方的基
極層103所擴散而來的第一摻雜物181,以及一部分從其下方之SIC區域120所擴散而來的第二摻雜物182。然而,在此形成過程中,其可實施一雷射回火製程,而實施此雷射回火製程係為了活化在植入區域120中的摻雜物182,以及自集極層102的頂表面112移除由形成植入區域120的離子植
入製程所造成的缺陷。使用雷射回火製程取代習知的快速熱回火製程將最小化來自植入區域120的第二摻雜物182以及在層102和103間的第一摻雜物之擴散現象。
因此,由於在層別102和103間的介面112-113缺乏空隙,所以集極層102的擴散區域130可包含有第一摻雜物濃度的第一摻雜物濃度分佈就位於基極與集極層間的介面之下方,其濃度小於在此介面上方(如在介面上方約.03微米處)之基極層的第一摻雜物之峰值濃度的至少100倍。也就是在介面上方的第一摻雜物之峰值濃度大於在介面下方的第一摻雜物之濃度的至少100倍。舉例來說,如果在介面上方約.03微米處的第一摻雜物181之峰值濃度約1x1019cm-3,則就在介面下方的第一摻雜物濃度可以小於約1x1017cm-3,且隨著深度而遞減(見圖2)。
再者,因為來自植入區域120的第二摻雜物182之最小化的擴散緣故,集極層102可以更包含一第二摻雜物濃度分佈,而其中第二摻雜物182的濃度在植入區域120內約大抵均勻,但是在植入區域120至基極與集極層102-103間的介面112-113之擴散區域130中則是顯著地減少。舉例來說,第二摻雜物182在植入區域120的濃度可以大於第二摻雜物182在集極層102的頂表面112(亦即就在介面的下方)之濃度約十倍以上。例如,第二摻雜物在植入區域內的濃度可為均勻的,並可大於約1x1018cm-3;然而,在擴散區域130中,此第二摻雜物的濃度可以自接近集極層102的頂表面112(亦即就在介面的下方)之小於約1x1017cm-3的濃度而
增加至植入區域120(如在頂表面112的下方約.02微米處)中大約1x1018cm-3的濃度(見圖3)。
如圖4所描述,具有前述摻雜物濃度分佈的雙極
電晶體100可同時呈現大於約365.00GHz的電流增益截止頻率,以及大於約255.00GHz的最大振盪頻率,此乃迄今一般技術無法達到的效果,且其可更包含小於約3.40fF的集極-基極電容(Ccb)以及小於約110.00歐姆(Ohm)的基極片電阻(Rbb)。
以下同樣揭示形成改良之半導體結構150的方法之實施例,且特別是前述改良的雙極電晶體結構100。
更特別地,參考圖5並配合圖1,此方法之一實施例包括提供一基板(如半導體晶圓)(方塊501),以及形成一起始半導體層102於晶圓上(方塊502)。上述起始半導體層102可藉由使用一般製程技術而磊晶成長一半導體於半導體晶圓上方而形成。
之後,可將摻雜物182(即第二摻雜物)植入至此起始半導體層中的一預定深度(例如在半導體層的頂表面下方約.03微米處),以形成具有例如大於約1x1018cm-3之大致均勻的第二摻雜物濃度之植入區域120(方塊503)。此第二摻雜物182可例如包含一n型摻雜物,如磷、銻或砷。而植入區域120可藉由一般遮罩式離子植入製程(例如藉由沉積一光阻層、圖案化此光阻層以暴露一半導體層102的期待部分,以及植入此選定的摻雜物182至半導體層102之暴露的部分中)以於半導體層102的期待區域中形成。
在植入製程之後,可藉由實施一雷射回火製程
(例如雷射熱製程(LTP)或雷射瞬間回火製程(LSA))(方塊504)以活化植入區域120內的第二摻雜物182,並且移除由於植入製程而在起始半導體層102之頂表面112所形成的任何缺陷。此雷射回火製程實施於大於約1100℃的溫度,並使用可以避免起始半導體層熔化且在起始半導體層中得到小於約10兆分之一秒(ps)的熱平衡之技術(亦即使用毫秒雷射回火製程(millisecond laser anneal process))。也就是說,雷射與矽相互影響,並將其能量轉移至晶格,且藉此造成晶格的振動增加。增加的晶格振動將產生熱,並因而允許熱平衡可達到小於10ps的狀態。此快速的熱平衡將最小化來自植入區域之第二摻雜物的擴散現象,藉此使得第二摻雜物的分佈維持在窄的狀態。具體來說,第二摻雜物182的擴散現象係例如使用雷射回火製程而最小化,如此植入區域120外的第二摻雜物182之濃度分佈降至植入區域120以及起始半導體層102的頂表面112之間(如從半導體層的頂表面下方約.02微米處之大抵1x1018cm-3的濃度到接近頂表面112之小於約1x1017cm-3的濃度)。使用此類雷射回火製程更可在後續的處理過程中,防止於半導體層之頂表面聚集點缺陷以及形成延伸的缺陷和差排圈之現象。
一旦實施雷射回火製程後,則形成一額外半導體
層103於起始半導體層102之頂表面上,並使其重摻雜以一不同的摻雜物181(即第一摻雜物)(方塊505)。此第一摻雜物181可不同於第二摻雜物,並可例如包含一p型摻雜物,如
硼。此額外半導體層103可例如藉由於起始半導體層102的上方磊晶成長上述額外半導體層103,並且同時將其原位摻雜以第一摻雜物181(例如使得額外半導體層103中的第一摻雜物181之峰值濃度大於在其下方之半導體層102的頂表面112上方約.03微米處(亦即在層別102和103間的介面之上方)的大抵1x1019cm-3之濃度)。此第一摻雜物181自額外半導體層103中擴散至其下方之起始半導體層102中的現象將因為缺陷移除製程(如上述方塊504所討論的製程步驟)而最小化。也就是說缺陷的移除將最小化第一摻雜物181非期望的缺陷強化擴散現象,並可藉此在額外半導體層中維持期待的摻雜物濃度,且更保持摻雜物的分佈在窄的狀態。具體來說,由於在介面112-113沒有缺陷(即缺乏空隙),因此第一摻雜物181自額外半導體層103而擴散至其下方之起始半導體層102中的現象將被最小化,因此第一摻雜物在額外半導體層103鄰近於底表面113的峰值濃度可以維持在大於相同的第一摻雜物於起始半導體層102中的濃度之至少100倍。
舉例來說,第一摻雜物的擴散可被最小化,使得
第一摻雜物181在額外半導體層103中的峰值濃度可以維持在起始半導體層102之頂表面112上方約.03微米處(亦即就在此介面之上方)大於約1x1019cm-3的濃度,且第一摻雜物181在起始半導體層102中的濃度分佈小於在頂表面112(亦即就在介面下方)之約1x1017cm-3的濃度,並且朝植入區域120而顯著減少(見圖2~3)。
參考圖6並配合圖1,前述的方法可例如用於形成
異質接面雙極電晶體(見圖1的電晶體100),相較於一般方法所形成的電晶體,其具有改良的電流增益截止頻率以及最大振盪頻率。
具體來說,在此提供一種摻以第一導電型摻雜物
181的半導體基板101(例如摻以一p型摻雜物如硼(B)的基板)(方塊601,見圖7)。之後,基板101的頂層106以第二導電型摻雜物(例如一n型摻雜物,如磷、銻或砷)進行摻雜(如藉由一般離子植入製程),藉此形成一重摻雜次集極(即埋藏集極)層106於基板101的頂部(方塊602,見圖7)。
之後,將一矽集極層102形成於埋藏集極層
106(方塊603,見圖7)之上方,而此矽集極層102可以例如使用一般磊晶沉積製程而形成。來自埋藏集極層106的雜質離子可擴散至集極層102中,使得集極層102將被第二導電型摻雜物182輕微摻雜。
接著,可將一摻雜物(亦即第二摻雜物182)以一
預定深度(例如矽集極層的頂表面下方約.03微米處)植入至矽集極層102中,以形成具有大致均勻的第二摻雜物濃度之選擇性植入集極(SIC)墊120(方塊604,見圖8),其可例如大於約1x1018cm-3的均勻濃度。
如前所述的半導體結構,此第二摻雜物182可例
如包含一n型摻雜物,如磷、銻或砷。而植入區域120可藉由一般遮罩式離子植入製程(例如藉由沉積一光阻層125、圖案化此光阻層125以暴露一集極層102的期待部分126,以
及植入此選定的摻雜物182至集極層102之暴露的部分126中)以於集極層102的期待區域中形成。
在植入製程之後,可藉由實施一雷射回火製程
(例如雷射熱製程(LTP)或雷射瞬間回火製程(LSA))(方塊605,見圖9)以活化SIC墊120中的第二摻雜物182,並且移除由於植入製程而在矽集極層102之頂表面112所形成的任何缺陷。此雷射回火製程實施於大於約1100℃的溫度,並使用可避免矽集極層102熔化且能在矽集極層102中得到小於約10ps的熱平衡之技術(即使用毫秒雷射回火製程),以最小化來自SIC墊的第二摻雜物182之擴散現象,並藉此使得第二摻雜物的分佈維持窄的狀態。具體來說,第二摻雜物182的擴散現象係例如使用雷射回火製程而最小化,如此SIC墊120外的第二摻雜物182之濃度分佈在植入區域及集極層102的頂表面112之間將顯著減少(例如從集極層102的頂表面112下方約.02微米處之大抵1x1018cm-3的濃度到接近頂表面112之小於約1x1017cm-3的濃度(見圖3))。使用此類雷射回火製程更可在後續的處理過程中,防止於集極層102的頂表面112聚集點缺陷以及形成延伸的缺陷和差排圈之現象。熟此技藝人士將可了解利用此類雷射回火製程取代快速熱回火製程可輕易地整合至目前的形成技術方法中。
具體來說,雷射製程技術方法不會擾亂先前或之後的製程模型或步驟。
一旦實施雷射回火製程後,則形成一矽鍺基極層
103形成於矽集極層102的頂表面112上方,並使其摻以一不
同的摻雜物181(即第一摻雜物)(方塊606,見圖10)。此第一摻雜物181可不同於第二摻雜物,並可例如包含一p型摻雜物,如硼。此基極層103可例如藉由磊晶成長技術而形成,並且同時以第一摻雜物181進行原位摻雜。
在進行原位摻雜的製程期間,例如基極層103可
被摻雜,使得第一摻雜物181在矽鍺層103的峰值濃度大於在其下方之矽集極層102的頂表面112上方(即在層別102-103的介面上方)約.03微米處之大抵1x1019cm-3的濃度。此第一摻雜物181自矽鍺基極層103擴散至其下方的矽集極層102中的現象將因為缺陷移除製程(如上述方塊605所討論的製程步驟)而最小化。也就是說缺陷的移除將最小化第一摻雜物181之非期望的缺陷強化擴散現象,並可藉此在基極層103中維持期待的摻雜物濃度,更可保持摻雜物的分佈在窄的狀態。
具體來說,由於在介面112-113沒有缺陷(即沒有
空隙),因此第一摻雜物181自基極層103而擴散至位於其下方的集極層102中的現象將被最小化,因此第一摻雜物181在基極層103鄰近於底表面113(即就在介面的上方)的峰值濃度可以維持在大於相同的第一摻雜物181在集極層102中的濃度之至少100倍。舉例來說,第一摻雜物的擴散可被最小化,使得第一摻雜物181在基極層103中的峰值濃度可以維持在集極層103的頂表面112上方約.03微米處之大於約1x1019cm-3的濃度,且第一摻雜物在集極層中的濃度分佈小於在頂表面112之約1x1017cm-3的濃度,並且朝植入區域120
而顯著減少(見圖2~3)。
在矽鍺基極層103形成之後,可以使用一般製程
技術來完成異質接面雙極電晶體結構(方塊607,見圖1),其包含但非限定於元件的絕緣結構、射極105、外質基極104等之形成。
以此手段所形成的矽鍺異質接面雙極電晶體100
具有將來自集極層表面的缺陷(如點缺陷)完全移除之優點,並可藉此同時降低SIC與基極層之摻雜物的過度擴散現象,而此將產生較窄的基極、較窄的集極-基極接面、降低集極-基極電容(Ccb),以及增加最大振盪頻率。所得到之較窄的內質硼分佈降低了基極傳送的時間且增加了電流增益截止頻率。再者,點缺陷的移除降低了形成延伸缺陷,例如差排的可能性,改良了元件良率。更具體來說,再次參考圖1,以此手段所形成之矽鍺異質接面雙極電晶體100同時將來自SIC墊120的第二摻雜物182以及擴散至集極層102中的第一摻雜物181之擴散現象最小化(亦即同時窄化了基極層102以及SIC墊120的分佈),並且藉此使得所形成的雙極電晶體100具有大於約365.00GHz的電流增益截止頻率、大於約255.00GHz的最大振盪頻率、小於約3.40fF的集極-基極電容、以及小於約110.00歐姆的基極片電阻(見圖4)。
本發明之方法的實施例係描述如前且說明於圖
6,其在製程606形成基極層之前,先實施SIC植入製程604以及雷射回火製程605。然而,當集極層在製程602形成,
並接著形成基極層606、形成SIC墊604以及最後進行雷射回火製程605,則類似的結果(亦即同時改良的電流增益截止頻率及改良的最大振盪頻率)也可以達到。也就是說,結果係經由在形成基極層606之前的SIC植入製程604及雷射回火製程605而證實,且同樣可經由在形成基極層606之後的SIC植入製程604及雷射回火製程605而證實。
圖11顯示一例式設計流程1100的方塊圖。設計流
程1100可隨著設計的IC類型而變化。舉例來說,對於建構一特殊應用積體電路(application specific IC,ASIC)的設計流程1100可能與設計標準構件的設計流程1100不同。設計結構1120較佳是設計程序1110的輸入單元,並可來自於IP提供者、核心開發者或其他設計公司,又或者可能由設計流程的操作者產生或來自其他來源。設計結構1120可包含以電路圖或硬體描述語言(HDL)(例如Verilog、VHDL、C等)的形式所表達之電路100。設計結構1120可包含於一或多個機器可讀媒體中。舉例來說,設計結構1120可能是電路100的文字檔或圖示。設計程序1110較佳合成(或轉譯)電路100為網單(netlist)1180的形式,其中網單1180係例如為線路、電晶體、邏輯閘極、控制電路、I/O、模型等的表單,其描述與積體電路設計中以及記錄於至少一機器可讀媒體中的其他組件或電路的連接。這可能是一種反覆的程序,其中,視電路的設計規格及參數而定,網單1180可被重新合成一或多次。
設計程序1110可包含使用多種不同的輸入,例如
來自程式庫組件(library element)1130的輸入,其可對於特定的製作技術(如不同的技術節點,32nm、45nm、90nm等)、設計規格1140、特徵表1150、驗證資料1160、設計規則1170及測試資料檔1185(其可能包含測試圖案與其他測試資訊),而儲存一組共用組件、電路和元件,包含模組、佈局以及符號表示。設計程序1110可更包含例如標準電路設計程序,如時序分析、驗證、設計規則確認、放置及路由操作等。熟習積體電路設計技藝之人士在不脫離本發明的範圍及精神之前提下,當能了解可用於設計程序1110中的電子自動化機台之範圍及應用,本發明的設計結構並不限於任何特定的設計流程。
設計程序1110較佳轉譯如圖11所示之本發明一
實施例以及任何額外的積體電路設計或資料(如果合適的話)至第二設計結構1190。第二設計結構1190以資料格式留在一儲存媒體上,用來交換積體電路的佈局資料(如儲存在GDS Ⅱ(GDS2)、GL1、OASIS或其他任何可供儲存此類設計結構之適當格式的資料)。舉例來說,設計結構1190可包含例如測試資料檔、設計內容檔、製造資料、佈局參數、線路、金屬層、介層洞、圖形、路由生產線的資料、以及任何其他半導體製造者所需以製作如圖11所示之本發明實施例的資料。設計結構1190可於之後進行到階段1195,舉例來說,設計結構1190可進行到設計定案(tape-out)、放行製造、放行至光罩廠、送到另一設計廠、以及送回給顧客等階段。
因此,前面所揭示的是一種改良的半導體結構
(如一矽鍺異質接面雙極電晶體),其具有與外質基極重疊最小之窄且實質上無空隙的SIC墊。同樣地,其揭示了一種形成電晶體之方法,相對於快速熱回火製程,其使用雷射回火SIC墊,以產生窄的SIC墊且實質上無空隙的集極,而如此所得到的最終SiGe HBT電晶體相對於習知技術而言,將具有較窄的基極與集極的空間電荷區域。
前述具體實施例描述將如此完整展現本發明之一般特徵,使得他人在不脫離一般概念下,可藉由實施目前的知識而輕易修飾且/或改造此類特定實施例的各種應用,因此,這樣的改造或修飾應該且意圖包含在所揭示的實施例之均等的意義及範圍內。因此,熟此技藝人士當可了解本發明之實施例可在所附的申請專利範圍之精神及範圍內的修飾下而實施。
501~505‧‧‧方塊
Claims (40)
- 一種用以形成半導體結構之方法,包含:提供一基板;選擇一第一摻雜物及與該第一摻雜物相異的一第二摻雜物;於該基板上形成一起始半導體層,該起始半導體層具有一頂表面;將該第二摻雜物植入該起始半導體層,以在該頂表面之下的一預定深度處形成一植入區域;藉由執行一雷射回火程序,從該起始半導體層之該頂表面移除因植入所造成的缺陷,且同時利用該第二摻雜物進入該起始半導體層之其他區域的最小擴散,來活化該植入區域之該第二摻雜物;以及於該頂表面上形成一額外半導體層,該額外半導體層係利用該第一摻雜物原位摻雜及後續摻雜中之任一者;移除該等缺陷可最小化該第一摻雜物從該額外半導體層至該起始半導體層的擴散。
- 如請求項1所述之方法,其中該第一摻雜物自該額外半導體層至該起始半導體層之擴散係藉由移除該等缺陷而最小化,使得該額外半導體層中的該第一摻雜物在鄰近該起始半導體層之該頂表面的一峰值濃度保持大於該第一摻雜物在該頂表面與該植入區域間之該起始半 導體層的一擴散區域中之一濃度的至少100倍。
- 如請求項1所述之方法,該額外半導體層之形成包含磊晶成長該額外半導體層及原位摻雜該額外半導體層,使得該第一摻雜物在該額外半導體層中的一峰值濃度係大於在該頂表面之上約0.03微米處之約1x1019cm-3。
- 如請求項1所述之方法,其中移除該等缺陷可最小化該第一摻雜物從該額外半導體層至該起始半導體層之擴散,使得該第一摻雜物在該植入區域與該頂表面間之該起始半導體層之一擴散區域中的一濃度係小於約1x1017cm-3。
- 如請求項1所述之方法,其中將該第二摻雜物植入該起始半導體層包含植入該第二摻雜物使得該植入區域係位於該頂表面之下約0.03微米處,且具有一大抵均勻的第二摻雜物濃度,且執行該雷射回火程序以該第二摻雜物至該起始半導體層之其他區域的最小擴散,來活化該植入區域中的該第二摻雜物,使得該植入區域維持均勻的第二摻雜物濃度。
- 如請求項5所述之方法,其中該雷射回火程序係在大於約1100℃的溫度下執行,並使用可在該起始半導體層中得到小於約10ps的一熱平衡之一技術,以最小化來自該植入區域之該第二摻雜物的擴散。
- 如請求項6所述之方法,其中該雷射回火程序係執行以該第二摻雜物至該起始半導體層之其他區域的最小擴散,來活化該植入區域中之該第二摻雜物,使得在該第 二摻雜物在該植入區域外的一濃度分佈從該頂表面之下約0.02微米處的約1x1018cm-3減少為小於接近該頂表面之約1x1017cm-3。
- 如請求項1所述之方法,其中該額外半導體層包含一矽鍺層,該第一摻雜物包含硼,該起始半導體層包含一矽層且該第二摻雜物包含磷、銻及砷中之一者。
- 如請求項1所述之方法,其中執行該雷射回火程序不會熔化該起始半導體層,且包含一雷射熱程序(LTP)以及一雷射瞬間回火程序(LSA)中之一者。
- 如請求項1所述之方法,其中該雷射回火程序係執行來防止於該頂表面處聚集點缺陷以及形成延伸的缺陷和差排圈。
- 一種用以形成半導體結構之方法,包含:提供一基板;選擇一第一摻雜物及與該第一摻雜物相異的一第二摻雜物;於該基板上形成一起始半導體層,該起始半導體層具有一頂表面;將該第二摻雜物植入該起始半導體層,以在該頂表面之下的一預定深度處形成一植入區域;藉由執行一雷射回火程序,從該起始半導體層之該頂表面移除因植入所造成之缺陷,且同時利用該第二摻雜物進入該起始半導體層之其他區域的最小擴散,來活化該植入區域中之該第二摻雜物;以及 於該頂表面上形成一額外半導體層,該額外半導體層係利用該第一摻雜物原位摻雜及後續摻雜中之任一者;移除該等缺陷可最小化該第一摻雜物從該額外半導體層至該起始半導體層之擴散,使得該額外半導體層中的該第一摻雜物在鄰近該起始半導體層之該頂表面的的一峰值濃度保持大於該第一摻雜物在該起始半導體層中之一濃度的至少100倍,該起始半導體層之該第一摻雜物的該濃度係小於約1x1017cm-3。
- 一種用於形成半導體結構之方法,包含:提供一基板;選擇一第一摻雜物及與該第一摻雜物相異的一第二摻雜物;於該基板上形成一矽層,該矽層具有一頂表面;將該第二摻雜物植入該矽層,以在該頂表面之下的一預定深度處形成一植入區域;藉由執行一雷射回火程序,從該矽層之該頂表面移除因植入所造成之缺陷,且同時利用該第二摻雜物進入該矽層之其他區域的最小擴散,來活化該植入區域中之該第二摻雜物;以及於該頂表面上形成一矽鍺層,該矽鍺層係利用該第一摻雜物原位摻雜及後續摻雜中之任一者;移除該等缺陷可最小化該第一摻雜物從該矽鍺層至該矽層之擴散。
- 如請求項12所述之方法,其中該第一摻雜物從該矽鍺層至該矽層之擴散係藉由移除該等缺陷而最小化,使得該矽鍺層中的該第一摻雜物在鄰近該矽層之該頂表面的一峰值濃度保持大於該第一摻雜物在該頂表面與該植入區域間之該矽層的一擴散區域中之一濃度的至少100倍。
- 如請求項12所述之方法,該矽鍺層之形成包含磊晶成長該矽鍺層及原位摻雜該矽鍺層,使得該第一摻雜物在該矽鍺層的一峰值濃度係大於該頂表面之上約0.03微米處的約1x1019cm-3。
- 如請求項12所述之方法,其中移除該等缺陷可最小化該第一摻雜物從該矽鍺層至該矽層之擴散,使得該第一摻雜物在該植入區域與該頂表面間之該矽層之一擴散區域的一濃度係小於約1x1017cm-3。
- 如請求項12所述之方法,其中將該第二摻雜物植入該矽層包含植入該第二摻雜物使得該植入區域係位於該頂表面之下約0.03微米處,且具有一大抵均勻的第二摻雜物濃度,且該雷射回火程序係執行以該第二摻雜物至該矽層之其他區域的最小擴散,來活化該植入區域中的該第二摻雜物,使得該植入區域維持均勻的第二摻雜物濃度。
- 如請求項12所述之方法,其中該雷射回火程序係在大於約1100℃的溫度下執行,並使用可在該矽層中得到小於約10ps的一熱平衡之一技術,以利用該第二摻雜物至該 矽層之其他區域的最小擴散,來活化該植入區域中之該第二摻雜物,使得該第二摻雜物在該植入區域外之一濃度分佈從該頂表面之下約0.02微米處的約1x1018cm-3減少為小於接近該頂表面之約1x1017cm-3。
- 如請求項12所述之方法,其中該第一摻雜物包含硼,且該第二摻雜物包含磷、銻及砷中之一者。
- 如請求項12所述之方法,其中執行該雷射回火程序不會熔化該矽層,且包含一雷射熱程序(LTP)以及一雷射瞬間回火程序(LSA)中之一者。
- 如請求項12所述之方法,其中該雷射回火程序係執行來防止於該頂表面處聚集點缺陷以及形成延伸的缺陷和差排圈。
- 一種用以形成異質接面雙極電晶體的方法,包含:提供一基板;於該基板之一第一表面上形成一半導體集極層,該半導體集極層包括一頂表面及一底表面,該底表面與該基板接觸;於該半導體集極層內形成一重摻雜n型集極墊,該重摻雜n型集極墊從該半導體集極層之該底表面至該頂表面之下的一深度具有一實質均勻n型摻雜濃度的一第一摻雜物,使得該實質均勻n型摻雜濃度不延伸到該頂表面;藉由執行一雷射回火程序而移除在該半導體集極層之該頂表面的缺陷;以及 於該頂表面上形成一基極層,使得該基極層係摻以一p型摻雜物,其中該基極層係在形成該重摻雜n型集極墊之後形成。
- 如請求項21所述之方法,其中該基極層中的該p型摻雜物在鄰近該基極層之一底表面的一峰值濃度係為該半導體集極層中該p型摻雜物之一濃度的至少100倍大。
- 如請求項21所述之方法,其中形成該基極層之步驟包含磊晶成長該基極層及原位摻雜該基極層,使得該p型摻雜物在該基極層的一峰值濃度大於在該頂表面之上約0.03微米處的約1x1019cm-3。
- 如請求項23所述之方法,其中該半導體集極層中之該p型摻雜物接近該頂表面處的一濃度小於約1x1017cm-3。
- 如請求項21所述之方法,其中在執行該雷射回火程序之前,將該第一摻雜物植入該半導體集極層位於該頂表面之下約0.03微米處,以形成具有大於約1x1018cm-3的實質均勻n型摻雜物濃度之該重摻雜n型集極墊。
- 如請求項25所述之方法,其中該雷射回火程序係在大於約1100℃的溫度下執行,並更使用一毫秒雷射回火程序來執行。
- 如請求項26所述之方法,其中該第一摻雜物的一擴散被最小化,使得該第一摻雜物在該重摻雜n型集極墊外的一濃度分佈從該頂表面之下約0.02微米處的約1x1018cm-3減少至接近該頂表面處之約1x1017cm-3。
- 如請求項25所述之方法,其中該p型摻雜物包含硼,而 該第一摻雜物包含磷、銻及砷中之一者。
- 如請求項21所述之方法,其中該雙極電晶體係形成有一大於約365.00GHz的電流增益截止頻率、一大於約255.00GHz的最大振盪頻率、一小於約3.40fF的集極-基極電容、以及一小於約110.00歐姆的基極片電阻。
- 一種用以形成異質接面雙極電晶體的方法,包含:提供一基板;選擇一第一摻雜物及與該第一摻雜物相異的一第二摻雜物;於該基板上形成一矽集極層,該矽集極層具有一頂表面;將該第二摻雜物植入該矽集極層,以在該頂表面之下的一預定深度處形成一選擇性植入集極墊;藉由執行一雷射回火程序,從該矽集極層之該頂表面移除因植入造成之缺陷,且同時利用該第二摻雜物進入該矽集極層之其他區域的最小擴散,來活化該選擇性植入集極墊之該第二摻雜物;以及於該頂表面上形成一矽鍺基極層,該矽鍺基極層係利用該第一摻雜物原位摻雜及後續摻雜中之任一者;移除該等缺陷可最小化該第一摻雜物從該矽鍺基極層至該矽集極層之擴散。
- 如請求項30所述之方法,其中該第一摻雜物進入該矽集極層之擴散係藉由移除該等缺陷而最小化,使得該矽鍺基極層中之該第一摻雜物鄰近該矽鍺基極層之一底表 面的一峰值濃度係為大於該第一摻雜物在該矽集極層中的一濃度的至少100倍。
- 如請求項30所述之方法,該矽鍺基極層之形成包含磊晶成長該矽鍺基極層及原位摻雜該矽鍺基極層,使得該第一摻雜物在該矽鍺基極層中的一峰值濃度係大於在該頂表面之上約0.03微米處的約1x1019cm-3。
- 如請求項30所述之方法,其中該第一摻雜物進入該矽集極層之擴散係藉由移除該等缺陷而最小化,使得該矽集極層中的該第一摻雜物接近該頂表面之一濃度係小於約1x1017cm-3。
- 如請求項30所述之方法,其中該第二摻雜物係於該頂表面之下約0.03微米處植入該矽集極層,以形成該選擇性植入集極墊,且係進一步植入該第二摻雜物,使得該選擇性植入集極墊具有大於1x1018cm-3的一大抵均勻的第二摻雜物濃度。
- 如請求項30所述之方法,其中該雷射回火程序係在大於約1100℃的溫度下執行,並使用可在該矽集極層中得到小於約10ps的一熱平衡之一技術,以最小化來自該選擇性植入集極墊之該第二摻雜物的擴散。
- 如請求項35所述之方法,其中該第二摻雜物的擴散之最小化使得該第二摻雜物在該選擇性植入集極墊外的一濃度分佈從該頂表面之下約0.02微米處的約1x1018cm-3減少至接近該頂表面之約1x1017cm-3。
- 如請求項30所述之方法,其中該第一摻雜物包含硼,且 該第二摻雜物包含磷、銻及砷中之一者。
- 如請求項35所述之方法,其中該雙極電晶體係形成有一大於約365.00GHz的電流增益截止頻率、一大於約255.00GHz的最大振盪頻率、一小於約3.40fF的集極-基極電容、以及一小於約110.00歐姆的基極片電阻。
- 一種用以形成異質接面雙極電晶體的方法,包含:提供一基板;選擇一第一摻雜物及與該第一摻雜物相異的一第二摻雜物;於該基板上形成一矽集極層,該矽集極層具有一頂表面;將該第二摻雜物植入該矽集極層,以在該頂表面之下的一預定深度處形成一選擇性植入集極墊;藉由執行一雷射回火程序,從該矽集極層之該頂表面移除因植入所造成之缺陷,且同時利用該第二摻雜物進入該矽集極層之其他區域的最小擴散,來活化該選擇性植入集極墊之該第二摻雜物;以及於該頂表面上形成一矽鍺基極層,該矽鍺基極層係利用該第一摻雜物原位摻雜及後續摻雜中之任一者;移除該等缺陷可最小化該第一摻雜物從該矽鍺基極層至該矽集極層之擴散,使得該矽鍺基極層中的該第一摻雜物在該矽鍺基極層之一底表面的一峰值濃度保持大於該第一摻雜物在該矽集極層中之一濃度的至少100倍,該矽集極層中之該第一摻雜物的該濃度係小於 約1x1017cm-3;以及該雷射回火程序係更為在大於約1100℃的溫度下執行,並使用可在該矽集極層中得到小於約10ps的一熱平衡之一技術,以最小化來自該選擇性植入集極墊之該第二摻雜物的擴散。
- 如請求項39所述之方法,其中該第二摻雜物的擴散之最小化使得該第二摻雜物在該選擇性植入集極墊外的一濃度分佈從該頂表面之下約0.02微米處的約1x1018cm-3減少至接近該頂表面之約1x1017cm-3。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/741,836 US7750371B2 (en) | 2007-04-30 | 2007-04-30 | Silicon germanium heterojunction bipolar transistor structure and method |
US11/923,131 US7900167B2 (en) | 2007-10-24 | 2007-10-24 | Silicon germanium heterojunction bipolar transistor structure and method |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201517265A TW201517265A (zh) | 2015-05-01 |
TWI559532B true TWI559532B (zh) | 2016-11-21 |
Family
ID=44723636
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104101099A TWI559532B (zh) | 2007-04-30 | 2008-04-25 | 矽鍺異質接面雙極電晶體結構與方法(一) |
TW097115195A TWI506775B (zh) | 2007-04-30 | 2008-04-25 | 矽鍺異質接面雙極電晶體結構與方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097115195A TWI506775B (zh) | 2007-04-30 | 2008-04-25 | 矽鍺異質接面雙極電晶體結構與方法 |
Country Status (1)
Country | Link |
---|---|
TW (2) | TWI559532B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11189715B2 (en) | 2020-03-12 | 2021-11-30 | Powerchip Semiconductor Manufacturing Corporation | Semiconductor device and manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5912479A (en) * | 1996-07-26 | 1999-06-15 | Sony Corporation | Heterojunction bipolar semiconductor device |
US6190984B1 (en) * | 1996-11-27 | 2001-02-20 | Electronics And Telecommunications Research Institute | Method for fabricating of super self-aligned bipolar transistor |
US6872643B1 (en) * | 2003-03-05 | 2005-03-29 | Advanced Micro Devices, Inc. | Implant damage removal by laser thermal annealing |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002043155A2 (en) * | 2000-11-27 | 2002-05-30 | Kopin Corporation | Bipolar transistor with lattice matched base layer |
EP1417715A1 (en) * | 2001-08-07 | 2004-05-12 | Koninklijke Philips Electronics N.V. | Bipolar transistor and method of manufacturing same |
-
2008
- 2008-04-25 TW TW104101099A patent/TWI559532B/zh not_active IP Right Cessation
- 2008-04-25 TW TW097115195A patent/TWI506775B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5912479A (en) * | 1996-07-26 | 1999-06-15 | Sony Corporation | Heterojunction bipolar semiconductor device |
US6190984B1 (en) * | 1996-11-27 | 2001-02-20 | Electronics And Telecommunications Research Institute | Method for fabricating of super self-aligned bipolar transistor |
US6872643B1 (en) * | 2003-03-05 | 2005-03-29 | Advanced Micro Devices, Inc. | Implant damage removal by laser thermal annealing |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11189715B2 (en) | 2020-03-12 | 2021-11-30 | Powerchip Semiconductor Manufacturing Corporation | Semiconductor device and manufacturing method thereof |
TWI755694B (zh) * | 2020-03-12 | 2022-02-21 | 力晶積成電子製造股份有限公司 | 半導體元件及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200908317A (en) | 2009-02-16 |
TWI506775B (zh) | 2015-11-01 |
TW201517265A (zh) | 2015-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10032883B2 (en) | Silicon germanium heterojunction bipolar transistor structure and method | |
US9059138B2 (en) | Heterojunction bipolar transistor with reduced sub-collector length, method of manufacture and design structure | |
JP4959576B2 (ja) | ホット・キャリアにより誘起されるバイポーラ・デバイスの劣化を回復させるための方法 | |
US8299500B2 (en) | Silicon germanium heterojunction bipolar transistor having interstitial trapping layer in base region | |
US8492272B2 (en) | Passivated through wafer vias in low-doped semiconductor substrates | |
US7900167B2 (en) | Silicon germanium heterojunction bipolar transistor structure and method | |
US11588043B2 (en) | Bipolar transistor with elevated extrinsic base and methods to form same | |
US8841750B2 (en) | Local wiring for a bipolar junction transistor including a self-aligned emitter region | |
Gauthier et al. | 450 GHz $ f_ {\text {T}} $ SiGe: C HBT Featuring an Implanted Collector in a 55-nm CMOS Node | |
US20090079010A1 (en) | Nickel silicide formation for semiconductor components | |
TWI559532B (zh) | 矽鍺異質接面雙極電晶體結構與方法(一) | |
Brezza et al. | Heterojunction bipolar transistor featuring a stressed implanted collector: Defects formation and impact on functionality | |
JP4850398B2 (ja) | 半導体装置及びその製造方法 | |
CN108091652B (zh) | 在相同晶圆上的异质接面双极晶体管装置的整合方案 | |
Collaert | Heterojunction bipolar transistors for sub-THz applications | |
US20130062668A1 (en) | Heterojunction bipolar transistors with reduced base resistance | |
TW573328B (en) | Bipolar junction transistor and manufacturing method thereof | |
US20060254958A1 (en) | Method for manufacturing integrated circuits | |
Pengpad et al. | Double-polysilicon self-aligned lateral bipolar transistors | |
Sun | RF Lateral Bipolar Junction Transistor | |
JP2001015520A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |