JP3936618B2 - 薄膜半導体エピタキシャル基板及びその製造方法 - Google Patents
薄膜半導体エピタキシャル基板及びその製造方法 Download PDFInfo
- Publication number
- JP3936618B2 JP3936618B2 JP2002118444A JP2002118444A JP3936618B2 JP 3936618 B2 JP3936618 B2 JP 3936618B2 JP 2002118444 A JP2002118444 A JP 2002118444A JP 2002118444 A JP2002118444 A JP 2002118444A JP 3936618 B2 JP3936618 B2 JP 3936618B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film semiconductor
- semiconductor epitaxial
- boron
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/133—Emitter regions of BJTs
- H10D62/136—Emitter regions of BJTs of heterojunction BJTs
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）の製造に好適な薄膜半導体エピタキシャル基板およびその製造方法に関する。
【０００２】
【従来の技術】
マイクロ波帯以上の周波数領域で使用する半導体素子として、最近におけるＭＯＣＶＤ等の優れた結晶成長技術を用いて高性能のヘテロ接合バイポーラトランジスタ（ＨＢＴ）が製造されている。ＨＢＴはエミッタ層にベース層よりもバンドギャップの大きい物質を用いてエミッタ−ベース接合をヘテロ接合とし、正孔がベース層からエミッタ層に流れ込むときのエネルギー障壁をホモ接合のバイポーラトランジスタにくらべて高くし、正孔のエミッタへの流入が抑えられるようにしてエミッタ注入効率を高めるように構成されたものである。
【０００３】
上述の如く構成されている従来のＨＢＴの電流増幅機構は基本的には従来のホモ接合のバイポーラトランジスタと同一である。したがって、電流増幅率を改善するためにはベース領域で電子がホールと再結合する確率を小さくすることが必要であり、このため、従来にあっては、例えば、エミッタ層及びベース層に組成勾配をもつＡｌＧａＡｓを用いて電子を加速するための電界が生じるようにしておき、ベース領域の電子の流れを従来型の電子の濃度勾配に起因する拡散による流れとＡｌＧａＡｓ結晶中に作りつけた電界による電子の走行による流れとの相乗効果で加速し、電子のベース領域での走行時間を短縮し、ベース領域で電子がホールと再結合する確率を小さくするようにした構成が公知である。
【０００４】
このほか、ＨＢＴの電流増幅率を向上させるためエミッタ層やベース層の結晶性あるいはその界面を改善することが試みられてきたが、コレクタ層あるいはサブコレクタ層の結晶性と電流増幅率との間の関係はこれまであまり良く調べられていなかった。
【０００５】
【発明が解決しようとする課題】
しかし、最近になって、コレクタ層とコレクタ電極との間の接触抵抗を低減させるためにこれらの間に設けられる高電導率を有する薄膜層であるサブコレクタ層のキャリア濃度が電流増幅率に大きく影響していることが判ってきた。半導体デバイスの設計を行う上ではサブコレクタ層のキャリア濃度を自由に設定できることが望まれるが、そのキャリア濃度が電流増幅率に大きな影響を与えるとデバイスの設計の自由度に大きな制約が与えられることとなり、所望の特性のデバイスの設計を複雑にすると言う問題が生じる。
【０００６】
本発明の目的は、従来技術における上述の問題点を解決することができるようにした、薄膜半導体エピタキシャル基板及びその製造方法を提供することにある。
【０００７】
本発明の目的は、また、サブコレクタ層のキャリア濃度による電流増幅率への影響を抑えることができるようにした薄膜半導体エピタキシャル基板及びその製造方法を提供することにある。
【０００８】
本発明の目的は、さらに、信頼性の高い半導体デバイスの製作を可能にする薄膜半導体エピタキシャル基板及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明では、基板上にサブコレクタ層、コレクタ層、ベース層、及びエミッタ層を気相成長させてＨＢＴ製造用の薄膜半導体エピタキシャル基板を製造する場合において、サブコレクタ層及びコレクタ層から成る層部分の少なくとも一部にホウ素（Ｂ）を添加する工程を含むようにしたものである。したがって、上述の如くして製造された薄膜半導体エピタキシャル基板にあっては、サブコレクタ層もしくはコレクタ層の少なくとも一部に、或いはサブコレクタ層とコレクタ層との境界面付近等にホウ素（Ｂ）が添加された状態となる。
【００１０】
このように、サブコレクタ層及びコレクタ層から成る層部分のの少なくとも一部にホウ素（Ｂ）が添加されていると、サブコレクタ層を高濃度にドーピングした場合にこのサブコレクタ層中で生成される複合結晶欠陥がベース層中やエミッタ層中に伝播するのが抑制される。この結果、サブコレクタ層中で生成される複合結晶欠陥がベース層中やエミッタ層中で再結合中心となってベース電流を増大させ電流増幅率を低下させることを有効に防止できる。したがって、サブコレクタ層を高濃度にドーピングした場合であっても電流増幅率への影響を抑え、電流増幅率の低下を防止することができ、同時に半導体デバイスの信頼性を高めることができる。
【００１１】
本発明によれば、基板上に、サブコレクタ層、コレクタ層、ベース層及びエミッタ層を有するＡｌＧａＡｓ系又はＩｎＧａＰ系のＨＢＴ機能層が薄膜半導体エピタキシャル層として形成されている薄膜半導体エピタキシャル基板において、前記サブコレクタ層と前記コレクタ層とから成る層部分の少なくとも一部にホウ素（Ｂ）が添加されており、前記ホウ素（Ｂ）が添加されている部分が前記コレクタ層と前記サブコレクタ層との境界面付近に薄膜半導体エピタキシャル層の形態で設けられていることを特徴とする薄膜半導体エピタキシャル基板が提案される。
【００１２】
本発明によれば、また、基板上に、サブコレクタ層、コレクタ層、ベース層及びエミッタ層を有するＡｌＧａＡｓ系又はＩｎＧａＰ系のＨＢＴ機能層を薄膜半導体エピタキシャル層として形成して薄膜半導体エピタキシャル基板を製造するための方法において、前記サブコレクタ層と前記コレクタ層とから成る層部分の少なくとも一部にホウ素（Ｂ）を添加する工程を含み、前記層部分の成長時にホウ素（Ｂ）の原料を所定期間だけ供給し、これによりホウ素（Ｂ）の添加を行うようにしたことを特徴とする薄膜半導体エピタキシャル基板の製造方法が提案される。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
【００１７】
図１は、本発明の方法によって製造されたＨＢＴ用薄膜半導体エピタキシャル基板の一例を模式的に示す層構造図である。薄膜半導体エピタキシャル基板１はＧａＡｓ系ＨＢＴの製造に用いるためのものであり、以下、本発明の実施の形態の一例として示した薄膜半導体エピタキシャル基板１について説明する。
【００１８】
図１に示した薄膜半導体エピタキシャル基板１の構造は次の通りである。薄膜半導体エピタキシャル基板１は、半絶縁性のＧａＡｓ化合物半導体結晶であるＧａＡｓ基板２上にＭＯＣＶＤ法を用いて複数の半導体薄膜結晶成長層を以下に説明するようにして次々と積層させて構成されたものである。図１を参照して薄膜半導体エピタキシャル基板１について説明すると、ＧａＡｓ基板２は半絶縁性ＧａＡｓ（００１）層から成り、ＧａＡｓ基板２上にｉ−ＧａＡｓ層から成るバッファ層３が形成されている。
【００１９】
バッファ層３の上にはＨＢＴ機能層４が形成されている。ＨＢＴ機能層４は、バッファ層３の上に、サブコレクタ層４１として働くｎ+ −ＧａＡｓ層（キャリア濃度３〜５×１０18ｃｍ-3）が厚さ５００ｎｍに形成され、さらに、コレクタ層４２として働くｎ- −ＧａＡｓ層（キャリア濃度１×１０16ｃｍ-3）が厚さ７００ｎｍに、順次半導体エピタキシャル成長結晶層として形成されている。
【００２０】
ここで、コレクタ層４２のサブコレクタ層４１に接する部分にはホウ素（Ｂ）が添加されており、これによりコレクタ層４２内にＢ添加層４２Ａが形成されている。本実施の形態では、Ｂ添加層４２Ａの厚みは１０ｎｍとなっている。Ｂ添加層４２Ａは、コレクタ層４２の成長開始時からその厚みが１０ｎｍに達するまでの所定期間のみ、ホウ素（Ｂ）の原料であるトリエチルボロン（ＴＥＢ）をコレクタ層４２の形成に必要な原料ガスであるアルシン、トリメチルガリウム（ＴＭＧ）と一緒に反応器内に供給することによりボロン（Ｂ）を含んだ薄膜半導体エピタキシャル層の形態で形成することができる。
【００２１】
そして、コレクタ層４２の上には、ベース層４３として働くｐ+ −ＧａＡｓ層（キャリア濃度２×１０19ｃｍ-3）が厚さ９０ｎｍに同じく半導体エピタキシャル成長結晶層として形成されている。ベース層４３の上にはエミッタ層４４として働くｎ- −ＡｌＧａＡｓ層（キャリア濃度５×１０17ｃｍ-3）が厚さ１１０ｎｍに形成されている。そしてエミッタ層４４の上には、エミッタ層４５として働くｎ- −ＧａＡｓ層（キャリア濃度１×１０17ｃｍ-3）が厚さ１５０ｎｍに形成され、エミッタ層４５の上に、サブエミッタ層４６として働くｎ+ −ＧａＡｓ層（キャリア濃度３×１０18ｃｍ-3）が厚さ１００ｎｍに形成されている。そして、サブエミッタ層４６の上には、エミッタコンタクト層４７として働くｎ+ −ＩｎＧａＡｓ層（キャリア濃度４×１０19ｃｍ-3）が厚さ１２０ｎｍに形成されている。
【００２２】
図１に示した薄膜半導体エピタキシャル基板１の特徴は、Ｂ添加層４２Ａがコレクタ層４２内の一部に形成されていることである。このように、コレクタ層４２内にホウ素（Ｂ）を添加した層領域であるＢ添加層４２Ａを形成することにより、サブコレクタ層４１を高濃度にドーピングした場合にこのサブコレクタ層４１中で生成される複合結晶欠陥がベース層４３中やエミッタ層４４、４５中に伝播するのが抑制される。この結果、サブコレクタ層４１中で生成される複合結晶欠陥がベース層４３中やエミッタ層４４、４５中で再結合中心となってベース電流を増大させ電流増幅率を低下させることを有効に防止できる。したがって、薄膜半導体エピタキシャル基板１を用いて製造されたＨＢＴによれば、サブコレクタ層４１を高濃度にドーピングした場合であっても、電流増幅率への影響を抑え、ＨＢＴの電流増幅率の低下を防止することができ、同時にそのＨＢＴの信頼性を高めることができる。
【００２３】
図１に示したＢ添加層４２Ａを有する薄膜半導体エピタキシャル基板１による層構造の場合と、Ｂ添加層４２Ａを設けることなくコレクタ層４２を形成した薄膜半導体エピタキシャル基板の場合とで、電流増幅率特性がどのように異なるかを調べるため、それぞれの場合について試料を作製した。
【００２４】
（試料Ａ）
成長にはＭＯＣＶＤ法を用い、サブコレクタ層４１の成長終了後、コレクタ層４２の成長開始からアルシン、ＴＭＧの原料ガスと共にトリエチルボロン（ＴＥＢ）を同時に流し、ホウ素（Ｂ）の添加されているＢ添加層４２Ａを１０ｎｍの厚さに成長させ、しかる後ＴＥＢの供給のみを停止してｎ- −ＧａＡｓ層を６８０ｎｍの厚さに成長させた。これにより、サブコレクタ層４１に接する部分に１０ｎｍ厚のＢ添加層４２Ａを有するコレクタ層４２を形成して図１に示す層構造を有する薄膜半導体エピタキシャル基板の試料（試料Ａ）を作製した。
【００２５】
（試料Ｂ）
サブコレクタ層４１の成長後、ＴＥＢの供給なしにｎ- −ＧａＡｓ層を７００ｎｍの厚さに成長させ、Ｂ添加層４２Ａを有しないコレクタ層４２を形成した。その他は試料Ａの場合と全く同じである薄膜半導体エピタキシャル基板の試料（試料Ｂ）を作製した。
【００２６】
試料Ａおよび試料Ｂを加工してエミッタサイズが１００μｍ×１００ｎｍのＨＢＴを作製後、１ｋＡ／ｃｍ2 の電流密度での電流増幅率測定を行った。Ｂ添加層４２Ａなしの試料Ｂにより作製したＨＢＴ（Ｂ）の電流増幅率は５０であったが、Ｂ添加層４２Ａを有する試料Ａにより作製したＨＢＴ（Ａ）の電流増幅率は８９と著しく大きくなることが確認された。
【００２７】
上記試料ＡのＢ添加層４２Ａのホウ素（Ｂ）添加濃度は、二次イオン質量分析により６×１０18ｃｍ-3であった。
【００２８】
上記実施の形態ではコレクタ層４２の下部１０ｎｍの部分にＢ添加層４２Ａを設けたが、電流増幅率の低下原因を考えると、Ｂ添加層４２Ａは、サブコレクタ層４１とベース層４３との間、つまりコレクタ層４２の領域中であれば、どの位置に設けても同様な効果が得られると考えられる。
【００２９】
また、上記実施の形態では、サブコレクタ層４１からベース層４３への空孔拡散を減少させるために、コレクタ層４２中にホウ素（Ｂ）添加を行ったが、サブエミッタ層４６からベース層４３への空孔拡散を抑制するために、エミッタ層４４、エミッタ層４５、サブエミッタ層４６の少なくとも一部にホウ素（Ｂ）を添加することでも得られると期待される。この場合、ホウ素（Ｂ）の添加方法は、上記実施の形態の場合と同様にすることができる。
【００３０】
本発明をＡｌＧａＡｓ系のＨＢＴについて説明してきたが、本発明はＡｌＧａＡｓ系のＨＢＴにのみに限定されるものではなく、ＩｎＧａＰ系のＨＢＴ製造用の薄膜半導体エピタキシャル基板の場合であっても同様にして適用することができ、同様の効果が得られるものである。
【００３１】
【発明の効果】
本発明によれば、上述の如く、基板上にサブコレクタ層、コレクタ層、ベース層、及びエミッタ層を気相成長させてＨＢＴ製造用の薄膜半導体エピタキシャル基板を製造する場合において、サブコレクタ層及びコレクタ層から成る層部分の少なくとも一部にホウ素（Ｂ）を添加する工程を含むようにしたので、上述の如くして製造された薄膜半導体エピタキシャル基板にあっては、サブコレクタ層もしくはコレクタ層の少なくとも一部に、或いはサブコレクタ層とコレクタ層との境界面付近等にホウ素（Ｂ）が添加された状態となり、サブコレクタ層を高濃度にドーピングした場合にこのサブコレクタ層中で生成される複合結晶欠陥がベース層中やエミッタ層中に伝播するのが抑制される。この結果、サブコレクタ層中で生成される複合結晶欠陥がベース層中やエミッタ層中で再結合中心となってベース電流を増大させ電流増幅率を低下させることを有効に防止できる。したがって、サブコレクタ層を高濃度にドーピングした場合であっても電流増幅率への影響を抑え、電流増幅率の低下を防止することができ、同時に半導体デバイスの信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明による薄膜半導体エピタキシャル基板の実施の形態の一例を示す断面図。
【符号の説明】
１ 薄膜半導体エピタキシャル基板
２ ＧａＡｓ基板
３ バッファ層
４ ＨＢＴ機能層
４１ サブコレクタ層
４２ コレクタ層
４３ ベース層
４４、４５ エミッタ層
４６ サブエミッタ層
４７ エミッタコンタクト層
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）の製造に好適な薄膜半導体エピタキシャル基板およびその製造方法に関する。
【０００２】
【従来の技術】
マイクロ波帯以上の周波数領域で使用する半導体素子として、最近におけるＭＯＣＶＤ等の優れた結晶成長技術を用いて高性能のヘテロ接合バイポーラトランジスタ（ＨＢＴ）が製造されている。ＨＢＴはエミッタ層にベース層よりもバンドギャップの大きい物質を用いてエミッタ−ベース接合をヘテロ接合とし、正孔がベース層からエミッタ層に流れ込むときのエネルギー障壁をホモ接合のバイポーラトランジスタにくらべて高くし、正孔のエミッタへの流入が抑えられるようにしてエミッタ注入効率を高めるように構成されたものである。
【０００３】
上述の如く構成されている従来のＨＢＴの電流増幅機構は基本的には従来のホモ接合のバイポーラトランジスタと同一である。したがって、電流増幅率を改善するためにはベース領域で電子がホールと再結合する確率を小さくすることが必要であり、このため、従来にあっては、例えば、エミッタ層及びベース層に組成勾配をもつＡｌＧａＡｓを用いて電子を加速するための電界が生じるようにしておき、ベース領域の電子の流れを従来型の電子の濃度勾配に起因する拡散による流れとＡｌＧａＡｓ結晶中に作りつけた電界による電子の走行による流れとの相乗効果で加速し、電子のベース領域での走行時間を短縮し、ベース領域で電子がホールと再結合する確率を小さくするようにした構成が公知である。
【０００４】
このほか、ＨＢＴの電流増幅率を向上させるためエミッタ層やベース層の結晶性あるいはその界面を改善することが試みられてきたが、コレクタ層あるいはサブコレクタ層の結晶性と電流増幅率との間の関係はこれまであまり良く調べられていなかった。
【０００５】
【発明が解決しようとする課題】
しかし、最近になって、コレクタ層とコレクタ電極との間の接触抵抗を低減させるためにこれらの間に設けられる高電導率を有する薄膜層であるサブコレクタ層のキャリア濃度が電流増幅率に大きく影響していることが判ってきた。半導体デバイスの設計を行う上ではサブコレクタ層のキャリア濃度を自由に設定できることが望まれるが、そのキャリア濃度が電流増幅率に大きな影響を与えるとデバイスの設計の自由度に大きな制約が与えられることとなり、所望の特性のデバイスの設計を複雑にすると言う問題が生じる。
【０００６】
本発明の目的は、従来技術における上述の問題点を解決することができるようにした、薄膜半導体エピタキシャル基板及びその製造方法を提供することにある。
【０００７】
本発明の目的は、また、サブコレクタ層のキャリア濃度による電流増幅率への影響を抑えることができるようにした薄膜半導体エピタキシャル基板及びその製造方法を提供することにある。
【０００８】
本発明の目的は、さらに、信頼性の高い半導体デバイスの製作を可能にする薄膜半導体エピタキシャル基板及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明では、基板上にサブコレクタ層、コレクタ層、ベース層、及びエミッタ層を気相成長させてＨＢＴ製造用の薄膜半導体エピタキシャル基板を製造する場合において、サブコレクタ層及びコレクタ層から成る層部分の少なくとも一部にホウ素（Ｂ）を添加する工程を含むようにしたものである。したがって、上述の如くして製造された薄膜半導体エピタキシャル基板にあっては、サブコレクタ層もしくはコレクタ層の少なくとも一部に、或いはサブコレクタ層とコレクタ層との境界面付近等にホウ素（Ｂ）が添加された状態となる。
【００１０】
このように、サブコレクタ層及びコレクタ層から成る層部分のの少なくとも一部にホウ素（Ｂ）が添加されていると、サブコレクタ層を高濃度にドーピングした場合にこのサブコレクタ層中で生成される複合結晶欠陥がベース層中やエミッタ層中に伝播するのが抑制される。この結果、サブコレクタ層中で生成される複合結晶欠陥がベース層中やエミッタ層中で再結合中心となってベース電流を増大させ電流増幅率を低下させることを有効に防止できる。したがって、サブコレクタ層を高濃度にドーピングした場合であっても電流増幅率への影響を抑え、電流増幅率の低下を防止することができ、同時に半導体デバイスの信頼性を高めることができる。
【００１１】
本発明によれば、基板上に、サブコレクタ層、コレクタ層、ベース層及びエミッタ層を有するＡｌＧａＡｓ系又はＩｎＧａＰ系のＨＢＴ機能層が薄膜半導体エピタキシャル層として形成されている薄膜半導体エピタキシャル基板において、前記サブコレクタ層と前記コレクタ層とから成る層部分の少なくとも一部にホウ素（Ｂ）が添加されており、前記ホウ素（Ｂ）が添加されている部分が前記コレクタ層と前記サブコレクタ層との境界面付近に薄膜半導体エピタキシャル層の形態で設けられていることを特徴とする薄膜半導体エピタキシャル基板が提案される。
【００１２】
本発明によれば、また、基板上に、サブコレクタ層、コレクタ層、ベース層及びエミッタ層を有するＡｌＧａＡｓ系又はＩｎＧａＰ系のＨＢＴ機能層を薄膜半導体エピタキシャル層として形成して薄膜半導体エピタキシャル基板を製造するための方法において、前記サブコレクタ層と前記コレクタ層とから成る層部分の少なくとも一部にホウ素（Ｂ）を添加する工程を含み、前記層部分の成長時にホウ素（Ｂ）の原料を所定期間だけ供給し、これによりホウ素（Ｂ）の添加を行うようにしたことを特徴とする薄膜半導体エピタキシャル基板の製造方法が提案される。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
【００１７】
図１は、本発明の方法によって製造されたＨＢＴ用薄膜半導体エピタキシャル基板の一例を模式的に示す層構造図である。薄膜半導体エピタキシャル基板１はＧａＡｓ系ＨＢＴの製造に用いるためのものであり、以下、本発明の実施の形態の一例として示した薄膜半導体エピタキシャル基板１について説明する。
【００１８】
図１に示した薄膜半導体エピタキシャル基板１の構造は次の通りである。薄膜半導体エピタキシャル基板１は、半絶縁性のＧａＡｓ化合物半導体結晶であるＧａＡｓ基板２上にＭＯＣＶＤ法を用いて複数の半導体薄膜結晶成長層を以下に説明するようにして次々と積層させて構成されたものである。図１を参照して薄膜半導体エピタキシャル基板１について説明すると、ＧａＡｓ基板２は半絶縁性ＧａＡｓ（００１）層から成り、ＧａＡｓ基板２上にｉ−ＧａＡｓ層から成るバッファ層３が形成されている。
【００１９】
バッファ層３の上にはＨＢＴ機能層４が形成されている。ＨＢＴ機能層４は、バッファ層３の上に、サブコレクタ層４１として働くｎ+ −ＧａＡｓ層（キャリア濃度３〜５×１０18ｃｍ-3）が厚さ５００ｎｍに形成され、さらに、コレクタ層４２として働くｎ- −ＧａＡｓ層（キャリア濃度１×１０16ｃｍ-3）が厚さ７００ｎｍに、順次半導体エピタキシャル成長結晶層として形成されている。
【００２０】
ここで、コレクタ層４２のサブコレクタ層４１に接する部分にはホウ素（Ｂ）が添加されており、これによりコレクタ層４２内にＢ添加層４２Ａが形成されている。本実施の形態では、Ｂ添加層４２Ａの厚みは１０ｎｍとなっている。Ｂ添加層４２Ａは、コレクタ層４２の成長開始時からその厚みが１０ｎｍに達するまでの所定期間のみ、ホウ素（Ｂ）の原料であるトリエチルボロン（ＴＥＢ）をコレクタ層４２の形成に必要な原料ガスであるアルシン、トリメチルガリウム（ＴＭＧ）と一緒に反応器内に供給することによりボロン（Ｂ）を含んだ薄膜半導体エピタキシャル層の形態で形成することができる。
【００２１】
そして、コレクタ層４２の上には、ベース層４３として働くｐ+ −ＧａＡｓ層（キャリア濃度２×１０19ｃｍ-3）が厚さ９０ｎｍに同じく半導体エピタキシャル成長結晶層として形成されている。ベース層４３の上にはエミッタ層４４として働くｎ- −ＡｌＧａＡｓ層（キャリア濃度５×１０17ｃｍ-3）が厚さ１１０ｎｍに形成されている。そしてエミッタ層４４の上には、エミッタ層４５として働くｎ- −ＧａＡｓ層（キャリア濃度１×１０17ｃｍ-3）が厚さ１５０ｎｍに形成され、エミッタ層４５の上に、サブエミッタ層４６として働くｎ+ −ＧａＡｓ層（キャリア濃度３×１０18ｃｍ-3）が厚さ１００ｎｍに形成されている。そして、サブエミッタ層４６の上には、エミッタコンタクト層４７として働くｎ+ −ＩｎＧａＡｓ層（キャリア濃度４×１０19ｃｍ-3）が厚さ１２０ｎｍに形成されている。
【００２２】
図１に示した薄膜半導体エピタキシャル基板１の特徴は、Ｂ添加層４２Ａがコレクタ層４２内の一部に形成されていることである。このように、コレクタ層４２内にホウ素（Ｂ）を添加した層領域であるＢ添加層４２Ａを形成することにより、サブコレクタ層４１を高濃度にドーピングした場合にこのサブコレクタ層４１中で生成される複合結晶欠陥がベース層４３中やエミッタ層４４、４５中に伝播するのが抑制される。この結果、サブコレクタ層４１中で生成される複合結晶欠陥がベース層４３中やエミッタ層４４、４５中で再結合中心となってベース電流を増大させ電流増幅率を低下させることを有効に防止できる。したがって、薄膜半導体エピタキシャル基板１を用いて製造されたＨＢＴによれば、サブコレクタ層４１を高濃度にドーピングした場合であっても、電流増幅率への影響を抑え、ＨＢＴの電流増幅率の低下を防止することができ、同時にそのＨＢＴの信頼性を高めることができる。
【００２３】
図１に示したＢ添加層４２Ａを有する薄膜半導体エピタキシャル基板１による層構造の場合と、Ｂ添加層４２Ａを設けることなくコレクタ層４２を形成した薄膜半導体エピタキシャル基板の場合とで、電流増幅率特性がどのように異なるかを調べるため、それぞれの場合について試料を作製した。
【００２４】
（試料Ａ）
成長にはＭＯＣＶＤ法を用い、サブコレクタ層４１の成長終了後、コレクタ層４２の成長開始からアルシン、ＴＭＧの原料ガスと共にトリエチルボロン（ＴＥＢ）を同時に流し、ホウ素（Ｂ）の添加されているＢ添加層４２Ａを１０ｎｍの厚さに成長させ、しかる後ＴＥＢの供給のみを停止してｎ- −ＧａＡｓ層を６８０ｎｍの厚さに成長させた。これにより、サブコレクタ層４１に接する部分に１０ｎｍ厚のＢ添加層４２Ａを有するコレクタ層４２を形成して図１に示す層構造を有する薄膜半導体エピタキシャル基板の試料（試料Ａ）を作製した。
【００２５】
（試料Ｂ）
サブコレクタ層４１の成長後、ＴＥＢの供給なしにｎ- −ＧａＡｓ層を７００ｎｍの厚さに成長させ、Ｂ添加層４２Ａを有しないコレクタ層４２を形成した。その他は試料Ａの場合と全く同じである薄膜半導体エピタキシャル基板の試料（試料Ｂ）を作製した。
【００２６】
試料Ａおよび試料Ｂを加工してエミッタサイズが１００μｍ×１００ｎｍのＨＢＴを作製後、１ｋＡ／ｃｍ2 の電流密度での電流増幅率測定を行った。Ｂ添加層４２Ａなしの試料Ｂにより作製したＨＢＴ（Ｂ）の電流増幅率は５０であったが、Ｂ添加層４２Ａを有する試料Ａにより作製したＨＢＴ（Ａ）の電流増幅率は８９と著しく大きくなることが確認された。
【００２７】
上記試料ＡのＢ添加層４２Ａのホウ素（Ｂ）添加濃度は、二次イオン質量分析により６×１０18ｃｍ-3であった。
【００２８】
上記実施の形態ではコレクタ層４２の下部１０ｎｍの部分にＢ添加層４２Ａを設けたが、電流増幅率の低下原因を考えると、Ｂ添加層４２Ａは、サブコレクタ層４１とベース層４３との間、つまりコレクタ層４２の領域中であれば、どの位置に設けても同様な効果が得られると考えられる。
【００２９】
また、上記実施の形態では、サブコレクタ層４１からベース層４３への空孔拡散を減少させるために、コレクタ層４２中にホウ素（Ｂ）添加を行ったが、サブエミッタ層４６からベース層４３への空孔拡散を抑制するために、エミッタ層４４、エミッタ層４５、サブエミッタ層４６の少なくとも一部にホウ素（Ｂ）を添加することでも得られると期待される。この場合、ホウ素（Ｂ）の添加方法は、上記実施の形態の場合と同様にすることができる。
【００３０】
本発明をＡｌＧａＡｓ系のＨＢＴについて説明してきたが、本発明はＡｌＧａＡｓ系のＨＢＴにのみに限定されるものではなく、ＩｎＧａＰ系のＨＢＴ製造用の薄膜半導体エピタキシャル基板の場合であっても同様にして適用することができ、同様の効果が得られるものである。
【００３１】
【発明の効果】
本発明によれば、上述の如く、基板上にサブコレクタ層、コレクタ層、ベース層、及びエミッタ層を気相成長させてＨＢＴ製造用の薄膜半導体エピタキシャル基板を製造する場合において、サブコレクタ層及びコレクタ層から成る層部分の少なくとも一部にホウ素（Ｂ）を添加する工程を含むようにしたので、上述の如くして製造された薄膜半導体エピタキシャル基板にあっては、サブコレクタ層もしくはコレクタ層の少なくとも一部に、或いはサブコレクタ層とコレクタ層との境界面付近等にホウ素（Ｂ）が添加された状態となり、サブコレクタ層を高濃度にドーピングした場合にこのサブコレクタ層中で生成される複合結晶欠陥がベース層中やエミッタ層中に伝播するのが抑制される。この結果、サブコレクタ層中で生成される複合結晶欠陥がベース層中やエミッタ層中で再結合中心となってベース電流を増大させ電流増幅率を低下させることを有効に防止できる。したがって、サブコレクタ層を高濃度にドーピングした場合であっても電流増幅率への影響を抑え、電流増幅率の低下を防止することができ、同時に半導体デバイスの信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明による薄膜半導体エピタキシャル基板の実施の形態の一例を示す断面図。
【符号の説明】
１ 薄膜半導体エピタキシャル基板
２ ＧａＡｓ基板
３ バッファ層
４ ＨＢＴ機能層
４１ サブコレクタ層
４２ コレクタ層
４３ ベース層
４４、４５ エミッタ層
４６ サブエミッタ層
４７ エミッタコンタクト層
Claims (6)
- 基板上に、サブコレクタ層、コレクタ層、ベース層及びエミッタ層を有するＡｌＧａＡｓ系のＨＢＴ機能層が薄膜半導体エピタキシャル層として形成されている薄膜半導体エピタキシャル基板において、前記サブコレクタ層と前記コレクタ層とから成る層部分の少なくとも一部にホウ素（Ｂ）が添加されており、前記ホウ素（Ｂ）が添加されている部分が前記コレクタ層と前記サブコレクタ層との境界面付近に薄膜半導体エピタキシャル層の形態で設けられていることを特徴とする薄膜半導体エピタキシャル基板。
- 基板上に、サブコレクタ層、コレクタ層、ベース層及びエミッタ層を有するＩｎＧａＰ系のＨＢＴ機能層が薄膜半導体エピタキシャル層として形成されている薄膜半導体エピタキシャル基板において、前記サブコレクタ層と前記コレクタ層とから成る層部分の少なくとも一部にホウ素（Ｂ）が添加されており、前記ホウ素（Ｂ）が添加されている部分が前記コレクタ層と前記サブコレクタ層との境界面付近に薄膜半導体エピタキシャル層の形態で設けられていることを特徴とする薄膜半導体エピタキシャル基板。
- 基板上に、サブコレクタ層、コレクタ層、ベース層及びエミッタ層を有するＡｌＧａＡｓ系のＨＢＴ機能層を薄膜半導体エピタキシャル層として形成して薄膜半導体エピタキシャル基板を製造するための方法において、前記サブコレクタ層と前記コレクタ層とから成る層部分の少なくとも一部にホウ素（Ｂ）を添加する工程を含み、前記層部分の成長時にホウ素（Ｂ）の原料を所定期間だけ供給し、これによりホウ素（Ｂ）の添加を行うようにしたことを特徴とする薄膜半導体エピタキシャル基板の製造方法。
- 前記ホウ素（Ｂ）の原料としてトリエチルボロンを用いるようにした請求項３記載の薄膜半導体エピタキシャル基板の製造方法。
- 基板上に、サブコレクタ層、コレクタ層、ベース層及びエミッタ層を有するＩｎＧａＰ系のＨＢＴ機能層を薄膜半導体エピタキシャル層として形成して薄膜半導体エピタキシャル基板を製造するための方法において、前記サブコレクタ層と前記コレクタ層とから成る層部分の少なくとも一部にホウ素（Ｂ）を添加する工程を含み、前記層部分の成長時にホウ素（Ｂ）の原料を所定期間だけ供給し、これによりホウ素（Ｂ）の添加を行うようにしたことを特徴とする薄膜半導体エピタキシャル基板の製造方法。
- 前記ホウ素（Ｂ）の原料としてトリエチルボロンを用いるようにした請求項５記載の薄膜半導体エピタキシャル基板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002118444A JP3936618B2 (ja) | 2002-04-19 | 2002-04-19 | 薄膜半導体エピタキシャル基板及びその製造方法 |
| TW092105511A TW200401342A (en) | 2002-04-19 | 2003-03-13 | Thin-film semiconductor epitaxial substrate and process for production thereof |
| SG200301335A SG115526A1 (en) | 2002-04-19 | 2003-03-14 | Thin-film semiconductor epitaxial substrate and process for production thereof |
| US10/394,068 US6914274B2 (en) | 2002-04-19 | 2003-03-24 | Thin-film semiconductor epitaxial substrate having boron containing interface layer between a collector layer and a sub-collector layer |
| KR10-2003-0024600A KR20030083599A (ko) | 2002-04-19 | 2003-04-18 | 박막 반도체 에피택셜 기판 및 이의 제조방법 |
| CN03122641A CN1452224A (zh) | 2002-04-19 | 2003-04-18 | 薄膜半导体外延衬底及其生产工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002118444A JP3936618B2 (ja) | 2002-04-19 | 2002-04-19 | 薄膜半導体エピタキシャル基板及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006337932A Division JP2007110152A (ja) | 2006-12-15 | 2006-12-15 | 薄膜半導体エピタキシャル基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318186A JP2003318186A (ja) | 2003-11-07 |
| JP3936618B2 true JP3936618B2 (ja) | 2007-06-27 |
Family
ID=29207863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002118444A Expired - Fee Related JP3936618B2 (ja) | 2002-04-19 | 2002-04-19 | 薄膜半導体エピタキシャル基板及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6914274B2 (ja) |
| JP (1) | JP3936618B2 (ja) |
| KR (1) | KR20030083599A (ja) |
| CN (1) | CN1452224A (ja) |
| SG (1) | SG115526A1 (ja) |
| TW (1) | TW200401342A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7397062B2 (en) * | 2005-09-13 | 2008-07-08 | Sumika Electronic Materials, Inc. | Heterojunction bipolar transistor with improved current gain |
| WO2010137260A1 (ja) * | 2009-05-26 | 2010-12-02 | 住友化学株式会社 | 半導体基板、半導体基板の製造方法、および電子デバイス |
| US20120068228A1 (en) * | 2010-09-17 | 2012-03-22 | Yu-Chung Chin | HETEROJUNCTION BIOPLAR TRANSISTOR STRUCTURE WITH GaPSbAs BASE |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE758683A (fr) * | 1969-11-10 | 1971-05-10 | Ibm | Procede de fabrication d'un dispositif monolithique auto-isolant et structure de transistor a socle |
| US4965652A (en) * | 1971-06-07 | 1990-10-23 | International Business Machines Corporation | Dielectric isolation for high density semiconductor devices |
| US3756862A (en) * | 1971-12-21 | 1973-09-04 | Ibm | Proton enhanced diffusion methods |
| JP2000124444A (ja) * | 1998-10-12 | 2000-04-28 | Hitachi Cable Ltd | 半導体装置及びエピタキシャルウェハ |
| JP2000323493A (ja) | 1999-05-13 | 2000-11-24 | Hitachi Cable Ltd | 半導体装置用ウェハ |
| JP3613103B2 (ja) * | 1999-12-14 | 2005-01-26 | 日立電線株式会社 | 半導体ウェハおよびそれを利用したヘテロバイポーラトランジスタ |
| JP4019590B2 (ja) | 2000-01-20 | 2007-12-12 | 日立電線株式会社 | 半導体装置 |
| JP2001230262A (ja) * | 2000-02-17 | 2001-08-24 | Hitachi Cable Ltd | 半導体デバイス |
| JP2001326283A (ja) * | 2000-05-15 | 2001-11-22 | Nec Corp | 半導体装置および半導体製造方法 |
| JP2002026031A (ja) * | 2000-07-06 | 2002-01-25 | Hitachi Cable Ltd | ヘテロバイポーラトランジスタ |
| AU2002219895A1 (en) * | 2000-11-27 | 2002-06-03 | Kopin Corporation | Bipolar transistor with lattice matched base layer |
| JP2002299603A (ja) * | 2001-03-29 | 2002-10-11 | Nec Corp | 半導体装置 |
| JP2002359249A (ja) * | 2001-05-31 | 2002-12-13 | Matsushita Electric Ind Co Ltd | 化合物半導体装置及びその製造方法 |
| JP2003115495A (ja) * | 2001-10-05 | 2003-04-18 | Hitachi Cable Ltd | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
| US6531721B1 (en) * | 2001-12-27 | 2003-03-11 | Skyworks Solutions, Inc. | Structure for a heterojunction bipolar transistor |
-
2002
- 2002-04-19 JP JP2002118444A patent/JP3936618B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-13 TW TW092105511A patent/TW200401342A/zh unknown
- 2003-03-14 SG SG200301335A patent/SG115526A1/en unknown
- 2003-03-24 US US10/394,068 patent/US6914274B2/en not_active Expired - Fee Related
- 2003-04-18 KR KR10-2003-0024600A patent/KR20030083599A/ko not_active Withdrawn
- 2003-04-18 CN CN03122641A patent/CN1452224A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003318186A (ja) | 2003-11-07 |
| CN1452224A (zh) | 2003-10-29 |
| KR20030083599A (ko) | 2003-10-30 |
| SG115526A1 (en) | 2005-10-28 |
| US20030197185A1 (en) | 2003-10-23 |
| TW200401342A (en) | 2004-01-16 |
| US6914274B2 (en) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771423B2 (ja) | バイポーラトランジスタ | |
| KR930007190B1 (ko) | 화합물 반도체 장치 | |
| JP3936618B2 (ja) | 薄膜半導体エピタキシャル基板及びその製造方法 | |
| JPH08162471A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2007110152A (ja) | 薄膜半導体エピタキシャル基板及びその製造方法 | |
| US6800879B2 (en) | Method of preparing indium phosphide heterojunction bipolar transistors | |
| JP2009094148A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004214576A (ja) | ヘテロバイポーラトランジスタ | |
| US7157749B2 (en) | Bipolar transistor with a GaAs substrate and a SiGe base or collector | |
| JP2004327938A (ja) | 化合物半導体エピタキシャル基板 | |
| JP4222033B2 (ja) | ＩｎＧａＰ／ＩｎＧａＡｓ系のヘテロ接合バイポーラトランジスタ | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2002280545A (ja) | ｐｎ接合を有する薄膜結晶ウェーハの製造方法 | |
| JP4161876B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| JPH05175225A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2003303829A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP5543302B2 (ja) | 化合物半導体ウェーハの製造方法及び化合物半導体素子 | |
| JP2014027027A (ja) | ヘテロ接合バイポーラトランジスタ及び、ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP6240061B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH11176838A (ja) | 半導体装置 | |
| JP2016119364A (ja) | 半導体トランジスタ用エピタキシャルウェハ及び半導体トランジスタ | |
| TW201351638A (zh) | 具高電流增益之異質接面雙極電晶體結構及其製程方法 | |
| JPH05121430A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US20130341681A1 (en) | Heterojunction bipolar transistor with improved current gain and a fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |