JP2014027027A - ヘテロ接合バイポーラトランジスタ及び、ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents

Abstract

【課題】良好な電流利得を備えるヘテロ接合バイポーラトランジスタと、その製造方法を提供する。
【解決手段】ヘテロ接合バイポーラトランジスタは、基板２０１と、ｐ型バッファ層２０３と、サブコレクタ層２０７と、コレクタ層２０９と、ベース層２１１と、エミッタ層２１３とを備える。ベース電極コンタクト領域内のエミツタ層２１３をエッチングし、ベース層でエッチングを止めるのには、複数のエッチング処理が用いられる。コレクタ電極コンタクト領域内のベース層２１１とコレクタ層２０９はサブコレクタ層で停止するエッチング処理によって、除去され、コレクタ電極は、コレクタ電極コンタクト領域内のサブコレクタ層の上に設けられる。エミッタ電極はエミッタ層の上に設けられる。
【選択図】図４

Description

本発明は、ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴ）及びヘテロ接合バイポーラトランジスタの製造方法に関する。特に、本発明は、コレクタ層と基板との間にｐ型バッファ層を挿入することによって良好な電流利得を備えるＨＢＴ構造に関する。

良好な電流利得を備えるＨＢＴは、高効率、高直線性、高電流密度、装置の小型化という点において、利点を有する。ＨＢＴは、ワイヤレス接続におけるマイクロ波電力増幅器として一般に用いられる重要な装置である。

図１は従来のＨＢＴのエピタキシャル層構造を模式的に示す断面図である。エピタキシャル層構造は、基板１０１上に形成されており、サブコレクタ層１０７と、コレクタ層１０９と、ベース層１１１と、エミッタ層１１３とエミッタキャップ層１１５と、エミッタコンタクト層１１７と、をこの順に備える。

デバイスの層構造をエピタキシャル成長させた後、ベース電極１２１と、コレクタ電極１１９と、エミッタ電極１２３とが形成される。第一にベースコンタクト領域及びコレクタコンタクト領域は、従来のフォトリソグラフィと、それに続くエッチング処理によって規定される。コレクタコンタクト領域のためのエッチング処理はサブコレクタ層１０７で終了するのに対して、ベースコンタクト領域のためのエッチング処理は、ベース層１１１で終了する。ベース電極１２１は、ベースコンタクト領域に設けられ、ベース層１１１とオーミックコンタクトを形成する。コレクタ電極コンタクト領域では、コレクタ電極１１９が設けられ、サブコレクタ層１０７との間でオーミックコンタクトが形成される。エミッタ電極１２３は、直接エミッタコンタクト層１１７の上に形成され、同様にエミッタコンタクト層１１７との間でオーミックコンタクトが形成される。

従来のＨＢＴでは、高い電流利得性能を得ることは容易ではない。装置の電流利得性能は、コレクタもしくはサブコレクタ層の結晶品質に敏感であると一般的に考えられてきた。ここで、サブコレクタ層の結晶品質を低下させる要因は主に２つある。第一は、エピタキシャル成長中にサブコレクタ層中に伝搬し、ＨＢＴ装置の電流利得の低下をもたらす基板１０１における高転移密度である。第２には、サブコレクタ層の高いドーピングレベルである。コレクタ電極１１９の抵抗損失を低くするためには、一般的にサブコレクタ層１０７を、高濃度にドープさせる（好ましくはＳｉを用いる）。しかしながら、ドープ量が増加すると、サブコレクタ層１０７の欠陥密度も同様に増加するため、電流利得の低下につながる。

基板からサブコレクタ層に伝搬する転位密度を減少させる方法は、先行技術で開示されている。図２は、別の先行技術における電流利得が改善されたＨＢＴのエピタキシャル層構造を模式的に示す図である。バッファ層１０３が基板１０１とサブコレクタ層１０７との間に挿入されていることを除いて、基本的に主な構造は図１に示す例と同じである。バッファ層１０３は、酸素ドープＡｌＧａＡｓから形成される。バッファ層１０３によって、基板１０１からＨＢＴのサブコレクタ層へ転移が伝搬することを抑制することができ、装置の電流利得を向上させることができる。

サブコレクタ層１０７の高濃度ドーピングによる電流利得の低下を避ける方法は、別の先行技術に開示されている。図３は、別の先行技術における高い電流利得を有するＨＢＴを模式的に示す断面図である。δドープ層１０５が基板１０１とサブコレクタ層１０７との間に挿入されている点を除いて、主な構造は図１に示す構造と類似である。δドープ層１０５は、一原子の層（プレーナドーピング層とも呼ばれる）というごく僅かな厚みのドーピング層である。δドープ層１０５のドーパントとしては、一般にＳｉが用いられる。高いドーピングレベルから生ずるサブコレクタ層１０７の欠陥密度は、δドープ層を用いることで抑制することができる。従って、装置の電流利得を改善することが可能となる。

装置の電流利得を低下させてしまうと考えられる上述した２つの要素のいずれをも解決するため、本発明は、基板１０１からサブコレクタ層への転移の伝搬を抑制するだけでなく、高いドーピングレベルによって生ずるサブコレクタ層１０７の欠陥密度をも抑制することが可能な、改善されたＨＢＴ構造と、その製造方法を提供する。これにより、低いコレクタ抵抗と、電流利得の改善されたＨＢＴ装置と、長期間における信頼性を得ることができる。

本発明は、ｐ型バッファ層がＨＢＴ構造の基板とサブコレクタ層との間に挿入された改善されたＨＢＴ構造と、その製造方法を提供することを主な目的とする。ｐ型バッファ層は、Ｓｉ不純物を高濃度にドープした際にサブコレクタ層のエピタキシャル成長中に生じる欠陥、恐らくはＧａの空孔、を吸収することができる。ｐ型バッファ層は、基板から上方への転位の伝搬を抑制することもできる。ｐ型バッファ層として適切な材料とドーパントとを選択すること、ドーピングレベルを最適化することにより、求められる装置性能を有する改善されたＨＢＴを得ることができる。ＨＢＴのオン状態の抵抗を低くすることができ、電力増幅効率を高めることができ、電流利得を改善することができる。

上述した目的を達成するため、本発明の第一の観点に係るヘテロ接合バイポーラトランジスタは、
基板と、ｐ型バッファ層と、サブコレクタ層と、コレクタ層と、ベース層と、エミッタ層とを、下から上に向かってこの順に備え、
ベース層の一つの端には、ベース電極が設けられ、サブコレクタ層の一端には、コレクタ電極が設けられ、エミッタ層の上にはエミッタ電極が設けられる、ことを特徴とする。

上述した目的を達成するため、本発明の第二の観点に係るヘテロ接合バイポーラトランジスタの製造方法は、
基板上に、ｐ型バッファ層と、サブコレクタ層と、コレクタ層と、ベース層と、エミッタ層とを、この順に形成する工程と、
フォトリソグラフィによって、ベース電極コンタクト領域を規定する工程と、
ベース電極コンタクト領域をエッチングにより形成し、エッチングプロセスを制御することにより、ベース層でエッチングを終了させる工程と、
フォトリソグラフィによって、ベース電極コンタクト領域において、コレクタ電極コンタクト領域を規定する工程と、
コレクタ電極コンタクト領域をエッチングにより形成し、エッチングプロセスを制御することにより、コレクタ層でエッチングを終了させる工程と、
ベース層の上のベース電極コンタクト領域にベース電極を設け、ベース層とオーミックコンタクトさせる工程と、
コレクタ電極をサブコレクタ層上のコレクタ電極コンタクト領域に設け、サブコレクタ層とオーミックコンタクトさせる工程と、
エミッタ電極を直接エミッタ層の上に設け、エミッタ層とオーミックコンタクトさせる工程と、を備えることを特徴とする。

エミッタ層とエミッタ電極との間にエミッタキャップ層を更に備え、エミッタ電極とエミッタキャップ層との間でオーミックコンタクトさせてもよい。更には、エミッタコンタクト層を、エミッタ層とエミッタ電極との間に設け、エミッタコンタクト層とエミッタ電極との間でオーミックコンタクトを形成してもよい。エミッタキャップ層をエミッタ層とエミッタコンタクト層との間に更に備えてもよい。

ｐ型バッファ層の半導体材料は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｓＰ、及びＡｌＧａＩｎＰからなる群から選択される。ｐ型バッファ層のドーパントとしては、Ｃ、Ｚｎ、Ｍｇ、Ｂｅ、Ｓ、Ｔｅ、及びこれらの物質の組合せ、からなる群から選択される。ｐ型バッファ層の厚さは、好ましくは１０Å〜１００００Åである。

従来のＨＢＴのエピタキシャル層構造を模式的に示す断面図である。 別の先行技術の電流利得が改善されたＨＢＴのエピタキシャル層構造を模式的に示す断面図である。 別の先行技術の高い電流利得を備えるＨＢＴを模式的に示す断面図である。 実施形態に係るＨＢＴのエピタキシャル層構造を模式的に示す断面図である。 実施形態に係るＨＢＴのエピタキシャル層構造を模式的に示す断面図である。 実施形態に係るＨＢＴのエピタキシャル層構造を模式的に示す断面図である。 実施形態に係るＨＢＴのエピタキシャル層構造を模式的に示す断面図である。 実施形態に係るエピタキシャル層構造を備えるＨＢＴを製造する方法を示すフローチャートである。

本発明の特徴と効果の理解のため、いくつかの好ましい実施形態を図を用いて説明する。

図４は、本発明の実施形態に係るヘテロ接合バイポーラトランジスタ（ＨＢＴ）のエピタキシャル層構造を模式的に示す図である。この構造では、基板２０１と、ｐ型バッファ層２０３と、サブコレクタ層２０７と、コレクタ層２０９と、ベース層２１１と、エミッタ層２１３と、コレクタ電極２１９と、ベース電極２２１と、エミッタ電極２２３と、がこの順に形成される。

本実施形態の構造では、基板２０１は、好ましくは半絶縁体のＧａＡｓ基板である。ｐ型バッファ層２０３は、基板２０１に、エピタキシャル成長法、分子線エピタキシー法（ＭＢＥ）、有機金属化学気相成長法（ＭＯＣＶＤ）等によって形成される。

ｐ型バッファ層としては、好ましくはＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｓＰ及びＡｌＧａＩｎＰからなる群から選択された物質を用いる。ｐ型バッファ層のドーパントは、好ましくはＣ、Ｚｎ、Ｍｇ、Ｂｅ、Ｓ、Ｔｅ及びこれらの物質の組合せからなる群から選択される。ｐ型バッファ層の厚みは、好ましくは１０Åから１００００Åの間である。ｐ型バッファ層２０３の形成後、サブコレクタ層２０７をその上に形成する。

サブコレクタ層２０７は、通常、Ｓｉを高濃度にドープさせたｎ型ＧａＡｓの層である。

コレクタ層２０９は、サブコレクタ層２０７の上に形成される。コレクタ層２０９は、通常Ｓｉをドープさせたｎ型ＧａＡＳの層である。

ベース層２１１は、コレクタ層２０９の上に形成される。ベース層２１１は、通常ｐ型ドープＧａＡｓの層であり、好ましくは炭素、もしくは他のｐ型のドーパントが添加されている。

エピタキシャル層構造は、最後はエミッタ層２１３をベース層２１１に成長させて完成する。エミッタ層２１３は、好ましくはＳｉをドープさせたｎ型のＩｎＧａＰから形成される。

図８は、本実施形態のエピタキシャル層構造を備えるＨＢＴの製造方法を示すフローチャートである。

ステップＡに示すように、デバイスの層構造は、第一にエピタキシャル成長法を用いて形成される。

次に、ステップＢ〜Ｆに示すように、ベース電極と、コレクタ電極と、エミッタ電極とをそれぞれ設ける。ベース電極コンタクト領域が、第一に従来のフォトリソグラフィによって規定される。ベース電極コンタクト領域内のエミッタ層２１３は、ドライエッチング又はウエットエッチングによって除去される。

エッチング工程は、ドライエッチングの場合はエッチング時間を調節することによりベース層２１１で終了する。又は、エミッタとベース層との物質間で選択的にエッチングが可能な適切なエッチング液を用いることによってなされてもよい。

ベース電極コンタクト領域を形成した後、コレクタ電極コンタクト領域を、ベース電極コンタクト領域内にフォトリソグラフィによって、規定する。コレクタ電極コンタクト領域内のベース層２１１とコレクタ層２０９は、エッチングによって除去される。エッチングは、エッチング処理を調節することにより、サブコレクタ層２０７で停止される。ベース電極コンタクト領域において、ベース電極２２１がベース層２１１上に設けられ、オーミックコンタクトを形成する。

コレクタ電極２１９は、コレクタ電極コンタクト領域内に設けられ、サブコレクタ層２０７との間でオーミックコンタクトを形成する。

最後に、エミッタ電極２２３がエミッタ層２１３の上に形成され、オーミックコンタクトを直接形成する。

図５は別の実施形態の装置の層構造を模式的に示す図である。エミッタキャップ層２１５がエミッタ層２１３とエミッタ電極２２３との間に挿入されている点を除いて、基本的な構造は図４に示す実施形態と同じである。

エミッタキャップ層２１５は、好ましくはＳｉがドープされたｎ型のＧａＡｓから形成される。エミッタキャップ層２１５としては、ｎ型のＡｌＧａＡｓ層を用いてもよく、ＧａＡｓとＡｌＧａＡｓ層とを組み合わせて形成されたｎ型のマルチレイヤを用いてもよい。

エミッタキャップ層２１５を設けることにより、ベース電極コンタクト領域を形成するため（図８に示すステップＢ）の追加的なエッチングプロセスが必要となる。ベース電極コンタクト領域内のエミッタキャップ層２１５は、最初にエッチングされる必要があり、続いてエミッタ層２１３のためのエッチング処理を行う。加えて、エミッタ電極２２３はエミッタキャップ層２１５の上に直接設けられ、オーミックコンタクトを形成する。

図６は、本発明の別の実施形態に係る装置の層構造を模式的に示す図である。エミッタコンタクト層２１７がエミッタ層２１３とエミッタ電極２２３との間に挿入されていることを除いて、基本的な主な構造は図４に示す実施形態と同じである。

エミッタコンタクト層２１７は、好ましくはｎ型のＩｎＧａＡｓ層であり、好ましいドーパントは、Ｔｅ、Ｓｉもしくはこれらに類似する物質である。

ベース電極コンタクト領域を形成する間（図８に示すステップＢ）、エミッタ層２１３をエッチングする処理の前に、エミッタコンタクト層２１７のための追加的なエッチング処理が必要である。この構造では、エミッタ電極２２３がエミッタコンタクト層２１７との間でオーミックコンタクトを形成する。

図７は、本発明の別の実施形態の装置の層構造を模式的に示す図である。エミッタキャップ層２１５が、エミッタ層２１３とエミッタコンタクト層２１７との間に挿入されている点を除き、基本的な主な構造は図６に示す実施形態と同じである。

エミッタキャップ層２１５は、好ましくはＳｉがドープされたｎ型のＧａＡｓから形成される。 エミッタキャップ層２１５は、ｎ型のＡｌＧａＡｓ層であってもよく、ＧａＡｓとＡｌＧａＡｓ層とを組み合わせたｎ型のマルチレイヤであってもよい。

エミッタコンタクト層２１７とエミッタ層２１３とのエッチング処理の間に、ベース電極コンタクト領域を形成するため、エミッタキャップ層２１５のエッチング処理を追加する必要がある。

このように、本発明はｐ型バッファ層を形成することでＨＢＴの電流利得を改善することができる。装置のオン状態抵抗を著しく低下させることができ、一方で電流利得と電力増幅効率とを際だって高めることができる。また、本発明は、装置の信頼性が改善されたＨＢＴの製造方法を提供することができる。

本発明の好ましい実施形態は、上述の図面を用いた説明に限られない。本発明の主旨を逸脱しない範囲において、当業者によれば、多くの同等の変化、変更が可能であり、このような変更、修正は、請求項に記載された発明の範囲に取り込まれているものとする。

１０１、２０１・・・基板
１０３・・・バッファ層
１０５・・・δドープ層
１０７、２０７・・・サブコレクタ層
１０９、２０９・・・コレクタ層
１１１、２１１・・・ベース層
１１３、２１３・・・エミッタ層
１１５、２１５・・・エミッタキャップ層
１１７、２１７・・・エミッタコンタクト層
１１９、２１９・・・コレクタ電極
１２１、２２１・・・ベース電極
１２３、２２３・・・エミッタ電極
２０３・・・ｐ型バッファ層

Claims (16)

1. 基板と、
   前記基板の上に形成されたｐ型バッファ層と、
   前記ｐ型バッファ層の上に形成されたサブコレクタ層と、
   前記サブコレクタ層の上に形成されたコレクタ層と、
   前記コレクタ層の上に形成されたベース層と、
   前記ベース層の上に形成されたエミッタ層と、
   前記サブコレクタ層の一端に設けられたコレクタ電極と、
   前記ベース層の一端に設けられたベース電極と、
   前記エミッタ層上に設けられたエミッタ電極と、
   を備えることを特徴とするヘテロ接合バイポーラトランジスタ。
2. 前記ｐ型バッファ層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｓＰ及びＡｌＧａＩｎＰからなる群から選択された物質から形成されることを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。
3. 前記ｐ型バッファ層のドーパントは、Ｃ、Ｚｎ、Ｍｇ、Ｂｅ、Ｓ、Ｔｅ及びこれらの物質の組み合わせからなる群から選択されることを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。
4. 前記ｐ型バッファ層の厚みは、１０Å〜１００００Åであることを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。
5. 前記エミッタ層と前記エミッタ電極との間に、エミッタキャップ層が更に備えることを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。
6. 前記エミッタキャップ層と前記エミッタ電極との間に、エミッタコンタクト層が更に備えることを特徴とする請求項５に記載のヘテロ接合バイポーラトランジスタ。
7. 前記エミッタ層と前記エミッタ電極との間に、エミッタコンタクト層を更に備えることを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。
8. 基板上に、ｐ型バッファ層と、サブコレクタ層と、コレクタ層と、ベース層と、エミッタ層とを、この順に形成する工程と、
   フォトリソグラフィ法によって、ベース電極コンタクト領域を規定する工程と、
   前記ベース電極コンタクト領域の中のエミッタ層をエッチングし、前記ベース層にてエッチングを終了させる工程と、
   フォトリソグラフィ法により、前記ベース電極コンタクト領域に、コレクタ電極コンタクト領域を規定する工程と、
   前記コレクタ電極コンタクト領域中の前記ベース層をエッチングし、前記サブコレクタ層でエッチングを終了させる工程と、
   前記コレクタ電極コンタクト領域中の前記サブコレクタ層の上にコレクタ電極を設け、前記サブコレクタ層とオーミックコンタクトを形成する工程と、
   前記ベース電極コンタクト領域中の前記ベース層の上にベース電極を設け、前記ベース層との間でオーミックコンタクトを形成する工程と、
   前記エミッタ層の一端にエミッタ電極を設ける工程と、
   を備えることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
9. 前記ｐ型バッファ層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｓＰ及びＡｌＧａＩｎＰからなる群から選択された物質から形成されることを特徴とする請求項８に記載のヘテロ接合バイポーラトランジスタの製造方法。
10. 前記ｐ型バッファ層のドーパントは、Ｃ、Ｚｎ、Ｍｇ、Ｂｅ、Ｓ、Ｔｅ及びこれらの物質の組み合わせからなる群から選択されることを特徴とする請求項８に記載のヘテロ接合バイポーラトランジスタの製造方法。
11. 前記ｐ型バッファ層の厚みは、１０Å〜１００００Åであることを特徴とする請求項８に記載のヘテロ接合バイポーラトランジスタの製造方法。
12. 前記エミッタ電極は、前記エミッタ層とオーミックコンタクトを形成することを特徴とする請求項８に記載のヘテロ接合バイポーラトランジスタの製造方法。
13. 前記エミッタ層と前記エミッタ電極との間に、エミッタキャップ層を更に備えることを特徴とする請求項８に記載のヘテロ接合バイポーラトランジスタの製造方法。
14. 前記エミッタ電極は、前記エミッタキャップ層とオーミックコンタクトを形成することを特徴とする請求項１３に記載のヘテロ接合バイポーラトランジスタの製造方法。
15. 前記エミッタキャップ層と前記エミッタ電極との間に、更にエミッタコンタクト層が形成され、前記エミッタ電極は前記エミッタコンタクト層とオーミックコンタクトを形成することを特徴とする請求項１３に記載のヘテロ接合バイポーラトランジスタの製造方法。
16. 前記エミッタ層と前記エミッタ電極との間に、エミッタコンタクト層を更に備え、前記エミッタ電極は前記エミッタコンタクト層とオーミックコンタクトを形成することを特徴とする請求項８に記載のヘテロ接合バイポーラトランジスタの製造方法。

Images