JP2003303829A - ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP2003303829A JP2003303829A JP2002107918A JP2002107918A JP2003303829A JP 2003303829 A JP2003303829 A JP 2003303829A JP 2002107918 A JP2002107918 A JP 2002107918A JP 2002107918 A JP2002107918 A JP 2002107918A JP 2003303829 A JP2003303829 A JP 2003303829A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial wafer
- buffer layer
- bipolar transistor
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】バッファ層と基板またはバッファ層とサブコレ
クタ層の格子ひずみを減少させたＨＢＴ用エピタキシャ
ルウェハ及びこれを用いたＨＢＴを得る。 【解決手段】半絶縁性基板１上にバッファ層２、サブコ
レクタ層３、コレクタ層４、ベース層５及びエミッタ層
６が順に積層形成されたＨＢＴ用エピタキシャルウェハ
において、前記半絶縁性基板１及び前記バッファ層２の
間と、前記サブコレクタ層３及び前記バッファ層２の間
とに、それぞれ組成比が格子歪を緩和させるように連続
的に変化するグレーデッド層１１、１２を形成する。
クタ層の格子ひずみを減少させたＨＢＴ用エピタキシャ
ルウェハ及びこれを用いたＨＢＴを得る。 【解決手段】半絶縁性基板１上にバッファ層２、サブコ
レクタ層３、コレクタ層４、ベース層５及びエミッタ層
６が順に積層形成されたＨＢＴ用エピタキシャルウェハ
において、前記半絶縁性基板１及び前記バッファ層２の
間と、前記サブコレクタ層３及び前記バッファ層２の間
とに、それぞれ組成比が格子歪を緩和させるように連続
的に変化するグレーデッド層１１、１２を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ヘテロ接合バイポ
ーラトランジスタ（ＨＢＴ）用エピタキシャルウェハ及
びこれを用いたＨＢＴ素子、特にＡｌＧａＡｓ／ＧａＡ
ｓ系ＨＢＴ及びＩｎＧａＰ／ＧａＡｓ系ＨＢＴの電流利
得βの改善に関するものである。
ーラトランジスタ（ＨＢＴ）用エピタキシャルウェハ及
びこれを用いたＨＢＴ素子、特にＡｌＧａＡｓ／ＧａＡ
ｓ系ＨＢＴ及びＩｎＧａＰ／ＧａＡｓ系ＨＢＴの電流利
得βの改善に関するものである。
【０００２】
【従来の技術】エミッタ／ベース接合にヘテロ接合を用
いたヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、
エミッタ層のバンドギャップがベース層のバンドギャッ
プよりも広いことにより、エミッタ注入効率を高くする
ことができるため、超高速、高出力デバイスとして開発
が盛んに行われている。
いたヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、
エミッタ層のバンドギャップがベース層のバンドギャッ
プよりも広いことにより、エミッタ注入効率を高くする
ことができるため、超高速、高出力デバイスとして開発
が盛んに行われている。
【０００３】このヘテロ接合バイポーラトランジスタ
は、エミッタ／ベース接合がＡｌＧａＡｓ／ＧａＡｓヘ
テロ接合により構成されるのが一般的である。しかし最
近は、デバイス特性向上或いは信頼性向上の観点から、
エミッタ層をＡｌＧａＡｓエミッタ層からＩｎＧａＰエ
ミッタ層に置き換えることが検討され、一部においては
作製されている。 これは、活性な原子であるＡｌを含
むＡｌＧａＡｓ層をエミッタ層として用いた場合には、
ＡｌＧａＡｓ層に深い準位に起因する多くの非発光性再
結合中心が形成され、この非発光性再結合中心を介して
ＨＢＴの劣化が進行するためであり、Ａｌを含まないＩ
ｎＧａＰ層をエミッタ層として用いることによって劣化
の問題を解決しようとするものである。
は、エミッタ／ベース接合がＡｌＧａＡｓ／ＧａＡｓヘ
テロ接合により構成されるのが一般的である。しかし最
近は、デバイス特性向上或いは信頼性向上の観点から、
エミッタ層をＡｌＧａＡｓエミッタ層からＩｎＧａＰエ
ミッタ層に置き換えることが検討され、一部においては
作製されている。 これは、活性な原子であるＡｌを含
むＡｌＧａＡｓ層をエミッタ層として用いた場合には、
ＡｌＧａＡｓ層に深い準位に起因する多くの非発光性再
結合中心が形成され、この非発光性再結合中心を介して
ＨＢＴの劣化が進行するためであり、Ａｌを含まないＩ
ｎＧａＰ層をエミッタ層として用いることによって劣化
の問題を解決しようとするものである。
【０００４】図４に、従来のＩｎＧａＰ／ＧａＡｓ系Ｈ
ＢＴの化合物半導体エピタキシャルウェハの構造を示
す。
ＢＴの化合物半導体エピタキシャルウェハの構造を示
す。
【０００５】この化合物半導体ヘテロ接合バイポーラト
ランジスタ用エピタキシャルウェハは、図４に示すよう
に、半絶縁性ＧａＡｓ基板１上に有機金属気相成長法
（ＭＯＶＰＥ）により、バッファ層２として厚さ５０〜
２００nmのアンドープＡｌ0.5 〜0.8ＧａＡｓ、サブコレ
クタ層３として厚さ５００〜１０００nmのｎ+型ＧａＡ
ｓ（キャリア濃度３〜５×１０18cm-3）、コレクタ層４
として厚さ２００〜１２００nmのアンドープＧａＡｓま
たはｎ-型ＧａＡｓ（キャリア濃度１〜３０×１０16cm
-3）、ベース層５として厚さ５０〜１００nmのｐ+型Ｇ
ａＡｓ（キャリア濃度２〜４×１０19cm-3）、エミッタ
層６として厚さ３０〜８０nmのｎ型ＩｎＧａＰ（キャリ
ア濃度３〜５×１０17cm-3）、エミッタコンタクト層７
として厚さ１００〜３００nmのｎ+型ＧａＡｓ（キャリ
ア濃度３〜５×１０18cm-3）、ノンアロイ層８として厚
さ１００〜１５０nmのｎ+型ＩｎＧａＡｓ（キャリア濃
度１〜５×１０19cm-3）を成長する。
ランジスタ用エピタキシャルウェハは、図４に示すよう
に、半絶縁性ＧａＡｓ基板１上に有機金属気相成長法
（ＭＯＶＰＥ）により、バッファ層２として厚さ５０〜
２００nmのアンドープＡｌ0.5 〜0.8ＧａＡｓ、サブコレ
クタ層３として厚さ５００〜１０００nmのｎ+型ＧａＡ
ｓ（キャリア濃度３〜５×１０18cm-3）、コレクタ層４
として厚さ２００〜１２００nmのアンドープＧａＡｓま
たはｎ-型ＧａＡｓ（キャリア濃度１〜３０×１０16cm
-3）、ベース層５として厚さ５０〜１００nmのｐ+型Ｇ
ａＡｓ（キャリア濃度２〜４×１０19cm-3）、エミッタ
層６として厚さ３０〜８０nmのｎ型ＩｎＧａＰ（キャリ
ア濃度３〜５×１０17cm-3）、エミッタコンタクト層７
として厚さ１００〜３００nmのｎ+型ＧａＡｓ（キャリ
ア濃度３〜５×１０18cm-3）、ノンアロイ層８として厚
さ１００〜１５０nmのｎ+型ＩｎＧａＡｓ（キャリア濃
度１〜５×１０19cm-3）を成長する。
【０００６】ここでバッファ層２を設けているのは、基
板１に起因した欠陥をエピタキシャル層中に伝搬しない
ようにするためである。
板１に起因した欠陥をエピタキシャル層中に伝搬しない
ようにするためである。
【０００７】また、ＭＯＶＰＥ炉内に残留した酸素をバ
ッファ層に吸わせ、酸素レベルを低減するためでもあ
る。
ッファ層に吸わせ、酸素レベルを低減するためでもあ
る。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
ＨＢＴにおける問題点は、図４に示唆するように、バッ
ファ層２と基板１、またはバッファ層２とサブコレクタ
層３の格子定数の違いにより、それぞれの界面に格子ひ
ずみが発生し、欠陥ができることである。この欠陥が後
の結晶成長に伝搬し、コレクタ層、ベース層、エミッタ
層の結晶性を悪くしてしまう。このことがトランジスタ
の電気特性の一つである電流利得βを下げる原因とな
る。
ＨＢＴにおける問題点は、図４に示唆するように、バッ
ファ層２と基板１、またはバッファ層２とサブコレクタ
層３の格子定数の違いにより、それぞれの界面に格子ひ
ずみが発生し、欠陥ができることである。この欠陥が後
の結晶成長に伝搬し、コレクタ層、ベース層、エミッタ
層の結晶性を悪くしてしまう。このことがトランジスタ
の電気特性の一つである電流利得βを下げる原因とな
る。
【０００９】そこで、本発明の目的は、上記課題を解決
し、バッファ層と基板またはバッファ層とサブコレクタ
層との間の格子ひずみを減少させたヘテロ接合バイポー
ラトランジスタ用エピタキシャルウェハ及びこれを用い
たヘテロ接合バイポーラトランジスタを提供することに
ある。
し、バッファ層と基板またはバッファ層とサブコレクタ
層との間の格子ひずみを減少させたヘテロ接合バイポー
ラトランジスタ用エピタキシャルウェハ及びこれを用い
たヘテロ接合バイポーラトランジスタを提供することに
ある。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
め、本発明は、次のように構成したものである。
【００１１】請求項１の発明に係るＨＢＴ用エピタキシ
ャルウェハは、半絶縁性基板上にバッファ層、サブコレ
クタ層、コレクタ層、ベース層及びエミッタ層が順に積
層形成されたヘテロ接合バイポーラトランジスタ用エピ
タキシャルウェハにおいて、前記半絶縁性基板及び前記
バッファ層の間と、前記サブコレクタ層及び前記バッフ
ァ層の間とに、それぞれ混晶比が格子歪を緩和させるよ
うに連続的に変化するグレーデッド層を形成したことを
特徴とする。
ャルウェハは、半絶縁性基板上にバッファ層、サブコレ
クタ層、コレクタ層、ベース層及びエミッタ層が順に積
層形成されたヘテロ接合バイポーラトランジスタ用エピ
タキシャルウェハにおいて、前記半絶縁性基板及び前記
バッファ層の間と、前記サブコレクタ層及び前記バッフ
ァ層の間とに、それぞれ混晶比が格子歪を緩和させるよ
うに連続的に変化するグレーデッド層を形成したことを
特徴とする。
【００１２】請求項２の発明は、請求項１記載のＨＢＴ
用エピタキシャルウェハにおいて、前記バッファ層と前
記グレーデッド層がＡｌＧａＡｓから成ることを特徴と
する。
用エピタキシャルウェハにおいて、前記バッファ層と前
記グレーデッド層がＡｌＧａＡｓから成ることを特徴と
する。
【００１３】請求項３の発明は、請求項１又は２記載の
ＨＢＴ用エピタキシャルウェハにおいて、エミッタ／ベ
ース接合がＡｌＧａＡｓ／ＧａＡｓヘテロ接合又はＩｎ
ＧａＰ／ＧａＡｓヘテロ接合により構成されていること
を特徴とする。
ＨＢＴ用エピタキシャルウェハにおいて、エミッタ／ベ
ース接合がＡｌＧａＡｓ／ＧａＡｓヘテロ接合又はＩｎ
ＧａＰ／ＧａＡｓヘテロ接合により構成されていること
を特徴とする。
【００１４】請求項４の発明にかかるヘテロ接合バイポ
ーラトランジスタは、請求項１〜４のいずれかに記載の
ＨＢＴ用エピタキシャルウェハを用いて作製したことを
特徴とする。
ーラトランジスタは、請求項１〜４のいずれかに記載の
ＨＢＴ用エピタキシャルウェハを用いて作製したことを
特徴とする。
【００１５】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
基づいて説明する。
【００１６】図１に本発明の実施形態に係るＩｎＧａＰ
／ＧａＡｓ系ＨＢＴ用エピタキシャルウェハの構造を示
す。これは、半絶縁性ＧａＡｓ基板１とアンドープＡｌ
ＧａＡｓバッファ層２との間に第一グレーデッド層１１
（グレーデッドバッファ層）を介設すると共に、また、
ｎ+型ＧａＡｓサブコレクタ層３と上記アンドープＡｌ
ＧａＡｓバッファ層２との間にグレーデッド層１２を介
設した点でのみ、図２に示した従来のＨＢＴ用エピタキ
シャルウェハと構造が異なる。
／ＧａＡｓ系ＨＢＴ用エピタキシャルウェハの構造を示
す。これは、半絶縁性ＧａＡｓ基板１とアンドープＡｌ
ＧａＡｓバッファ層２との間に第一グレーデッド層１１
（グレーデッドバッファ層）を介設すると共に、また、
ｎ+型ＧａＡｓサブコレクタ層３と上記アンドープＡｌ
ＧａＡｓバッファ層２との間にグレーデッド層１２を介
設した点でのみ、図２に示した従来のＨＢＴ用エピタキ
シャルウェハと構造が異なる。
【００１７】ここでバッファ層２はＡｌＡｓ混晶比が
０．５〜０．８のアンドープＡｌＧａＡｓ層から成る。
そして、そのＡｌＧａＡｓバッファ層２の下側の第一グ
レーデッド層１１は、半絶縁性ＧａＡｓ基板１とこのＡ
ｌＧａＡｓバッファ層２との間で格子歪を緩和させるよ
うに、ＡｌＡｓ混晶比が０から０．５〜０．８へと連続
的に変化する厚さ１０nm以下のＡｌ0→0.5〜0.8ＧａＡ
ｓ層から成る。またバッファ層２の上側の第二グレーデ
ッド層１２は、ＡｌＧａＡｓバッファ層２とｎ+型Ｇａ
Ａｓサブコレクタ層３との間で格子歪を緩和させるよう
に、ＡｌＡｓ混晶比が０．５〜０．８から０へと連続的
に変化する厚さ１０nm以下のＡｌ0.5〜0.8 →0ＧａＡｓ
層から成る。
０．５〜０．８のアンドープＡｌＧａＡｓ層から成る。
そして、そのＡｌＧａＡｓバッファ層２の下側の第一グ
レーデッド層１１は、半絶縁性ＧａＡｓ基板１とこのＡ
ｌＧａＡｓバッファ層２との間で格子歪を緩和させるよ
うに、ＡｌＡｓ混晶比が０から０．５〜０．８へと連続
的に変化する厚さ１０nm以下のＡｌ0→0.5〜0.8ＧａＡ
ｓ層から成る。またバッファ層２の上側の第二グレーデ
ッド層１２は、ＡｌＧａＡｓバッファ層２とｎ+型Ｇａ
Ａｓサブコレクタ層３との間で格子歪を緩和させるよう
に、ＡｌＡｓ混晶比が０．５〜０．８から０へと連続的
に変化する厚さ１０nm以下のＡｌ0.5〜0.8 →0ＧａＡｓ
層から成る。
【００１８】ここで、０．５〜０．８とは、混晶比が
０．５から０．８までの間を任意に取り得ることを示し
ている。バッファ層を上下から挟むグレーデッド層のバ
ッファ層と接する面の混晶比は、バッファ層の混晶比に
一致させることがもっとも好ましい。
０．５から０．８までの間を任意に取り得ることを示し
ている。バッファ層を上下から挟むグレーデッド層のバ
ッファ層と接する面の混晶比は、バッファ層の混晶比に
一致させることがもっとも好ましい。
【００１９】成長手順としては、有機金属気相成長法
（ＭＯＶＰＥ）により、基板１上にＡｌＡｓ混晶比ｘが
０．５〜０．８であるＡｌxＧａ1-xＡｓ（ｘ＝０．５〜
０．８）バッファ層２を成長する前に、ＡｌＡｓ混晶比
ｘを０から０．５〜０．８にグレーデッドに変化させた
厚さ１０nm以下のＡｌxＧａ1-xＡｓ（ｘ＝０→０．５〜
０．８）第一グレーデッド層１１（グレーデッドバッフ
ァ層）を成長する。またＡｌＡｓ混晶比が０．５〜０．
８であるＡｌxＧａ1-xＡｓ（ｘ＝０．５〜０．８）バッ
ファ層２を成長した後、ｎ+型ＧａＡｓサブコレクタ層
３を成長する前に、ＡｌＡｓ混晶比ｘを０．５〜０．８
から０にグレーデッドに変化させた厚さ１０nm以下のＡ
ｌxＧａ1-xＡｓ（ｘ＝０．５〜０．８→０）第二グレー
デッド層１２（グレーデッドバッファ層）を成長する。
（ＭＯＶＰＥ）により、基板１上にＡｌＡｓ混晶比ｘが
０．５〜０．８であるＡｌxＧａ1-xＡｓ（ｘ＝０．５〜
０．８）バッファ層２を成長する前に、ＡｌＡｓ混晶比
ｘを０から０．５〜０．８にグレーデッドに変化させた
厚さ１０nm以下のＡｌxＧａ1-xＡｓ（ｘ＝０→０．５〜
０．８）第一グレーデッド層１１（グレーデッドバッフ
ァ層）を成長する。またＡｌＡｓ混晶比が０．５〜０．
８であるＡｌxＧａ1-xＡｓ（ｘ＝０．５〜０．８）バッ
ファ層２を成長した後、ｎ+型ＧａＡｓサブコレクタ層
３を成長する前に、ＡｌＡｓ混晶比ｘを０．５〜０．８
から０にグレーデッドに変化させた厚さ１０nm以下のＡ
ｌxＧａ1-xＡｓ（ｘ＝０．５〜０．８→０）第二グレー
デッド層１２（グレーデッドバッファ層）を成長する。
【００２０】これらグレーデッドバッファ層１１、１２
がバッファ層２の境界での格子ひずみを緩和させる働き
をなす。
がバッファ層２の境界での格子ひずみを緩和させる働き
をなす。
【００２１】この効果を確認するため、本実施例のヘテ
ロ接合バイポーラトランジスタ例として、図２に示す構
造のＩｎＧａＰ／ＧａＡｓ系ＨＢＴを作成した。このＨ
ＢＴも、上記半絶縁性ＧａＡｓ基板１及びバッファ層２
の間と、上記サブコレクタ層３及びバッファ層２の間と
に、それぞれ組成比が格子歪を緩和させるように連続的
に変化するグレーデッド層１１、１２を形成した構造と
なっている。
ロ接合バイポーラトランジスタ例として、図２に示す構
造のＩｎＧａＰ／ＧａＡｓ系ＨＢＴを作成した。このＨ
ＢＴも、上記半絶縁性ＧａＡｓ基板１及びバッファ層２
の間と、上記サブコレクタ層３及びバッファ層２の間と
に、それぞれ組成比が格子歪を緩和させるように連続的
に変化するグレーデッド層１１、１２を形成した構造と
なっている。
【００２２】このＩｎＧａＰ／ＧａＡｓ系ＨＢＴでは、
半絶縁性ＧａＡｓ基板１上に、厚さ１０nm以下のＡｌx
Ｇａ1-xＡｓ（ｘ＝０→０．５〜０．８）第一グレーデ
ッド層１１と、厚さ２００nmのｕｎ−ＡｌxＧａ1-xＡｓ
（ｘ＝０．５〜０．８）バッファ層２と、厚さ１０nm以
下のＡｌxＧａ1-xＡｓ（ｘ＝０．５〜０．８→０）第二
グレーデッド層１２を順次積層した。さらに、その上に
金属電極（コレクタ電極２１）とのオーミックコンタク
トを形成するｎ+型ＧａＡｓサブコレクタ層３（厚さ５
００nm〜１０００nm、キャリア濃度３〜５×１０18ｃｍ
-3）と、ベース層から電子を引き抜くｎ-型ＧａＡｓ
（厚さ２００nm〜１２００nm、キャリア濃度１〜３０×
１０16cm-3）コレクタ層４を積層した。さらに、金属電
極（ベース電極２２）が設けられ電子の流れを制御する
ｐ+型ＧａＡｓ（厚さ５０〜１００nm、キャリア濃度２
〜４×１０19cm-3）ベース層５と、該ベース層に対して
ヘテロ接合を形成するｎ型ＩｎＧａＰ（厚さ３０〜８０
nm、キャリア濃度３〜５×１０ 17cm-3）エミッタ層６
と、金属電極（エミッタ電極２３）とオーミックコンタ
クトを形成するエミッタコンタクト層９とを順次積層し
た。エミッタコンタクト層９は、ｎ+型ＧａＡｓ（厚さ
１００〜３００nm、キャリア濃度３〜５×１０18cm- 3）
エミッタコンタクト層７と、ｎ+型ＩｎＧａＡｓ（厚さ
１００〜１５０nm、キャリア濃度１〜５×１０19cm-3）
ノンアロイ層８とから成る構造とした。
半絶縁性ＧａＡｓ基板１上に、厚さ１０nm以下のＡｌx
Ｇａ1-xＡｓ（ｘ＝０→０．５〜０．８）第一グレーデ
ッド層１１と、厚さ２００nmのｕｎ−ＡｌxＧａ1-xＡｓ
（ｘ＝０．５〜０．８）バッファ層２と、厚さ１０nm以
下のＡｌxＧａ1-xＡｓ（ｘ＝０．５〜０．８→０）第二
グレーデッド層１２を順次積層した。さらに、その上に
金属電極（コレクタ電極２１）とのオーミックコンタク
トを形成するｎ+型ＧａＡｓサブコレクタ層３（厚さ５
００nm〜１０００nm、キャリア濃度３〜５×１０18ｃｍ
-3）と、ベース層から電子を引き抜くｎ-型ＧａＡｓ
（厚さ２００nm〜１２００nm、キャリア濃度１〜３０×
１０16cm-3）コレクタ層４を積層した。さらに、金属電
極（ベース電極２２）が設けられ電子の流れを制御する
ｐ+型ＧａＡｓ（厚さ５０〜１００nm、キャリア濃度２
〜４×１０19cm-3）ベース層５と、該ベース層に対して
ヘテロ接合を形成するｎ型ＩｎＧａＰ（厚さ３０〜８０
nm、キャリア濃度３〜５×１０ 17cm-3）エミッタ層６
と、金属電極（エミッタ電極２３）とオーミックコンタ
クトを形成するエミッタコンタクト層９とを順次積層し
た。エミッタコンタクト層９は、ｎ+型ＧａＡｓ（厚さ
１００〜３００nm、キャリア濃度３〜５×１０18cm- 3）
エミッタコンタクト層７と、ｎ+型ＩｎＧａＡｓ（厚さ
１００〜１５０nm、キャリア濃度１〜５×１０19cm-3）
ノンアロイ層８とから成る構造とした。
【００２３】また従来例として、図２において上記第一
グレーデッド層１１と第二グレーデッド層１２を有しな
い点のみ異なる構造としたＩｎＧａＰ／ＧａＡｓ系ＨＢ
Ｔを作成した。
グレーデッド層１１と第二グレーデッド層１２を有しな
い点のみ異なる構造としたＩｎＧａＰ／ＧａＡｓ系ＨＢ
Ｔを作成した。
【００２４】上記実施例（図２）と従来例のヘテロ接合
バイポーラトランジスタの電流利得を比較した。この結
果を図３に示す。図中の曲線Ａが本実施例のコレクタ電
流に対する電流利得特性であり、曲線Ｂが従来例のコレ
クタ電流に対する電流利得特性である。図３に示すよう
に、本実施例のＨＢＴの電流利得βは従来のＨＢＴに較
べて５％上昇した。
バイポーラトランジスタの電流利得を比較した。この結
果を図３に示す。図中の曲線Ａが本実施例のコレクタ電
流に対する電流利得特性であり、曲線Ｂが従来例のコレ
クタ電流に対する電流利得特性である。図３に示すよう
に、本実施例のＨＢＴの電流利得βは従来のＨＢＴに較
べて５％上昇した。
【００２５】このことから、本発明の構造のエピタキシ
ャルウェハを用いることにより、電流利得を向上するこ
とができ、優れた特性のヘテロバイポーラトランジスタ
を作製することができることが分かる。
ャルウェハを用いることにより、電流利得を向上するこ
とができ、優れた特性のヘテロバイポーラトランジスタ
を作製することができることが分かる。
【００２６】上記実施形態ではＩｎＧａＰ／ＧａＡｓ系
ＨＢＴ用エピタキシャルウェハの場合について説明した
が、本発明はＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴ用エピタ
キシャルウェハの場合についても適用することができ
る。
ＨＢＴ用エピタキシャルウェハの場合について説明した
が、本発明はＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴ用エピタ
キシャルウェハの場合についても適用することができ
る。
【００２７】
【発明の効果】以上説明したように本発明によれば、半
絶縁性基板上にバッファ層、サブコレクタ層、コレクタ
層、ベース層及びエミッタ層が順に積層形成されたＨＢ
Ｔ用エピタキシャルウェハにおいて、上記半絶縁性基板
及び上記バッファ層の間と、上記サブコレクタ層及び上
記バッファ層の間とに、それぞれ組成比が格子歪を緩和
させるように連続的に変化するグレーデッド層を形成し
ているので、このグレーデッド層がバッファ層の境界で
の格子ひずみを緩和させる働きをなし、この構造のエピ
タキシャルウェハを用いることにより、ＨＢＴの電流利
得を向上することができ、優れた特性のヘテロバイポー
ラトランジスタを作製することができる。
絶縁性基板上にバッファ層、サブコレクタ層、コレクタ
層、ベース層及びエミッタ層が順に積層形成されたＨＢ
Ｔ用エピタキシャルウェハにおいて、上記半絶縁性基板
及び上記バッファ層の間と、上記サブコレクタ層及び上
記バッファ層の間とに、それぞれ組成比が格子歪を緩和
させるように連続的に変化するグレーデッド層を形成し
ているので、このグレーデッド層がバッファ層の境界で
の格子ひずみを緩和させる働きをなし、この構造のエピ
タキシャルウェハを用いることにより、ＨＢＴの電流利
得を向上することができ、優れた特性のヘテロバイポー
ラトランジスタを作製することができる。
【図１】本発明のグレーデッドバッファ層を挿入したＨ
ＢＴ用エピタキシャルウェハの構造を示す図である。
ＢＴ用エピタキシャルウェハの構造を示す図である。
【図２】本発明のＨＢＴの構造を示す図である。
【図３】本発明のＨＢＴと従来のＨＢＴの電流利得特性
を示す図である。
を示す図である。
【図４】従来のＨＢＴ用エピタキシャルウェハの構造を
示す図である。
示す図である。
１ 半絶縁性ＧａＡｓ基板
２ バッファ層
３ サブコレクタ層
４ コレクタ層
５ ベース層
６ エミッタ層
７ エミッタコンタクト層
８ ノンアロイ層
９ エミッタコンタクト層
１１ 第一グレーデッド層
１２ 第二グレーデッド層
２１ コレクタ電極
２２ ベース電極
２３ エミッタ電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 孝治 吉春
東京都千代田区大手町一丁目６番１号 日
立電線株式会社内
Ｆターム(参考） 5F003 AZ07 BA92 BF06 BM03 BP31
Claims (4)
- 【請求項１】半絶縁性基板上にバッファ層、サブコレク
タ層、コレクタ層、ベース層及びエミッタ層が順に積層
形成されたヘテロ接合バイポーラトランジスタ用エピタ
キシャルウェハにおいて、 前記半絶縁性基板及び前記バッファ層の間と、前記サブ
コレクタ層及び前記バッファ層の間とに、それぞれ混晶
比が格子歪を緩和させるように連続的に変化するグレー
デッド層を形成したことを特徴とするヘテロ接合バイポ
ーラトランジスタ用エピタキシャルウェハ。 - 【請求項２】請求項１記載のヘテロ接合バイポーラトラ
ンジスタ用エピタキシャルウェハにおいて、 前記バッファ層と前記グレーデッド層がＡｌＧａＡｓか
ら成ることを特徴とするヘテロ接合バイポーラトランジ
スタ用エピタキシャルウェハ。 - 【請求項３】請求項１又は２記載のヘテロ接合バイポー
ラトランジスタ用エピタキシャルウェハにおいて、 エミッタ／ベース接合がＡｌＧａＡｓ／ＧａＡｓヘテロ
接合又はＩｎＧａＰ／ＧａＡｓヘテロ接合により構成さ
れていることを特徴とするヘテロ接合バイポーラトラン
ジスタ用エピタキシャルウェハ。 - 【請求項４】請求項１〜４のいずれかに記載のヘテロ接
合バイポーラトランジスタ用エピタキシャルウェハを用
いて作製したことを特徴とするヘテロ接合バイポーラト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002107918A JP2003303829A (ja) | 2002-04-10 | 2002-04-10 | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002107918A JP2003303829A (ja) | 2002-04-10 | 2002-04-10 | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003303829A true JP2003303829A (ja) | 2003-10-24 |
Family
ID=29391822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002107918A Withdrawn JP2003303829A (ja) | 2002-04-10 | 2002-04-10 | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003303829A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327938A (ja) * | 2003-04-28 | 2004-11-18 | Sumitomo Chem Co Ltd | 化合物半導体エピタキシャル基板 |
| CN114335208A (zh) * | 2022-03-16 | 2022-04-12 | 南昌凯迅光电股份有限公司 | 一种新型砷化镓太阳电池及制作方法 |
| CN115207089A (zh) * | 2022-07-19 | 2022-10-18 | 江苏华兴激光科技有限公司 | 一种射频芯片外延片 |
-
2002
- 2002-04-10 JP JP2002107918A patent/JP2003303829A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327938A (ja) * | 2003-04-28 | 2004-11-18 | Sumitomo Chem Co Ltd | 化合物半導体エピタキシャル基板 |
| CN114335208A (zh) * | 2022-03-16 | 2022-04-12 | 南昌凯迅光电股份有限公司 | 一种新型砷化镓太阳电池及制作方法 |
| CN114335208B (zh) * | 2022-03-16 | 2022-06-10 | 南昌凯迅光电股份有限公司 | 一种新型砷化镓太阳电池及制作方法 |
| CN115207089A (zh) * | 2022-07-19 | 2022-10-18 | 江苏华兴激光科技有限公司 | 一种射频芯片外延片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7482643B2 (en) | Semiconductor device | |
| JPH0669222A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2003303829A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| US7157749B2 (en) | Bipolar transistor with a GaAs substrate and a SiGe base or collector | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2015095552A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ素子 | |
| JP2004140038A (ja) | 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法 | |
| JP3936618B2 (ja) | 薄膜半導体エピタキシャル基板及びその製造方法 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3952815B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2000323491A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2003273118A (ja) | へテロ接合バイポーラトランジスタ | |
| JP3709832B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2005032897A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2002093818A (ja) | ｐｎ接合を有する薄膜結晶ウェーハとその製造方法 | |
| TW201351638A (zh) | 具高電流增益之異質接面雙極電晶體結構及其製程方法 | |
| JPH06209008A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001085445A (ja) | ヘテロバイポーラトランジスタ | |
| US20130341681A1 (en) | Heterojunction bipolar transistor with improved current gain and a fabrication method thereof | |
| JP2002164533A (ja) | 化合物半導体積層構造体及びそれを用いたバイポーラトランジスタ | |
| JPH11251329A (ja) | 半導体ウェハ及びその製造方法 | |
| JP2004304089A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2002026031A (ja) | ヘテロバイポーラトランジスタ | |
| JPH05121430A (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050705 |