JP2004304089A

JP2004304089A - ヘテロ接合バイポーラトランジスタ

Info

Publication number: JP2004304089A
Application number: JP2003097586A
Authority: JP
Inventors: Shunichi Minagawa; 俊一皆川; Takashi Takeuchi; 隆竹内
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2003-04-01
Filing date: 2003-04-01
Publication date: 2004-10-28

Abstract

【課題】電流増幅率β及び素子信頼性を一層向上する。
【解決手段】ＧａＡｓ基板１上に、サブコレクタ層９、ｎ−ＧａＡｓコレクタ層３、ｐ−ＧａＡｓベース層４、ｎ−ＩｎＧａＰ又はｎ−ＡｌＧａＡｓエミッタ層５、ｎ−ＧａＡｓエミッタキャップ層６、ｎ−ＩｎＧａＡｓグレーデッドエミッタキャップ層７、及びｎ−ＩｎＧａＡｓエミッタキャップ層８が順次形成してヘテロ接合バイポーラトランジスタを構成する。この構成において、サブコレクタ層９はｎ−ＩｎＧａＰで形成する。このｎ−ＩｎＧａＰサブコレクタ層９のＩｎ混晶比範囲は０．４から０．６であり、キャリア濃度は１×１０^１８〜１×１０^１９ｃｍ^−３であることが好ましい。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴという）に係り、特に基板とコレクタ層との間に形成するサブコレクタ層を改善したものに関する。
【０００２】
【従来の技術】
図３は従来のＨＢＴ用エピタキシャル構造を示す。ＨＢＴ用エピタキシャル構造は、半絶縁ＧａＡｓ基板１上に、ｎ−ＧａＡｓサブコレクタ層２、ｎ−ＧａＡｓコレクタ層３、ｐ−ＧａＡｓベース層４、ｎ−ＩｎＧａＰエミッタ層５、ｎ−ＧａＡｓエミッタキャップ層６、ｎ−ＩｎＧａＡｓグレーデッドエミッタキャップ層７、ｎ−ＩｎＧａＡｓエミッタキャップ層８から構成される。
【０００３】
ｎ−ＩｎＧａＰエミッタ層５のＩｎ混晶比ｙは０．４８である。ｎ−ＩｎＧａＡｓグレーデッドエミッタキャップ層７は、下方から上方に向けてｌｎ混晶比ｙを０から０．５まで変化させている。最上部に形成されたｎ−ＩｎＧａＡｓエミッタキャップ層８のＩｎ混晶比は０．５である。
【０００４】
図３において、単位がｃｍ^−３の数値は、ドーピングされた不純物の濃度を示し、以上の各層には、図３に表示された濃度のもとにｎ型あるいはｐ型の不純物がドーピングされている。また、単位がｎｍの数値は、エピタキシャル層の厚さを示している。
【０００５】
対応する各層にそれぞれコレクタ電極、ベース電極およびエミッタ電極が形成され、所定のＨＢＴが構成される。
【０００６】
以上の構成において、ベース層４とエミッタ層５の間に電圧を印加してこれを増加させると、コレクタ電極からの出力電流は、入力電流であるベース電流によって増幅される。このときの出力電流と入力電流の比が電流増幅率βあり、この電流増幅率βがＨＢＴにとって重要な特性となる。
【０００７】
ところで、ＨＢＴは、電流増幅率βを向上させること及び素子の信頼性を高めることが重要課題である。そのため多くの研究がおこなわれ、ＨＢＴの各層についても特性改善が試みられてきた。例えば、基板とサブコレクタ層との間に超格子構造層を形成したもの（特許文献１）、エミッタ層の上下にグレーデッド層を設け、これらの層に不純物のＳｉとＳｅをドープしたもの（特許文献２）、ＧａＡｓ基板とサブコレクタ層（コレクタコンタクト層）との間にＩｎプレーナドープ層を形成したもの（特許文献３）などがある。
【０００８】
【特許文献１】
特開２０００−１６４６０３号公報
【０００９】
【特許文献２】
特開２００１−８５４４５号公報
【００１０】
【特許文献３】
特開２０００−１２４４４４号公報
【００１１】
【発明が解決しようとする課題】
しかし、上述した特許文献１〜３に記載されたものは、いずれも、高性能なパワー増幅を得るには未だ十分ではなく、電流増幅率βや素子の信頼性に改善の余地がある。
【００１２】
本発明の課題は、上述した要請に応えて、電流増幅率β及び素子信頼性を一層向上させることが可能なヘテロ接合バイポーラトランジスタを提供することにある。
【００１３】
【課題を解決するための手段】
第１の発明は、ＧａＡｓ基板上に、サブコレクタ層、ｎ−ＧａＡｓコレクタ層、ｐ−ＧａＡｓベース層、ｎ−ＩｎＧａＰ又はｎ−ＡｌＧａＡｓエミッタ層、ｎ−ＧａＡｓ層及びｎ−ＩｎＧａＡｓ層のエミッタキャップ層が順次形成されたヘテロ接合バイポーラトランジスタにおいて、前記サブコレクタ層がｎ−ＩｎＧａＰで形成されて構成されていることを特徴とするヘテロ接合バイポーラトランジスタである。
【００１４】
最近の研究で、電流増幅率β特性の悪くなる原因の一つとして、ＨＢＴエピタキシャル層の最下層にあるｎ−ＧａＡｓサブコレクタ層の結晶質に問題があることが分かってきた。サブコレクタ層は、ＨＢＴ用エピタキシャル層を成長する際、最初に成長する層である。この層の結晶質が悪く、多くの結晶欠陥が発生してしまった場合は、その欠陥がコレクタ層、ベース層、エミッタ層の順に上層へと伝播してしまい、特性が悪くなる。第１の発明のように、サブコレクタ層をｎ−ＧａＡｓ層ではなく、ｎ−ＩｎＧａＰ層に代えると、結晶欠陥の少ないサブコレクタ層が得られ、特性が良好になる。
【００１５】
第２の発明は、第１の発明において、前記ｎ−ＩｎＧａＰサブコレクタ層のＩｎ混晶比の範囲が０．４から０．６であることを特徴とする。サブコレクタ層のＩｎ混晶比の範囲を０．４から０．６とすると、より特性が良好になる。
【００１６】
第３の発明は、第１の発明又は第２の発明において、前記ｎ−ＩｎＧａＰサブコレクタ層のキャリア濃度が１×１０^１８〜１×１０^１９ｃｍ^−３であることを特徴とする。サブコレクタ層のキャリア濃度を１×１０^１８〜１×１０^１９ｃｍ^−３とすると、より特性が良好になる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
【００１８】
図１にＩｎＧａＡｓ／ＧａＡｓ系ＨＢＴ用エピタキシャルウェハの構造を示す。
【００１９】
図において、半絶縁性ＧａＡｓ基板１上に、コレクタの抵抗を低減させるためのサブコレクタ層９と、コレクタ層３とが積層されている。上記サブコレクタ層９は厚さ５００ｎｍ、Ｓｉドープによるキャリア濃度５×１０^１８ｃｍ^−３で、Ｉｎ混晶比ｙを０．４８としたｎ−ＩｎＧａＰ層から構成されている。また、上記コレクタ層３は厚さ１０００ｎｍ、Ｓｉドープによるキャリア濃度５×１０^１６ｃｍ^−３のｎ−ＧａＡｓ層から構成されている。
【００２０】
上記コレクタ層３上には、厚さ８０ｎｍ、Ｃ（カーボン）ドープによるキャリア濃度が４×１０^１９ｃｍ^−３のｐ−ＧａＡｓベース層４が形成され、その上にはエミッタ層５が形成されている。
【００２１】
エミッタ層５は、厚さ４０ｎｍ、Ｓｉドープによるキャリア濃度５×１０^１７ｃｍ^−３で、Ｉｎ混晶比ｙを０．４８としたｎ−ＩｎＧａＰ層から構成されている。このエミッタ層５の上にオーミックコンタクト抵抗を低減させるための３つのエミッタキャップ層が順に積層されている。第１のエミッタキャップ層６は、厚さ１００ｎｍ、Ｓｉドープによるキャリア濃度５×１０^１８ｃｍ^−３のｎ−ＧａＡｓ層で構成されている。第２のエミッタキャップ層７は、厚さ５０ｎｍ、Ｓｅドープによるキャリア濃度２×１０^１９ｃｍ^−３で、下方から上方に向けてｌｎ混晶比ｙを０〜０．５まで変化させたｎ−ＩｎＧａＡｓグレーデッド層から構成されている。そして、最上部の第３のエミッタキャップ層８は、厚さ５０ｎｍ、Ｓｅドープによるキャリア濃度２×１０^１９ｃｍ^−３で、Ｉｎ混晶比ｙを０．５と高くして、ここに形成される電極との接触抵抗を低減するｎ−ＩｎＧａＡｓ層で構成されている。
【００２２】
前述したようにサブコレクタ層９は、特に、ｎ−ＧａＡｓ層ではなくｎ−Ｉｎ_０．４８ＧａＰ層で形成している。また、サブコレクタ層９のＩｎ混晶比は、ＧａＡｓ基板１と格子定数が合う０．４８とし、キャリア濃度は５×１０^１８ｃｍ^−３としている。このｎ−ＩｎＧａＰサブコレクタ層９を成長するために、原料としてトリエチルガリウム（（Ｃ_２Ｈ_５）_３Ｇａ）、トリメチルインジウム（（ＣＨ_３）_３Ｉｎ、フォスフィン（ＰＨ_３））を使用した。また、ドーパントガスとしてはジシラン（Ｓｉ_２Ｈ_６）を使用した。
【００２３】
上記サブコレクタ層９、ベース層４およびエミッタキャップ層８には、電極形成のためのエッチング加工を施した後、それぞれコレクタ電極、ベース電極およびエミッタ電極を形成し、これによって所定のＨＢＴを構成した（各電極は図示せず）。
【００２４】
図２及び図４に、実施の形態と従来例とのＨＢＴの通電時間と電流増幅率βの変動を比較して示す。ここで従来例のＨＢＴとは、サブコレクタ層をｎ−ＧａＡｓ層で構成したものである。実施の形態によるＨＢＴの電流増幅率βの低下率は、通電時間６００時間で９５％、２０００時間でも９０％である。これに対して、従来例のものは、通電時間が増えるに従い電流増幅率βが大幅に低下しており、低下率は通電時間６００時間で４４％であった。これより、従来例では電流増幅率βが１００〜１１０程度であったものが、実施の形態では１７０〜１８０もあり、電流増幅率βが大幅に改善されていることがわかった。従って、実施の形態によれば、通電時間の増加とともに、高い電流増幅率βを維持でき、素子の信頼性も向上するから、より高性能なパワー増幅を得たいという技術要請に応えることができる。
【００２５】
なお、実施の形態では、ｎ−ＩｎＧａＰサブコレクタ層のＩｎ混晶比ｙは、ＧａＡｓ基板の格子定数が合うように０．４８とした。しかし０．４〜０．６の範囲では、実施の形態のＩｎ混晶比０．４８と殆ど変わらないことがわかった。もっとも、Ｉｎ混晶比がＧａＡｓ基板の格子定数と大きくずれると電流増幅率β、素子信頼性ともに、かえって悪くなることもわかった。また、従来例のようにサブコレクタ層をｎ−ＧａＡｓ層で構成した場合、キャリア濃度が高くなるに従い素子の信頼性が悪くなることから、サブコレクタ層の抵抗を下げることが出来なかった。しかし実施の形態のように、サブコレクタ層をｎ−ＩｎＧａＰ層で構成した場合は、キャリア濃度は５×１０^１８ｃｍ^−３に限定されることなく、１×１０^１８〜１×１０^１９ｃｍ^−３の範囲で、電流増幅率β及び素子の信頼性とも変化なく、ともに高いことが分かった。このようにＩｎＧａＡｓＰ層は成長条件によりΔＥＣが小さくなる結果として、ＧａＡｓ層と比べて、コレクタのコンタクト抵抗を小さくすることができる。
【００２６】
なお、実施の形態では、エミッタ層をｎ−ＩｎＧａＰで形成したＩｎＧａＰ／ＧａＡｓ系ＨＢＴで行ったが、エミッタ層をＡｌＧａＡｓで形成したＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴでも同様な効果がある。
【００２７】
【発明の効果】
本発明によれば、サブコレクタ層をｎ−ＩｎＧａＰで形成したので、電流増幅率β、及び素子の信頼性を大幅に改善することができる。
【図面の簡単な説明】
【図１】実施の形態によるＨＢＴ用のエピタキシャル構造を示す図である。
【図２】実施の形態によるＨＢＴの信頼性（通電時間と電流増幅率βの関係）を示す説明図である。
【図３】従来例のＨＢＴエピタキシャル構造を示す図である。
【図４】従来例のＨＢＴの信頼性（通電時間と電流増幅率βの関係）を示す説明図である。
【符号の説明】
１半絶縁性ＧａＡｓ基板
３コレクタ層
４ベース層
５エミッタ層
６〜８エミッタキャップ層
９サブコレクタ層

Claims

ＧａＡｓ基板上に、サブコレクタ層、ｎ−ＧａＡｓコレクタ層、ｐ−ＧａＡｓベース層、ｎ−ＩｎＧａＰ又はｎ−ＡｌＧａＡｓエミッタ層、ｎ−ＧａＡｓ及びｎ−ＩｎＧａＡｓのエミッタキャップ層が順次形成されたヘテロ接合バイポーラトランジスタにおいて、
前記サブコレクタ層がｎ−ＩｎＧａＰで形成されて構成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
前記ｎ−ＩｎＧａＰサブコレクタ層のＩｎ混晶比の範囲が０．４から０．６であることを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。
前記ｎ−ＩｎＧａＰサブコレクタ層のキャリア濃度が１×１０^１８〜１×１０^１９ｃｍ^−３であることを特徴とする請求項１又は２に記載のヘテロ接合バイポーラトランジスタ。