JP2015225883A - ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ - Google Patents

ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ Download PDF

Info

Publication number
JP2015225883A
JP2015225883A JP2014108047A JP2014108047A JP2015225883A JP 2015225883 A JP2015225883 A JP 2015225883A JP 2014108047 A JP2014108047 A JP 2014108047A JP 2014108047 A JP2014108047 A JP 2014108047A JP 2015225883 A JP2015225883 A JP 2015225883A
Authority
JP
Japan
Prior art keywords
layer
heterojunction bipolar
bipolar transistor
base layer
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014108047A
Other languages
English (en)
Other versions
JP6200375B2 (ja
Inventor
藤生　真二郎
Shinjiro Fujio
真二郎 藤生
目黒　健
Takeshi Meguro
健 目黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sciocs Co Ltd
Original Assignee
Sciocs Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sciocs Co Ltd filed Critical Sciocs Co Ltd
Priority to JP2014108047A priority Critical patent/JP6200375B2/ja
Priority to PCT/JP2015/065060 priority patent/WO2015182592A1/ja
Priority to TW104116827A priority patent/TW201603272A/zh
Priority to US15/312,946 priority patent/US9865715B2/en
Publication of JP2015225883A publication Critical patent/JP2015225883A/ja
Application granted granted Critical
Publication of JP6200375B2 publication Critical patent/JP6200375B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Abstract

【課題】ターンオン電圧をより低下させることが可能なヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタを提供する。【解決手段】ＧａＡｓからなるコレクタ層１０３と、コレクタ層１０３上に形成されると共にＩｎＧａＡｓからなるベース層１０４と、ベース層１０４上に形成されると共にＩｎＧａＰからなるエミッタ層１０５と、を備えるヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００において、ベース層１０４は、コレクタ層１０３からエミッタ層１０５に向けてＩｎ組成が低下しているものである。【選択図】図１

Description

本発明は、半導体トランジスタ用エピタキシャルウェハ及び半導体トランジスタに係り、特に、ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタに関する。
ＩＩＩ−Ｖ族化合物半導体が使用されたヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor；ＨＢＴ）としては、電流利得や電流注入効率を向上させるために、ワイドバンドギャップ半導体であるＩｎＧａＰからなるエミッタ層を採用し、その他の層がＧａＡｓからなるＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタが広く利用されている。
このようなＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタでは、ＧａＡｓよりもバンドギャップが小さいＩｎＧａＡｓからなるベース層を採用することにより、ターンオン電圧を低下させることが可能となる（例えば、特許文献１から３を参照）。
特開２００３−２７３１１８号公報 特開２００５−１５０４８７号公報 特開平３−１２４０３３号公報
前記の通り、ＧａＡｓからなるベース層に代えてＩｎＧａＡｓからなるベース層を採用することでターンオン電圧を低下させることができるが、この場合、ベース層を構成するＩｎＧａＡｓとその他の層（エミッタ層を除く）を構成するＧａＡｓとの格子定数が異なることになるため、ベース層の膜厚を増加させていくに連れて歪みの蓄積が増える。
そして、ベース層がある膜厚（以下、臨界膜厚という）を超えると、歪みの蓄積に耐えきれず、歪みを緩和させるために転位が発生し、転位の発生に伴って結晶性が悪化することにより、ターンオン電圧が増加してしまう。
そこで、本発明の目的は、ターンオン電圧をより低下させることが可能なヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタを提供することにある。
この目的を達成するために創案された本発明は、ＧａＡｓからなるコレクタ層と、前記コレクタ層上に形成されると共にＩｎＧａＡｓからなるベース層と、前記ベース層上に形成されると共にＩｎＧａＰからなるエミッタ層と、を備えるヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、前記ベース層は、前記エミッタ層から前記コレクタ層に向けてＩｎ組成が低下しているヘテロ接合バイポーラトランジスタ用エピタキシャルウェハである。
前記ベース層は、Ｉｎ組成の最大値と最小値との差が０．０６以下であると良い。
前記ベース層は、前記エミッタ層から前記コレクタ層に亘るＩｎ組成の平均値が０．１６以上０．２２以下であると良い。
前記ベース層は、前記エミッタ層との界面におけるＩｎ組成が０．２０であると良い。
前記ベース層は、膜厚が臨界膜厚以下であると良い。
前記ベース層は、前記エミッタ層から前記コレクタ層に向けてＩｎ組成が連続的又は段階的に低下していると良い。
また、本発明は、前記ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを使用して作製されているヘテロ接合バイポーラトランジスタである。
本発明によれば、ターンオン電圧をより低下させることが可能なヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタを提供することができる。
本発明の実施の形態に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハの構造を示す模式図である。 本発明の実施の形態に係るヘテロ接合バイポーラトランジスタの構造を示す模式図である。 ベース層におけるＩｎ組成の最大値と最小値との差を変化させたときのＩｎ組成の平均値とターンオン電圧との関係を示す図である。
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
図１に示すように、本発明の好適な実施の形態に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００は、半絶縁性ＧａＡｓからなる基板１０１と、基板１０１上に形成されると共にＧａＡｓからなるサブコレクタ層１０２と、サブコレクタ層１０２上に形成されると共にＧａＡｓからなるコレクタ層１０３と、コレクタ層１０３上に形成されると共にＩｎＧａＡｓからなるベース層１０４と、ベース層１０４上に形成されると共にＩｎＧａＰからなるエミッタ層１０５と、エミッタ層１０５上に形成されると共にＧａＡｓからなるエミッタコンタクト層１０６と、エミッタコンタクト層１０６上に形成されると共にＩｎＧａＡｓからなる第１のノンアロイ層１０７と、第１のノンアロイ層１０７上に形成されると共にＩｎＧａＡｓからなる第２のノンアロイ層１０８と、を備えており、ベース層１０４は、エミッタ層１０５からコレクタ層１０３に向けてＩｎ組成が低下していることを特徴とする。
即ち、内部電界を減少させるために、エミッタ層１０５からコレクタ層１０３に向けてＩｎ組成が増加している正傾斜のＩｎ組成プロファイルとすることは従来から知られているが（例えば、特許文献３を参照）、本発明では、これとは真逆のＩｎ組成プロファイルとすることが重要である。
ターンオン電圧を低下させるという観点から言えば、ベース層１０４とエミッタ層１０５との界面におけるエネルギ障壁を低くすることを目的として、ベース層１０４のＩｎ組成を単に増加させれば良いが、ベース層１０４のＩｎ組成を増加させていくに連れて歪みの蓄積が増え、ベース層１０４のＩｎ組成がある値を超えると、転位の発生に伴って結晶性が悪化してターンオン電圧が逆に上昇してしまう。
この点、ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００では、エミッタ層１０５からコレクタ層１０３に向けてベース層１０４のＩｎ組成が低下しているため、即ち、エミッタ層１０５との界面におけるベース層１０４のＩｎ組成を高くすることでターンオン電圧を低下させると共に、コレクタ層１０３との界面におけるベース層１０４のＩｎ組成を低くすることで格子定数が異なることに起因する歪みの蓄積を抑制することができるため、歪みの蓄積を最小限に抑制して転位の発生に伴う結晶性の悪化を防止しつつ、ターンオン電圧をより低下させることが可能となる。
このとき、ベース層１０４は、Ｉｎ組成の最大値と最小値との差が０．０６以下であることが好ましい。ベース層１０４におけるＩｎ組成の最大値と最小値との差が０．０６を超える場合、ベース層１０４の内部電界が逆方向に大きくなることで電流が減少し、ベース層１０４のＩｎ組成がエミッタ層１０５からコレクタ層１０３に亘って均一である従来技術に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハよりもターンオン電圧が上昇してしまうからである。
また、ベース層１０４は、エミッタ層１０５からコレクタ層１０３に亘るＩｎ組成の平均値が０．１６以上０．２２以下であることが好ましく、特に、ターンオン電圧を最大で１０ｍＶも低下させることができる０．１８以上０．２０以下であることが望ましい。エミッタ層１０５からコレクタ層１０３に亘るＩｎ組成の平均値を０．１６よりも小さくするか、又は０．２２よりも大きくすると、ベース層１０４におけるＩｎ組成の最大値と最小値との差を０．０６以下としても、ベース層１０４とエミッタ層１０５との界面におけるエネルギ障壁を十分に低くすることができず、また転位の発生に伴って結晶性が悪化するため、従来技術に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハよりもターンオン電圧が上昇してしまうからである。
更に、ベース層１０４は、エミッタ層１０５との界面におけるＩｎ組成が０．２０であることが好ましい。従来技術に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハでは、ベース層１０４のＩｎ組成を０．１８とすることでターンオン電圧を最小とすることができるため、ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００でも、エミッタ層１０５との界面におけるベース層１０４のＩｎ組成を０．１８にすることでターンオン電圧を従来と同等にすることができると考えられ、０．２０でターンオン電圧を最小とすることができるからである。
また、ベース層１０４は、膜厚が臨界膜厚以下であることが好ましい。前記の通り、ベース層１０４の膜厚が臨界膜厚を超えると、歪みの蓄積に耐えきれず、歪みを緩和させるために転位が発生し、転位の発生に伴って結晶性が悪化することにより、ターンオン電圧が上昇してしまうからである。
なお、ベース層１０４は、エミッタ層１０５からコレクタ層１０３に向けてＩｎ組成が連続的又は段階的に低下している。例えば、エミッタ層１０５からコレクタ層１０３に向けてベース層１０４のＩｎ組成を一様に変化させたり、エミッタ層１０５との界面付近でベース層１０４のＩｎ組成を大きく変化させたり、又はＩｎ組成が傾斜している層とＩｎ組成が均一である層とを積層してベース層１０４を形成したりしても構わない。
以上の構成により、本実施の形態に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００によれば、ターンオン電圧をより低下させることが可能となる。
図２に示すように、ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００を使用して、サブコレクタ層１０２上にコレクタ電極２０１を形成し、ベース層１０４上にベース電極２０２を形成し、第２のノンアロイ層１０８上にエミッタ電極２０３を形成することにより、ヘテロ接合バイポーラトランジスタ２００が得られる。
このヘテロ接合バイポーラトランジスタ２００によれば、ターンオン電圧をより低下させることが可能となる。
以下、本発明における数値限定の根拠について説明する。
ここでは、エピタキシャル層がｎ型である場合には「ｎ」を付記し、ｐ型である場合には「ｐ」を付記する。また、相対的な不純物濃度が高い場合には「+」、低い場合には「-」と記載する。
本発明者は、有機金属気相成長（Metal Organic Vapor Phase Epitaxy；ＭＯＶＰＥ）法により、半絶縁性ＧａＡｓからなる基板上に、ｎ+−ＧａＡｓからなるサブコレクタ層と、ｎ-−ＧａＡｓからなるコレクタ層と、ｐ+−ＩｎxＧａ1-xＡｓからなるベース層と、ｎ-−Ｉｎ0.484Ｇａ0.516Ｐからなるエミッタ層と、ｎ+−ＧａＡｓからなるエミッタコンタクト層と、ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓからなる第１のノンアロイ層と、ｎ+−Ｉｎ0.5→0Ｇａ0.5→1Ａｓからなる第２のノンアロイ層と、を順にエピタキシャル成長させてヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを作製した。
このとき、サブコレクタ層の膜厚を５００ｎｍとすると共にキャリア濃度を３×１０18ｃｍ-3とし、コレクタ層の膜厚を５００ｎｍとすると共にキャリア濃度を１×１０16ｃｍ-3とし、ベース層の膜厚を５０ｎｍとすると共にキャリア濃度を４×１０19ｃｍ-3とし、エミッタ層の膜厚を３０ｎｍとすると共にキャリア濃度を３×１０17ｃｍ-3とし、エミッタコンタクト層の膜厚を１００ｎｍとすると共にキャリア濃度を３×１０18ｃｍ-3とし、第１のノンアロイ層の膜厚を４０ｎｍとすると共にキャリア濃度を２×１０19ｃｍ-3とし、第２のノンアロイ層の膜厚を４０ｎｍとすると共にキャリア濃度を２×１０19ｃｍ-3とし、ベース層のＩｎ組成ｘをエミッタ層からコレクタ層１０３に向けて均一とすると共に０．１０，０．１２，０．１４，０．１６，０．１８，０．２０，０．２２と変化させたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハをそれぞれ作製し、これらのヘテロ接合バイポーラトランジスタ用エピタキシャルウェハについてターンオン電圧を測定した。
次に、エミッタ層からコレクタ層に向けてベース層のＩｎ組成ｘが低下しているヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを作製した。
このとき、表１に示すように、ベース層におけるＩｎ組成ｘの最大値と最小値との差を０．０４，０．０６，０．０８，０．１０と変化させると共に、その４種類についてエミッタ層からコレクタ層に亘るベース層のＩｎ組成ｘの平均値を０．１０，０．１２，０．１４，０．１６，０．１８，０．２０，０．２２と変化させたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハをそれぞれ作製し、これらのヘテロ接合バイポーラトランジスタ用エピタキシャルウェハについてターンオン電圧を測定した。
Figure 2015225883
これらの結果を図３に示す。図３から分かるように、ベース層のＩｎ組成ｘを増加させていくに連れてターンオン電圧が低下していき、Ｉｎ組成ｘが０．１８でターンオン電圧は最小となり、それ以上にＩｎ組成ｘを増加させていくと、逆にターンオン電圧は上昇する。これは、Ｉｎ組成ｘが０．１８を超えると、臨界膜厚が薄くなるため、ベース層の膜厚を５０ｎｍとした場合、ベース層の膜厚が臨界膜厚を超えてしまい、結晶性が悪化するからであると考えられる。
なお、Ｉｎ組成ｘが０．１８でターンオン電圧が最小となるが、このときのエミッタ層との界面におけるベース層のＩｎ組成は０．２０である。
以上の結果から、本発明では、エミッタ層との界面におけるベース層のＩｎ組成ｘを０．２０に規定した。
また、同様に、エミッタ層からコレクタ層に亘るベース層のＩｎ組成ｘの平均値を増加させていくに連れてターンオン電圧が低下していき、Ｉｎ組成ｘの平均値が０．１８でターンオン電圧は最小となり、それ以上にＩｎ組成ｘの平均値を増加させていくと、逆にターンオン電圧は上昇する。
そして、ベース層におけるＩｎ組成ｘの最大値と最小値との差が０．０６以下であり、且つエミッタ層からコレクタ層に亘るＩｎ組成ｘの平均値が０．１６以上０．２２以下であれば、ターンオン電圧を従来技術に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおけるターンオン電圧の最小値以下に低下させることができる。
以上の結果から、本発明では、ベース層におけるＩｎ組成ｘの最大値と最小値との差を０．０６以下に規定すると共に、エミッタ層からコレクタ層に亘るベース層のＩｎ組成ｘの平均値を０．１６以上０．２２以下に規定した。
１００ ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
１０１ 基板
１０２ サブコレクタ層
１０３ コレクタ層
１０４ ベース層
１０５ エミッタ層
１０６ エミッタコンタクト層
１０７ 第１のノンアロイ層
１０８ 第２のノンアロイ層

Claims (7)

  1. ＧａＡｓからなるコレクタ層と、
    前記コレクタ層上に形成されると共にＩｎＧａＡｓからなるベース層と、
    前記ベース層上に形成されると共にＩｎＧａＰからなるエミッタ層と、
    を備えるヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、
    前記ベース層は、前記エミッタ層から前記コレクタ層に向けてＩｎ組成が低下していることを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
  2. 前記ベース層は、Ｉｎ組成の最大値と最小値との差が０．０６以下である請求項１に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
  3. 前記ベース層は、前記エミッタ層から前記コレクタ層に亘るＩｎ組成の平均値が０．１６以上０．２２以下である請求項１又は２に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
  4. 前記ベース層は、前記エミッタ層との界面におけるＩｎ組成が０．２０である請求項１から３の何れか一項に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
  5. 前記ベース層は、膜厚が臨界膜厚以下である請求項１から４の何れか一項に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
  6. 前記ベース層は、前記エミッタ層から前記コレクタ層に向けてＩｎ組成が連続的又は段階的に低下している請求項１から５の何れか一項に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
  7. 請求項１から６の何れか一項に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを使用して作製されていることを特徴とするヘテロ接合バイポーラトランジスタ。
JP2014108047A 2014-05-26 2014-05-26 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ Active JP6200375B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014108047A JP6200375B2 (ja) 2014-05-26 2014-05-26 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
PCT/JP2015/065060 WO2015182592A1 (ja) 2014-05-26 2015-05-26 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
TW104116827A TW201603272A (zh) 2014-05-26 2015-05-26 異質接合雙極性電晶體用磊晶晶圓及異質接合雙極性電晶體
US15/312,946 US9865715B2 (en) 2014-05-26 2015-05-26 Epitaxial wafer for heterojunction bipolar transistor and heterojunction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014108047A JP6200375B2 (ja) 2014-05-26 2014-05-26 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ

Publications (2)

Publication Number Publication Date
JP2015225883A true JP2015225883A (ja) 2015-12-14
JP6200375B2 JP6200375B2 (ja) 2017-09-20

Family

ID=54698917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014108047A Active JP6200375B2 (ja) 2014-05-26 2014-05-26 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ

Country Status (4)

Country Link
US (1) US9865715B2 (ja)
JP (1) JP6200375B2 (ja)
TW (1) TW201603272A (ja)
WO (1) WO2015182592A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610991A (zh) * 2019-09-27 2019-12-24 厦门市三安集成电路有限公司 外延结构和低导通电压晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669220A (ja) * 1991-10-09 1994-03-11 Furukawa Electric Co Ltd:The ヘテロ接合ＧａＡｓ系バイポーラトランジスタ
JP2002270817A (ja) * 2001-03-13 2002-09-20 Nec Corp バイポーラトランジスタ
JP2005150487A (ja) * 2003-11-18 2005-06-09 Hitachi Cable Ltd ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03124033A (ja) 1989-10-09 1991-05-27 Fujitsu Ltd ヘテロ接合バイポーラ・トランジスタ
US6765242B1 (en) * 2000-04-11 2004-07-20 Sandia Corporation Npn double heterostructure bipolar transistor with ingaasn base region
JP2003273118A (ja) 2002-03-15 2003-09-26 Hitachi Cable Ltd へテロ接合バイポーラトランジスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669220A (ja) * 1991-10-09 1994-03-11 Furukawa Electric Co Ltd:The ヘテロ接合ＧａＡｓ系バイポーラトランジスタ
JP2002270817A (ja) * 2001-03-13 2002-09-20 Nec Corp バイポーラトランジスタ
JP2005150487A (ja) * 2003-11-18 2005-06-09 Hitachi Cable Ltd ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ

Also Published As

Publication number Publication date
TW201603272A (zh) 2016-01-16
WO2015182592A1 (ja) 2015-12-03
US20170200816A1 (en) 2017-07-13
US9865715B2 (en) 2018-01-09
JP6200375B2 (ja) 2017-09-20

Similar Documents

Publication Publication Date Title
US6750480B2 (en) Bipolar transistor with lattice matched base layer
CN109671770B (zh) 具有能隙渐变的电洞阻隔层的异质接面双极性晶体管结构
CN107611175B (zh) 异质结双极晶体管
JP2009016867A (ja) ｐｎ接合を有する薄膜結晶ウエハ及びその製造方法
JP6254046B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
WO2018098952A1 (zh) 氮化镓基外延结构、半导体器件及其形成方法
JP5833491B2 (ja) 半導体薄膜の製造方法
JP6200375B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JP2007189200A (ja) トランジスタ用エピタキシャルウエハおよびトランジスタ
JP2013021024A (ja) トランジスタ素子
JP2015095552A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ素子
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
WO2016098778A1 (ja) 半導体トランジスタ用エピタキシャルウェハ及び半導体トランジスタ
JP2005183936A (ja) バイポーラトランジスタ
JP2021019089A5 (ja)
TWI495099B (zh) 具高電流增益之異質接面雙極電晶體結構及其製程方法
JP2007103925A (ja) 半導体装置及びその製造方法
JP4158683B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
JP2009094148A (ja) ヘテロ接合バイポーラトランジスタ
JP6096569B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2005229074A (ja) バイポーラ型トランジスタ
CN117012814A (zh) InP基异质结双极性晶体管的外延结构及其制备方法
WO2016152195A1 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
US20130341681A1 (en) Heterojunction bipolar transistor with improved current gain and a fabrication method thereof
JP2010283027A (ja) ヘテロ接合バイポーラトランジスタ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20151130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170825

R150 Certificate of patent or registration of utility model

Ref document number: 6200375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350