JP2001085445A - ヘテロバイポーラトランジスタ - Google Patents

ヘテロバイポーラトランジスタ

Info

Publication number
JP2001085445A
JP2001085445A JP26388999A JP26388999A JP2001085445A JP 2001085445 A JP2001085445 A JP 2001085445A JP 26388999 A JP26388999 A JP 26388999A JP 26388999 A JP26388999 A JP 26388999A JP 2001085445 A JP2001085445 A JP 2001085445A
Authority
JP
Japan
Prior art keywords
layer
emitter
gaas
doped
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26388999A
Other languages
English (en)
Inventor
Shunichi Minagawa
俊一 皆川
Takeshi Meguro
健 目黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP26388999A priority Critical patent/JP2001085445A/ja
Publication of JP2001085445A publication Critical patent/JP2001085445A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【課題】 電流増幅率が高く、しかも、電流増幅率の経
時変動幅が少ないヘテロバイポーラトランジスタを提供
する。 【解決手段】 エミッタ層6と、この上下のグレーデッ
ト層5、7にSiとSeをドーピングする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ヘテロバイポーラ
トランジスタ(以下、HBTという)に関し、特に、高
い電流増幅率を有し、かつ電流増幅率の経時変動が少な
いHBTに関する。
【0002】
【従来の技術】HBTは、電界効果トランジスタのよう
に2種類の電源を必要とせずに単一電源化が可能である
こと、および信号の歪みが小さいことなどから、携帯電
話のパワーアンプのように、小型化と高周波領域での高
性能のパワー増幅が要求される用途に適している。
【0003】図3は、従来のHBTにおけるエピタキシ
ャル構成を示す。1は半絶縁性のGaAsの基板、2は
+ ‐GaAsのサブコレクタ層、3はn- ‐GaAs
のコレクタ層、4はp+ ‐GaAsのベース層、5はn
‐AlGaAsのグレーデット層を示す。このグレーデ
ット層5は、エミッタ層6の下部を構成し、Alの混晶
比を下方から上方に向けて0から0.3まで変化させて
いる。
【0004】エミッタ層6は、GaAsよりバンド間エ
ネルギーの大きなn‐AlGaAsによって構成され、
その上部には、グレーデット層5とは逆方向にAl混晶
比を変化させたn‐AlGaAsのグレーデット層7を
有している。
【0005】8はn+ ‐GaAsのエミッタキャップ
層、9は下方のエミッタキャップ層8と上方のエミッタ
キャップ層10の間に設けられてエミッタキャップ層の
一部を構成し、下方から上方に向けてln混晶比を0か
ら0.5まで変化させたn+ ‐InGaASのグレーデ
ット層を示す。最上部に形成されたエミッタキャップ層
10は、In混晶比の高いn+ ‐InGaASより構成
されており、これにより、ここに形成される電極との接
触抵抗を減じている。
【0006】図において、単位がcm-3の数値は、ドー
ピングされた不純物の濃度を示し(以下、同じ)、以上
の各層には、n型あるいはp型の不純物が図に表示され
た濃度のもとにドーピングされており、さらに、サブコ
レクタ層2、ベース層4およびエミッタキャップ層10
には、電極形成のためのエッチング加工が施された後、
それぞれコレクタ電極、ベース電極およびエミッタ電極
が形成され、これによって所定のHBTが構成される
(各電極は図示せず)。
【0007】以上の構成において、ベース層4とエミッ
タ層6の間に電圧を印加してこれを増加させると、コレ
クタ電極からの出力電流は、入力電流であるベース電流
によって増幅される。このときの出力電流と入力電流の
比が、電流増幅率(以下、βという)であり、このβ
(出力電流/入力電流)がHBTにとって重要な特性と
なる。
【0008】β値に影響を与える因子として不純物が重
要であり、通常、図3に示されるような不純物構成が採
用される。即ち、サブコレクタ層2とコレクタ層3には
Siがドーピングされ、ベース層4にはCがドーピング
され、エミッタ層6とこれのグレーデット層5、7、お
よびエミッタキャップ層8にはSiがドーピングされ
る。
【0009】そして、エミッタキャップ層のグレーデッ
ト層9と最上部のエミッタキャップ層10には、Seが
ドーピングされるのが普通であり、以上の不純物構成に
基づいて、β値を向上させる検討が進められている。
【0010】
【発明が解決しようとする課題】しかし、従来のAlG
aAsをエミッタに使用したHBTによると、高いβ値
を示すものがいまだなく、さらに、β値の経時安定性に
おいても問題を有している。
【0011】図4は、図3のHBTが示すβ値の経時変
化をまとめたものである。これによると、当初からβの
絶対値が低く、さらに、この低いレベルのβ値が通電時
間が進むのに伴って低下し、600時間を経過した時点
になると、当初の115から56%も変動し、50のレ
ベルにまで低下する。このように、AlGaAsのエミ
ッタ層を有したHBTは、β値、およびβ値の安定性に
おいて水準が低く、その改善が求められている。
【0012】従って、本発明の目的は、β値が高く、し
かも、経時変化に伴うβ値の変動幅が少ないHBTを提
供することにある。
【0013】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、基板の上にn‐AlGaAsのエミッタ
層を含む半導体層を形成したHBTにおいて、SiとS
eをドーピングしたエミッタ層を有することを特徴とす
るHBTを提供するものである。
【0014】エミッタ層におけるSiとSeのドーピン
グ量は、Seの濃度がSiの濃度の1/10〜1/2と
なるようにすることが望ましい。1/10を下廻る場合
には、β値と、その経時安定性の向上に充分な結果が得
にくく、一方、1/2を超過すると、Seの量が過剰に
なって特性的に好ましくない影響を及ぼすようになる。
【0015】SiとSeは、たとえば、ジシラン(Si
2 6 )およびセレン化水素(H2Se)の形でドーピ
ングされる。さらに、Siとしては、モノシランガス
(SiH4 )の使用も可能であり、SiおよびSeをド
ーピング可能なガスであれば種類に制限はない。
【0016】
【発明の実施の形態】次に、本発明によるHBTの実施
の形態を説明する。図1は、有機金属気相法によりエピ
タキシャル成長させたHBT用半導体ウエハの構成を示
す。
【0017】1は半絶縁性の基板、2は基板1の上に成
長させられたn+ ‐GaAsのサブコレクタ層、3はn
- ‐GaAsのコレクタ層を示し、これらの層2、3は
n型不純物であるSiによってドーピングされている。
4はp+ ‐GaAsのベース層であり、p型不純物であ
るCによってドーピングされている。
【0018】6は下部と上部にそれぞれn‐AlGaA
sのグレーデット層5と7を有したn‐AlGaAsに
よるエミッタ層を示し、グレーデット層5、7ととも
に、n型の不純物であるSiとSeの併用によって複合
ドーピングされている。
【0019】8はエミッタ層6のオーミックコンタクト
抵抗を低減させるためにグレーデット層7の上に形成さ
れたn+ ‐GaAsによるエミッタキャップ層を示し、
Siによってドーピングされている。
【0020】9はn+ ‐InGaAsによるエミッタキ
ャップ層のためのグレーデット層、10はエミッタ層6
のオーミックコンタクト抵抗を低減させるために形成さ
れたn+ ‐InGaASによるエミッタキャップ層を示
し、これらの層9と10は、いずれもn型不純物である
Seによってドーピングされている。
【0021】図2は、以上の構成の半導体ウエハを使用
して製作されたHBTにおけるβ値の経時変化を示した
ものである。図2によれば、初期のβ値が160と、従
来の1.4倍の水準にあり、さらに、通電時間の進行に
伴うβ値の変化も、600時間で150と、図4に示さ
れた従来の変動幅56%に比べると、格段に少ない僅か
6%の変動にとどまっている。
【0022】また、1000時間を経過した時点では、
図4の従来の初期値115を凌ぐ145の水準を示して
おり、その変動幅も9%と、依然として少なく、従っ
て、全体的に見た場合のβ値の低下度合は、図4に比べ
ると格段に緩やかなものとなっている。
【0023】β値が高く、かつβ値の経時変動の少ない
良好な特性を示しており、キャリア層に不純物としてS
iとSeを併用してドーピングする本発明の効果が明確
に現れている。
【0024】
【発明の効果】以上説明したように、本発明によるHB
Tによれば、エミッタ層にSiとSeをドーピングする
ことによってβ値が高く、β値の経時変動幅の少ないH
BTを提供するものであり、その有用性は大である。
【図面の簡単な説明】
【図1】本発明によるヘテロバイポーラトランジスタの
実施の形態における半導体ウエハの構成を示す模擬図。
【図2】図1のウエハより構成されたヘテロバイポーラ
トランジスタのβ値の経時変化を示す説明図。
【図3】従来のヘテロバイポーラトランジスタに使用さ
れる半導体ウエハの構成を示す模擬図。
【図4】図3のウエハより構成されたヘテロバイポーラ
トランジスタのβ値の経時変化を示す説明図。
【符号の説明】
1 GaAs基板 2 サブコレクタ層 3 コレクタ層 4 ベース層 5 グレーデット層 6 エミッタ層 7 グレーデット層 8 エミッタキャップ層 9 グレーデット層 10 エミッタキャップ層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】基板の上にn‐AlGaAsのエミッタ層
    を含む半導体層を形成したヘテロバイポーラトランジス
    タにおいて、 SiとSeをドーピングしたエミッタ層を有することを
    特徴とするヘテロバイポーラトランジスタ。
  2. 【請求項2】前記エミッタ層におけるSeのドーピング
    濃度は、Siのドーピング濃度の1/10〜1/2であ
    ることを特徴とする請求項1項記載のヘテロバイポーラ
    トランジスタ。
  3. 【請求項3】前記基板は、GaAsより構成され、前記
    半導体層は、n+ ‐GaAsのサブコレクタ層と、n-
    ‐GaAsのコレクタ層と、p+ ‐GaAsのベース層
    と、前記エミッタ層のオーミックコンタクト抵抗を低減
    させるためのn+ ‐GaAsのエミッタキャップ層とn
    + ‐InGaAsのエミッタキャップ層を有することを
    特徴とする請求項1項あるいは2項記載のヘテロバイポ
    ーラトランジスタ。
JP26388999A 1999-09-17 1999-09-17 ヘテロバイポーラトランジスタ Pending JP2001085445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26388999A JP2001085445A (ja) 1999-09-17 1999-09-17 ヘテロバイポーラトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26388999A JP2001085445A (ja) 1999-09-17 1999-09-17 ヘテロバイポーラトランジスタ

Publications (1)

Publication Number Publication Date
JP2001085445A true JP2001085445A (ja) 2001-03-30

Family

ID=17395671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26388999A Pending JP2001085445A (ja) 1999-09-17 1999-09-17 ヘテロバイポーラトランジスタ

Country Status (1)

Country Link
JP (1) JP2001085445A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6886224B2 (en) 2001-08-24 2005-05-03 Toshiba Tec Kabushiki Kaisha Method of making an ink jet printer head

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6886224B2 (en) 2001-08-24 2005-05-03 Toshiba Tec Kabushiki Kaisha Method of making an ink jet printer head

Similar Documents

Publication Publication Date Title
US7186624B2 (en) Bipolar transistor with lattice matched base layer
US6410396B1 (en) Silicon carbide: germanium (SiC:Ge) heterojunction bipolar transistor; a new semiconductor transistor for high-speed, high-power applications
CN1754264A (zh) 性能提高的砷化镓异质结双极晶体管及其制造方法
JPH08162471A (ja) ヘテロ接合バイポーラトランジスタ
US7157749B2 (en) Bipolar transistor with a GaAs substrate and a SiGe base or collector
JP2001085445A (ja) ヘテロバイポーラトランジスタ
JPS63200567A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JP3709832B2 (ja) ヘテロ接合バイポーラトランジスタ
JP4158683B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
JP4695736B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2000323491A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2003303829A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JP2005032897A (ja) ヘテロ接合バイポーラトランジスタ
JP2004304089A (ja) ヘテロ接合バイポーラトランジスタ
JP2004022835A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JP2002093818A (ja) pn接合を有する薄膜結晶ウェーハとその製造方法
JP2001230262A (ja) 半導体デバイス
JPH11330087A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JPH08330240A (ja) 半導体エピタキシャル成長層の製造方法
JPH06209008A (ja) ヘテロ接合バイポーラトランジスタ
JP2001203216A (ja) 半導体エピタキシャルウエハ
JP2001044211A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2001044215A (ja) ヘテロ接合バイポーラトランジスタ
JP2006190895A (ja) ヘテロ接合バイポーラトランジスタ
JP2003142494A (ja) ヘテロバイポーラトランジスタ