JPH05299432A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPH05299432A JPH05299432A JP10411592A JP10411592A JPH05299432A JP H05299432 A JPH05299432 A JP H05299432A JP 10411592 A JP10411592 A JP 10411592A JP 10411592 A JP10411592 A JP 10411592A JP H05299432 A JPH05299432 A JP H05299432A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor crystal
- crystal layer
- type
- added
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 ｐ型エピタキシャル層を有する化合物半導体
装置に関し、ＧａＡｓあるいはＡｌＧａＡｓのエピタキ
シャル層に、高濃度にＢｅ等の原子半径が小さいｐ型不
純物を添加して、電流利得が高く、高周波特性が優れた
化合物半導体装置を提供する。 【構成】 ＧａＡｓあるいはＡｌＧａＡｓ半導体結晶層
であり、ＧａあるいはＡｌより原子半径が小さいｐ型不
純物が拡散係数が急激に増加する高濃度で添加された第
１の半導体結晶層と、ＧａあるいはＡｌより原子半径が
大きい原子がこのｐ型不純物の拡散を抑制しうる濃度で
添加された第２の半導体結晶層を、両端が第２の半導体
結晶層になるように積層し、第２の半導体結晶層は量子
化される厚さを有し、第１の半導体結晶層は積層された
領域全体の格子歪みが結晶性に悪影響を及ぼさない厚さ
を有する。
装置に関し、ＧａＡｓあるいはＡｌＧａＡｓのエピタキ
シャル層に、高濃度にＢｅ等の原子半径が小さいｐ型不
純物を添加して、電流利得が高く、高周波特性が優れた
化合物半導体装置を提供する。 【構成】 ＧａＡｓあるいはＡｌＧａＡｓ半導体結晶層
であり、ＧａあるいはＡｌより原子半径が小さいｐ型不
純物が拡散係数が急激に増加する高濃度で添加された第
１の半導体結晶層と、ＧａあるいはＡｌより原子半径が
大きい原子がこのｐ型不純物の拡散を抑制しうる濃度で
添加された第２の半導体結晶層を、両端が第２の半導体
結晶層になるように積層し、第２の半導体結晶層は量子
化される厚さを有し、第１の半導体結晶層は積層された
領域全体の格子歪みが結晶性に悪影響を及ぼさない厚さ
を有する。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体装置、特
に、不純物が多量に添加されたｐ型エピタキシャル層を
有する化合物半導体装置に関する。
に、不純物が多量に添加されたｐ型エピタキシャル層を
有する化合物半導体装置に関する。
【０００２】
【従来の技術】近年、高度情報化社会の実現に対応する
ため、各種の半導体装置の高速化、高集積化を志向する
研究開発が鋭意行われている。特に、化合物半導体結晶
層のヘテロ接合を利用したバイポーラトランジスタ（以
下ＨＢＴと略称する）においては、エミッタ注入効率を
高くして、高利得化し、高速化することが期待され、通
信用半導体装置や超高速コンピュータ用半導体装置とし
て注目されている。特に、ＡｌＧａＡｓ／ＧａＡｓを材
料とするＨＢＴは半導体レーザ等で蓄積された結晶成長
技術やプロセス技術を用いて盛んに研究が行われてき
た。
ため、各種の半導体装置の高速化、高集積化を志向する
研究開発が鋭意行われている。特に、化合物半導体結晶
層のヘテロ接合を利用したバイポーラトランジスタ（以
下ＨＢＴと略称する）においては、エミッタ注入効率を
高くして、高利得化し、高速化することが期待され、通
信用半導体装置や超高速コンピュータ用半導体装置とし
て注目されている。特に、ＡｌＧａＡｓ／ＧａＡｓを材
料とするＨＢＴは半導体レーザ等で蓄積された結晶成長
技術やプロセス技術を用いて盛んに研究が行われてき
た。
【０００３】
【発明が解決しようとする課題】これらＨＢＴのベース
層は、主にＢｅ等のｐ型不純物、あるいは、カーボン
（Ｃ）等の、添加することによってｐ型になる両性不純
物を均一にドープしたＧａＡｓあるいはＡｌx Ｇａ1-x
Ａｓ（０＜ｘ＜０．１）層が用いられており、ベース抵
抗を低減するために、その不純物濃度を４×１０19ｃｍ
-3程度にすることが必要である。このように高濃度にド
ープすると、ベース層中での電子および正孔の移動度が
低下してトランジスタの利得が低下するため、ベース抵
抗と利得がトレードオフの関係を有している。
層は、主にＢｅ等のｐ型不純物、あるいは、カーボン
（Ｃ）等の、添加することによってｐ型になる両性不純
物を均一にドープしたＧａＡｓあるいはＡｌx Ｇａ1-x
Ａｓ（０＜ｘ＜０．１）層が用いられており、ベース抵
抗を低減するために、その不純物濃度を４×１０19ｃｍ
-3程度にすることが必要である。このように高濃度にド
ープすると、ベース層中での電子および正孔の移動度が
低下してトランジスタの利得が低下するため、ベース抵
抗と利得がトレードオフの関係を有している。
【０００４】したがって、回路設計者は、その用途によ
ってベース抵抗と利得のどちらを優先するかを決定しな
ければならない。また、この程度に不純物濃度を高くす
るとドーパントによる格子歪みの影響も問題になる。ま
た、ドーパントであるＢｅやＣは、これらが置換するＧ
ａより原子半径が小さいために、結晶全体の格子定数が
小さくなる。そして、このようにして生じる半導体結晶
層中の格子歪みが製造工程における歩留りの低下、半導
体装置の特性の劣化、あるいは、半導体装置の寿命の短
縮を引き起こす原因になる可能性がある。さらに、Ｂｅ
の場合、およそ４×１０19ｃｍ-3以上の超高濃度になる
と、Ｂｅの拡散係数が急激に増加することが知られてい
る。
ってベース抵抗と利得のどちらを優先するかを決定しな
ければならない。また、この程度に不純物濃度を高くす
るとドーパントによる格子歪みの影響も問題になる。ま
た、ドーパントであるＢｅやＣは、これらが置換するＧ
ａより原子半径が小さいために、結晶全体の格子定数が
小さくなる。そして、このようにして生じる半導体結晶
層中の格子歪みが製造工程における歩留りの低下、半導
体装置の特性の劣化、あるいは、半導体装置の寿命の短
縮を引き起こす原因になる可能性がある。さらに、Ｂｅ
の場合、およそ４×１０19ｃｍ-3以上の超高濃度になる
と、Ｂｅの拡散係数が急激に増加することが知られてい
る。
【０００５】そこで、ＧａＡｓあるいはＡｌＧａＡｓ化
合物半導体結晶層中にＢｅを超高濃度で添加する場合
に、Ｂｅと共にＢｅと同程度、あるいは、それ以上の濃
度のＩｎを添加することによって、Ｂｅの拡散係数を小
さく抑える結晶成長技術がすでに提案されている（特開
平２−１９１３３９号公報、特願平３−８０４０５号明
細書参照）。この結晶成長技術によると、Ｂｅアクセプ
タ濃度が４×１０19ｃｍ-3のとき、Ｉｎを７％ドープす
ることにより格子歪みの発生を防止することができる。
合物半導体結晶層中にＢｅを超高濃度で添加する場合
に、Ｂｅと共にＢｅと同程度、あるいは、それ以上の濃
度のＩｎを添加することによって、Ｂｅの拡散係数を小
さく抑える結晶成長技術がすでに提案されている（特開
平２−１９１３３９号公報、特願平３−８０４０５号明
細書参照）。この結晶成長技術によると、Ｂｅアクセプ
タ濃度が４×１０19ｃｍ-3のとき、Ｉｎを７％ドープす
ることにより格子歪みの発生を防止することができる。
【０００６】しかし、この従来技術を用いた場合、ある
限度以上のＩｎを添加すると、格子定数の違いから半導
体結晶層中の圧縮応力が増大するために、該ｐ型半導体
結晶層中に一様にＩｎを添加することができず、隣接す
るｎ型半導体結晶層との界面近傍にのみＩｎを添加する
ことによりＢｅの拡散を抑制していた。したがって、該
ｐ型半導体結晶層中の電子あるいは正孔の移動度を向上
させることができず、前記のトランジスタの利得向上に
は自ずから限界があった。
限度以上のＩｎを添加すると、格子定数の違いから半導
体結晶層中の圧縮応力が増大するために、該ｐ型半導体
結晶層中に一様にＩｎを添加することができず、隣接す
るｎ型半導体結晶層との界面近傍にのみＩｎを添加する
ことによりＢｅの拡散を抑制していた。したがって、該
ｐ型半導体結晶層中の電子あるいは正孔の移動度を向上
させることができず、前記のトランジスタの利得向上に
は自ずから限界があった。
【０００７】一方、正孔の移動度を向上させる手段とし
て、ｐ−ＡｌＧａＡｓ／ｉ−ＧａＡｓヘテロ構造による
２次元正孔ガス（２ＤＨＧ）を用いる方法が知られてい
る（第５２回応用物理学会学術講演会、講演番号９ｐ−
Ｈ−２および９ｐ−Ｈ−３参照）。
て、ｐ−ＡｌＧａＡｓ／ｉ−ＧａＡｓヘテロ構造による
２次元正孔ガス（２ＤＨＧ）を用いる方法が知られてい
る（第５２回応用物理学会学術講演会、講演番号９ｐ−
Ｈ−２および９ｐ−Ｈ−３参照）。
【０００８】この方法によると、ｐ型不純物を添加した
半導体結晶層と、正孔が存在し移動する半導体結晶層を
分離することができるため、正孔の移動度を向上させる
ことは可能であるが、ベース層とコレクタ層の界面を設
計通りに確定することができないためベース幅が変動
し、ベース幅が狭くなってベース抵抗が増大し、また、
ベース−コレクタ間の耐圧が低くなる。また、エミッタ
−ベース接合がＡｌＧａＡｓ層であるため、立ち上がり
電圧が大きくなり、消費電力が増大する。さらに、２Ｄ
ＨＧ層によるベース抵抗の低減が充分であるとはいいが
たい。
半導体結晶層と、正孔が存在し移動する半導体結晶層を
分離することができるため、正孔の移動度を向上させる
ことは可能であるが、ベース層とコレクタ層の界面を設
計通りに確定することができないためベース幅が変動
し、ベース幅が狭くなってベース抵抗が増大し、また、
ベース−コレクタ間の耐圧が低くなる。また、エミッタ
−ベース接合がＡｌＧａＡｓ層であるため、立ち上がり
電圧が大きくなり、消費電力が増大する。さらに、２Ｄ
ＨＧ層によるベース抵抗の低減が充分であるとはいいが
たい。
【０００９】したがって、このような背景に基づき、従
来技術より正孔濃度を下げず、電子および正孔の移動度
を向上させ、また、格子歪みを低減する技術が必要不可
欠である。
来技術より正孔濃度を下げず、電子および正孔の移動度
を向上させ、また、格子歪みを低減する技術が必要不可
欠である。
【００１０】本発明は、ＧａＡｓあるいはＡｌＧａＡｓ
のエピタキシャル層に、Ｂｅ等の原子半径が小さいｐ型
不純物を高濃度に添加する場合に、半導体結晶層中にミ
スフィット転位等の結晶性の劣化を伴うことなく、ｐ型
不純物の不所望な拡散を防いで、電流利得が高く、か
つ、高周波特性が優れた化合物半導体装置を提供するこ
とを目的とする。
のエピタキシャル層に、Ｂｅ等の原子半径が小さいｐ型
不純物を高濃度に添加する場合に、半導体結晶層中にミ
スフィット転位等の結晶性の劣化を伴うことなく、ｐ型
不純物の不所望な拡散を防いで、電流利得が高く、か
つ、高周波特性が優れた化合物半導体装置を提供するこ
とを目的とする。
【００１１】
【課題を解決するための手段】本発明にかかる化合物半
導体装置においては、ＧａＡｓあるいはＡｌＧａＡｓか
らなる半導体結晶層中に該半導体結晶層を形成するＧａ
あるいはＡｌより原子半径が小さいｐ型不純物が該不純
物の拡散係数が急激に増加する高濃度で添加された第１
の半導体結晶層と、ＧａＡｓあるいはＡｌＧａＡｓから
なる半導体結晶層中に該半導体結晶層を形成するＧａあ
るいはＡｌより原子半径が大きい原子が該半導体結晶層
中のｐ型不純物の拡散を抑制しうる濃度で添加された第
２の半導体結晶層を有し、該第１の半導体結晶層と第２
の半導体結晶層が交互に積層され、その両端の半導体結
晶層が該第２の半導体結晶層であり、該第２の半導体結
晶層は該第２の半導体結晶層が量子化される厚さを有
し、該第１の半導体結晶層は該積層された領域全体の格
子歪みが結晶性に悪影響を及ぼさない範囲の厚さを有す
る構成を採用した。
導体装置においては、ＧａＡｓあるいはＡｌＧａＡｓか
らなる半導体結晶層中に該半導体結晶層を形成するＧａ
あるいはＡｌより原子半径が小さいｐ型不純物が該不純
物の拡散係数が急激に増加する高濃度で添加された第１
の半導体結晶層と、ＧａＡｓあるいはＡｌＧａＡｓから
なる半導体結晶層中に該半導体結晶層を形成するＧａあ
るいはＡｌより原子半径が大きい原子が該半導体結晶層
中のｐ型不純物の拡散を抑制しうる濃度で添加された第
２の半導体結晶層を有し、該第１の半導体結晶層と第２
の半導体結晶層が交互に積層され、その両端の半導体結
晶層が該第２の半導体結晶層であり、該第２の半導体結
晶層は該第２の半導体結晶層が量子化される厚さを有
し、該第１の半導体結晶層は該積層された領域全体の格
子歪みが結晶性に悪影響を及ぼさない範囲の厚さを有す
る構成を採用した。
【００１２】この場合、ｐ型不純物をＢｅとし、添加す
るＧａあるいはＡｌより原子半径が大きい原子をＩｎあ
るいはＳｂとすることができる。
るＧａあるいはＡｌより原子半径が大きい原子をＩｎあ
るいはＳｂとすることができる。
【００１３】また、上記の積層領域をベース層として用
い、ベース層の一方側に隣接するｎ型エミッタ層と、ベ
ース層の他方側に隣接するｎ型コレクタ層を有する化合
物半導体装置を構成することができる。
い、ベース層の一方側に隣接するｎ型エミッタ層と、ベ
ース層の他方側に隣接するｎ型コレクタ層を有する化合
物半導体装置を構成することができる。
【００１４】
【作用】図１（Ａ）〜（Ｃ）は、本発明の化合物半導体
装置の原理説明図である。図１（Ａ）は、その構成を示
し、ｄ1 ，ｄ3 ，ｄ5 は、ＧａＡｓあるいはＡｌＧａＡ
ｓ半導体結晶層で、この半導体結晶層を形成するＧａあ
るいはＡｌより原子半径が大きい原子が添加されている
が、ＧａあるいはＡｌより原子半径が小さい不純物が添
加されていない領域であり、ｄ2 ，ｄ4 は、ＧａＡｓあ
るいはＡｌＧａＡｓ半導体結晶層で、この半導体結晶層
を形成するＧａあるいはＡｌより原子半径が小さいｐ型
不純物が添加されているが、ＧａあるいはＡｌより原子
半径が大きい原子が添加されていない領域である。
装置の原理説明図である。図１（Ａ）は、その構成を示
し、ｄ1 ，ｄ3 ，ｄ5 は、ＧａＡｓあるいはＡｌＧａＡ
ｓ半導体結晶層で、この半導体結晶層を形成するＧａあ
るいはＡｌより原子半径が大きい原子が添加されている
が、ＧａあるいはＡｌより原子半径が小さい不純物が添
加されていない領域であり、ｄ2 ，ｄ4 は、ＧａＡｓあ
るいはＡｌＧａＡｓ半導体結晶層で、この半導体結晶層
を形成するＧａあるいはＡｌより原子半径が小さいｐ型
不純物が添加されているが、ＧａあるいはＡｌより原子
半径が大きい原子が添加されていない領域である。
【００１５】図１（Ｂ）は、図１（Ａ）における半導体
結晶層ｄ1 から半導体結晶層ｄ4 にわたる領域の結晶構
造を模式的に示したものである。この図に示すように、
半導体結晶層ｄ1 と半導体結晶層ｄ3 にＧａあるいはＡ
ｌより原子半径が大きい原子を添加し、半導体結晶層ｄ
2 、半導体結晶層ｄ4 にＧａあるいはＡｌより原子半径
が小さい原子を添加することによって、半導体結晶層ｄ
1 と半導体結晶層ｄ3 には圧縮応力が、半導体結晶層ｄ
2 、半導体結晶層ｄ4 には引っ張り応力が生じ、格子に
歪みを生じている。
結晶層ｄ1 から半導体結晶層ｄ4 にわたる領域の結晶構
造を模式的に示したものである。この図に示すように、
半導体結晶層ｄ1 と半導体結晶層ｄ3 にＧａあるいはＡ
ｌより原子半径が大きい原子を添加し、半導体結晶層ｄ
2 、半導体結晶層ｄ4 にＧａあるいはＡｌより原子半径
が小さい原子を添加することによって、半導体結晶層ｄ
1 と半導体結晶層ｄ3 には圧縮応力が、半導体結晶層ｄ
2 、半導体結晶層ｄ4 には引っ張り応力が生じ、格子に
歪みを生じている。
【００１６】図１（Ｃ）は、図１（Ａ）における半導体
結晶層ｄ1 から半導体結晶層ｄ4 にわたる領域の荷電子
帯のエネルギーバンド構造を模式的に示したものであ
る。この図に示すように、ｐ型不純物が添加されている
半導体結晶層ｄ2 と半導体結晶層ｄ4 において、不純物
原子から発生した正孔は、半導体結晶層ｄ1 より正孔の
平衡エネルギーの低い半導体結晶層ｄ2 に移る。一方、
半導体結晶層ｄ2 においては、荷電子帯が量子化され、
正孔は１あるいは２程度の量子準位にのみ存在すること
ができる。
結晶層ｄ1 から半導体結晶層ｄ4 にわたる領域の荷電子
帯のエネルギーバンド構造を模式的に示したものであ
る。この図に示すように、ｐ型不純物が添加されている
半導体結晶層ｄ2 と半導体結晶層ｄ4 において、不純物
原子から発生した正孔は、半導体結晶層ｄ1 より正孔の
平衡エネルギーの低い半導体結晶層ｄ2 に移る。一方、
半導体結晶層ｄ2 においては、荷電子帯が量子化され、
正孔は１あるいは２程度の量子準位にのみ存在すること
ができる。
【００１７】本発明は、ＧａＡｓあるいはＡｌＧａＡｓ
半導体結晶層に、ＢｅやＣ等の原子半径の小さい不純物
を添加してｐ型半導体結晶層をエピタキシャル成長する
際に、該ｐ型半導体結晶層と、原子半径が大きい原子が
添加された半導体結晶層を交互に積層し、原子半径が小
さい原子を添加した半導体結晶層に形成される引っ張り
応力を、隣接するＧａあるいはＡｌより原子半径が大き
い原子が添加された半導体結晶層に形成される圧縮応力
により低減し、さらに、この圧縮応力によりＢｅなどの
不純物原子の拡散を抑制し、かつ、不純物が添加された
層と正孔が移動する層を分離することにより正孔の移動
度を上げ、さらに、これを多層化することにより、層方
向の抵抗率を低下させるものである。
半導体結晶層に、ＢｅやＣ等の原子半径の小さい不純物
を添加してｐ型半導体結晶層をエピタキシャル成長する
際に、該ｐ型半導体結晶層と、原子半径が大きい原子が
添加された半導体結晶層を交互に積層し、原子半径が小
さい原子を添加した半導体結晶層に形成される引っ張り
応力を、隣接するＧａあるいはＡｌより原子半径が大き
い原子が添加された半導体結晶層に形成される圧縮応力
により低減し、さらに、この圧縮応力によりＢｅなどの
不純物原子の拡散を抑制し、かつ、不純物が添加された
層と正孔が移動する層を分離することにより正孔の移動
度を上げ、さらに、これを多層化することにより、層方
向の抵抗率を低下させるものである。
【００１８】この場合、半導体結晶層ｄ1 から半導体結
晶層ｄ4 までの半導体結晶層は従来の技術に比較して充
分に薄いため、圧縮応力および引っ張り応力として吸収
できる格子定数不整合Δａ／ａを大きくすることがで
き、より効果的に前記の目的を達成することができる。
晶層ｄ4 までの半導体結晶層は従来の技術に比較して充
分に薄いため、圧縮応力および引っ張り応力として吸収
できる格子定数不整合Δａ／ａを大きくすることがで
き、より効果的に前記の目的を達成することができる。
【００１９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２は、本発明の実施例によるヘテロ接合バイポ
ーラトランジスタの断面図である。この図において、１
はＧａＡｓ基板、２はＧａＡｓエピタキシャル層、３は
ｎ + 型ＧａＡｓサブコレクタ層、４はｎ型ＧａＡｓコレ
クタ層、５−１はＩｎが添加されたアンドープＩｎＧａ
Ａｓ層、５−２はＢｅが添加されたＧａＡｓ層、５は５
−１と５−２を交互に１０．５周期積層したベース層、
６−１はＡｌ組成が漸増するＡｌＧａＡｓエミッタ第１
層、６−２はＡｌ組成が一定のＡｌＧａＡｓエミッタ第
２層、６−３はＡｌ組成が漸減するＡｌＧａＡｓエミッ
タ第３層、７はエミッタキャップ層、８はエミッタコン
タクト層、９はエミッタ電極、１０はベース電極、１１
はコレクタ電極、１２は素子間分離領域である。
する。図２は、本発明の実施例によるヘテロ接合バイポ
ーラトランジスタの断面図である。この図において、１
はＧａＡｓ基板、２はＧａＡｓエピタキシャル層、３は
ｎ + 型ＧａＡｓサブコレクタ層、４はｎ型ＧａＡｓコレ
クタ層、５−１はＩｎが添加されたアンドープＩｎＧａ
Ａｓ層、５−２はＢｅが添加されたＧａＡｓ層、５は５
−１と５−２を交互に１０．５周期積層したベース層、
６−１はＡｌ組成が漸増するＡｌＧａＡｓエミッタ第１
層、６−２はＡｌ組成が一定のＡｌＧａＡｓエミッタ第
２層、６−３はＡｌ組成が漸減するＡｌＧａＡｓエミッ
タ第３層、７はエミッタキャップ層、８はエミッタコン
タクト層、９はエミッタ電極、１０はベース電極、１１
はコレクタ電極、１２は素子間分離領域である。
【００２０】この図に基づいて本実施例のバイポーラト
ランジスタの構成をその製造方法の一例とともに説明す
る。本実施例のバイポーラトランジスタにおいては、下
記のように半絶縁性（１００）面ＧａＡｓ基板１の上
に、以下説明される各半導体層が、ＭＢＥ（Ｍｏｌｅｃ
ｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、ＭＯＭＢＥ
（Ｍｅｔａｌｏｒｇａｎｉｃ Ｍｏｌｅｃｕｌａｒ Ｂ
ｅａｍ Ｅｐｉｔａｘｙ）、ＧＳＭＢＥ（ＧａｓＳｏｕ
ｒｃｅ Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘ
ｙ）、ＣＢＥ（Ｃｈｅｍｉｃａｌ Ｂｅａｍ Ｅｐｉｔ
ａｘｙ）、およびＯＭＶＰＥ（Ｏｒｇａｎｏｍｅｔａｌ
Ｖａｐｏｕｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）等のエ
ピタキシャル成長技術を用いて順次形成される。
ランジスタの構成をその製造方法の一例とともに説明す
る。本実施例のバイポーラトランジスタにおいては、下
記のように半絶縁性（１００）面ＧａＡｓ基板１の上
に、以下説明される各半導体層が、ＭＢＥ（Ｍｏｌｅｃ
ｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、ＭＯＭＢＥ
（Ｍｅｔａｌｏｒｇａｎｉｃ Ｍｏｌｅｃｕｌａｒ Ｂ
ｅａｍ Ｅｐｉｔａｘｙ）、ＧＳＭＢＥ（ＧａｓＳｏｕ
ｒｃｅ Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘ
ｙ）、ＣＢＥ（Ｃｈｅｍｉｃａｌ Ｂｅａｍ Ｅｐｉｔ
ａｘｙ）、およびＯＭＶＰＥ（Ｏｒｇａｎｏｍｅｔａｌ
Ｖａｐｏｕｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）等のエ
ピタキシャル成長技術を用いて順次形成される。
【００２１】第１工程 半絶縁性（１００）ＧａＡｓ基板１の上に、前記のエピ
タキシャル成長法によってＧａＡｓエピタキシャル層２
を形成する。
タキシャル成長法によってＧａＡｓエピタキシャル層２
を形成する。
【００２２】第２工程 このＧａＡｓエピタキシャル層２の上に、ｎ+ 型ＧａＡ
ｓサブコレクタ層３を形成する。この層は、例えば厚さ
が５００ｎｍで、５×１０18ａｔｏｍ／ｃｍ-3のｎ型不
純物が添加されている。
ｓサブコレクタ層３を形成する。この層は、例えば厚さ
が５００ｎｍで、５×１０18ａｔｏｍ／ｃｍ-3のｎ型不
純物が添加されている。
【００２３】第３工程 このｎ+ 型ＧａＡｓサブコレクタ層３の上にｎ型ＧａＡ
ｓコレクタ層４を形成する。この層は、例えば、厚さが
３００ｎｍで、３×１０16ａｔｏｍ／ｃｍ-3のｎ型不純
物が添加されている。
ｓコレクタ層４を形成する。この層は、例えば、厚さが
３００ｎｍで、３×１０16ａｔｏｍ／ｃｍ-3のｎ型不純
物が添加されている。
【００２４】第４工程 ｎ型ＧａＡｓコレクタ層４の上に、厚さ５ｎｍで、Ｉｎ
が組成比で０．０７添加されたアンドープＩｎＧａＡｓ
層５−１と、厚さ５ｎｍでｐ型不純物であるＢｅが８×
１０19ａｔｏｍ／ｃｍ-3添加されたＧａＡｓ層５−２を
交互に１０．５周期積層してベース層５を形成する。こ
の構成により、Ｉｎが添加されたアンドープＩｎＧａＡ
ｓ層５−１とＢｅが添加されたＧａＡｓ層５−２の間に
は３０ｍｅＶ程度の価電子帯エネルギーに量子準位が形
成される。そして、Ｂｅが添加されたＧａＡｓ層５−２
で発生した正孔は、よりエネルギーの低いＩｎＧａＡｓ
層５−１層に集まる。
が組成比で０．０７添加されたアンドープＩｎＧａＡｓ
層５−１と、厚さ５ｎｍでｐ型不純物であるＢｅが８×
１０19ａｔｏｍ／ｃｍ-3添加されたＧａＡｓ層５−２を
交互に１０．５周期積層してベース層５を形成する。こ
の構成により、Ｉｎが添加されたアンドープＩｎＧａＡ
ｓ層５−１とＢｅが添加されたＧａＡｓ層５−２の間に
は３０ｍｅＶ程度の価電子帯エネルギーに量子準位が形
成される。そして、Ｂｅが添加されたＧａＡｓ層５−２
で発生した正孔は、よりエネルギーの低いＩｎＧａＡｓ
層５−１層に集まる。
【００２５】第５工程 このベース層５の上に厚さが約３０ｎｍで、ｎ型不純物
濃度が５×１０17ａｔｏｍ／ｃｍ-3、Ａｌ組成が厚さ方
向に約０．１から０．３まで上昇するＡｌＧａＡｓエミ
ッタ第１層６−１が形成される。
濃度が５×１０17ａｔｏｍ／ｃｍ-3、Ａｌ組成が厚さ方
向に約０．１から０．３まで上昇するＡｌＧａＡｓエミ
ッタ第１層６−１が形成される。
【００２６】第６工程 このＡｌＧａＡｓエミッタ第１層６−１の上に、厚さが
約１００ｎｍで、不純物濃度が５×１０17ａｔｏｍ／ｃ
ｍ-3、Ａｌ組成が約０．３のＡｌＧａＡｓエミッタ第２
層６−２を形成する。
約１００ｎｍで、不純物濃度が５×１０17ａｔｏｍ／ｃ
ｍ-3、Ａｌ組成が約０．３のＡｌＧａＡｓエミッタ第２
層６−２を形成する。
【００２７】第７工程 このＡｌＧａＡｓエミッタ第２層６−２の上に、厚さが
約３０ｎｍで、ｎ型不純物濃度が５×１０17ａｔｏｍ／
ｃｍ-3、Ａｌ組成が厚さ方向に約０．３から０まで減少
するＡｌＧａＡｓエミッタ第３層６−３を形成する。
約３０ｎｍで、ｎ型不純物濃度が５×１０17ａｔｏｍ／
ｃｍ-3、Ａｌ組成が厚さ方向に約０．３から０まで減少
するＡｌＧａＡｓエミッタ第３層６−３を形成する。
【００２８】第８工程 このＡｌＧａＡｓエミッタ第３層６−３の上に、ｎ+ 型
ＧａＡｓエミッタキャップ層７を形成する。この層は、
例えば、厚さが１５０ｎｍで、５×１０18ａｔｏｍ／ｃ
ｍ-3のｎ型不純物が添加されている。
ＧａＡｓエミッタキャップ層７を形成する。この層は、
例えば、厚さが１５０ｎｍで、５×１０18ａｔｏｍ／ｃ
ｍ-3のｎ型不純物が添加されている。
【００２９】第９工程 このｎ+ 型ＧａＡｓエミッタキャップ層７の上に、ｎ+
型ＧａＡｓエミッタコンタクト層８を形成する。この層
は、例えば、厚さが５０ｎｍで、５×１０19ａｔｏｍ／
ｃｍ-3のｎ型不純物が添加されている。
型ＧａＡｓエミッタコンタクト層８を形成する。この層
は、例えば、厚さが５０ｎｍで、５×１０19ａｔｏｍ／
ｃｍ-3のｎ型不純物が添加されている。
【００３０】なお、この図において、９はエミッタ電
極、１０はベース電極、１１はコレクタ電極、１２は素
子間分離領域であり、従来から知られている製造方法に
よって形成する。
極、１０はベース電極、１１はコレクタ電極、１２は素
子間分離領域であり、従来から知られている製造方法に
よって形成する。
【００３１】この実施例においては、上記の第４工程で
説明したように、ｎｐｎヘテロ接合バイポーラトランジ
スタのベース層を、ｐ型半導体結晶層とＩｎを添加した
半導体結晶層を交互に積層し、外側のエミッタ層６−１
およびコレクタ層４に面する層をｐ型半導体結晶層とＩ
ｎを添加した半導体結晶層にすることによって、ミスフ
ィット転位等による結晶性の劣化を伴うことなく、ベー
ス層を低抵抗にするために高濃度に添加したＢｅがコレ
クタ層やエミッタ層に拡散するのを抑制し、かつ、Ｉｎ
が添加されたアンドープＩｎＧａＡｓ層５−１に正孔を
形成し、この層を移動させるため、正孔の移動度を向上
させて、所望のＨＢＴ特性を得ることができる。
説明したように、ｎｐｎヘテロ接合バイポーラトランジ
スタのベース層を、ｐ型半導体結晶層とＩｎを添加した
半導体結晶層を交互に積層し、外側のエミッタ層６−１
およびコレクタ層４に面する層をｐ型半導体結晶層とＩ
ｎを添加した半導体結晶層にすることによって、ミスフ
ィット転位等による結晶性の劣化を伴うことなく、ベー
ス層を低抵抗にするために高濃度に添加したＢｅがコレ
クタ層やエミッタ層に拡散するのを抑制し、かつ、Ｉｎ
が添加されたアンドープＩｎＧａＡｓ層５−１に正孔を
形成し、この層を移動させるため、正孔の移動度を向上
させて、所望のＨＢＴ特性を得ることができる。
【００３２】なお、上記の第５工程から第７工程で説明
したように、ベース層５の上に、ベース層５から離れる
につれて組成が約０．１から０．３まで上昇し、再び０
に緩やかに減少してｎ+ 型ＧａＡｓエミッタキャップ層
７に接するエミッタ第１層６−１、エミッタ第２層６−
２、エミッタ第３層６−３を形成したため、ベース層５
からエミッタキャップ層７にかけてエネルギーバンド構
造が連続的になり、ノッチやスパイクを除去してキャリ
アの移動を円滑にすることができる。したがって、高電
流利得で、高周波特性が優れたヘテロ接合バイポーラト
ランジスタを得ることができる。
したように、ベース層５の上に、ベース層５から離れる
につれて組成が約０．１から０．３まで上昇し、再び０
に緩やかに減少してｎ+ 型ＧａＡｓエミッタキャップ層
７に接するエミッタ第１層６−１、エミッタ第２層６−
２、エミッタ第３層６−３を形成したため、ベース層５
からエミッタキャップ層７にかけてエネルギーバンド構
造が連続的になり、ノッチやスパイクを除去してキャリ
アの移動を円滑にすることができる。したがって、高電
流利得で、高周波特性が優れたヘテロ接合バイポーラト
ランジスタを得ることができる。
【００３３】なお、上記の実施例においては、半導体結
晶層としてＧａＡｓを用いた場合を説明したが、ＡｌＧ
ａＡｓにおいても上記と同様の課題があり、上記と同様
の手段によってその課題を解決することができる。
晶層としてＧａＡｓを用いた場合を説明したが、ＡｌＧ
ａＡｓにおいても上記と同様の課題があり、上記と同様
の手段によってその課題を解決することができる。
【００３４】また、上記の実施例においては、ｐ型不純
物としてＢｅを用いた例を説明したが、本発明は、Ｂｅ
以外の例えばＣ，Ｚｎ，Ｍｇ等のＧａあるいはＡｌより
原子半径が小さい原子であれば適用することができるこ
とはいうまでもない。
物としてＢｅを用いた例を説明したが、本発明は、Ｂｅ
以外の例えばＣ，Ｚｎ，Ｍｇ等のＧａあるいはＡｌより
原子半径が小さい原子であれば適用することができるこ
とはいうまでもない。
【００３５】さらに、上記の実施例においては、Ｇａあ
るいはＡｌより原子半径が大きい原子としてＩｎを用い
た例を説明したが、本発明はＩｎ以外の例えばＳｂ等に
も適用できることはいうまでもない。
るいはＡｌより原子半径が大きい原子としてＩｎを用い
た例を説明したが、本発明はＩｎ以外の例えばＳｂ等に
も適用できることはいうまでもない。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
Ｂｅ等のｐ型不純物の拡散抑制および移動度向上のため
に、ｐ型不純物を添加した半導体結晶層とＧａあるいは
Ａｌより原子半径の大きいＩｎ等を添加した半導体結晶
層を交互に薄く積層したため、半導体結晶層に充分多量
のＢｅおよびＩｎを添加して半導体結晶層に圧縮応力お
よび引っ張り能力を発生させても、ミスフィット転位等
による結晶性の劣化を生じない。
Ｂｅ等のｐ型不純物の拡散抑制および移動度向上のため
に、ｐ型不純物を添加した半導体結晶層とＧａあるいは
Ａｌより原子半径の大きいＩｎ等を添加した半導体結晶
層を交互に薄く積層したため、半導体結晶層に充分多量
のＢｅおよびＩｎを添加して半導体結晶層に圧縮応力お
よび引っ張り能力を発生させても、ミスフィット転位等
による結晶性の劣化を生じない。
【００３７】したがって、特性が優れ、所望の不純物濃
度をもち、充分な正孔移動度をもつｐ型エピタキシャル
層を形成することができ、これによって良質のｐｎ接合
が得られ、このベース層をヘテロ接合バイポーラトラン
ジスタに用いた場合、その特性を大幅に向上することが
できる。
度をもち、充分な正孔移動度をもつｐ型エピタキシャル
層を形成することができ、これによって良質のｐｎ接合
が得られ、このベース層をヘテロ接合バイポーラトラン
ジスタに用いた場合、その特性を大幅に向上することが
できる。
【００３８】また、ｐ型不純物の不所望な拡散を抑制す
ることができるから、正孔濃度に変調を与える場合等、
所望の不純物分布および正孔濃度分布を容易にかつ正確
に実現することができる。
ることができるから、正孔濃度に変調を与える場合等、
所望の不純物分布および正孔濃度分布を容易にかつ正確
に実現することができる。
【図１】（Ａ）〜（Ｃ）は、本発明の化合物半導体装置
の原理説明図である。
の原理説明図である。
【図２】本発明の実施例によるヘテロ接合バイポーラト
ランジスタの断面図である。
ランジスタの断面図である。
ｄ1 ，ｄ3 ，ｄ5 ＧａあるいはＡｌより原子半径が大
きい原子が添加されたＧａＡｓあるいはＡｌＧａＡｓ半
導体結晶層 ｄ2 ，ｄ4 ＧａあるいはＡｌより原子半径が小さいｐ
型不純物が添加されたＧａＡｓあるいはＡｌＧａＡｓ半
導体結晶層 １ ＧａＡｓ基板 ２ ＧａＡｓエピタキシャル層 ３ ｎ+ 型ＧａＡｓサブコレクタ層 ４ ｎ型ＧａＡｓコレクタ層 ５−１ Ｉｎが添加されたアンドープＧａＡｓ層 ５−２ Ｂｅが添加されたＧａＡｓ層 ５ ベース層 ６−１ Ａｌ組成が漸増するＡｌＧａＡｓエミッタ第１
層 ６−２ Ａｌ組成が一定のＡｌＧａＡｓエミッタ第２層 ６−３ Ａｌ組成が漸減するＡｌＧａＡｓエミッタ第３
層 ７ エミッタキャップ層 ８ エミッタコンタクト層 ９ エミッタ電極 １０ ベース電極 １１ コレクタ電極 １２ 素子間分離領域
きい原子が添加されたＧａＡｓあるいはＡｌＧａＡｓ半
導体結晶層 ｄ2 ，ｄ4 ＧａあるいはＡｌより原子半径が小さいｐ
型不純物が添加されたＧａＡｓあるいはＡｌＧａＡｓ半
導体結晶層 １ ＧａＡｓ基板 ２ ＧａＡｓエピタキシャル層 ３ ｎ+ 型ＧａＡｓサブコレクタ層 ４ ｎ型ＧａＡｓコレクタ層 ５−１ Ｉｎが添加されたアンドープＧａＡｓ層 ５−２ Ｂｅが添加されたＧａＡｓ層 ５ ベース層 ６−１ Ａｌ組成が漸増するＡｌＧａＡｓエミッタ第１
層 ６−２ Ａｌ組成が一定のＡｌＧａＡｓエミッタ第２層 ６−３ Ａｌ組成が漸減するＡｌＧａＡｓエミッタ第３
層 ７ エミッタキャップ層 ８ エミッタコンタクト層 ９ エミッタ電極 １０ ベース電極 １１ コレクタ電極 １２ 素子間分離領域
Claims (4)
- 【請求項１】 ＧａＡｓあるいはＡｌＧａＡｓからなる
半導体結晶層中に該半導体結晶層を形成するＧａあるい
はＡｌより原子半径が小さいｐ型不純物が該不純物の拡
散係数が急激に増加する高濃度で添加された第１の半導
体結晶層と、ＧａＡｓあるいはＡｌＧａＡｓからなる半
導体結晶層中に該半導体結晶層を形成するＧａあるいは
Ａｌより原子半径が大きい原子が該半導体結晶層中のｐ
型不純物の拡散を抑制しうる濃度で添加された第２の半
導体結晶層を有し、該第１の半導体結晶層と第２の半導
体結晶層が交互に積層され、その両端の半導体結晶層が
該第２の半導体結晶層であり、該第２の半導体結晶層は
該第２の半導体結晶層が量子化される厚さを有し、該第
１の半導体結晶層は該積層された領域全体の格子歪みが
結晶性に悪影響を及ぼさない範囲の厚さを有することを
特徴とする化合物半導体装置。 - 【請求項２】 ｐ型不純物がＢｅであり、添加するＧａ
あるいはＡｌより原子半径が大きい原子がＩｎであるこ
とを特徴とする請求項１に記載された化合物半導体装
置。 - 【請求項３】 ｐ型不純物がＢｅであり、添加するＧａ
あるいはＡｌより原子半径が大きい原子がＳｂであるこ
とを特徴とする請求項１に記載された化合物半導体装
置。 - 【請求項４】 請求項１ないし請求項３のいずれか１項
に記載された積層領域をベース層とし、該ベース層の一
方側に隣接するｎ型エミッタ層と、該ベース層の他方側
に隣接するｎ型コレクタ層を有することを特徴とする化
合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10411592A JPH05299432A (ja) | 1992-04-23 | 1992-04-23 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10411592A JPH05299432A (ja) | 1992-04-23 | 1992-04-23 | 化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299432A true JPH05299432A (ja) | 1993-11-12 |
Family
ID=14372131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10411592A Withdrawn JPH05299432A (ja) | 1992-04-23 | 1992-04-23 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299432A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102380306B1 (ko) * | 2021-01-14 | 2022-03-30 | (재)한국나노기술원 | 나노 스케일 박막 구조의 구현 방법 |
-
1992
- 1992-04-23 JP JP10411592A patent/JPH05299432A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102380306B1 (ko) * | 2021-01-14 | 2022-03-30 | (재)한국나노기술원 | 나노 스케일 박막 구조의 구현 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6750480B2 (en) | Bipolar transistor with lattice matched base layer | |
| EP0445475A2 (en) | Heterojunction bipolar transistor | |
| EP1187218B1 (en) | Heterojunction bipolar transistor | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| US5349201A (en) | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate | |
| US5338942A (en) | Semiconductor projections having layers with different lattice constants | |
| US7126171B2 (en) | Bipolar transistor | |
| WO2007055985A2 (en) | METHOD AND SYSTEM FOR PROVIDING A HETEROJUNCTION BIPOLAR TRANSISTOR HAVING SiGe EXTENSIONS | |
| JPH08335588A (ja) | ＩｎＰベースの半導体 | |
| EP0333997A2 (en) | Bipolar transistor | |
| JPH05299432A (ja) | 化合物半導体装置 | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| US6800879B2 (en) | Method of preparing indium phosphide heterojunction bipolar transistors | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| CN117012814B (zh) | InP基异质结双极性晶体管的外延结构及其制备方法 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2007103925A (ja) | 半導体装置及びその製造方法 | |
| JP5098193B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2009094148A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2005032897A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3127510B2 (ja) | 半導体装置の製造方法 | |
| JP3952815B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2557613B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP6096569B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2007067023A (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |