KR102380306B1 - 나노 스케일 박막 구조의 구현 방법 - Google Patents

나노 스케일 박막 구조의 구현 방법 Download PDF

Info

Publication number
KR102380306B1
KR102380306B1 KR1020210005539A KR20210005539A KR102380306B1 KR 102380306 B1 KR102380306 B1 KR 102380306B1 KR 1020210005539 A KR1020210005539 A KR 1020210005539A KR 20210005539 A KR20210005539 A KR 20210005539A KR 102380306 B1 KR102380306 B1 KR 102380306B1
Authority
KR
South Korea
Prior art keywords
thin film
growth
film layer
delete delete
thickness
Prior art date
Application number
KR1020210005539A
Other languages
English (en)
Inventor
전동환
김현미
이상태
신찬수
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020210005539A priority Critical patent/KR102380306B1/ko
Priority to US17/529,260 priority patent/US20220223687A1/en
Application granted granted Critical
Publication of KR102380306B1 publication Critical patent/KR102380306B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C30/00—Coating with metallic material characterised only by the composition of the metallic material, i.e. not characterised by the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Abstract

본 발명은 나노 스케일 박막 구조의 구현 방법에 관한 것으로, 보다 상세하게는 양자화된 두께로 타겟 구조를 설계하여 실제 제작된 소자의 성능이 설계된 성능과 동일하게 구현될 수 있어서 물리적 두께에 민감한 고감도 고성능 전자/광/센서 소자 등에 응용될 수 있는 나노 스케일 박막 구조를 구현할 수 있는 방법에 관한 것이다.

Description

나노 스케일 박막 구조의 구현 방법{REALIZING METHOD OF NANO SCALED FILM STRUCTURE}
본 발명은 나노 스케일 박막 구조의 구현 방법에 관한 것으로, 보다 상세하게는 양자화된 두께로 타겟 구조를 설계하여 실제 제작된 소자의 성능이 설계된 성능과 동일하게 구현될 수 있는 나노 스케일 박막 구조를 구현할 수 있는 방법에 관한 것이다.
최근 반도체 기술은 나노 기술을 넘어 원자를 제어해야 하는 수준에 근접하고 있다. 반도체 소자들은 점점 작아지고 있고, 두께 또한 얇아져 격자 상수와 비교할 만한 수준이다. 특히, 양자 우물을 포함하는 나노 스케일 소자들, 예를 들어 양자 폭포 레이저(QCL; quantum cascade laser), HEMT(High Electron Mobility Transistor), 수직 캐비티 표면 광방출 레이저(VCSEL; Vertical-cavity surface-emitting laser), LED(Light Emitting Diode), 광 검출기(Photodetector), 태양전지, 전계효과 트랜지스터(FET; Field Effect Transistor), 메모리(memory), CMOS(Complementary metal-oxide-semiconductor) 등과 같은 소자들은 박막의 두께가 격자 상수와 거의 동일한 수준으로 매우 얇다.
현재 얇은 두께의 박막을 증착하기 위한 방법으로 물리적 화학적 방법이 사용되고 있고, 물리 기상 증착법(PVD; Physical Vapor Deposition)과 화학 기상 증착법(CVD; Chemical Vaper Deposition)으로 나뉜다. 이러한 방법들은 모두 나노 스케일 박막 구현을 위해 활용될 수 있고, 물리 기상 증착법은 스퍼터링 방법이 대표적이며, 화학 기상 증착법에는 유기 금속 기상 증착법(MOCVD; Metal Organic Chemical Vapor Deposition)이나 원자층 증착법(ALD; Atomic Layer Deposition) 등이 있다.
유기 금속 기상 증착법은 챔버 내에 증착하고자 하는 박막을 구성하는 원자 종들을 가진 반응물들이 소스 가스로 공급되면 공급된 반응물이 기판에 도달하여 웨이퍼 캐리어 또는 서셉터를 통해 가열되고, 열분해 및 화학 반응을 통해 결정이 형성되어 기판 상에 증착되는 방법이다. 원자층 증착법은 단원자층이 화학적으로 부착되는 현상을 이용하는 증착 방법으로서, 기판 상에 박막이 원자층의 단위로 증착될 수 있다.
그런데, 증착하고자 하는 박막의 두께가 격자 상수에 근접한 매우 얇은 두께인 경우 통상적인 공정 조건 및 구조 설계로는 실제 제작된 소자의 성능이 설계된 성능과 다르게 구현될 수 있다. 따라서, 설계된 성능과 실제 제작된 소자의 성능을 동일하게 구현할 수 있는 공정 조건 및 구조 설계가 필요하다.
TEM micrograph of the active region of a lattice-matched AlInAs/GaInAs QCL grown by MBE Cho et al., J. Cryst. Growth 227-228,1(2001)
본 발명의 일 실시예는 소정의 규칙으로 양자화된 두께로 타겟 구조를 설계하여 실제 제작된 소자의 성능이 설계된 성능과 동일하게 구현될 수 있는 나노 스케일 박막 구조를 구현할 수 있는 방법을 제공하고자 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
실시예들 중에서, 나노 스케일 박막 구조의 구현 방법은 기판을 준비하는 단계; 및 상기 기판 상에 성장 방향에 대한 최소 단위 두께의 정수배에 대응하여 양자화된 두께로 박막층을 증착하는 단계를 포함하고, 상기 박막층을 증착하는 단계는 상기 최소 단위 두께에 대응하는 단위 공정 시간을 정수배한 시간과 무성장 시간을 합한 시간을 총 공정 시간으로 결정하는 단계를 포함하며, 상기 박막층은 상기 무성장 시간 이후에 상기 단위 공정 시간마다 일정한 성장률로 증착된다.
삭제
여기에서, 상기 박막층은 두 가지 종류 이상의 원소로 구성되고, 상기 최소 단위 두께는 상기 박막층에 포함된 원소의 결정 구조를 형성하는 원자들 중 상기 성장 방향으로 기준 성장면에 가장 인접한 제1 원자와 가장 인접한 제2 원자가 형성하는 단위 성장면과 상기 기준 성장면 사이의 거리에 대응한다.
여기에서, 상기 기준 성장면은 상기 성장 방향의 원점 위치에 대응하는 원자가 상기 성장 방향과 수직하게 형성하는 평면이고, 상기 단위 성장면은 상기 제2 원자가 상기 성장 방향과 수직하게 형성하는 평면이다.
여기에서, 상기 박막층에 포함된 원소의 결정 구조의 축에 대한 각도가 특정되지 않은 경우 상기 최소 단위 두께는 삼각 함수를 이용하여 산출한다.
여기에서, 상기 기판은 일정 형태의 패턴을 포함하고, 상기 박막층은 상기 기판의 상면과 0~180°방향에 대한 상기 최소 단위 두께의 정수배에 대응하는 두께를 갖는다.
여기에서, 상기 박막층의 최대 두께는 약 100nm이다. 여기에서, 상기 박막층의 두께는 상기 최소 단위 두께의 약 49% 이하의 오차 범위를 갖는다.
여기에서, 상기 박막층을 증착하는 단계는 물리 기상 증착법 및 화학 기상 증착법 중 어느 하나의 공정을 수행하는 단계를 포함한다.
여기에서, 상기 무성장 시간은 약 0.01~10초이다. 상기 박막층을 증착하는 단계는 복수의 성장 횟수로 나누어 수행할 수 있고, 상기 무성장 시간은 상기 성장 횟수만큼 추가된다.
여기에서, 상기 무성장 시간은 상기 박막층에 포함된 원소의 종류에 따라 서로 다르게 설정된다. 여기에서, 상기 총 공정 시간은 상기 단위 공정 시간의 약 49% 이하의 오차 시간을 포함한다.
여기에서, 상기 박막층은 Ⅱ족, Ⅲ족, Ⅳ족, Ⅴ족, Ⅵ족 원소 및 이들의 화합물 중 어느 하나를 포함한다. 여기에서, 상기 박막층은 양자 폭포 레이저 소자, HEMT 소자, 수직 캐비티 표면 광방출 레이저 소자, LED 소자, 광 검출기 소자, 태양전지, 전계효과 트랜지스터, 메모리 소자 및 CMOS 소자 중 적어도 어느 하나에 포함된다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명의 일 실시예에 따른 나노 스케일 박막 구조의 구현 방법은 소정의 규칙으로 양자화된 두께로 타겟 구조를 설계하여 실제 제작된 소자의 성능이 설계된 성능과 동일하게 구현될 수 있다.
또한, 본 발명의 일 실시예에 따른 나노 스케일 박막 구조의 구현 방법은 무성장 시간이 포함되도록 총 공정 시간을 조절함으로써 두께에 따른 성장률을 일정하게 제어하고, 평탄한 표면의 박막을 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 나노 스케일 박막 구조를 도시한 도면이다.
도 2는 결정 구조의 유형을 도시한 도면이다.
도 3a 내지 도 3d는 기본 입방체 구조 및 기본 육방체 구조에 대한 최소 단위 두께를 설명하기 위해 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 나노 스케일 소자의 공정 시간을 설명하기 위해 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 나노 스케일 박막 구조를 도시한 예시도이다.
도 6은 본 발명의 비교예에 따른 양자 폭포 레이저 구조를 도시한 예시도이다.
도 7은 본 발명의 일 실시예에 따른 나노 스케일 박막 구조로 구현한 박막층을 도시한 도면이다.
도 8은 도 7에 도시된 박막층의 두께에 따른 성장률을 도시한 그래프이다.
도 9는 공정 시간에 따른 박막층의 두께를 도시한 그래프이다.
도 10은 본 발명의 일 실시예에 따른 박막층의 AFM(Atomic Force Microscope) 측정 결과를 도시한 도면이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어 해석되지 말아야 하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
명세서 및 청구범위에서 용어 "포함하는"과 함께 사용될 때 단수 단어의 사용은 "하나"의 의미일 수도 있고, 또는 "하나 이상", "적어도 하나", 및 "하나 또는 하나보다 많은"의 의미일 수도 있다.
청구항들에서의 용어 "또는"의 사용은 본 개시 내용이 단지 선택가능한 것들 및 "및/또는"을 나타내는 정의를 지지하더라도, 선택가능한 것은 상호 배타적이거나 단지 선택가능한 것들을 나타내는 것으로 명백하게 표시되지 않는 한 "및/또는"을 의미하기 위해 사용된다.
본 발명의 특징 및 이점은 다음 상세한 설명으로부터 분명해질 것이다. 그러나, 본 발명의 사상 및 범위 내 다양한 변경들 및 변형들이 본 상세한 설명으로부터 해당 기술분야의 통상의 기술자들에게 분명해질 것이기 때문에, 상세한 설명 및 구체적인 예들은 본 발명의 구체적인 실시예들을 나타내지만, 단지 예로서 주어진다는 것이 이해되어야 한다.
본 발명의 다양한 예시적인 실시예들은 본 발명의 예시적인 실시예들이 도시되는, 첨부 도면들에 대하여 아래에서 상세하게 논의된다. 구체적인 구현예들이 논의되지만, 이는 단지 예시 목적들을 위해 행해진다. 관련 기술분야에서의 통상의 기술자는 다른 구성요소들 및 구성들이 본 발명의 사상 및 범위에서 벗어나지 않고 사용될 수 있다는 것을 인식할 것이다. 같은 번호들은 전체에 걸쳐 같은 요소들을 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 나노 스케일 박막 구조를 도시한 도면이고, 도 2는 결정 구조의 유형을 도시한 도면이다. 도 3a 내지 도 3d는 기본 입방체 구조 및 기본 육방체 구조에 대한 최소 단위 두께를 설명하기 위해 도시한 도면이고, 도 4는 본 발명의 일 실시예에 따른 나노 스케일 소자의 공정 시간을 설명하기 위해 도시한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 나노 스케일 박막 구조(100)는 양자 폭포 레이저(QCL) 소자, HEMT, 수직 캐비티 표면 광방출 레이저(VCSEL), LED, 광 검출기, 태양전지, 전계효과 트랜지스터(FET), 메모리 및 CMOS 등의 소자에 적용할 수 있다. 여기에서, 나노 스케일 박막 구조(100)는 기판(110) 및 박막층(120)을 포함할 수 있다.
기판(110)은 박막층(120)을 지지하고, 성장시킬 수 있는 기판으로서, 물질의 종류는 한정되지 않고, 박막층(120)과 다른 박막층일 수 있다. 기판(110)은 평탄한 표면을 포함할 수 있고, 일정 패턴을 포함할 수도 있다. 예를 들어, 기판(110)은 돌출된 패턴을 적어도 하나 포함할 수 있고, 패턴은 경사면을 갖거나, 다각형, 원형 등 다양한 형태로 형성될 수 있다.
박막층(120)은 기판(110) 상에 양자화(quantization)된 두께로 증착된다. 구체적으로, 박막층(120)은 성장 방향에 대한 최소 단위 두께로 양자화되고, 최소 단위 두께의 정수배에 대응하는 두께로 증착될 수 있다. 여기에서, 정수 값은 1부터 600 이하의 범위를 포함할 수 있다. 즉, 본 발명의 일 실시예는 최소 단위 두께를 하나의 증착 단위로 설정하여 박막층(120)을 연속적인 두께가 아닌 불연속적인 두께로 증착한다.
그리고, 박막층(120)은 Ⅱ족, Ⅲ족, Ⅳ족, Ⅴ족, Ⅵ족 원소 및 이들의 화합물 중 어느 하나를 포함할 수 있다. 박막층(120)의 최대 두께는 약 100nm일 수 있다. 박막층(120)의 두께는 오차 범위를 포함할 수 있고, 오차 범위는 최소 단위 두께의 약 49% 이하일 수 있다.
본 발명의 일 실시예에 따른 최소 단위 두께는 박막층(120)을 구성하는 원소의 개수 및 결정 구조에 따라 설정될 수 있다. 박막층(120)이 포함할 수 있는 결정 구조의 유형은 도 2에 도시된 바와 같이, 14가지로 구분될 수 있다.
프랑스의 결정학자 오귀스트 브라베(Auguste Bravais)는 고체 결정의 겉보기 구조와 입자의 배열 관계에 대한 연구를 통해 3차원 공간에서 가능한 단위 셀(unit cell)의 구조는 크게는 7가지, 세부적으로 14가지로 구분이 가능하다는 것을 밝혀 냈다. 7가지 구조는 결정계(crystal system)이라 하고, 14가지의 구분은 브라베 격자(Bravais Lattice)라 한다.
여기에서, 단위 셀은 가로, 세로, 높이의 축 길이(a, b, c)와 맞닿아 이루는 축 각도(α, β, γ)를 통해 구분될 수 있다. 예를 들어, 입방정계(Cubic system)는 a=b=c이고, α=β=γ=90°인 모양을 갖고, 기본(Primitive), 체심(Body-centered) 및 면심(Face-centered) 구조로 세분화될 수 있다. 또한, 육방정계(Hexagonal system)는 a=b≠c이고, α=β= 90°, γ=120°의 기본 구조를 가질 수 있다.
본 발명의 일 실시예에 따른 박막층(120)이 Ⅱ족, Ⅲ족, Ⅳ족, Ⅴ족 및 Ⅵ족 원소 중 어느 하나의 단일 원소로 구성된 경우 최소 단위 두께는 성장 방향으로 기준 성장면에 가장 인접한 원자와 기준 성장면 사이의 거리에 대응한다. 여기에서, 기준 성장면은 성장 방향의 원점 위치에 대응하는 원자가 성장 방향과 수직하게 형성하는 평면에 해당한다.
예를 들어, 박막층(120)이 Ⅱ족, Ⅲ족, Ⅳ족, Ⅴ족 및 Ⅵ족 원소 중 결정 구조가 입방체 구조인 원소로 구성된 경우 도 3a에 도시된 바와 같이, 성장 방향이 [001] 방향이면, 최소 단위 두께는 기준 성장면(10) 및 성장 방향으로 기준 성장면(10)에 가장 인접한 원자(20) 사이의 거리 L, 즉 c에 대응할 수 있다.
또한, 박막층(120)이 Ⅱ족, Ⅲ족, Ⅳ족, Ⅴ족 및 Ⅵ족 원소 중 결정 구조가 육방체 구조인 원소로 구성된 경우 도 3b의 (b)에 도시된 바와 같이, 성장 방향이 [001] 방향이면 최소 단위 두께는 c에 대응하고, [100] 방향이면 최소 단위 두께가 a/2에 대응할 수 있다. 그리고, 성장 방향이 [221] 방향이면 도 3b의 (c)에 도시된 바와 같이, 최소 단위 두께가
Figure 112022002686662-pat00001
에 대응할 수 있다.
한편, 박막층(120)이 두 가지 종류 이상의 원소로 구성된 경우 최소 단위 두께는 기준 성장면과 단위 성장면 사이의 거리에 대응한다. 여기에서, 단위 성장면은 성장 방향으로 기준 성장면에 가장 인접한 제1 원자와 가장 인접한 제2 원자가 성장 방향과 수직하게 형성하는 평면에 해당한다.
예를 들어, 박막층(120)이 2가지 종류의 원소로 구성되고, 원소의 결정 구조가 입방체 구조인 경우 도 3c에 도시된 바와 같이, 최소 단위 두께는 성장 방향(화살표 표시)으로 기준 성장면(10a)과 단위 성장면(10b) 사이의 거리 L에 대응한다. 예를 들어, 성장 방향이 [001] 방향이면 L은 c/2일 수 있다.
여기에서, 기준 성장면(10a)은 성장 방향의 원점 위치에 대응하는 제1 원자(A1)가 성장 방향과 수직하게 형성하는 평면이고, 단위 성장면(10b)은 기준 성장면(10a)으로부터 성장 방향으로 가장 인접한 제2 원자(A2)와 가장 인접한 제3 원자(A3)가 성장 방향과 수직하게 형성하는 평면에 해당한다.
마찬가지로, 박막층(120)이 2가지 종류의 원소로 구성되고, 원소의 결정 구조가 육방체 구조인 경우 도 3d에 도시된 바와 같이, 최소 단위 두께는 기준 성장면(10a)과 단위 성장면(10b) 사이의 거리 L에 대응한다. 여기에서, L은 성장 방향(화살표 표시)에 따라 서로 다르게 산출될 수 있다. 예를 들어, 성장 방향이 [001] 방향이면 L은 c/2일 수 있다.
한편, 박막층(120)에 포함된 원소의 결정 구조 중 축 각도가 특정 값으로 정해지지 않은 결정 구조, 즉 삼방정계(Trigonal system), 단사정계(Monoclinic system) 및 삼사정계(Triclinic system)의 경우 축의 길이와 각도 간의 삼각 함수를 이용하여 최소 단위 두께를 산출할 수 있다. 예를 들어, 삼방정계의 경우 성장 방향이 [001]인 경우 기본 성장면에 가장 인접한 원자와 기본 성장면 사이의 거리(L)는 'c*sinβ=L'의 관계식을 이용하여 연산할 수 있다.
다시 도 1을 참조하면, 본 발명의 일 실시예에 따른 박막층(120)은 기판(110)의 상면과 0~180°방향에 대한 최소 단위 두께의 정수배에 대응하는 두께로 증착될 수 있다. 예를 들어, 기판(110)이 상면에 패턴을 포함하는 경우 박막층(120)은 패턴면에 대해 서로 다른 최소 단위 두께로 증착될 수 있다. 즉, 패턴면에 대한 결정 성장면을 기준으로 최소 단위 두께가 설정될 수 있다.
또한, 박막층(120)은 단일 물질 또는 이종 물질의 적층 구조로 형성될 수 있다. 박막층(120)이 이종 물질의 적층 구조로 형성될 경우 최소 단위 두께는 이종 물질 각각에 대응하여 설정될 수 있다.
박막층(120)은 물리 기상 증착법 및 화학 기상 증착법 중 어느 하나의 공정을 이용하여 증착할 수 있다. 박막층(120)을 증착하기 위한 총 공정 시간은 무성장 시간과 최소 단위 두께에 대응하는 단위 공정 시간의 정수배에 대응하는 시간의 합으로 설정될 수 있다. 여기에서, 무성장 시간은 공정 시작 초기에 박막층(120)의 성장이 이루어지지 않는 시간으로서, 약 0.01~10초의 시간일 수 있다. 또한, 총 공정 시간은 단위 공정 시간의 약 49% 이하의 오차 시간을 더 포함할 수 있다.
즉, 본 발명의 일 실시예에 따른 박막층(120)의 총 공정 시간은 도 4에 도시된 바와 같이, 무성장 시간(t1)에 단위 공정 시간(t2)의 정수배만큼의 시간을 추가한 시간으로 설정될 수 있다. 이 경우 박막층(120)은 무성장 시간(t1) 이후에 단위 공정 시간(t2) 마다 최소 단위 두께만큼 성장하여 성장률이 일정하게 유지될 수 있다.
본 발명의 일 실시예는 이에 한정되지 않고, 표면 거칠기 개선 등을 위해 한 개의 박막층(120)을 복수의 성장 횟수로 나누어 성장시킬 수 있다. 즉, 박막층(120)의 성장을 1회 이상 멈춘 후 재 시작할 수 있다. 이 경우 성장 공정의 재시작 횟수에 따라 무성장 시간(t1)을 추가하여 박막층(120)의 공정 시간을 설정할 수 있다. 또한, 본 발명의 일 실시예는 박막층(120)에 포함된 원소의 종류에 따라 무성장 시간(t1)을 서로 다른 시간으로 설정할 수 있다.
도 5는 본 발명의 일 실시예에 따른 나노 스케일 박막 구조를 도시한 예시도로서, (a)는 성장 모식도이고, (b)는 결정 구조를 도시한 도면이다. 도 6은 본 발명의 비교예에 따른 양자 폭포 레이저 구조를 도시한 예시도이다.
도 5에서, 나노 스케일 박막 구조는 InGaAs 및 InAlAs이 교번적으로 적층된 구조로 형성될 수 있다. 여기에서, InGaAs 및 InAlAs는 Ⅲ-Ⅴ족 화합물 반도체 물질로서, 면심(Face-centered) 입방체 구조를 갖는다. InGaAs 및 InAlAs가 InP 기판 상에 격자 정합되어 성장된 경우 InGaAs 및 InAlAs 각각의 최소 단위 두께는 InP의 격자 상수(a)의 1/2에 대응할 수 있다. 여기에서, a는 0.58688nm이다. 즉, InGaAs 및 InAlAs는 a/2의 두께 단위로 성장하게 된다.
그런데, 도 6에 도시된 참고 문헌 TEM micrograph of the active region of a lattice-matched AlInAs/GaInAs QCL grown by MBE Cho et al., J. Cryst. Growth 227-228,1(2001)의 양자 폭포 레이저의 경우 (a)에 도시된 바와 같이, 박막의 두께가 1.1, 1.2, 1.3, 2.5, 3.5 등과 같이 연속적(아날로그)인 수치로 설계된 것을 볼 수 있다. 이를 최소 단위 두께인 격자 상수(a)의 1/2로 나누게 되면 (b)에 도시된 바와 같이, 2.5nm는 a/2는 8.52배이고, 3.5nm는 a/2의 11.93배이며, 1.1nm는 a/2의 3.75배이다. 즉, a/2의 49%를 오차 두께로 고려하더라도 2.5, 3.5, 1.1nm는 실질적으로 성장이 불가능한 두께이다.
즉, 최소 단위 두께 사이의 두께는 실질적으로 성장이 불가능하나, 이를 고려하지 않고 연속적인 수치로 설계하면 설계 두께 그대로 재현되지 않아 최종적으로 소자의 성능이 설계와 제작 후 간에 차이가 발생할 수 있다. 양자 폭포 레이저 소자는 우물층의 두께에 따라 전자의 에너지 준위가 변화하므로, 두께 차이가 발생하면 발진 파장 변화 및 전자의 흐름을 방해하여 출력 손실을 유발할 수 있다.
이에 반해, 본 발명의 일 실시예에 따라 양자 폭포 레이저 소자를 구현하는 경우 InGaAs 및 InAlAs을 성장 가능한 최소 단위 두께의 정수배로 제한함으로써 설계된 두께 그대로 실제 소자를 구현할 수 있다. 이로 인해, 설계된 소자의 성능과 실제 소자의 성능이 일치할 수 있다.
도 7은 본 발명의 일 실시예에 따른 나노 스케일 박막 구조로 구현한 박막층을 도시한 도면으로서, (a)는 InGaAs 및 InAlAs의 TEM(Transmission Electron Microscopy) 사진이고, (b) 및 (c)는 측정 두께를 정수 값으로 변환한 결과를 나타내는 도면이다.
도 7에서, 박막층(120)을 최소 단위 두께의 정수배로 설계하고, 충분한 Ⅴ족 가스 분위기에서 Ⅲ족 가스를 주입하는 유기 금속 기상 증착법을 이용하여 InGaAs 및 InAlAs를 교번적으로 증착한 후, TEM으로 두께를 측정한 결과를 볼 수 있다. 측정한 두께 중 InGaAs의 두께인 6.784, 3.0085, 0.643nm를 격자 상수(a)의 1/2로 나눈 값은 23.11886587, 10.25252181, 2.191248637nm이다. 이를 정수 값으로 변환하면 모든 측정 두께와 변환된 정수 값 간의 오차가 격자 상수(a)의 25% 이내에 존재한다. 즉, 본 발명의 일 실시예와 같이, 박막층(120)을 최소 단위 두께의 정수배로 설계하여 소자를 제작하면 실제 두께가 설계 두께의 오차 범위 이내로 구현될 수 있다.
도 8은 도 7에 도시된 박막층의 두께에 따른 성장률을 도시한 그래프이고, 도 9는 공정 시간에 따른 박막층의 두께를 도시한 그래프이다.
도 8에서, 박막층(120)의 총 공정 시간을 최소 단위 두께의 정수배로 하여 수행한 경우 공정 초기에 소스 가스는 공급되지만 박막층(120)이 성장하지 않는 무성장 시간으로 인해 두께가 얇아질수록 성장률이 낮아지는 것을 볼 수 있다. 또한, 박막층(120)의 물질에 따라 두께에 따른 성장률도 차이가 발생하는 것을 볼 수 있다.
따라서, 본 발명의 일 실시예는 총 공정 시간에 무성장 시간을 포함하여 공정을 수행할 수 있다. 이 경우 도 9에 도시된 바와 같이, 약 0.95초의 무성장 시간 이후에 최소 단위 두께에 대응하는 단위 성장 시간이 일정하게 반복되는 것을 볼 수 있다. 이로 인해, 박막층(120)의 두께가 단위 성장 시간에 비례하여 증착됨으로써 두께에 따른 성장률이 일정한 값을 유지할 수 있다. 또한, 본 발명의 일 실시예는 박막층(120)의 물질 별로 무성장 시간을 다르게 조절하여 박막층(120)에 최적화된 공정 조건을 설계할 수 있다.
도 10은 본 발명의 일 실시예에 따른 박막층의 AFM(Atomic Force Microscope) 측정 결과를 도시한 도면이다.
도 10에서, 박막층(120)을 무성장 시간을 고려하지 않고 성장할 경우 (a)에 도시된 바와 같이, 표면에 부분적으로 불필요한 결정핵(nucleation)이 존재할 수 있다. 그러나, 본 발명의 실시예와 같이, 무성장 시간을 고려하여 박막층(120)을 증착할 경우 (b)에 도시된 바와 같이, 결정핵 성장을 최소화하여 평탄한 표면을 갖도록 증착할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 나노 스케일 박막 구조 및 구현 방법은 박막층을 성장 가능한 최소 단위 두께로 양자화하여 설계함으로써 설계 두께 그대로 구현할 수 있다. 또한, 박막층의 무성장 시간을 반영하여 총 공정 시간을 조절함으로써 두께에 따른 성장률이 일정하게 제어되고, 결정핵 성장이 최소화된 평탄한 표면을 갖도록 구현할 수 있다. 따라서, 실제 제작된 소자의 성능이 설계된 성능과 동일하게 구현될 수 있다.
이상에서 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변경, 응용될 수 있음은 당해 기술분야의 통상의 기술자에게 자명하다. 따라서, 본 발명의 진정한 보호 범위는 다음의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 나노 스케일 박막 구조
110: 기판
120: 박막층

Claims (36)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 기판을 준비하는 단계; 및
    상기 기판 상에 성장 방향에 대한 최소 단위 두께의 정수배에 대응하여 양자화된 두께로 박막층을 증착하는 단계를 포함하고,
    상기 박막층을 증착하는 단계는
    상기 최소 단위 두께에 대응하는 단위 공정 시간을 정수배한 시간과 무성장 시간을 합한 시간을 총 공정 시간으로 결정하는 단계를 포함하며,
    상기 박막층은 상기 무성장 시간 이후에 상기 단위 공정 시간마다 일정한 성장률로 증착되는 나노 스케일 박막 구조의 구현 방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 제19항에 있어서,
    상기 박막층은 두 가지 종류 이상의 원소로 구성되고,
    상기 최소 단위 두께는 상기 박막층에 포함된 원소의 결정 구조를 형성하는 원자들 중 상기 성장 방향으로 기준 성장면에 가장 인접한 제1 원자와 가장 인접한 제2 원자가 형성하는 단위 성장면과 상기 기준 성장면 사이의 거리에 대응하는 나노 스케일 박막 구조의 구현 방법.
  24. 제23항에 있어서,
    상기 기준 성장면은 상기 성장 방향의 원점 위치에 대응하는 원자가 상기 성장 방향과 수직하게 형성하는 평면이고, 상기 단위 성장면은 상기 제2 원자가 상기 성장 방향과 수직하게 형성하는 평면인 나노 스케일 박막 구조의 구현 방법.
  25. 제19항에 있어서,
    상기 박막층에 포함된 원소의 결정 구조의 축에 대한 각도가 특정되지 않은 경우 상기 최소 단위 두께는 삼각 함수를 이용하여 산출하는 나노 스케일 박막 구조의 구현 방법.
  26. 제19항에 있어서,
    상기 기판은 일정 형태의 패턴을 포함하고,
    상기 박막층은 상기 기판의 상면과 0~180°방향에 대한 상기 최소 단위 두께의 정수배에 대응하는 두께를 갖는 나노 스케일 박막 구조의 구현 방법.
  27. 제19항에 있어서,
    상기 박막층의 최대 두께는 100nm인 나노 스케일 박막 구조의 구현 방법.
  28. 제19항에 있어서,
    상기 박막층의 두께는 상기 최소 단위 두께의 49% 이하의 오차 범위를 갖는 나노 스케일 박막 구조의 구현 방법.
  29. 제19항에 있어서,
    상기 박막층을 증착하는 단계는 물리 기상 증착법 및 화학 기상 증착법 중 어느 하나의 공정을 수행하는 단계를 포함하는 나노 스케일 박막 구조의 구현 방법.
  30. 삭제
  31. 제19항에 있어서,
    상기 무성장 시간은 0.01~10초인 나노 스케일 박막 구조의 구현 방법.
  32. 제19항에 있어서,
    상기 박막층을 증착하는 단계는 복수의 성장 횟수로 나누어 수행할 수 있고, 상기 무성장 시간은 상기 성장 횟수만큼 추가되는 나노 스케일 박막 구조의 구현 방법.
  33. 제19항에 있어서,
    상기 무성장 시간은 상기 박막층에 포함된 원소의 종류에 따라 서로 다르게 설정되는 나노 스케일 박막 구조의 구현 방법.
  34. 제19항에 있어서,
    상기 총 공정 시간은 상기 단위 공정 시간의 49% 이하의 오차 시간을 포함하는 나노 스케일 박막 구조의 구현 방법.
  35. 제19항에 있어서,
    상기 박막층은 Ⅱ족, Ⅲ족, Ⅳ족, Ⅴ족, Ⅵ족 원소 및 이들의 화합물 중 어느 하나를 포함하는 나노 스케일 박막 구조의 구현 방법.
  36. 제19항에 있어서,
    상기 박막층은 양자 폭포 레이저 소자, HEMT 소자, 수직 캐비티 표면 광방출 레이저 소자, LED 소자, 광 검출기 소자, 태양전지, 전계효과 트랜지스터, 메모리 소자 및 CMOS 소자 중 적어도 어느 하나에 포함되는 나노 스케일 박막 구조의 구현 방법.
KR1020210005539A 2021-01-14 2021-01-14 나노 스케일 박막 구조의 구현 방법 KR102380306B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210005539A KR102380306B1 (ko) 2021-01-14 2021-01-14 나노 스케일 박막 구조의 구현 방법
US17/529,260 US20220223687A1 (en) 2021-01-14 2021-11-17 Nanoscale Thin Film Structure and Implementing Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210005539A KR102380306B1 (ko) 2021-01-14 2021-01-14 나노 스케일 박막 구조의 구현 방법

Publications (1)

Publication Number Publication Date
KR102380306B1 true KR102380306B1 (ko) 2022-03-30

Family

ID=80947924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210005539A KR102380306B1 (ko) 2021-01-14 2021-01-14 나노 스케일 박막 구조의 구현 방법

Country Status (2)

Country Link
US (1) US20220223687A1 (ko)
KR (1) KR102380306B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299432A (ja) * 1992-04-23 1993-11-12 Fujitsu Ltd 化合物半導体装置
JPH06140670A (ja) * 1992-10-29 1994-05-20 Fujitsu Ltd 半導体発光装置
JP2003124505A (ja) * 2001-10-10 2003-04-25 Hitachi Cable Ltd 発光ダイオード
KR20060084428A (ko) * 2003-07-15 2006-07-24 카나가와 아카데미 오브 사이언스 앤드 테크놀로지 질화물 반도체소자 및 그 제작방법
WO2015181657A1 (en) * 2014-05-27 2015-12-03 The Silanna Group Pty Limited Advanced electronic device structures using semiconductor structures and superlattices
KR101607564B1 (ko) * 2014-07-11 2016-04-04 주식회사 소프트에피 3족 질화물 반도체층을 성장하는 방법
KR20170010372A (ko) * 2014-05-27 2017-01-31 더 실라나 그룹 피티와이 리미티드 광전자 디바이스

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072271A1 (en) * 2007-09-18 2009-03-19 Leonardo Gomez EPITAXIAL GROWTH OF THIN SMOOTH GERMANIUM (Ge) ON SILICON (Si) UTILIZING AN INTERFACIAL SILICON GERMANIUM (SiGe) PULSE GROWTH METHOD

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299432A (ja) * 1992-04-23 1993-11-12 Fujitsu Ltd 化合物半導体装置
JPH06140670A (ja) * 1992-10-29 1994-05-20 Fujitsu Ltd 半導体発光装置
JP2003124505A (ja) * 2001-10-10 2003-04-25 Hitachi Cable Ltd 発光ダイオード
KR20060084428A (ko) * 2003-07-15 2006-07-24 카나가와 아카데미 오브 사이언스 앤드 테크놀로지 질화물 반도체소자 및 그 제작방법
WO2015181657A1 (en) * 2014-05-27 2015-12-03 The Silanna Group Pty Limited Advanced electronic device structures using semiconductor structures and superlattices
KR20170010372A (ko) * 2014-05-27 2017-01-31 더 실라나 그룹 피티와이 리미티드 광전자 디바이스
KR101607564B1 (ko) * 2014-07-11 2016-04-04 주식회사 소프트에피 3족 질화물 반도체층을 성장하는 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TEM micrograph of the active region of a lattice-matched AlInAs/GaInAs QCL grown by MBE Cho et al., J. Cryst. Growth 227-228,1(2001)

Also Published As

Publication number Publication date
US20220223687A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
US7465954B2 (en) Nanowire devices and systems, light-emitting nanowires, and methods of precisely positioning nanoparticles
Mårtensson et al. Epitaxial III− V nanowires on silicon
Ustinov Quantum dot lasers
CN110249491A (zh) 基于在石墨烯型基底上生长的纳米线的激光器或led
Wang et al. MOVPE growth of LWIR AlInAs/GaInAs/InP quantum cascade lasers: Impact of growth and material quality on laser performance
CN107069426A (zh) 一种dfb激光器外延片及其制造方法
JPH01282197A (ja) ＡｌＧａＩｎＰ系結晶の結晶成長方法および半導体レーザ
Wang et al. Thickness influence of thermal oxide layers on the formation of self-catalyzed InAs nanowires on Si (111) by MOCVD
WO2013020423A1 (zh) 一种量子点材料的制作装置及制作方法
US10511151B2 (en) Method for fabricating a nanostructure
KR102380306B1 (ko) 나노 스케일 박막 구조의 구현 방법
CN207069287U (zh) 一种dfb激光器外延片
Goktas et al. Conformal growth of radial InGaAs quantum wells in GaAs nanowires
JPH0620949A (ja) 周期的ヘテロエピタキシャル半導体構造を含む製品の作製方法
Zhang et al. Short‐pulse supersonic nozzle beam epitaxy: A new approach for submonolayer controlled growth
KR100604130B1 (ko) 중심이 제거된 나노 구조체 및 이의 제조방법
US9276380B2 (en) Spontaneous and stimulated emission control using quantum-structure lattice arrays
Roberts et al. Strain balancing of metal-organic vapour phase epitaxy InAs/GaAs quantum dot lasers
Kim et al. InGaAs/InAlAs quantum cascade lasers grown by using metal-organic vapor-phase epitaxy
Kuech et al. MOVPE growth of antimonide-containing alloy materials for long wavelength applications
CN100468802C (zh) 砷化铟和砷化镓的纳米结构及其制作方法
Sun Band Structure Engineering and Material Synthesis in Nanoscale III-Nitride
Korotaev et al. Kinetics of epitaxial formation of nanostructures by Frank-van der Merwe, Volmer-Weber and Stranski-Krastanow growth modes
McKee et al. Multi-wafer growth of highly uniform InGaP/GaAs by low pressure MOVPE
KR100721479B1 (ko) 성장 시간 정지를 이용한 저밀도 화합물 반도체 양자점제작방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant