JPH08335588A - InPベースの半導体 - Google Patents

InPベースの半導体

Info

Publication number
JPH08335588A
JPH08335588A JP31033295A JP31033295A JPH08335588A JP H08335588 A JPH08335588 A JP H08335588A JP 31033295 A JP31033295 A JP 31033295A JP 31033295 A JP31033295 A JP 31033295A JP H08335588 A JPH08335588 A JP H08335588A
Authority
JP
Japan
Prior art keywords
layer
inp
carbon
based semiconductor
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP31033295A
Other languages
English (en)
Inventor
Brian T Mcdermott
ブライアン・ティー・マクダーモット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing North American Inc
Original Assignee
Rockwell International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockwell International Corp filed Critical Rockwell International Corp
Publication of JPH08335588A publication Critical patent/JPH08335588A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【課題】 InPベースの半導体材料に適合可能なp型
の半導体を提供する。 【解決手段】 p型の半導体は、炭素ドープのガリウム
ヒ素アンチモン(GaAsSb:C)で形成される。G
aにトリエチルガリウムまたはトリメチルガリウム、A
sに第三級ブチルアルシン、トリメチルヒ素またはアル
シン、Sbにトリメチルアンチモン、トリエチルアンチ
モンまたはスチビン、Cに四塩化炭素、四臭化炭素、ト
リメチルガリウムまたはトリメチルヒ素のようなソース
材料を用いて、金属有機化学気相成長(MOCVD)に
より炭素ドープのGaAsSbは製作可能である。もし
所望されれば、1×1020cm-3を超える活性炭素濃度
がGaAsSb内で達成可能である。したがって、In
Pベースの半導体材料に適合可能なp型の半導体におい
て、高正孔濃度を提供できる。

Description

【発明の詳細な説明】
【0001】
【発明の分野】この発明はIII−V半導体材料に関
し、特にInPベースの半導体材料に適合可能で、かつ
電子デバイス内に濃くドープされたp型の領域を形成す
るのに用い得る炭素ドープのGaAsSbに関する。
【0002】
【発明の背景】III−V半導体材料から製作されたヘ
テロ接合のバイポーラトランジスタ(HBT)のような
高速電子デバイスは、一般に、濃くドープされたp型の
半導体領域を必要とする。しかしながら、高濃度では、
ほとんどのp型のドーパントが多層デバイスの他の領域
に拡散する傾向がある。望ましくないドーパントの拡散
は、不安定かつ信頼性のない動作を含め、デバイスの性
能の低下をもたらす。
【0003】GaAsベースの半導体デバイスのため
に、炭素が重大な拡散を示さない有効なp型のドーパン
トとして知られている。炭素ドープにより、高正孔濃度
(たとえば≧1019cm-3)を有する領域を備えたGa
As半導体デバイスの信頼性のある動作がもたらされ
た。
【0004】InP基板をベースとする半導体デバイス
のために、伝統的に低バンドギャップ材料として選択さ
れていたのはGaInAsであった。しかしながら、金
属有機化学気相成長(MOCVD)または分子線エピタ
キシ(MBE)のいずれによっても、GaInAsのp
型のドープは結晶成長にとって困難であった。MOCV
DはGaInAsに亜鉛をドープするのに用いることが
可能であるが、達成可能な最高濃度は低い1019cm-3
の範囲である。残念ながら、亜鉛は非常に速く拡散し得
るので、高い亜鉛ドープのデバイスの信頼性は未知であ
る。GaInAsにベリリウムをドープするためにMB
Eを用いることが可能であるが、Beの拡散率も比較的
に高い。典型的には、Beドープの領域を有するデバイ
スにおいて拡散に関した劣化を軽減するために、厚いス
ペーサー層が要求される。
【0005】MOCVDおよびMBE成長技術の両方を
用いて、GaInAsを炭素でドープし、p型の半導体
材料を形成することができる。しかしながら、炭素ドー
プのGaInAs(GaInAs:C)は、特にMOC
VDにより成長したとき水素パッシベーションを示し、
これは有効なホール濃度を大いに減少させる。この水素
パッシベーション効果は、材料の中のインジウムの量に
より高められる。つまりインジウム含有量の低いGaI
nAsは、ほとんどGaAsに等しい良好な炭素ドープ
特性を示す。残念ながら、InPベースの材料に格子整
合されると、GaInAs:Cはほぼ53%のインジウ
ム含有量を有し、水素パッシベーション効果を受ける。
もしGaInAs:Cの層が露出面であるならば、40
0℃以上の温度の窒素雰囲気でアニーリングすることに
より、パッシベーション効果は逆転する。しかしなが
ら、炭素ドープのp+ 活性ベース層が埋込まれる(すな
わち露出面ではない)HBTのようなデバイスでは、窒
素中でアニーリングすることによる再活性化は有効な技
術ではない。
【0006】先行技術の前述の限界を考えて、InPベ
ースの材料に適合可能で、かつ重大な水素パッシベーシ
ョン効果なしにほぼ1020cm-3の濃度まで炭素ドープ
可能である低バンドギャップの半導体材料が必要にな
る。そのような炭素ドープの半導体材料が、MOCVD
およびMBEプロセスの両方により生成可能であること
も望ましい。
【0007】
【発明の概要】この発明は、炭素ドープのガリウムヒ素
アンチモン(GaAsSb:C)で形成される半導体を
含む。たとえば金属有機化学気相成長(MOCVD)ま
たは分子線エピタキシ(MBE)により、炭素ドープの
GaAsSbは製作可能であり、p型の半導体を生成す
る。それぞれガリウム、ヒ素、アンチモンおよび炭素の
ためのソース材料として、トリエチルガリウム(TEG
a)、第三級ブチルアルシン(TBAs)、トリメチル
アンチモン(TMSb)および四塩化炭素(CCl4
を用いてMOCVDによりGaAsSb:Cは成長し
た。Gaのためにトリメチルガリウム、Asのためにア
ルシンまたはトリメチルヒ素、Sbのためにスチビンま
たはトリエチルアンチモン、Cのために四臭化炭素、ト
リメチルガリウムまたはトリメチルヒ素のような他のソ
ース材料を組合せて用いて、MOCVDによって炭素ド
ープのGaAsSbを作ってもよい。元素のGa、As
およびSbのような伝統的なMBEソースに加えて、M
BEまたは金属有機MBE(MOMBE)は、前述のソ
ースを利用できることが予想される。
【0008】炭素ドープのGaAsSbはp型の半導体
を含み、これは水素パッシベーションの効果なしにデバ
イスの領域において高濃度の低拡散率のpドーパントが
組込まれなければならないInPベースの半導体デバイ
スにおいて、従来のp型のGaInAsと置換し得る。
1×1020cm-3を超える活性炭素濃度が、所望されれ
ばGaAsSb内で達成可能である。
【0009】この発明の主な目的は、InPベースの半
導体材料に適合可能なp型の半導体である。この発明の
特徴は炭素ドープのGaAsSbである。この発明の利
点は、InPベースの半導体材料に適合可能で、MOC
VDおよびMBEプロセスを用いて作ることのできるp
型の半導体における高正孔濃度である。
【0010】この発明およびさらにその利点をより完全
に理解するために、以下の好ましい実施例の詳細な説明
は添付図面を参照する。
【0011】
【好ましい実施例の詳細な説明】この発明は、炭素ドー
プのガリウムヒ素アンチモン(GaAsSb:C)で形
成されるp型の半導体を含む。たとえば、金属有機化学
気相成長(MOCVD)または分子線エピタキシ(MB
E)のようなさまざまな方法により、炭素ドープのGa
AsSbは製作可能である。それぞれ、ガリウム、ヒ
素、アンチモンおよび炭素のためのソース材料として、
トリエチルガリウム(TEGa)、第三級ブチルアルシ
ン(TBAs)、トリメチルアンチモン(TMSb)お
よび四塩化炭素(CCl4 )を用いて、MOCVDによ
りGaAsSb:Cは成長した。水平MOCVD室で用
いられる成長条件は、500−600℃の温度範囲で7
0Torrの動作圧力であった。InPベースのヘテロ
接合のバイポーラトランジスタ(HBT)の成長におけ
る以前の経験に基づいて、これらの材料および条件は選
択された。Gaのためにトリメチルガリウム、Asのた
めにアルシンまたはトリメチルヒ素、Sbのためにスチ
ビンまたはトリエチルアンチモン、Cのために四臭化炭
素、トリメチルガリウムまたはトリメチルヒ素のような
他のソース材料を組合せて用いて、MOCVDによって
炭素ドープのGaAsSbを作ってもよい。元素のG
a、AsおよびSbのような伝統的なMBEソースに加
えて、MBEまたは金属有機MBE(MOMBE)は、
前述のソースを利用できることが予想される。
【0012】MOCVDを用いて、InPに適合可能な
GaAsSb組成を達成するためには、気相におけるA
s/Sb比の入念な制御が要求される。ヒ素は優先的に
アンチモンの上に堆積するので、TMSbのより大きな
気相濃度が一般に必要である。CCl4 を加えると成長
速度が低くなり、ドープされないまたはn型ドープのG
aAsSb材料に対し組成変化を起こす可能性がある。
CCl4 を加えるとGaAsSb組成はAsが富むの
で、正しい組成を維持するためには、TBAs気相濃度
を減少させる必要がある。
【0013】InPベースの半導体材料は、InP基板
の上にエピタキシャルに成長し得る関連材料の族を含
む。InPベースの材料は、一般にInP,Gax In
1-x As,Gax In1-x Asy 1-y ,Alx In
1-x As,GaAsx Sb1-x ,Gax In1-x Asy
Sb1-y ,AlAsx Sb1-x ,GaPx Sb1-x およ
びAlx Ga1-x Asy Sb1-y を含む。第三級および
第四級のInPベースの材料は、その組成が結果として
InPの格子パラメータに一致する格子パラメータを有
する結晶構造(すなわち格子整合された材料)をもたら
すように成長可能である。しかしながら、これらの組成
は、InPの格子パラメータとは多いに異なる格子パラ
メータで製作されることも可能である。
【0014】炭素ドープのGaAsSbはp型の半導体
を含み、これは、水素パッシベーション効果なしに高濃
度の低拡散率のpドーパントが組込まれなければならな
いInPベースの半導体デバイスにおいて、従来のp型
のGaInAsに置換し得る。もし所望されれば、1×
1020cm-3を超える活性炭素濃度がGaAsSb内で
達成可能である。
【0015】炭素ドープのGaAsSbは、たとえば、
技術分野で周知のn−p−nまたはp−n−pデバイス
を含むIII−V化合物半導体HBTにおけるp型の層
として有用である。例として、図1の概略的な断面図で
n−p−nHBT10が示され、図2では他のp−n−
pHBT30が示される。HBT10および30はIn
P基板12上に形成され、それぞれエミッタ、コレクタ
およびベースのためにコンタクト14、16および18
を含む。例示の実施例(限定ではない)として説明され
示されるn−p−nHBT10において、コレクタコン
タクト(サブコレクタ)層20、コレクタ層22、ベー
ス層24、エミッタ層26およびエミッタコンタクト層
28は、図1で示されるように、InP基板12上にエ
ピタキシャルに堆積される。エミッタ層16およびコレ
クタ層22は、たとえば薄くドープされた(n- )In
PまたはInAlAsを含んでもよい。コンタクト層2
0および28は、たとえば濃くドープされた(n+ )G
aInAsまたはGaAsSbを含んでもよい。濃くド
ープされたベース層24(p+ )は、この発明の炭素ド
ープのGaAsSbから製作され、先行技術で用いられ
るp型のGaInAsと置換する。先行技術のp+ Ga
InAsをこの発明の炭素ドープのp+ GaAsSbと
置換することにより、水素パッシベーション効果なしに
高濃度の低拡散率のp型のドーパントを組込むことが可
能である。上で述べたMOCVD成長技術と、MBEお
よびMOMBEのような他の結晶技術を用いて、ベース
層24はGaAsSb:Cで製作されてもよい。
【0016】この発明の利点は、周知のMOCVD技術
を用い、もし所望されれば、1×1020cm-3を超える
GaAsSbにおける活性炭素濃度を達成して、InP
ベースの半導体デバイスを製作することが可能であると
いうことである。たとえば、HBTにおける活性ベース
層は、それぞれエミッタおよびコレクタにより上下の境
界を定められた埋込接合であるので、露出した、先行技
術のGaInAs:C層で水素パッシベーション効果を
逆転させるのに用いられるような窒素雰囲気のアニーリ
ングは有効な技術ではない。したがって、特に確立した
MOCVD技術による製作が所望されるとき、この発明
の炭素ドープのGaAsSbは、InPベースのHBT
にとって優れた半導体材料である。
【図面の簡単な説明】
【図1】この発明の炭素ドープのGaAsSbの領域を
組込む例示のInPベースの半導体デバイスの概略的な
断面図である。
【図2】この発明の炭素ドープのGaAsSbの領域を
組込む別の例示のInPベースの半導体デバイスの概略
的な断面図である。
【符号の説明】
12 InP基板 20 第1のn+ エピタキシャル層 22 第1のn- エピタキシャル層 24 p+ エピタキシャル層 26 第2のn- エピタキシャル層 28 第2のn+ エピタキシャル層 10 n−p−nHBTデバイス 30 p−n−pHBTデバイス 40 p+ コレクタコンタクト層 42 p- コレクタ層 44 n+ ベース層 46 p- エミッタ層 48 エミッタコンタクト層

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 InPベースの半導体材料の層(12,
    20,22)と、 前記InPベースの材料の層(12,20,22)の上
    に形成された炭素ドープのGaAsSbのエピタキシャ
    ル層(24,42)とを含む、InPベースの半導体。
  2. 【請求項2】 前記InPベースの半導体材料の層が、
    InP基板(12)を含み、前記炭素ドープのGaAs
    Sbは、前記InP基板(12)上にエピタキシャル層
    (24,42)として形成される、請求項1に記載のI
    nPベースの半導体。
  3. 【請求項3】 InP基板(12)をさらに含み、 前記InPベースの半導体材料の層は前記InP基板
    (12)の上にエピタキシャル層(20,22,42)
    として形成され、 前記炭素ドープのGaAsSbは前記InPベースの半
    導体材料(20,22,42)の層の上にエピタキシャ
    ル層(24,44)として形成される、請求項1に記載
    のInPベースの半導体。
  4. 【請求項4】 InP基板(12)と、 前記InP基板(12)の上に形成されたn型のInP
    ベースの半導体材料の第1の層(20,22)とをさら
    に含み、 前記炭素ドープのGaAsSbは前記n型のInPベー
    スの半導体材料の第1の層(20,22)の上にp型の
    層(24)として形成され、さらに前記炭素ドープのG
    aAsSbのp型の層(24)の上に形成されたn型の
    InPベースの半導体材料の第2の層(26)を含む、
    請求項1に記載のInPベースの半導体。
  5. 【請求項5】 前記InPベースの半導体材料の層(1
    2,20,22,42)が、InP,Gax In1-x
    s,Gax In1-x Asy 1-y ,Alx In1-x
    s,GaAsx Sb1-x ,Gax In1-x Asy Sb
    1-y ,AlAsxSb1-x ,GaPx Sb1-x およびA
    x Ga1-x Asy Sb1-y からなる材料の群から選択
    される、請求項1に記載のInPベースの半導体。
  6. 【請求項6】 InP基板(12)をさらに含み、 前記InPベースの半導体材料の層は前記InP基板
    (12)の上に第1のn + エピタキシャル層(20)と
    して形成され、さらに、 前記第1のn+ 層(20)の上に形成されたInPベー
    スの半導体材料の第1のn- エピタキシャル層(22)
    をさらに含み、 前記炭素ドープのGaAsSbは前記第1のn- 層(2
    2)の上にp+ エピタキシャル層(24)として形成さ
    れ、さらに、 前記炭素ドープのGaAsSbのp+ 層(24)の上に
    形成されたInPベースの半導体材料の第2のn- エピ
    タキシャル層(26)と、 前記第2のn- 層(26)の上に形成されたInPベー
    スの半導体材料の第2のn+ エピタキシャル層(28)
    とをさらに含む、請求項1に記載のInPベースの半導
    体。
  7. 【請求項7】 半導体はn−p−nHBTデバイス(1
    0)であり、 InP基板(12)を含み、 前記InPベースの半導体材料の層は前記InP基板
    (12)の上にn+ コレクタコンタクト層(20)とし
    て形成され、さらに、 前記n+ コレクタコンタクト層(20)の上に形成され
    たn- InPベースの半導体材料のコレクタ層(22)
    を含み、 前記炭素ドープのGaAsSbは前記n- コレクタ層
    (22)の上にp+ ベース層(24)として形成され、
    さらに、 前記炭素ドープのGaAsSbのp+ ベース層(24)
    の上に形成されたn-InPベースの半導体材料のエミ
    ッタ層(26)と、 前記n- エミッタ層(26)の上に形成されたn+ In
    Pベースの半導体材料のエミッタコンタクト層(28)
    とを含む、請求項1に記載のInPベースの半導体。
  8. 【請求項8】 半導体はp−n−pHBTデバイス(3
    0)であり、 InP基板(12)を含み、 前記炭素ドープのGaAsSbは前記InP基板(1
    2)の上にp+ コレクタコンタクト層(40)として形
    成され、 前記InPベースの半導体材料の層は前記p+ コレクタ
    コンタクト層(40)の上にp- コレクタ層(42)と
    して形成され、さらに、 前記p- コレクタ層(42)の上に形成されたn+ In
    Pベースの半導体材料のベース層(44)と、 前記n+ ベース層(44)の上に形成されたp- InP
    ベースの半導体材料のエミッタ層(46)と、 前記p- エミッタ層(46)の上に形成されたp+ In
    Pベースの半導体材料のエミッタコンタクト層(48)
    とを含む、請求項1に記載のInPベースの半導体。
  9. 【請求項9】 前記コレクタ層(42)がp- 炭素ドー
    プのGaAsSb層を含む、請求項8に記載のp−n−
    pHBT(30)。
  10. 【請求項10】 前記エミッタコンタクト層(48)
    が、p+ 炭素ドープのGaAsSb層を含む、請求項9
    に記載のp−n−pHBT(30)。
JP31033295A 1994-11-30 1995-11-29 InPベースの半導体 Withdrawn JPH08335588A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US34826494A 1994-11-30 1994-11-30
US08/348264 1994-11-30

Publications (1)

Publication Number Publication Date
JPH08335588A true JPH08335588A (ja) 1996-12-17

Family

ID=23367277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31033295A Withdrawn JPH08335588A (ja) 1994-11-30 1995-11-29 InPベースの半導体

Country Status (2)

Country Link
EP (1) EP0715357A1 (ja)
JP (1) JPH08335588A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399971B1 (en) 1998-04-28 2002-06-04 Fujitsu Limited Semiconductor device and method for fabricating the same
JP2015026690A (ja) * 2013-07-25 2015-02-05 富士通株式会社 化合物半導体装置及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670653B1 (en) * 1999-07-30 2003-12-30 Hrl Laboratories, Llc InP collector InGaAsSb base DHBT device and method of forming same
US6888873B2 (en) 2002-02-21 2005-05-03 Finisar Corporation Long wavelength VCSEL bottom mirror
US7295586B2 (en) * 2002-02-21 2007-11-13 Finisar Corporation Carbon doped GaAsSb suitable for use in tunnel junctions of long-wavelength VCSELs
US6822274B2 (en) * 2003-02-03 2004-11-23 Agilent Technologies, Inc. Heterojunction semiconductor device having an intermediate layer for providing an improved junction
US6933539B1 (en) 2004-05-17 2005-08-23 Corning Incorporated Tunnel junctions for long-wavelength VCSELs
US9530708B1 (en) 2013-05-31 2016-12-27 Hrl Laboratories, Llc Flexible electronic circuit and method for manufacturing same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2920838B2 (ja) * 1990-08-22 1999-07-19 富士通株式会社 半導体装置
JPH05206155A (ja) * 1992-01-28 1993-08-13 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399971B1 (en) 1998-04-28 2002-06-04 Fujitsu Limited Semiconductor device and method for fabricating the same
JP2015026690A (ja) * 2013-07-25 2015-02-05 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0715357A1 (en) 1996-06-05

Similar Documents

Publication Publication Date Title
JP2004521485A (ja) 格子整合されたベース層を有するバイポーラトランジスタ
JP3368452B2 (ja) 化合物半導体装置及びその製造方法
US5952672A (en) Semiconductor device and method for fabricating the same
US20030213973A1 (en) Heterojunction bipolar transistor and its manufacturing method
US4821082A (en) Heterojunction bipolar transistor with substantially aligned energy levels
JPH04318919A (ja) GaAsデバイスの製造方法および該方法により製造されたデバイス
JPH08335588A (ja) InPベースの半導体
Gee et al. InP/InGaAs heterojunction bipolar transistors grown by gas-source molecular beam epitaxy with carbon-doped base
US7030462B2 (en) Heterojunction bipolar transistor having specified lattice constants
US6797996B1 (en) Compound semiconductor device and method for fabricating the same
US6525349B2 (en) Heterojunction bipolar transistor with tensile graded carbon-doped base layer grown by MOCVD
US6800879B2 (en) Method of preparing indium phosphide heterojunction bipolar transistors
JP2002359249A (ja) 化合物半導体装置及びその製造方法
JP2920838B2 (ja) 半導体装置
CN117012814B (zh) InP基异质结双极性晶体管的外延结构及其制备方法
JP2621854B2 (ja) 高移動度トランジスタ
JP4150879B2 (ja) 化合物半導体エピタキシャルウェハ
JP2000323491A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JPH11121461A (ja) ヘテロ接合バイポーラトランジスタ
JPH11354451A (ja) 半導体装置
JP2008085018A (ja) メタモルフィック基板およびメタモルフィックデバイス
JPH04233233A (ja) ヘテロ接合バイポーラトランジスタ
JP2001156078A (ja) ヘテロ接合バイポーラトランジスタ
JPH047841A (ja) 高速半導体装置の製造方法
JPH08162407A (ja) Iii−v族化合物半導体エピタキシャルウエハの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030204