JP2007067023A - ヘテロ接合バイポーラトランジスタ - Google Patents

Abstract

【課題】 サブコレクタ層のドーピング濃度および厚みを殆ど変えることなく、サブコレクタ層のシート抵抗を下げ、コレクタ抵抗を低減し、オン抵抗が小さく且つ雑音の少ないヘテロ接合バイポーラトランジスタを提供することを目的とする。
【解決手段】 サブコレクタ層をヘテロ接合を利用した量子井戸構造とすることにより、サブコレクタ層中に移動度の高い２次元電子ガスを発生させ、コレクタ電流としてこの２次元電子ガスを用いることにより、サブコレクタ層のシート抵抗を低減させオン抵抗を低減することができる。また、コレクタ電流として、２次元電子ガスを用いることで熱雑音の発生が抑えられ、雑音特性に優れたヘテロ接合バイポーラトランジスタを提供することができる。
【選択図】 図１

Description

本発明は、高出力化・高効率化された増幅器としてのヘテロ接合バイポーラトランジスタに関するものである。

近年、移動体無線通信システムは更なる高速・高容量化が求められている。こうした需要に伴い、ヘテロ接合バイポーラトランジスタをシステムの増幅器に用いる例が増えている。ヘテロ接合バイポーラトランジスタは、従来から用いられてきた電界効果トランジスタと比較して、電流駆動力が高く、微細化しやすい。また、表面のキャリアトラップの影響を受けにくいため、１／ｆ雑音が少ないといった特徴も有している。そのため、高周波化に適した素子として注目されている。中でも、ＩｎＧａＰをエミッタ層に用いたＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタは、ＧａＡｓ基板上に形成でき、尚且つ、同じＧａＡｓ基板上に形成できるＡｌＧａＡｓ／ＧａＡｓ系へテロ接合バイポーラトランジスタよりも高い電流ゲインを得ることができる。また、信頼性の面からも優れた特徴を有しており、普及が進んでいる（例えば、特許文献１参照）。

増幅器の高出力化・高効率化には、トランジスタのオン抵抗（電流が流れた時、すなわちオン時の抵抗）を低減させる必要がある。ヘテロ接合バイポーラトランジスタの場合、オン抵抗はエミッタ層の抵抗、ベース層の抵抗及びコレクタ層の抵抗の和となる。従って、ヘテロ接合バイポーラトランジスタでオン抵抗を低減するためには、各々の抵抗値を低減することが重要である。

以下、図３を用いて従来のＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタの典型的な構造を説明する。
図３は従来のＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタを例示する断面図である。

図３において、半絶縁性ＧａＡｓ基板上３０１上にＭＯＣＶＤ（有機金属気相成長法）やＭＢＥ（分子線ビームエピタキシー法）などのヘテロエピタキシーによって、ｎ^＋−ＧａＡｓサブコレクタ３０２、ｎ−ＧａＡｓコレクタ３０３、ｐ^＋−ＧａＡｓベース３０４、ｎ−ＩｎＧａＰエミッタ３０５、ｎ−ＧａＡｓエミッタ３０６、ｎ^＋−ＧａＡｓエミッタ３０７、ｎ−ＧａＡｓエミッタ３０８、ｎ^＋−ＩｎＧａＡｓグレーディング３０９、ｎ^＋−ＩｎＧａＡｓノンアロイオーミックキャップ３１０を成長し、対応する層上にそれぞれコレクタ電極３２１、ベース電極３２２、エミッタ電極３２３を形成した構成となっている。
特開平９−３２１０５８号公報

上記のヘテロ接合バイポーラトランジスタで、トランジスタとして能動的に動作する真性領域は、エミッタ層、ベース層、コレクタ層を含む図中破線で示す真性領域３３１の領域である。一方、エミッタ電極３２３から前記真性領域３３１までの領域、ベース電極３２２から前記真性領域３３１までの領域およびコレクタ電極３２１から真性領域３３１への領域は、寄生領域となってしまう。このうち、コレクタ電極３２１から真性領域３３１への寄生領域はｎ^＋−ＧａＡｓサブコレクタ３０２と呼ばれ、コレクタ電流をコレクタ電極３２１への引き出すための層として利用している。従来では、コレクタ層の抵抗を下げるために、このｎ^＋−ＧａＡｓサブコレクタ３０２に高濃度ドープを施したり、ｎ^＋−ＧａＡｓサブコレクタ３０２の膜厚を厚くしたりする手法をとることが一般的となっている。

しかし、このように、サブコレクタがＧａＡｓで形成される場合、５×１０^１８（ｃｍ^−３）程度以上にドーピングすると結晶性が劣化してしまい、かえって抵抗が増大したり、その他の特性に影響を及ぼしてしまうという課題があった。また、単にサブコレクタ層の膜厚を厚くしても、厚み方向の電界が発生し、コレクタ電流がサブコレクタ層全体に均一に流れず、厚みの増加では一定以上の効果が望めなかった。

本発明は、上記課題を解決するためのものであり、サブコレクタ層のドーピング濃度および厚みを殆ど変えることなく、サブコレクタ層のシート抵抗を下げ、コレクタ抵抗を低減し、オン抵抗が小さく且つ雑音の少ないヘテロ接合バイポーラトランジスタを提供することを目的とする。

上記目的を達成するために、本発明の請求項１記載のヘテロ接合バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタであって、電極に接するエピタキシャル層にヘテロ接合を利用した量子井戸構造を形成することを特徴とする。

請求項２記載のヘテロ接合バイポーラトランジスタは、請求項１記載のヘテロ接合バイポーラトランジスタにおいて、量子井戸が複数層積層されることを特徴とする。
請求項３記載のヘテロ接合バイポーラトランジスタは、請求項１または請求項２のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、前記のエピタキシャル層がコレクタ層であり、前記コレクタ層上にベース層およびエミッタ層が形成されることを特徴とする。

請求項４記載のヘテロ接合バイポーラトランジスタは、請求項１または請求項２のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、前記のエピタキシャル層がエミッタ層であり、前記エミッタ層上にベース層およびコレクタ層が形成されることを特徴とする。

請求項５記載のヘテロ接合バイポーラトランジスタは、請求項１または請求項２または請求項３または請求項４のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、前記の量子井戸構造がＧａＡｓとＩｎＧａＡｓのヘテロ接合からなることを特徴とする。

請求項６記載のヘテロ接合バイポーラトランジスタは、請求項５記載のヘテロ接合バイポーラトランジスタにおいて、前記ＩｎＧａＡｓのＩｎ組成が０．２５以下であることを特徴とする。

請求項７記載のヘテロ接合バイポーラトランジスタは、請求項１または請求項２または請求項３または請求項４または請求項５または請求項６のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、不純物をドープした半導体層とノンドープド半導体層を積層することにより前記量子井戸を形成することを特徴とする。

請求項８記載のヘテロ接合バイポーラトランジスタは、請求項７記載のヘテロ接合バイポーラトランジスタにおいて、前記半導体層への不純物のドーピングをドーピングプロファイルがデルタ関数的に分布するようなデルタドーピングを施す事を特徴とする。

請求項９記載のヘテロ接合バイポーラトランジスタは、請求項７または請求項８のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、前記半導体層への不純物のドーピングが５×１０^１８ｃｍ^−３以下の濃度のドーピングであることを特徴とする。

以上により、サブコレクタ層のドーピング濃度および厚みを殆ど変えることなく、サブコレクタ層のシート抵抗を下げ、コレクタ抵抗を低減することにより、オン抵抗が小さく且つ雑音の少ないヘテロ接合バイポーラトランジスタを提供することができる。

本発明のヘテロ接合バイポーラトランジスタは、サブコレクタ層をヘテロ接合を利用した量子井戸構造とすることにより、サブコレクタ層中に移動度の高い２次元電子ガスを発生させ、コレクタ電流としてこの２次元電子ガスを用いることにより、サブコレクタ層のシート抵抗を低減させオン抵抗を低減することができる。また、コレクタ電流として、２次元電子ガスを用いることで熱雑音の発生が抑えられ、雑音特性に優れたヘテロ接合バイポーラトランジスタを提供することができる。

以下に本発明の実施の形態に関して、図面を参照しながら説明する。
図１は本発明に関するＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタの構造を示す断面図である。

図１において、ヘテロ接合バイポーラトランジスタは、半絶縁性ＧａＡｓ基板上１０１上にＭＯＣＶＤ（有機金属気相成長法）やＭＢＥ（分子線ビームエピタキシー法）などのヘテロエピタキシーによって形成される。半絶縁性ＧａＡｓ基板上１０１上にｎ^＋−ＧａＡｓ（膜厚：１００Å、キャリア濃度：５×１０^１８ｃｍ^−３）を成長させ、その上にアンドープｉ−Ｉｎ_０．２Ｇａ_０．８Ａｓ（膜厚：１００Å）と前記Ｉｎ_０．２Ｇａ_０．８Ａｓとｎ^＋−ＧａＡｓのヘテロ接合からなる量子井戸を３０周期形成し、マルチレイヤー１０２を形成する。その上にｎ^＋−ＧａＡｓ（膜厚：１００Å、キャリア濃度：５×１０^１８ｃｍ^−３）１０３を成長さる。マルチレイヤー１０２およびｎ^＋−ＧａＡｓ１０３はマルチレイヤーサブコレクタ（膜厚：６１００Å）１３１として機能する。その上にはｎ−ＧａＡｓコレクタ１０４（膜厚：６０００Å、キャリア濃度：５×１０^１６ｃｍ^−３）、ｐ^＋−ＧａＡｓベース（膜厚：１３００Å、キャリア濃度：４×１０^１９ｃｍ^−３）１０５、ｎ−ＩｎＧａＰエミッタ（膜厚：３００Å、キャリア濃度：３×１０^１７ｃｍ^−３）１０６、ｎ−ＧａＡｓエミッタ（膜厚：５００Å、キャリア濃度：３×１０^１８ｃｍ^−３）１０７、ｎ^＋−ＧａＡｓエミッタ（膜厚：２０００Å、キャリア濃度：３×１０^１６ｃｍ^−３）１０８、ｎ−ＧａＡｓエミッタ（膜厚：５００Å、キャリア濃度：５×１０^１８ｃｍ^−３）１０９が形成してある。更に、ｎ^＋−Ｉｎ_０．５Ｇａ_０．５Ａｓエミッタ（膜厚：５００Å、キャリア濃度：２×１０^１９ｃｍ^−３）であるｎ^＋−ＩｎＧａＡｓグレーディング１１０、ｎ^＋−Ｉｎ_０．５Ｇａ_０．５Ａｓエミッタ（膜厚：５００Å、キャリア濃度：４×１０^１９ｃｍ^−３）であるｎ^＋−ＩｎＧａＡｓノンアロイオーミックキャップ１１１、を成長させ化合物半導体基板が構成されている。トランジスタとして動作するように、エッチングや電極形成工程を経て、それぞれコレクタ電極１２１、ベース電極１２２、エミッタ電極１２３を形成して、ヘテロ接合バイポーラトランジスタを構成している。

図２は本発明のヘテロ接合バイポーラトランジスタにおけるノンバイアス時のポテンシャル計算結果を示した図である。図２（ａ）は図１のＡ−Ａ’断面の全体の計算結果を示しており、図２（ｂ）は特にマルチレイヤーサブコレクタ１３１からｎ−ＧａＡｓコレクタ１０４部分の計算結果を拡大表示したものである。

図２（ｂ）からわかるように、マルチレイヤーサブコレクタ１３１はキャリア供給層となるｎ^＋−ＧａＡｓと量子井戸となるｉ−ＩｎＧａＡｓのヘテロ接合からなる変調ドープとなっており、前記マルチレイヤー１０２中のｉ−Ｉｎ_０．２Ｇａ_０．８Ａｓは、同マルチレイヤーのドープしたｎ^＋−ＧａＡｓから電子の供給を受けて、２次元電子ガスとして作用し、図２（ｂ）紙面上下方向にコレクタ電流が流れるようなチャネルとして作用する。また、同マルチレイヤー１０２を構成するｎ^＋−ＧａＡｓおよび、マルチレイヤーサブコレクタ１３１端部のｎ^＋−ＧａＡｓ１０３は、ドナー化して電子が出払っているため空間電荷領域となっており、図２（ｂ）の紙面上下方向の電流には殆ど寄与しない。そのためｉ−Ｉｎ_０．２Ｇａ_０．８Ａｓとｎ^＋−ＧａＡｓ界面に形成される２次元電子ガスのみで、サブコレクタ層を流れる電流が構成されている。ｉ−Ｉｎ_０．２Ｇａ_０．８Ａｓの２次元電子ガスはＧａＡｓに比べて電子移動度が高いため、サブコレクタ層をＧａＡｓのみで形成した場合より図２（ｂ）紙面上下方向に関するコレクタ抵抗が小さくなる。そのため、オン抵抗の直列抵抗成分となるコレクタ抵抗が低減される結果、ヘテロ接合バイポーラトランジスタのオン抵抗が低下するように作用する。また、サブコレクタ電流が２次元電子ガスで構成されるので、２次元電子ガスを形成する電子は高移動度のため散乱が少なく、散乱が原因と考えられている熱雑音の少ないヘテロ接合バイポーラトランジスタが実現できる。

以上のように、サブコレクタ層を、不純物をドープした半導体層、例えばｎ^＋−ＧａＡｓと、ノンドープの半導体層、例えばｉ−ＩｎＧａＡｓを複数回繰り返し積層したマルチレイヤーの量子井戸構造とすることにより、電極から空間電荷層を挟んだ量子井戸に発生する２次元電子ガスが電極への電流伝播の過半を担うこととなるため、従来のサブコレクタ層に比べて高移動度の伝導層とできるため、サブコレクタ層のシート抵抗を低減させオン抵抗を低減することができる。また、サブコレクタ電流が２次元電子ガスで構成されるので、電子は散乱の影響を受けにくくなり熱雑音の発生が抑えられ、優れた雑音特性を実現することができる。

なお、図１の実施例はＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタに関する実施例であって、本発明の意味するところは、他の材料で構成されたヘテロ接合バイポーラトランジスタのサブコレクタ層に２次元電子ガスを挿入する量子井戸構造を用いてもよい。よって、サブコレクタ、コレクタ、ベース、エミッタ層は実施以外の材料であってもよい。また、量子井戸による２次元電子ガス層となる層は、本実施例の場合３０層となっているがこの限りではない。本実施例で示したｉ−Ｉｎ_０．２Ｇａ_０．８ＡｓのＩｎ組成は０．２としたがそれ以外の組成でもよい。ただし、実施例にある通り、膜厚はＩｎ組成に対して臨界膜厚を越えない膜厚とする。なおＩｎ組成が０．２の場合は１００Å〜１５０Åが望ましい。量子井戸を形成する不純物をドープした半導体層は、本実施例の場合、キャリア濃度が５×１０^１８ｃｍ^−３ になるよう一様ドープしたｎ^＋−ＧａＡｓとして例示したが、ｎ^＋−ＧａＡｓのドーピングプロファイルはデルタ関数的に分布するようなデルタドーピングであってもよい。

また、本実施例はエミッタ層がコレクタ層より上に形成されたエミッタアップのヘテロ接合バイポーラトランジスタで説明したが、電極に接するエピタキシャル層に量子井戸を形成すれば良く、コレクタ層がエミッタ層より上に形成されたコレクタアップのヘテロ接合バイポーラトランジスタであってもよい。この場合はエミッタの一部に２次元電子ガスが挿入された構造となる。

本発明のヘテロ接合バイポーラトランジスタは、サブコレクタ層のドーピング濃度および厚みを殆ど変えることなく、サブコレクタ層のシート抵抗を下げ、コレクタ抵抗を低減することにより、オン抵抗を小さくし、且つ雑音を少なくすることができ、高出力化・高効率化された増幅器としてのヘテロ接合バイポーラトランジスタ等に有用である。

本発明に関するＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタの構造を示す断面図 本発明に関する実施の形態のポテンシャル計算結果を示す図である。 従来のＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタを例示する断面図

符号の説明

１０１ 半絶縁性ＧａＡｓ基板
１０２ マルチレイヤー
１０３ ｎ^＋−ＧａＡｓ
１０４ ｎ−ＧａＡｓコレクタ
１０５ ｐ^＋−ＧａＡｓベース
１０６ ｎ−ＩｎＧａＰエミッタ
１０７ ｎ−ＧａＡｓエミッタ
１０８ ｎ^＋−ＧａＡｓエミッタ
１０９ ｎ−ＧａＡｓエミッタ
１１０ ｎ^＋−ＩｎＧａＡｓグレーディング
１１１ ｎ^＋−ＩｎＧａＡｓノンアロイオーミックキャップ
１２１ コレクタ電極
１２２ ベース電極
１２３ エミッタ電極
１３１ マルチレイヤーサブコレクタ
３０１ 半絶縁性ＧａＡｓ基板
３０２ ｎ＋ＧａＡｓサブコレクタ
３０３ ｎ−ＧａＡｓコレクタ
３０４ ｐ^＋−ＧａＡｓベース
３０５ ｎ−ＩｎＧａＰエミッタ
３０６ ｎ−ＧａＡｓエミッタ
３０７ ｎ^＋−ＧａＡｓエミッタ
３０８ ｎ−ＧａＡｓエミッタ
３０９ ｎ^＋−ＩｎＧａＡｓグレーディング
３１０ ｎ^＋−ＩｎＧａＡｓノンアロイオーミックキャップ
３２１ コレクタ電極
３２２ ベース電極
３２３ エミッタ電極
３３１ 真性領域

Claims (9)

1. ヘテロ接合バイポーラトランジスタであって、
   電極に接するエピタキシャル層にヘテロ接合を利用した量子井戸構造を形成することを特徴とするヘテロ接合バイポーラトランジスタ。
2. 量子井戸が複数層積層されることを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ。
3. 前記のエピタキシャル層がコレクタ層であり、前記コレクタ層上にベース層およびエミッタ層が形成されることを特徴とする請求項１または請求項２のいずれかに記載のヘテロ接合バイポーラトランジスタ。
4. 前記のエピタキシャル層がエミッタ層であり、前記エミッタ層上にベース層およびコレクタ層が形成されることを特徴とする請求項１または請求項２のいずれかに記載のヘテロ接合バイポーラトランジスタ。
5. 前記の量子井戸構造がＧａＡｓとＩｎＧａＡｓのヘテロ接合からなることを特徴とする請求項１または請求項２または請求項３または請求項４のいずれかに記載のヘテロ接合バイポーラトランジスタ。
6. 前記ＩｎＧａＡｓのＩｎ組成が０．２５以下であることを特徴とする請求項５記載のヘテロ接合バイポーラトランジスタ。
7. 不純物をドープした半導体層とノンドープド半導体層を積層することにより前記量子井戸を形成することを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５または請求項６のいずれかに記載のヘテロ接合バイポーラトランジスタ。
8. 前記半導体層への不純物のドーピングをドーピングプロファイルがデルタ関数的に分布するようなデルタドーピングを施す事を特徴とする請求項７記載のヘテロ接合バイポーラトランジスタ。
9. 前記半導体層への不純物のドーピングが５×１０^１８ｃｍ^−３以下の濃度のドーピングであることを特徴とする請求項７または請求項８のいずれかに記載のヘテロ接合バイポーラトランジスタ。

Images