JP2001345328A

JP2001345328A - 半導体装置、及び、半導体集積回路

Info

Publication number: JP2001345328A
Application number: JP2000166188A
Authority: JP
Inventors: Hidenori Shimawaki; 秀徳嶋脇
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-06-02
Filing date: 2000-06-02
Publication date: 2001-12-14
Also published as: US20010048120A1

Abstract

(57)【要約】【課題】コレクタ電流・電圧特性に見られるオフセット
電圧が小さく、ベースリーク電流が低減されて、電流利
得と信頼性とが向上すること。【解決手段】第１導電型のコレクタ層３と、第２導電型
のベース層４と、第１導電型のエミッタ層５，６と、第
１導電型のエミッタコンタクト層７とから構成されてい
る。エミッタ層５，６は、ＩＩＩ族原子層面内のＩｎと
Ｇａが規則的に配列している第１ＩｎＧａＰ層５と、Ｉ
ＩＩ族原子層面内のＩｎとＧａが不規則に配列している
第２ＩｎＧａＰ層６とから形成されている。第１ＩｎＧ
ａＰ層５に隣接するベース層４の領域はＧａＡｓ層から
形成され、第２ＩｎＧａＰ層６に隣接するエミッタコン
タクト層７の領域はＧａＡｓ層から形成されている。エ
ミッタ／ベース界面の伝導帯不連続が小さくなって、コ
レクタ電流・電圧特性に見られるオフセット電圧が小さ
く、ベースリーク電流が低減される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及び半
導体集積回路に関し、特に、ヘテロ接合バイポーラトラ
ンジスタを形成し、エミッタ構成材料にＩｎＧａＰが用
いられる半導体装置及び半導体集積回路に関する。

【０００２】

【従来の技術】バイポーラトランジスタは、単一電源動
作が可能であり、電界効果トランジスタに比べて電流駆
動能力が大きい特性を有している。特に、化合物半導体
を用いたバイポーラトランジスタは、エミッタ・ベース
接合をヘテロ接合に構成することができ、ベースを高濃
度にしてもエミッタ注入効率を大きく保つことができ、
更に、縦型素子であるため主として結晶層の構造により
キャリアの走行特性が決まり、微細なリソグラフィー技
術を用いなくても良好な高周波特性が得られること等の
利点を有している。各種ヘテロ接合のうち、特にＡｌＧ
ａＡｓ／ＧａＡｓヘテロ接合を用いたヘテロ接合バイポ
ーラトランジスタ（以降、ＨＢＴと称す）について、高
周波アナログ応用や高速スイッチング応用に関する技術
の検討が精力的に進められてきていて、近年、ＡｌＧａ
Ａｓに代わってＩｎＧａＰをエミッタに用いるＩｎＧａ
Ｐ／ＧａＡｓ・ＨＢＴの研究開発が活発に行われてい
る。ＩｎＧａＰは、Ｉｎ組成が０．５近傍の場合にＡｌ
ＧａＡｓと同様にＧａＡｓ基板に格子整合し、ＧａＡｓ
との間の価電子帯不連続が大きく伝導帯不連続が小さい
こと、ＧａＡｓに対して選択エッチングが容易にできる
こと、Ａｌを含まないためにＤＸセンターなどの深いド
ナー不純物準位がないこと、表面・界面での再結合速度
が小さいこと等の特性を有している。

【０００３】ＩｎＧａＰは、結晶成長条件に依存して微
視的な結晶構造が変化することが知られており、ＩＩＩ
族元素のＩｎとＧａがＩＩＩ族原子層面内で規則的に配
列して自然超格子構造（以下、秩序配列構造と称す）を
形成する場合と、不規則に配列して無秩序配列構造を形
成する場合とがある。これに対応してＩｎＧａＰの禁制
帯幅は、概ね、１．８３〜１．９２ｅＶの範囲で変化
し、この変化はＩｎＧａＰ／ＧａＡｓヘテロ接合界面で
は主として伝導帯不連続に反映される。秩序配列構造を
有するＩｎＧａＰを用いた場合には、ＩｎＧａＰ／Ｇａ
Ａｓヘテロ接合界面の伝導帯不連続を非常に小さくでき
るため、ＨＢＴのコレクタ電流・電圧特性に見られるオ
フセット電圧を低く抑えることができる。これにより、
低電圧動作の電力増幅器を構成した場合には、良好な効
率を実現することが可能である。

【０００４】ＨＢＴは、このように良好な効率を実現す
ることが可能であるが、秩序配列構造を有するＩｎＧａ
Ｐ層上にＧａＡｓ層を形成した場合、ＩｎＧａＰ層が有
する自然超格子に起因して、両層間の界面近傍のＧａＡ
ｓ層のＧａが然るべき格子点に配置されず、トラップが
誘起され、その界面上で抵抗が増加してしまうという現
象が見出されている。特開平１１−２４３０５８号の技
術は、このような抵抗増加の問題を解決するために、自
然超格子をもたない無秩序構造のＩｎＧａＰ層を用いた
ＨＢＴを開示している。この公知のＨＢＴは、図７に示
されるように、半絶縁性ＧａＡｓ基板１０１上にｉ−Ｇ
ａＡｓ層１０２、ｎ−ＧａＡｓからなるサブコレクタ層
１０３、ｎ−ＧａＡｓからなるコレクタ層１０４、ｐ−
ＧａＡｓからなるベース層１０５、ｎ−ＩｎＧａＰから
なるエミッタ層１０６、ｎ−ＧａＡｓ層１０７、ｎ−Ｉ
ｎＧａＡｓ層１０８が順次に積層されており、ｎ−Ｇａ
Ａｓ層１０７とｎ−ＩｎＧａＡｓ層１０８によりエミッ
タキャップ層１０９が形成されている。サブコレクタ層
１０３上にはコレクタ電極１１０、ベース層１０５上に
はベース電極１１１、ｎ−ＩｎＧａＡｓ層１０８上には
エミッタ電極１１２が形成されている。このように公知
技術は、エミッタ層１０６を構成するｎ−ＩｎＧａＰ層
が無秩序配列の結晶構造を有するＩｎＧａＰ層により形
成されていることに特徴がある。このような無秩序構造
により、エミッタ層１０６とエミッタキャップ層１０９
との間の抵抗を低減している。

【０００５】ＩｎＧａＰ／ＧａＡｓヘテロ接合を用いる
ＨＢＴは、ＩｎＧａＰ層の結晶構造に依存して、低電流
領域における電流利得が特に変化してしまう。即ち、無
秩序配列構造を有するＩｎＧａＰ層をエミッタに用いた
場合には、低コレクタ電流領域においても高い電流利得
が得られるのに対して、秩序配列構造を有するＩｎＧａ
Ｐ層をエミッタに用いた場合には、低コレクタ電流領域
でベースリーク電流が増大し、電流利得が低下する特性
が顕著に見られる。このような特性が、図８と図９に示
されている。図８は、秩序配列構造を有するＩｎＧａＰ
層をエミッタに用いた場合のエミッタ／ベース接合のエ
ネルギーバンドダイアグラムを示している。４ｄはｐ−
ＧａＡｓ層、５ｄは秩序配列構造を有するｎ−ＩｎＧａ
Ｐ層、７ｄは比較的低濃度のｎ−ＧａＡｓ層、８ｄは高
濃度のｎ−ＧａＡｓ層であり、ｐ−ＧａＡｓ層４ｄはベ
ース層を構成し、低濃度のｎ−ＧａＡｓ層７ｄと高濃度
の８ｄはエミッタコンタクト層の一部を構成している。
既述のように、秩序構造を有するＩｎＧａＰ層を用いた
場合には、エミッタ層とベース層との間の伝導帯不連続
を小さく抑えることができるため、エミッタからベース
に注入される電子に対するエネルギー障壁は実用上問題
にならない程度に小さいが、ＩｎＧａＰ層の禁制帯幅が
減少することに加えて、ｎ−ＩｎＧａＰ層５ｄとｎ−Ｇ
ａＡｓ層７ｄとの界面にトラップが誘起されるために界
面近傍のキャリアが枯渇し、ベース層中の正孔から見た
実効的なエネルギー障壁Ｅ_Ｖ２が低下してしまう。これ
により、ベースリーク電流が増加し、特に低コレクタ電
流領域の電流利得が著しく低下する。また、再結合電流
が増大するため、信頼性の観点からも好ましくない。本
発明者の検討によれば、ベースリーク電流の増加はエミ
ッタ層の厚さが１５０ｎｍ以下に薄い場合、又は、ｎ−
ＩｎＧａＰ層５ｄとｎ−ＧａＡｓ層７ｄとの間の界面の
近傍のｎ型不純物濃度が概略１０^１８ｃｍ^−３よりも小
さい場合に顕著である。

【０００６】図９は、無秩序配列構造を有するＩｎＧａ
Ｐ層をエミッタに用いた場合のエミッタ／ベース接合の
エネルギーバンドダイアグラムを示している。４ｅはｐ
−ＧａＡｓ層、６ｅは無秩序配列構造を有するｎ−Ｉｎ
ＧａＰ層、７ｅは比較的低濃度のｎ−ＧａＡｓ層、８ｅ
は高濃度のｎ−ＧａＡｓ層を示し、ｐ−ＧａＡｓ層４ｅ
はベース層を構成し、低濃度のｎ−ＧａＡｓ層７ｅと高
濃度のｎ−ＧａＡｓ層８ｅはエミッタコンタクト層の一
部を構成している。無秩序構造を有するＩｎＧａＰ層６
ｅをエミッタに用いた場合には、ｎ−ＩｎＧａＰ層６ｅ
とｎ−ＧａＡｓ層７ｅとの間の界面のトラップの発生を
低減することができるため、ベース層中の正孔から見た
実効的なエネルギー障壁Ｅ_Ｖ３を比較的高く保つことが
可能である。このことによりベースリーク電流を低減す
ることができるが、ＩｎＧａＰ／ＧａＡｓヘテロ接合に
おける伝導帯不連続が増大するために、エミッタ／ベー
ス接合界面に電子に対するエネルギー障壁が生じてしま
う。このため、既述の特開平１１−２４３０５８号に開
示されているようなＨＢＴでは、コレクタ電流・電圧特
性に見られるオフセット電圧を小さくできないという問
題がある。

【０００７】コレクタ電流−電圧特性に見られるオフセ
ット電圧が小さく、ベースリーク電流が低減され、電流
利得と信頼性とが向上することが求められる。

【０００８】

【発明が解決しようとする課題】本発明の課題は、コレ
クタ電流・電圧特性に見られるオフセット電圧が小さ
く、ベースリーク電流が低減され、電流利得と信頼性と
が向上する半導体装置、及び、半導体集積回路を提供す
ることにある。

【０００９】

【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）つきで、番号、記号等が添
記されている。その番号、記号等は、本発明の実施の複
数・形態又は複数の実施例のうちの少なくとも１つの実
施の形態又は複数の実施例を構成する技術的事項、特
に、その実施の形態又は実施例に対応する図面に表現さ
れている技術的事項に付せられている参照番号、参照記
号等に一致している。このような参照番号、参照記号
は、請求項記載の技術的事項と実施の形態又は実施例の
技術的事項との対応・橋渡しを明確にしている。このよ
うな対応・橋渡しは、請求項記載の技術的事項が実施の
形態又は実施例の技術的事項に限定されて解釈されるこ
とを意味しない。

【００１０】本発明による半導体装置は、第２導電型の
ベース層（４）と、第１導電型のエミッタ層（５，６）
と、第１導電型のエミッタコンタクト層（７）を含み、
エミッタ層（５，６）は、ＩＩＩ族原子層面内のＩｎと
Ｇａが規則的に配列している第１ＩｎＧａＰ層（５）
と、ＩＩＩ族原子層面内のＩｎとＧａが不規則に配列し
ている第２ＩｎＧａＰ層（６）とを備え、第１ＩｎＧａ
Ｐ層（５）に隣接するベース層（４）の領域はＧａＡｓ
層から形成され、第２ＩｎＧａＰ層（６）に隣接するエ
ミッタコンタクト層（７）の領域はＧａＡｓ層から形成
されている。エミッタ／ベース界面の伝導帯不連続が小
さくなって、エミッタ／エミッタコンタクト界面のトラ
ップ等の発生を防止できる。第１導電型と第２導電型
は、ｎ型又はｐ型であって、コレクタ層（３）とベース
層（４）とエミッタ層（５，６）とは、ｎｐｎ型のバイ
ポーラトランジスタを構成し、移動度の大きい電子をキ
ャリアとして使うので、動作速度の優れた半導体装置が
得られる利点があり、更に、伝導帯不連続を小さくする
ことができるので、電流ブロッキング効果を生じないこ
と等の物性的特性がある。トランジスタを形成するため
には、更に、コレクタ層（３）が形成される。コレクタ
層は、第１導電型又はアンドープである。

【００１１】第１ＩｎＧａＰ層（５）と第２ＩｎＧａＰ
層（６）は、Ｉｎ_ＸＧａ_１−ＸＰで表されるとき、０．
４７≦ｘ≦０．５２であることが好ましい。このような
比率によれば、ＩｎＧａＰ層がＧａＡｓ層にほぼ格子整
合するので、結晶欠陥や転位が生じにくく、結晶品質の
良好なヘテロ接合バイポーラトランジスタが実現され、
電流利得と信頼性に優れた半導体装置が得られる。この
場合、エミッタ層（５，６）の厚さは１５０ｎｍ以下で
あることが更に好ましい。このような薄さのエミッタ層
を用いると、素子の微細化が容易であり、ベース層を露
出させずにエミッタ層を貫通してベース電極を形成する
ことができるため、簡便な製造方法により特性が優れた
半導体装置が得られることになる。

【００１２】エミッタ層（５，６）にエミッタメサが形
成され、ベース層（３）に接続するベース電極（１１）
とが追加され、ベース電極（１１）はエミッタメサに配
置され、エミッタメサとベース電極（１１）との間の少
なくとも一部の領域は、エミッタ層（５，６）の少なく
とも一部によって覆われている。エミッタメサ端が禁制
帯幅の広い半導体保護層により覆われていることになる
ので、表面再結合電流を低減することができて、電流利
得や信頼性に優れた半導体装置を得ることができる。第
１ＩｎＧａＰ層（５）と第２ＩｎＧａＰ層（６）との間
に中間的に規則的である第３ＩｎＧａＰ層（１３）を更
に含むことは好ましい。

【００１３】本発明による半導体集積回路は、このよう
な半導体装置が半導体集積回路に組み込まれることによ
り、その半導体集積回路の特性を向上させることがで
き、マイクロ波帯の高出力増幅器、又は、ミリ波帯の電
圧制御発振器として用いられるときに特にその優れた物
性が活かされ、電流利得と信頼性に優れた半導体装置が
利用されて、高機能の半導体集積回路が提供され得る。

【００１４】

【発明の実施の形態】本発明による半導体装置の実施の
形態は、ＧａＡｓ層を持つ多層構造が形成されている。
半絶縁性ＧａＡｓ基板１上に、図１に示されるように、
膜厚５００ｎｍ、キャリア濃度３×１０^１８ｃｍ^−３の
ｎ−ＧａＡｓ層２が形成されている。ｎ−ＧａＡｓ層２
の上面に、膜厚７００ｎｍのアンドープＧａＡｓ層３が
形成されている。アンドープＧａＡｓ層３の上面に、膜
厚１００ｎｍ、キャリア濃度４×１０^１９ｃｍ^−３のｐ
−ＧａＡｓ層４が形成されている。ｐ−ＧａＡｓ層４の
上面に、膜厚２５ｎｍ、キャリア濃度３×１０^１７ｃｍ
^−３の秩序配列構造を有するｎ−ＩｎＧａＰ層５が形成
されている。ｎ−ＩｎＧａＰ層５の上面に、膜厚１５ｎ
ｍ、キャリア濃度３×１０^１７ｃｍ^−３の無秩序配列構
造を有するｎ−ＩｎＧａＰ層６が形成されている。ｎ−
ＩｎＧａＰ層６の上面に、膜厚１００ｎｍ、キャリア濃
度３×１０^１７ｃｍ^−３のｎ−ＧａＡｓ層７が形成され
ている。ｎ−ＧａＡｓ層７の上面に、膜厚５０ｎｍ、キ
ャリア濃度３×１０^１８ｃｍ^−３のｎ−ＧａＡｓ層８が
形成されている。ｎ−ＧａＡｓ層８の上面に、膜厚１０
０ｎｍ、キャリア濃度２×１０^１９ｃｍ^−３のｎ−Ｉｎ
ＧａＡｓ層９が形成されている。

【００１５】ｎ−ＧａＡｓ層２はコレクタコンタクト層
を形成し、アンドープＧａＡｓ層３はコレクタ層を形成
し、ｐ−ＧａＡｓ層４はベース層を形成し、ｎ−ＩｎＧ
ａＰ層５とｎ−ＩｎＧａＰ層６とはエミッタ層を形成
し、ｎ−ＧａＡｓ層７とｎ−ＧａＡｓ層８とはエミッタ
コンタクト層を形成し、ｎ−ＩｎＧａＡｓ層９はエミッ
タキャップ層を形成している。コレクタ層としては、既
述のアンドープＧａＡｓ層に限られずｎ−ＧａＡｓ層を
用いることができる。このような結晶層構造は、有機金
属気相成長法により形成され得る。エミッタ層を形成す
る際に、ｎ−ＩｎＧａＰ層５とｎ−ＩｎＧａＰ層６の結
晶成長温度が変化させられることにより、ＩＩＩ族原子
層面内におけるＩｎとＧａの配列の規則性が変化させら
れている。

【００１６】オーミック電極として、ｎ−ＩｎＧａＡｓ
層９の上面にはエミッタ電極１０が形成され、ｎ−Ｇａ
Ａｓ層２の上面にはコレクタ電極１２が形成されてい
る。また、選択ウエットエッチングにより、ｎ−ＩｎＧ
ａＰ層６にその一部分が表出されてエミッタメサが形成
されていて、ベース電極１１は、ｎ−ＩｎＧａＰ層６の
表出部分に形成され、ｎ−ＩｎＧａＰ層５とｎ−ＩｎＧ
ａＰ層６を貫通してベース層４に電気的に接続してい
る。そのため、ベース層４の表面は露出されることな
く、全体がエミッタ層５により覆われている。エミッタ
層５は、膜厚が全体で４０ｎｍであって薄いため、エミ
ッタメサに覆われていない領域においては空乏化して表
面保護層として働いている。

【００１７】図２は、図１に示した半導体装置について
得られるエミッタ／ベース接合部のエネルギーバンドダ
イアグラムを示している。部分４ａはｐ−ＧａＡｓ層４
（膜厚１００ｎｍ、キャリア濃度４×１０^１９ｃ
ｍ^−３）を形成し、部分５ａは秩序配列構造を有するｎ
−ＩｎＧａＰ層５（膜厚２５ｎｍ、キャリア濃度３×１
０^１ ^７ｃｍ^−３）を形成し、部分６ａは無秩序配列構造
を有するｎ−ＩｎＧａＰ層６（膜厚１５ｎｍ、キャリア
濃度３×１０^１７ｃｍ^−３）を形成し、部分７ａはｎ−
ＧａＡｓ層７（膜厚１００ｎｍ、キャリア濃度３×１０
^１７ｃｍ^−３）を形成し、部分８ａはｎ−ＧａＡｓ層８
（膜厚５０ｎｍ、キャリア濃度３×１０^１８ｃｍ^−３）
を形成し、部分４ａのｐ−ＧａＡｓ層４はベース層を形
成し、部分７ａのｎ−ＧａＡｓ層７と部分８ａのｎ−Ｇ
ａＡｓ層８はエミッタコンタクト層の一部を形成してい
る。

【００１８】本発明による半導体装置の実施の既述の形
態は、ベース層４と隣接するエミッタ領域に秩序配列構
造を有するｎ−ＩｎＧａＰ層５が形成され、エミッタコ
ンタクト層（ｎ−ＧａＡｓ層７とｎ−ＧａＡｓ層８）と
隣接するエミッタ領域に無秩序配列構造を有するｎ−Ｉ
ｎＧａＰ層６が形成され、二つのＩｎＧａＰ層５，６が
積層されてエミッタ層を構成している。このＩｎＧａＰ
積層層５，６により、図２に示されるように、エミッタ
／ベース接合界面における伝導帯不連続を非常に小さく
することができ、同時に、エミッタ／エミッタコンタク
ト界面にトラップが誘起されることを抑止することがで
きるので、ベース層４の中の正孔から見た実効的なエネ
ルギー障壁Ｅ_Ｖ１を比較的に高く保つことが可能であ
り、ベースリーク電流を低減することができる。エネル
ギー障壁Ｅ_Ｖ１を比較的に高く保つことができるので、
コレクタ電流・電圧特性に見られるオフセット電圧が１
００ｍＶ以下に小さくなり、コレクタ電流密度が１００
Ａ／ｃｍ^２の程度で非常に低い領域にあって、電流利得
が１００以上に大きくなり、結果として、信頼性が良好
な半導体装置を得ることができる。

【００１９】図３は、本発明による半導体装置の実施の
他の形態を示している。既述のｐ−ＧａＡｓ層４の上面
に、膜厚１５ｎｍ、キャリア濃度３×１０^１７ｃｍ^−３
の秩序配列構造を有するｎ−ＩｎＧａＰ層５’が形成さ
れ、ｎ−ＩｎＧａＰ層５’の上面に、膜厚１５ｎｍ、キ
ャリア濃度３×１０^１７ｃｍ^−３の中間的な秩序配列構
造を有するｎ−ＩｎＧａＰ層１３が形成され、ｎ−Ｉｎ
ＧａＰ層１３にの面に膜厚１５ｎｍ、キャリア濃度３×
１０^１７ｃｍ^−３の無秩序配列構造を有するｎ−ＩｎＧ
ａＰ層６’が順次に積層されてエミッタ層を形成してい
る。その他の積層構造は、図１の積層構造に同じであ
る。

【００２０】ｎ−ＩｎＧａＰ層１３は、ＩＩＩ族原子層
面内のＩｎとＧａの配列の規則性が、ｎ−ＩｎＧａＰ層
５’からｎ−ＩｎＧａＰ層６’に向かうにつれて徐々に
小さくなるように形成されている。これにより、伝導帯
と価電子帯とにエネルギー障壁を発生させることがな
く、秩序配列構造を有するｎ−ＩｎＧａＰ層５’と無秩
序配列構造を有するｎ−ＩｎＧａＰ層６’とを連続的
に、且つ、一体的に接続・形成することができる。これ
により、実施の図１の形態と同様に、オフセット電圧が
小さく、ベースリーク電流が低減され、電流利得と信頼
性が向上する。

【００２１】図４は、本発明による半導体装置の実施の
更に他の形態を示している。既述のｐ−ＧａＡｓ層４の
上面に膜厚３０ｎｍ、キャリア濃度３×１０^１７ｃｍ
^−３の秩序配列構造を有するｎ−ＩｎＧａＰ層５”が形
成され、ｎ−ＩｎＧａＰ層５”の上面に膜厚７０ｎｍ、
キャリア濃度３×１０^１７ｃｍ^−３の無秩序配列構造を
有するｎ−ＩｎＧａＰ層６”とが積層されてエミッタ層
を形成している。エミッタメサは、ｎ−ＩｎＧａＡｓ層
９、ｎ−ＧａＡｓ層８、ｎ−ＧａＡｓ層７とを選択的に
エッチングして、ｎ−ＩｎＧａＰ層６”を表出した後、
ｎ−ＩｎＧａＰ層６”の表面の一部（約５０ｎｍ）をエ
ッチングにより除去することによって形成されている。
また、ベース電極１１’は、残りのｎ−ＩｎＧａＰ層
６”とｎ−ＩｎＧａＰ層５’を選択的にエッチングによ
り除去した後、表出されたｐ−ＧａＡｓ層４の上面に形
成され、エミッタメサ端にはｎ−ＩｎＧａＰ層５”とｎ
−ＩｎＧａＰ層６”とからなる長さＬｇのガードリング
１４が形成されている。このガードリングの膜厚は全体
で約５０ｎｍであって薄いので、通常の動作状態では空
乏化していて、これによって表面再結合が低減され得
る。また、Ｌｇは、本実施の形態では０．５μｍに調整
されているが、実用上は、概略０．２μｍ以上であれば
ガードリングとしての効果が得られる。このように、本
実施の形態は、実施の図１の形態と図２の形態と同様
に、公知の半導体装置と比較してその特性が向上する。

【００２２】図５は、本発明による半導体集積回路の実
施の形態を示している。本発明による半導体集積回路
は、マイクロ波帯の高出力増幅器ＩＣに好適に適用され
る。入力端子１８、ドライバー段ＨＢＴ１４、段間整合
回路１６、パワー段ＨＢＴ１５、出力端子１９が順々に
接続されている。ドライバー段ＨＢＴ１４とパワー段Ｈ
ＢＴ１５のそれぞれの入力側には、直流バイアス供給回
路１７により直流バイアスが印加される。ドライバー段
ＨＢＴ１４の出力側には、直流バイアス供給端子２１が
接続され、パワー段ＨＢＴ１５の出力側には直流バイア
ス供給端子２２が接続され、これらを通じてパワー段Ｈ
ＢＴ１５に直流バイアスが印加される。直流バイアス供
給回路１７には、電源電圧端子２０が接続されている。
ドライバー段ＨＢＴ１４とパワー段ＨＢＴ１５は、実施
の図１の形態の半導体装置がそれぞれに複数並列接続す
ることによって形成されていて、エミッタの総面積はそ
れぞれに９６０μｍ^２と７２００μｍ^２である。このよ
うな構成により、電源電圧３．５Ｖで、出力電力が３５
ｄＢｍであり、付加電力効率が６０％以上である良好な
特性を有する半導体集積回路を得ることができた。

【００２３】図６は、本発明による半導体集積回路の実
施の形態を示している。本発明による半導体集積回路
は、ミリ波帯の電圧制御発振器ＩＣに好適に適用され
る。マイクロストリップ線路２３、バラクタ２４、共振
器２５、キャパシタ２６、マイクロストリップ線路２
７、ＨＢＴ２８、マイクロストリップ線路２９、キャパ
シタ３１、出力端子３２が順々に接続されている。発振
素子であるＨＢＴ２８には、実施の図３の既述の形態の
半導体装置が用いられている。ＨＢＴ２８は、コレクタ
接地で用いられていて、コレクタにマイクロストリップ
線路３３により構成された直列帰還回路が接続されてい
る。変調素子であるバラクタ２４は、ベース・コレクタ
接合を用いたＰＮ接合ダイオードにより構成されてい
る。ＨＢＴ２８のベースとエミッタとバラクタ２４の両
端には、概ね１／４波長の長さを有するマイクロストリ
ップ線路、キャパシタ２６、直流バイアス供給端子によ
り構成されている直流バイアス供給回路が接続されてい
る。即ち、マイクロストリップ線路３４、キャパシタ３
５、直流バイアス供給端子３６とにより、ＨＢＴ２８に
コレクタバイアス電圧が印加され、マイクロストリップ
線路３７、キャパシタ３８、直流バイアス供給端子とに
よりベースバイアス電圧が印加される。

【００２４】バラクタ２４には、マイクロストリップ線
路４１、キャパシタ４２、直流バイアス供給端子４３、
マイクロストリップ線路４４、キャパシタ４５、直流バ
イアス供給端子４６とにより直流バイアス電圧が印加さ
れ、この印加電圧を変化させることによって発振周波数
が変調される。このように、ＨＢＴ２８のベースリーク
電流が低減されて１／ｆ雑音特性が向上するので、３８
ＧＨｚ帯で１００ｋＨｚ離調周波数での位相雑音が−９
０ｄＢｃ／Ｈｚであり、発振出力が８．５ｄＢｍである
良好な特性を有する半導体集積回路を得ることができ
る。

【００２５】

【発明の効果】本発明による半導体装置、及び、半導体
集積回路は、ＩｎＧａＰ層をエミッタに用いた場合に、
ベース・エミッタ界面の伝導帯不連続を小さく保ちつ
つ、エミッタ層とエミッタコンタクト層との界面におけ
るトラップを低減し、キャリアの枯渇や再結合を抑制す
ることができ、その結果、オフセット電圧が小さく、低
電流領域でも電流利得が大きく、且つ、信頼性に優れて
いる。

【００２６】本発明による半導体集積回路は、本発明に
よる半導体装置を使用することによって安定性に優れて
いる。

【図面の簡単な説明】

【図１】図１は、本発明による半導体装置の実施の形態
を示す断面図である。

【図２】図２は、既述の実施の形態のエネルギーバンド
を示すダイアグラムである。

【図３】図３は、本発明による半導体装置の実施の他の
形態を示す断面図である。

【図４】図４は、本発明による半導体装置の実施の更に
他の形態を示す断面図である。

【図５】図５は、本発明による半導体集積回路の実施の
形態を示す回路ブロック図である。

【図６】図６は、本発明による半導体集積回路の実施の
他の形態を示す回路ブロック図である。

【図７】図７は、公知の半導体装置を示す断面図であ
る。

【図８】図８は、エミッタ／ベース接合の公知のエネル
ギーバンドを示すダイアグラムである。

【図９】図９は、エミッタ／ベース接合の公知の他のエ
ネルギーバンドを示すダイアグラムである。

【符号の説明】

４…第２導電型のベース層５，６…第１導電型のエミッタ層７…第１導電型のエミッタコンタクト層１１…ベース電極１３…第３ＩｎＧａＰ層

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F003 BA92 BC01 BE02 BE90 BF06 BM02 BM03 BM06 5J081 AA11 BB06 CC34 DD03 DD26 EE09 EE17 EE18 FF21 GG01 KK02 KK09 KK22 LL05 MM01 MM07 5J091 AA04 AA41 CA13 CA36 CA91 FA16 HA06 HA07 HA30 KA32 KA48 KA68 MA03 MA22 QA02 SA14 UW07

Claims

【特許請求の範囲】

【請求項１】第２導電型のベース層と、第１導電型のエミッタ層と、第１導電型のエミッタコンタクト層を含み、前記エミッタ層は、ＩＩＩ族原子層面内のＩｎとＧａが規則的に配列してい
る第１ＩｎＧａＰ層と、ＩＩＩ族原子層面内のＩｎとＧａが不規則に配列してい
る第２ＩｎＧａＰ層とを備え、前記第１ＩｎＧａＰ層に隣接する前記ベース層の領域は
ＧａＡｓ層から形成され、前記第２ＩｎＧａＰ層に隣接する前記エミッタコンタク
ト層の領域はＧａＡｓ層から形成されている半導体装
置。
【請求項２】前記第１導電型はｎ型であり、前記第２導
電型はｐ型である請求項１の半導体装置。
【請求項３】前記第１ＩｎＧａＰ層と前記第２ＩｎＧａ
Ｐ層は、Ｉｎ_ＸＧａ _１−ＸＰで表されるとき、０．４７
≦ｘ≦０．５２である請求項１の半導体装置。
【請求項４】前記エミッタ層の厚さは１５０ｎｍ以下で
ある請求項１の半導体装置。
【請求項５】前記エミッタ層にエミッタメサが形成さ
れ、前記ベース層に接続するベース電極とを更に含み、前記ベース電極は前記エミッタメサに配置され、前記エミッタメサと前記ベース電極との間の少なくとも
一部の領域は、前記エミッタ層の少なくとも一部によっ
て覆われている請求項１の半導体装置。
【請求項６】前記第１ＩｎＧａＰ層と前記第２ＩｎＧａ
Ｐ層との間に介設され中間的に規則的である第３ＩｎＧ
ａＰ層を更に含む請求項１の半導体装置。
【請求項７】請求項１〜請求項６から選択される１請求
項の半導体装置が含まれている半導体集積回路。
【請求項８】マイクロ波帯の高出力増幅器として用いら
れる請求項７の半導体集積回路。
【請求項９】ミリ波帯の電圧制御発振器として用いられ
る請求項７の半導体集積回路。