TW201351638A - 具高電流增益之異質接面雙極電晶體結構及其製程方法 - Google Patents

Abstract

一種具高電流增益之異質接面雙極電晶體改良結構及其製程方法，其中前述改良結構包括有一基板、一p型摻雜緩衝層、一次集極層、一集極層、一基極層、一射極層、一射極覆蓋層以及一射極接觸層；以複數道蝕刻製程蝕刻出一基極電極接觸區，並使蝕刻製程終止於基極層，再於基極電極接觸區之內蝕刻出一集極電極接觸區，使蝕刻製程終止於次集極層；於該基極電極接觸區內，該基極層之上，設置一基極電極；於該集極電極接觸區內，該次集極層之上，設置一集極電極；再於該射極層上設置一射極電極。

Description

具高電流增益之異質接面雙極電晶體結構及其製程方法

本發明係有關一種異質接面雙極電晶體改良結構及其製程方法，尤指一種採用了一p型摻雜緩衝層於異質接面雙極電晶體之集極層與基板之間，使元件達到高電流增益性質之異質接面雙極電晶體改良結構及其製程方法。

高電流增益之異質接面雙極電晶體(Heterojunction Bipolar Transistor；HBT)具有高效率、高線性、高功率密度以及面積小等優點，常被應用在無線通訊作為微波功率放大器，是通訊電子市場非常重要的元件之一。

第1圖係為一傳統異質接面雙極電晶體之磊晶層結構剖面示意圖。該磊晶層結構係形成於一基板101上，依序包含一次集極層107、一集極層109、一基極層111、一射極層113、一射極覆蓋層115以及一射極接觸層117。

透過磊晶依序成長該元件之層狀結構後，即可進行基極電極121、集極電極119與射極電極123之製程步驟。首先可利用傳統曝光顯影技術與蝕刻製程技術，定義出一基極電極接觸區以及一集極電極接觸區；透過控制蝕刻製程，可使基極電極接觸區之蝕刻製程終止於基極層111，而集極電極接觸區之蝕刻製程則蝕刻終止於次集極層107；基極電極121係設置在基極電極接觸區內，並且與該基極層111形成歐姆接觸；在集極電極接觸區內，設置該 集極電極119，並且與該次集極層107形成歐姆接觸。射極電極123則直接設置在射極接觸層117之上，並且形成歐姆接觸。

以傳統異質接面雙極電晶體結構而言，達到高電流增益特性並不容易。一般認為元件的電流增益特性與集極或次集極層的晶體品質有很大的關連性。目前已知影響元件之電流增益有兩大因素。第一個因素是基板101中的晶格錯位(dislocation)缺陷，通常會在磊晶過程中往上傳遞延伸至次集極層，進而影響異質接面雙極電晶體之元件電流增益。第二個因素則是次集極層的高濃度摻雜。在一般情形下，為了改善電晶體之元件特性，必須降低集極電極119之電阻率，通常會透過提高次集極層107的n型掺雜濃度(通常該掺雜雜質為矽Si)，但隨著掺雜濃度提高，該次集極層107之磊晶缺陷密度也隨著提高，進而導致電流增益下降。

為解決上述第一個因素，先前技術已提出一種方法，可以有效抑制基板之晶格錯位缺陷往上延伸至元件層，進而改善元件的對電流增益。如第2圖所示，係為另一先前技術之異質接面雙極電晶體之磊晶層結構剖面示意圖。此結構基本上與第1圖所示之結構大致相同，惟，在該基板101與該次集極層107之間，設置一緩衝層103。此緩衝層103之材料係為氧摻雜之砷化鋁鎵(i-AlGaAs：O)，藉此可以抑制基板101晶格錯位缺陷往上層元件之次集極層傳遞，進而使異質接面雙極電晶體維持高電流增益。

對於上述之第二個因素，另一先前技術亦提出另一種元件結構，可改善因該次集極層107重度掺雜所導致元件電流增益下降的問題。如第3圖所示，係為該磊晶層結構剖面示意圖。其主要結構與第1圖所示之結構大致相同，惟，在該基板101與該次集 極層107之間，又設置一單原子掺雜層105。其中該單原子掺雜層105係為一厚度僅有單原子層之摻雜層(又稱為δ-doped layer或planer doping layer)，而掺雜元素通常係為矽(Si)，藉此可以抑制該次集極層107因重度掺雜所產生之缺陷，進而使該電晶體維持高電流增益。

為了同時解決上述影響元件電流增益之兩大因素，本發明提出一種異質接面雙極電晶體之改良結構及其製程方法，不但可以抑制由基板101晶格錯位缺陷往元件結構層傳遞，並且可以抑制該次集極層107因重度掺雜所產生的缺陷。本發明之改良結構除了解決上述文題，亦可同時降低集極電極119之電阻率，進而提高元件之電流增益及元件特性的可靠度。

本發明之主要目的在於提供一種異質接面雙極電晶體改良結構及其製程方法，其中於基板及次集極層之間，增加一p型摻雜緩衝層，藉以吸收次集極層中在磊晶過程中因矽(Si)重度摻雜所產生之鎵(Ga)空缺，並抑制基板之晶格錯位缺陷往元件層傳遞。藉由選擇構成該p型摻雜緩衝層之適當材料及摻雜元素，並最佳化摻雜濃度，即可調整出所需特性之電晶體結構，同時亦可大幅降低其導通電阻率，進而提高元件之電流增益及元件特性的可靠度。

為了達到上述之目的，本發明提供一種異質接面雙極電晶體改良結構，由下而上依序包括一基板、一p型摻雜緩衝層、一次集極層、一集極層、一基極層及一射極層；於該基極層之一端，設置一基極電極；於該次集極層之一端設置一集極電極；於該射 極層上設置一射極電極。

本發明亦提供一種異質接面雙極電晶體改良結構之製程方法，包括以下步驟：於一基板上，依序形成一p型摻雜緩衝層、一次集極層、一集極層、一基極層及一射極層；以曝光顯影技術於射極層上定義出一基極電極接觸區，並對該基極電極接觸區進行蝕刻，透過控制蝕刻製程，使蝕刻製程終止於該基極層；於該基極電極接觸區之內，以曝光顯影技術定義一集極電極接觸區，並對該集極電極接觸區進行蝕刻，使蝕刻製程終止於該次集極層；在該基極電極接觸區內之基極層上，設置一基極電極，並使該基極電極與該基極層形成歐姆接觸；在該集極電極接觸區內之次集極層上，設置一集極電極，並使該集極電極與該次集極層形成歐姆接觸；以及在該射極層上，設置一射極電極，使該射極電極與該射極層形成歐姆接觸。

於實施時，亦可在上述之結構與方法當中，於該射極層及該射極電極之間，設置一射極覆蓋層，並使該射極電極與該射極覆蓋層形成歐姆接觸。又，亦可在該射極層及該射極電極之間，設置一射極接觸層，並使該射極電極與該射極接觸層形成歐姆接觸，亦可在該射極層與該射極接觸層之間，設置一射極覆蓋層。

於實施時，前述構成該p型摻雜緩衝層之半導體材料係可為 砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)、磷化銦鎵(InGaP)、磷化銦鋁(InAlP)、磷砷化銦鎵(InGaAsP)或磷化鋁鎵銦(AlGaInP)。

於實施時，前述構成該p型摻雜緩衝層之摻雜材料係可為碳(C)、鋅(Zn)、鎂(Mg)、鈹(Be)、矽(Si)、硫(S)、碲(Te)、或以上材料之組合者。

於實施時，前述該p型摻雜緩衝層之較佳厚度係為大於10Å小於10000Å者。

為對於本發明之特點與作用能有更深入之瞭解，茲藉實施例配合圖式詳述於後。

第4圖即為本發明之異質接面雙極電晶體改良結構之磊晶層結構剖面示意圖，其包含一基板201、一p型摻雜緩衝層203、一次集極層207、一集極層209、一基極層211、一射極層213、一集極電極219、一基極電極221以及一射極電極223。

在本發明之結構中，該基板201通常可為半絕緣之砷化鎵(GaAs)基板。該p型摻雜緩衝層203係透過磊晶成長技術形成於該基板201之上。習知之磊晶成長技術包括分子束磊晶(Molecular Beam Epitaxy,MBE)技術或金屬有機化學氣相沉積(Metal-organic Chemical Vapor Deposition,MOCVD)技術。該p型摻雜緩衝層材料可為砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)、磷化銦鎵(InGaP)、磷化銦鋁(InAlP)、磷砷化銦鎵(InGaAsP)或磷化鋁鎵銦(AlGaInP)；且其中該p型摻雜緩衝層之摻雜材料係可 為碳(C)、鋅(Zn)、鎂(Mg)、鈹(Be)、矽(Si)、硫(S)、碲(Te)、或以上材料之組合者；且該p型摻雜緩衝層之厚度係為大於10Å小於10000Å者。形成該p型摻雜緩衝層203後，可接續磊晶成長該次集極層207於其上。通常該次集極層207是由n型砷化鎵(GaAs)所構成，通常都會摻雜高濃度之矽(Si)。該集極層209係形成於該次集極層207之上，通常該集極層209也是由n型砷化鎵(GaAs)所構成，且通常以矽(Si)為摻雜材料。該基極層211係形成於該集極層209之上，且由p型砷化鎵(GaAs)所構成，其摻雜材料通常是碳(C)或其他p型摻雜材料。最後以形成該射極層213於該基極層211之上完成該磊晶層結構的製作，該射極層213係由n型磷化銦鎵(InGaP)所構成，而摻雜材料通常是矽(Si)。

第8圖係顯示本發明異質接面雙極電晶體改良結構之製程方法之一實施例之流程圖。如步驟A所示，先透過磊晶成長技術依序成長該元件之層狀結構，之後再如步驟B~F所示進行基極電極、集極電極與射極電極之製程步驟。首先可利用傳統曝光顯影技術於射極層213上定義出一基極電極接觸區，以乾式蝕刻或濕式化學蝕刻製程移除位於該基極電極接觸區內之射極層213，透過控制乾式蝕刻製程的時間或於濕式蝕刻製程中選用適當的溶液以達到射極與基極層材料間的選擇性蝕刻，使蝕刻終止於該基極層211；製作完成該基極電極接觸區之後，再於該基極電極接觸區之內以曝光顯影技術定義一集極電極接觸區；蝕刻位於該集極電極接觸區內之基極層211以及集極層209，並藉由控制蝕刻製程使蝕刻終止於次集極層207；在該基極電極接觸區內設置一基極電極 221，並使該基極電極221與該基極層211形成歐姆接觸；在該集極電極接觸區內設置一集極電極219，並使該集極電極219與該次集極層207形成歐姆接觸；在該射極層213上設置一射極電極223，並使該射極電極223與該射極層213形成歐姆接觸。

請參閱第5圖所示，係為本發明之另一實施例之剖面結構示意圖。其主要結構與第4圖所示之實施例大致相同，惟，在該射極層213與該射極電極223之間，設置一射極覆蓋層215，通常該射極覆蓋層215係以矽(Si)摻雜之n型砷化鎵(GaAs)構成為較佳，該射極覆蓋層215亦可由一n型砷化鋁鎵(AlGaAs)層或複數層n型砷化鎵層/砷化鋁鎵(GaAs/AlGaAs)層之混合組成所構成；因為射極覆蓋層215的設置，在製作該基極電極接觸區(第8圖之步驟B)時需增加一道蝕刻製程，先蝕刻位於該基極電極接觸區內之射極覆蓋層215，之後再蝕刻位於該基極電極接觸區內之射極層213；於該射極覆蓋層215上設置一射極電極223，並使該射極電極223與該射極覆蓋層215形成歐姆接觸。

再請參閱第6圖所示，係為本發明之另一實施例之剖面結構示意圖。其主要結構與第4圖所示之實施例大致相同，惟，在該射極層213與該射極電極223之間，設置一射極接觸層217，通常該射極接觸層217是由n型砷化銦鎵(InGaAs)所構成，其摻雜材料以碲(Te)、矽(Si)等材料為較佳；在蝕刻位於該基極電極接觸區內之射極層213(第8圖之步驟B)之前，需增加一道蝕刻製程用以蝕刻該射極接觸層217；在此結構中，該射極電極223係與該射極接觸層217形成歐姆接觸。

再請參閱第7圖所示，係為本發明之另一實施例之剖面結構 示意圖。其主要結構與第6圖所示之實施例大致相同，惟，在該射極層213與該射極接觸層217之間，設置一射極覆蓋層215，通常該射極覆蓋層215是由n型砷化鎵(GaAs)、n型砷化鋁鎵(AlGaAs)、或n型砷化鎵/砷化鋁鎵(GaAs/AlGaAs)之混合組成所構成，其摻雜材料以矽(Si)等材料為較佳；製作該基極電極接觸區時，在蝕刻位於該基極電極接觸區內之射極接觸層217以及位於該基極電極接觸區內之射極層213之間，需增加一道蝕刻製程，用以蝕刻位於該基極電極接觸區內之射極覆蓋層215。

綜上所述，本發明確實可達到預期之目的，而提供一種於一緩衝層採用了一p型摻雜緩衝層以改善電流增益之異質接面雙極電晶體，大幅降低其導通電阻率，並可同時增強其放大器之放大效率，增加電流增益，本發明並提供生產具有良好元件可靠度之製程方法。其確具產業利用之價值，爰依法提出專利申請。

又上述說明與圖式僅是用以說明本發明之實施例，凡熟於此業技藝之人士，仍可做等效的局部變化與修飾，其並未脫離本發明之技術與精神。

101‧‧‧基板

103‧‧‧緩衝層

105‧‧‧單原子摻雜層

107‧‧‧次集極層

109‧‧‧集極層

111‧‧‧基極層

113‧‧‧射極層

115‧‧‧射極覆蓋層

117‧‧‧射極接觸層

119‧‧‧集極電極

121‧‧‧基極電極

123‧‧‧射極電極

201‧‧‧基板

203‧‧‧p型摻雜緩衝層

207‧‧‧次集極層

209‧‧‧集極層

211‧‧‧基極層

213‧‧‧射極層

215‧‧‧射極覆蓋層

217‧‧‧射極接觸層

219‧‧‧集極電極

221‧‧‧基極電極

223‧‧‧射極電極

第1圖 係為一傳統異質接面雙極電晶體之磊晶層結構剖面示意圖。

第2圖 係為另一先前技術之異質接面雙極電晶體之磊晶層結構剖面示意圖。

第3圖 係為再一先前技術之異質接面雙極電晶體之磊晶層結構剖面示意圖。

第4~7圖 係為本發明之異質接面雙極電晶體改良結構之數種實施例之磊晶層結構剖面示意圖。

第8圖 係為本發明異質接面雙極電晶體改良結構之製程方法之一實施例之流程圖。

201‧‧‧基板

203‧‧‧p型摻雜緩衝層

207‧‧‧次集極層

209‧‧‧集極層

211‧‧‧基極層

213‧‧‧射極層

215‧‧‧射極覆蓋層

217‧‧‧射極接觸層

219‧‧‧集極電極

221‧‧‧基極電極

223‧‧‧射極電極

Claims (16)

1. 一種異質接面雙極電晶體結構，包括：一基板；一p型摻雜緩衝層，係形成於該基板之上；一次集極層，係形成於該p型摻雜緩衝層之上；一集極層，係形成於該次集極層之上；一基極層，係形成於該集極層之上；一射極層，係形成於該基極層之上；一集極電極，係設置於該次集極層之一端；一基極電極，係設置於該基極層之一端；一射極電極，係設置於該射極層之上。
2. 如申請專利範圍第1項所述之異質接面雙極電晶體結構，其中構成該p型摻雜緩衝層之材料係為砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)、磷化銦鎵(InGaP)、磷化銦鋁(InAlP)、磷砷化銦鎵(InGaAsP)或磷化鋁鎵銦(AlGaInP)。
3. 如申請專利範圍第1項所述之異質接面雙極電晶體結構，其中該p型摻雜緩衝層之摻雜材料係選自於由下列所組成之群組：碳(C)、鋅(Zn)、鎂(Mg)、鈹(Be)、矽(Si)、硫(S)、碲(Te)、以及上述材料之組合物。
4. 如申請專利範圍第1項所述之高電流增益異質接面雙極電晶體結構，其中該p型摻雜緩衝層之厚度係為大於10Å、小於10000Å者。
5. 如申請專利範圍第1項所述之異質接面雙極電晶體結構，其中 介於該射極層與該射極電極之間，更設置一射極覆蓋層。
6. 如申請專利範圍第5項所述之異質接面雙極電晶體結構，其中介於該射極覆蓋層與該射極電極之間，更設置一射極接觸層。
7. 如申請專利範圍第1項所述之異質接面雙極電晶體結構，其中介於該射極層與該射極電極之間，更設置一射極接觸層。
8. 一種異質接面雙極電晶體改良結構之製程方法，包括以下步驟：於一基板上，依序形成一p型摻雜緩衝層、一次集極層、一集極層、一基極層、一射極層；以曝光顯影技術定義出一基極電極接觸區，並對該基極電極接觸區進行蝕刻，透過控制蝕刻製程，使蝕刻終止於該基極層；於該基極電極接觸區之內，以曝光顯影技術定義出一集極電極接觸區，並對該集極電極接觸區進行蝕刻，透過控制蝕刻製程，使蝕刻終止於該次集極層；在該集極電極接觸區內設置一集極電極，並使該集極電極與該次集極層形成歐姆接觸；在該基極電極接觸區內，該基極層之上，設置一基極電極，並使該基極電極與該基極層形成歐姆接觸；以及在該射極層上，設置一射極電極。
9. 如申請專利範圍第8項所述之製程方法，其中構成該p型摻雜緩衝層之材料係為砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)、磷化銦鎵(InGaP)、磷化銦鋁(InAlP)、磷砷化銦鎵(InGaAsP)或磷化鋁鎵銦(AlGaInP)。
10. 如申請專利範圍第8項所述之製程方法，其中該p型摻雜緩衝層之摻雜材料係選自於由下列所組成之群組：碳(C)、鋅(Zn)、鎂(Mg)、鈹(Be)、矽(Si)、硫(S)、碲(Te)、以及前述材料之組合物。
11. 如申請專利範圍第8項所述之製程方法，其中該p型摻雜緩衝層之厚度係大於10Å、小於10000Å者。
12. 如申請專利範圍第8項所述之製程方法，其中該射極電極係與該射極層形成歐姆接觸。
13. 如申請專利範圍第8項所述之製程方法，其中介於該射極層與該射極電極之間，更設置一射極覆蓋層。
14. 如申請專利範圍第13項所述之製程方法，其中該射極電極係與該射極覆蓋層形成歐姆接觸。
15. 如申請專利範圍第13項所述之製程方法，其中介於該射極覆蓋層與該射極電極之間，更設置一射極接觸層，且該射極電極係與該射極接觸層形成歐姆接觸。
16. 如申請專利範圍第8項所述之製程方法，其中介於該射極層與該射極電極之間，更設置一射極接觸層，且該射極電極係與該射極接觸層形成歐姆接觸。