JP3613103B2 - 半導体ウェハおよびそれを利用したヘテロバイポーラトランジスタ - Google Patents

半導体ウェハおよびそれを利用したヘテロバイポーラトランジスタ Download PDF

Info

Publication number
JP3613103B2
JP3613103B2 JP35517399A JP35517399A JP3613103B2 JP 3613103 B2 JP3613103 B2 JP 3613103B2 JP 35517399 A JP35517399 A JP 35517399A JP 35517399 A JP35517399 A JP 35517399A JP 3613103 B2 JP3613103 B2 JP 3613103B2
Authority
JP
Japan
Prior art keywords
layer
gaas
type
subcollector
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35517399A
Other languages
English (en)
Other versions
JP2001176880A (ja
Inventor
洋平 乙木
俊一 皆川
真二郎 藤生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP35517399A priority Critical patent/JP3613103B2/ja
Publication of JP2001176880A publication Critical patent/JP2001176880A/ja
Application granted granted Critical
Publication of JP3613103B2 publication Critical patent/JP3613103B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、超高速LSI(Large Scale Integrated circuit)、超高速・大容量光通信等に用いられる半導体ウェハおよびそれを利用したヘテロバイポーラトランジスタに関し、特に電流利得が高いへテロバイポーラトランジスタおよびそれを作製するためのエピタキシャルウェハに関するものである。
【0002】
【従来の技術】
ヘテロバイポーラトランジスタ(以下、HBTという)は、高効率、低歪、単一電源可能という特長を有することから、符号分割多元接続(Code Division Multiple Access)等のデジタル携帯電話に用いられる出力増幅器として注目されている。
【0003】
HBTは、エミッタ、ベース、コレクタの3部からなるエピタキシャルウェハを用いて作製される。特に、ガリウム・砒素(GaAs)系HBTの場合、一般に、コレクタ層はn型のGaAs、ベース層はp型のGaAs、エミッタ層はn型のAlGaAsまたはInGaPで構成される。
【0004】
図3は、一般的なGaAs系HBTの構造を示す。
このGaAs系HBT1は、GaAsでなる半絶縁基板10上に、n−GaAs層でなるサブコレクタ層11、n−GaAs層でなるコレクタ層12、p−GaAs層でなるベース層13、n−AlGaAs層あるいはn−InGaP層でなるエミッタ層14、n−GaAs層でなるバラスト層15、n−GaAs層でなるコンタクト層16、n−InGaAs層でなるノンアロイ層17がこの順で形成され、サブコレクタ層11上にコレクタ電極18が、ベース層13上にベース電極19が、ノンアロイ層17上にエミッタ電極20がそれぞれ形成された構成となっている。
【0005】
サブコレクタ層11は、n型の不純物としてシリカ(Si)が添加され、キャリア濃度が通常は3×1018cm−3以上と高く、コレクタ層12は、n型不純物としてシリカ(Si)が添加され、キャリア濃度が通常は5×1016cm−3以下と低い。ベース層13は、p型のアクセプタ不純物としてカーボン(C)やベリリウム(Be))が添加され、キャリア濃度が通常は1×1019cm−3以上と高い。
【0006】
一般的にGaAs系HBT1においては、電流利得(コレクタ電流/ベース電流)βを高めて信頼性を向上させることが重要である。この電流利得βは、サブコレクタ層11のキャリア濃度、ベース層13の抵抗値、エピタキシャル層の結晶性等に大きく影響される。
【0007】
【発明が解決しようとする課題】
しかし、上述したGaAs系HBT1では、サブコレクタ層11のキャリア濃度の増加とともに、電流利得βが低下するという欠点がある。
図4は、GaAs系HBT1のサブコレクタ層11のキャリア濃度と電流利得βとの関係を示す図である。この図から明らかなように、サブコレクタ層11のキャリア濃度が3×1018cm−3ときは電流利得βは151であったものが、サブコレクタ層11のキャリア濃度の増加とともに電流利得βは低下し、サブコレクタ層11のキャリア濃度が5×1018cm−3ときは電流利得βは104まで下がっている。
【0008】
半導体デバイス設計上、サブコレクタ層11のキャリア濃度は種々考えられるが、それに応じて電流利得βが変動してしまうことは、回路設計上、大きな支障になるという問題がある。
【0009】
従って、本発明の目的は、サブコレクタ層のキャリア濃度を高めても電流利得の低下を抑えて信頼性を向上させることができる半導体ウェハおよびそれを利用したヘテロバイポーラトランジスタを提供することにある。
【0010】
【課題を解決するための手段】
本発明は、上記目的を実現するため、基板上に形成されたn型サブコレクタ層、n型コレクタ層、p型ベース層、およびn型エミッタ層を備え、
前記n型サブコレクタ層は、カーボン(C)、マグネシウム(Mg)、亜鉛(Zn)、マンガン(Mn)、ベリリウム(Be)、クロム(Cr)、銅(Cu)、鉄(Fe)等から選択された少なくとも1つのアクセプタとなる不純物が添加されていることを特徴とするGaAs系半導体ウェハを提供する。さらには、前記アクセプタとなる不純物が5×10 17 cm -3 以上添加されていることを特徴とする前記GaAs系半導体ウェハを提供する。
【0011】
また、本発明は、上記目的を実現するため、基板上に形成されたn型サブコレクタ層、n型コレクタ層、p型ベース層、およびn型エミッタ層と、前記n型サブコレクタ層に接続されたコレクタ電極、前記p型ベース層に接続されたベース電極、および前記n型エミッタ層に接続されたエミッタ電極を備え、前記n型サブコレクタ層は、カーボン(C)、マグネシウム(Mg)、亜鉛(Zn)、マンガン(Mn)、ベリリウム(Be)、クロム(Cr)、銅(Cu)、鉄(Fe)等から選択された少なくとも1つのアクセプタとなる不純物が添加されていることを特徴とするGaAs系ヘテロバイポーラトランジスタを提供する。さらには、前記アクセプタとなる不純物が5×10 17 cm -3 以上添加されていることを特徴とする前記GaAs系ヘテロバイポーラトランジスタを提供する。
【0012】
上記構成によれば、高濃度のサブコレクタ層中に存在する複合欠陥が伝搬してベース層中やエミッタ層中で再結合中心となり、ベース電流を増大させ、その結果、電流利得を低下させるが、カーボン(C)のようなアクセプタ不純物を添加することにより、上記欠陥発生や欠陥伝搬を抑制することができ、電流利得の低下を防止することができ、半導体デバイスの信頼性を高めることができる。
【0013】
【発明の実施の形態】
図1は、本発明のGaAs系HBTを作製するための半導体ウェハの実施形態の構造を示す。
この半導体ウェハはGaAs系HBTを作製するためのエピタキシャルウェハ3であり、GaAsでなる半絶縁基板30上に、n−GaAs層(3×1018cm−3〜5×1018cm−3)でなる厚さ500nmのサブコレクタ層31、n−GaAs層(2×1016cm−3)でなる厚さ500nmのコレクタ層32、p−GaAs層(4×1019cm−3)でなる厚さ75nmのベース層33、n−Al0.3 GaAs層(3×1017cm−3)でなる厚さ70nmのエミッタ層34、n−Al0.3−0 GaAs層(3×1017cm−3)でなる厚さ30nmのエミッタ層35、n−GaAs層(3×1017cm−3)でなる厚さ200nmのエミッタキャップ層36、n−GaAs層(5×1018cm−3)でなる厚さ100nmのエミッタキャップ層37、n−In0.5 GaAs層(3×1019cm−3)でなる厚さ40nmのエミッタキャップ層38、n−In0.5 GaAs層(3×1019cm−3)でなる厚さ40nmのエミッタキャップ層39がこの順で形成された構成となっている。
【0014】
本実施形態の特徴的な部分であるn−GaAs層でなるサブコレクタ層31には、n型の不純物としてシリカ(Si)が添加されていると同時に、カーボン(C)が添加されている。この場合、カーボン(C)はアクセプタとなるので、所定のキャリア濃度を得るために、添加したカーボン(C)濃度と同量のシリカ(Si)を添加する必要がある。
【0015】
このような構成のエピタキシャルウェハ3をサブコレクタ層31のカーボン(C)濃度を変化させて複数枚作製し、それぞれを用いてGaAs系HBTを作製して電流利得βを測定し、サブコレクタ層31のカーボン(C)濃度と電流利得βとの関係を調べた。
【0016】
エピタキシャル成長法としては、減圧下での有機金属気相成長法(MetalOrganic Vapor Phase Epitaxy、以下、MOVPE法という)を用いた。そして、サブコレクタ層31の成長中に、CBrガスを流すことで、カーボン(C)を濃度が0、3×1017cm−3、5×1017cm−3、10×1017cm−3、20×1017cm−3となるように添加した。さらに、サブコレクタ層31の自由電子濃度が、図4で明らかな電流利得βの低下が認められた5×1018cm−3となるように、シリカ(Si)の添加量を調整した。
【0017】
また、ベース層33の成長中に、CBrガスを流すことで、カーボン(C)を添加し、自由正孔濃度が4×1019cm−3となるように調整した。そして、半絶縁基板30上にエミッタサイズ50μm×50μmの大電極HBTを作製した。エミッタ電極およびベース電極の材料としては、Auを用い、コレクタ電極の材料としては、AuGe/Ni/Auを用いた。そして、コレクタ層32のみアロイ処理(500°C×3min)した。
【0018】
このようして作製した各GaAs系HBTに対して、パラメータアナライザ(HP4145B)を用いてガンメルプロットを測定し、コレクタ電流密度が1kA/cmとなるときの電流利得βを測定した。
図2は、上記GaAs系HBTにおける電流利得βのサブコレクタ層31のカーボン(C)濃度依存性を示す図である。
【0019】
この図から明らかなように、サブコレクタ層31のカーボン(C)濃度が5×1017cm−3になると、電流利得βは急激に上昇して137を示し、サブコレクタ層31のカーボン(C)濃度が10×1017cm−3になると、電流利得βは151に上昇し、サブコレクタ層31のカーボン(C)濃度が20×1017cm−3になると、電流利得βは152とほぼ一定となった。このように、本実施形態のGaAs系HBTの電流利得βは、サブコレクタ層31のキャリア濃度を高めても、従来のGaAs系HBT1のサブコレクタ層11のキャリア濃度を高めたときの電流利得βに比べて大幅に改善されていることが分かる。
【0020】
従来のGaAs系HBT1のサブコレクタ層11のキャリア濃度を高めたとき、電流利得βが低下する原因は明らかになっていないが、1×1018cm−3を超える高濃度のn−GaAs層中には、複合欠陥起因(Si−VGa)と思われる準位が存在することが知られている。この欠陥密度は、シリカ(Si)の添加濃度の増加とともに増大する。そして、これらの欠陥が伝搬してベース層13中やエミッタ層14中で再結合中心となり、ベース電流を増大させ、その結果、電流利得βを低下させていると推定される。
【0021】
本実施形態のGaAs系HBTでは、詳しい機能は不明であるが、カーボン(C)のようなアクセプタ不純物を添加することにより、上記欠陥発生や欠陥伝搬を抑制することができ、電流利得βの上昇に有効であると推定される。上述した実験と同様の実験を、カーボン(C)の代わりにアクセプタ不純物であるマグネシウム(Mg)を添加することにより行ったところ、同様の効果を得ることができたことからも、上記理由が推定される。
【0022】
また、エミッタ層34、35をn−AlGaAs層の代わりにn−InGaP層で形成したGaAs系HBTを作製して上述した実験と同様の実験を行ったところ、同様の効果を得ることができた。また、n型のサブコレクタ層31にそれよりも濃度の低いp型不純物を添加しても、同様の効果を得ることができると考えられる。よって、サブコレクタ層31に添加する不純物としては、カーボン(C)やマグネシウム(Mg)の他に、亜鉛(Zn)、マンガン(Mn)、ベリリウム(Be)、クロム(Cr)、銅(Cu)、鉄(Fe)等のアクセプタ不純物も適用可能である。
【0023】
一般に、サブコレクタ層は、本来、コレクタ層とコレクタ電極の接触抵抗を低減することを目的に形成されるが、その抵抗値は回路設計上で重要なパラメータとなる。サブコレクタ層の厚さで抵抗値を調整する方法もあるが、その場合は素子間分離等のプロセス条件を変えなければならないため、キャリア濃度で抵抗値を調整する方法が最適である。本発明によれば、キャリア濃度を変えるのみで半導体デバイス設計の変更が可能となり、半導体デバイスの開発スピード向上に多大な効果をもたらす。
【0024】
【発明の効果】
以上述べたように、本発明によれば、サブコレクタ層のキャリア濃度を高めても電流利得の低下を防止することができ、半導体デバイスの信頼性を高めることができる。
【図面の簡単な説明】
【図1】本発明のGaAs系HBTを作製するための半導体ウェハの実施形態の構造を示す説明図である。
【図2】図1の半導体ウェハで作製したGaAs系HBTにおける電流利得のサブコレクタ層のカーボン(C)濃度依存性を示す図である。
【図3】一般的なGaAs系HBTの構造を示す説明図である。
【図4】図3のGaAs系HBTのサブコレクタ層のキャリア濃度と電流利得との関係を示す図である。
【符号の説明】
1 GaAs系HBT
3 エピタキシャルウェハ
10 半絶縁基板
11 サブコレクタ層
12 コレクタ層
13 ベース層
14 エミッタ層
15 バラスト層
16 コンタクト層
17 ノンアロイ層
18 コレクタ電極
19 ベース電極
20 エミッタ電極
30 半絶縁基板
31 サブコレクタ層
32 コレクタ層
33 ベース層
34 エミッタ層
35 エミッタ層
36 エミッタキャップ層
37 エミッタキャップ層
38 エミッタキャップ層
39 エミッタキャップ層

Claims (4)

  1. 基板上に形成されたn型サブコレクタ層、n型コレクタ層、p型ベース層、およびn型エミッタ層を備え、
    前記n型サブコレクタ層は、カーボン(C)、マグネシウム(Mg)、亜鉛(Zn)、マンガン(Mn)、ベリリウム(Be)、クロム(Cr)、銅(Cu)、鉄(Fe)等から選択された少なくとも1つのアクセプタとなる不純物が添加されていることを特徴とするGaAs系半導体ウェハ。
  2. 前記アクセプタとなる不純物が5×10 17 cm -3 以上添加されていることを特徴とする請求項1に記載のGaAs系半導体ウェハ。
  3. 基板上に形成されたn型サブコレクタ層、n型コレクタ層、p型ベース層、およびn型エミッタ層と、
    前記n型サブコレクタ層に接続されたコレクタ電極、前記p型ベース層に接続されたベース電極、および前記n型エミッタ層に接続されたエミッタ電極を備え、
    前記n型サブコレクタ層は、カーボン(C)、マグネシウム(Mg)、亜鉛(Zn)、マンガン(Mn)、ベリリウム(Be)、クロム(Cr)、銅(Cu)、鉄(Fe)等から選択された少なくとも1つのアクセプタとなる不純物が添加されていることを特徴とするGaAs系ヘテロバイポーラトランジスタ。
  4. 前記アクセプタとなる不純物が5×10 17 cm -3 以上添加されていることを特徴とする請求項3に記載のGaAs系ヘテロバイポーラトランジスタ。
JP35517399A 1999-12-14 1999-12-14 半導体ウェハおよびそれを利用したヘテロバイポーラトランジスタ Expired - Fee Related JP3613103B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35517399A JP3613103B2 (ja) 1999-12-14 1999-12-14 半導体ウェハおよびそれを利用したヘテロバイポーラトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35517399A JP3613103B2 (ja) 1999-12-14 1999-12-14 半導体ウェハおよびそれを利用したヘテロバイポーラトランジスタ

Publications (2)

Publication Number Publication Date
JP2001176880A JP2001176880A (ja) 2001-06-29
JP3613103B2 true JP3613103B2 (ja) 2005-01-26

Family

ID=18442376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35517399A Expired - Fee Related JP3613103B2 (ja) 1999-12-14 1999-12-14 半導体ウェハおよびそれを利用したヘテロバイポーラトランジスタ

Country Status (1)

Country Link
JP (1) JP3613103B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3936618B2 (ja) * 2002-04-19 2007-06-27 住友化学株式会社 薄膜半導体エピタキシャル基板及びその製造方法
JP2007110152A (ja) * 2006-12-15 2007-04-26 Sumitomo Chemical Co Ltd 薄膜半導体エピタキシャル基板及びその製造方法
KR101649004B1 (ko) * 2009-05-26 2016-08-17 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스

Also Published As

Publication number Publication date
JP2001176880A (ja) 2001-06-29

Similar Documents

Publication Publication Date Title
US6784450B2 (en) Graded base GaAsSb for high speed GaAs HBT
US5903018A (en) Bipolar transistor including a compound semiconductor
EP0619613A2 (en) A heterojunction bipolar transistor
KR20040012518A (ko) 반도체 장치
JP3341740B2 (ja) ヘテロバイポーラ型トランジスタ及びその製造方法
KR100647381B1 (ko) 헤테로정션 바이폴라 트랜지스터 내의 에미터 안정 저항기구조물 및 이의 제조 방법
JP3613103B2 (ja) 半導体ウェハおよびそれを利用したヘテロバイポーラトランジスタ
Oka et al. Small-scaled InGaP/GaAs HBTs with WSi/Ti base electrode and buried SiO/sub 2
Yanagihara et al. 253-GHz f/sub max/AlGaAs/GaAs HBT with Ni/Ti/Pt/Ti/Pt-contact and L-shaped base electrode
Hill et al. Uniform, high-gain AlGaAs/In/sub 0.05/Ga/sub 0.95/As/GaAs Pnp heterojunction bipolar transistors by dual selective etch process
Chen et al. DC characterization of an InP-InGaAs tunneling emitter bipolar transistor (TEBT)
JPH11121461A (ja) ヘテロ接合バイポーラトランジスタ
JP2001319937A (ja) 化合物半導体エピタキシャルウェハ及びそれを用いたヘテロバイポーラトランジスタ
Mochizuki et al. Size-and temperature-independent zero-offset current-voltage characteristics of GaInP/GaAs collector-up tunnelling-collector heterojunction bipolar transistors
JPH11330087A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JPH0738393B2 (ja) 半導体装置
JP2004022835A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JP3228431B2 (ja) コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法
JP3221646B2 (ja) ヘテロ接合バイポーラトランジスタ
Glaeser et al. Fabrication and characterization of ZnSe/GaAs heterostructure bipolar transistors grown by molecular beam epitaxy
Wang et al. A two-dimensional electron gas emitter AlGaAs/GaAs heterojunction bipolar transistor with low offset voltage
JP2000323491A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2001203216A (ja) 半導体エピタキシャルウエハ
Tsai High performances of InP/InGaAs heterojunction bipolar transistors with a δ-doped sheet between two spacer layers
Loga et al. Fabrication and characterization of circular geometry InGaP/GaAs double heterojunction bipolar transistors

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees