JPH09205101A - バイポーラトランジスタの作製方法 - Google Patents
バイポーラトランジスタの作製方法Info
- Publication number
- JPH09205101A JPH09205101A JP1010996A JP1010996A JPH09205101A JP H09205101 A JPH09205101 A JP H09205101A JP 1010996 A JP1010996 A JP 1010996A JP 1010996 A JP1010996 A JP 1010996A JP H09205101 A JPH09205101 A JP H09205101A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- carbon
- emitter
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 炭素を不純物として含むベース層を有するＨ
ＢＴにおいて、炭素不純物の水素化率を低減させる。 【解決手段】 炭素添加ベース層にｎ型エミッタ層、ｎ
型ｉ型の第１キャップ層を堆積し、不活性ガス中で炭素
不純物の活性化熱処理を行ったのち、第２のエミッタ層
や第２のキャップ層を順次再成長する。
ＢＴにおいて、炭素不純物の水素化率を低減させる。 【解決手段】 炭素添加ベース層にｎ型エミッタ層、ｎ
型ｉ型の第１キャップ層を堆積し、不活性ガス中で炭素
不純物の活性化熱処理を行ったのち、第２のエミッタ層
や第２のキャップ層を順次再成長する。
Description
【０００１】
【発明の属する技術分野】本発明は、III−Ｖ族化合物
半導体を用いた超高速バイポーラトランジスタの成長方
法に関するものである。
半導体を用いた超高速バイポーラトランジスタの成長方
法に関するものである。
【０００２】
【従来の技術】エミッタ層にワイドギャップ半導体を用
いたヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、
高速、高周波素子としての優れた特徴を有しており、さ
まざまな応用が期待されている。ＨＢＴを構成する場
合、ＧａＡｓとＡｌＧａＡｓとの組み合わせやＩｎＰと
ＩｎＧａＡｓとの組み合わせを基本とする、半導体材料
の構成が実用性の面から最も重要度が高く、かつ広範に
用いられている。
いたヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、
高速、高周波素子としての優れた特徴を有しており、さ
まざまな応用が期待されている。ＨＢＴを構成する場
合、ＧａＡｓとＡｌＧａＡｓとの組み合わせやＩｎＰと
ＩｎＧａＡｓとの組み合わせを基本とする、半導体材料
の構成が実用性の面から最も重要度が高く、かつ広範に
用いられている。
【０００３】IV族原子である炭素Ｃは、結晶中での拡散
定数が小さく高濃度ドーピングが可能である等の特徴を
有していることから、近年ｐ型ドーパントとして注目を
集めている。炭素を不純物として添加した半導体層を成
長する手法としては、いくつかの方法が用いられている
が、中でもＭＯＣＶＤやＶＰＥ等の気相成長法は、装置
の大型化や原料補充が容易である等の点でＭＢＥやＬＰ
Ｅ等の他の成長法に比べ優れており、工業的にも広く用
いられている。通常、気相成長のキャリアガスとして
は、他のガスに比べ高純度のガスが得られるという特徴
から、水素が多く用いられている。また、III−Ｖ族半
導体の気相成長におけるＶ族原料としては、ＡｓＨ3や
ＰＨ3等の水素化物が多く用いられている。したがって
成長室内には解離した活性水素が高濃度に存在してい
る。この状況はＶ族原料にＴＭＡｓ、ＴＢＡｓ、ＴＭ
Ｐ、ＴＢＰ等の有機金属材料を用いても、解離した水素
が発生するため同様に生じる。水素が炭素不純物に及ぼ
す悪影響の一つとして、ドーパントの水素化による不活
性化という問題が知られている。これは成長雰囲気に高
濃度に存在する水素が、結晶中で炭素不純物と結合する
ことにより炭素の結合手を終端し、炭素からのキャリア
供給を相殺してしまうという現象である。この現象が顕
在化すると、半導体層に高濃度にＣを添加しようとした
場合に、不純物炭素の大部分が水素化により不活性化し
てしまい、炭素添加層の低効率が高くなってしまうとい
う問題点があった。
定数が小さく高濃度ドーピングが可能である等の特徴を
有していることから、近年ｐ型ドーパントとして注目を
集めている。炭素を不純物として添加した半導体層を成
長する手法としては、いくつかの方法が用いられている
が、中でもＭＯＣＶＤやＶＰＥ等の気相成長法は、装置
の大型化や原料補充が容易である等の点でＭＢＥやＬＰ
Ｅ等の他の成長法に比べ優れており、工業的にも広く用
いられている。通常、気相成長のキャリアガスとして
は、他のガスに比べ高純度のガスが得られるという特徴
から、水素が多く用いられている。また、III−Ｖ族半
導体の気相成長におけるＶ族原料としては、ＡｓＨ3や
ＰＨ3等の水素化物が多く用いられている。したがって
成長室内には解離した活性水素が高濃度に存在してい
る。この状況はＶ族原料にＴＭＡｓ、ＴＢＡｓ、ＴＭ
Ｐ、ＴＢＰ等の有機金属材料を用いても、解離した水素
が発生するため同様に生じる。水素が炭素不純物に及ぼ
す悪影響の一つとして、ドーパントの水素化による不活
性化という問題が知られている。これは成長雰囲気に高
濃度に存在する水素が、結晶中で炭素不純物と結合する
ことにより炭素の結合手を終端し、炭素からのキャリア
供給を相殺してしまうという現象である。この現象が顕
在化すると、半導体層に高濃度にＣを添加しようとした
場合に、不純物炭素の大部分が水素化により不活性化し
てしまい、炭素添加層の低効率が高くなってしまうとい
う問題点があった。
【０００４】
【発明が解決しようとする課題】水素化により不活性化
した炭素を再度活性化する手法としては、窒素中での熱
処理が有効であることが知られている。しかし、ＨＢＴ
構造を成長した後にアニールを行っても、高濃度ドープ
されたｎ型エミッタおよびｎ型キャップ層がｐ−ＩｎＧ
ａＡｓ上に存在するため、ｎ型層中の正に帯電した空間
電荷の影響で水素の結晶外への脱離が阻害されてしま
い、効果的に脱水素化できないという問題点があった。
また、成長をベース層までで中断して窒素中で熱処理を
行う手法と考えられるが、窒素雰囲気中で脱水素化を行
った後にエミッタ層の成長を再開した場合は、各種成長
原料から活性水素が発生するため、再び炭素添加層（ベ
ース層）の水素化が生じ、結果として炭素添加層の抵抗
率を下げられないことが問題であった。
した炭素を再度活性化する手法としては、窒素中での熱
処理が有効であることが知られている。しかし、ＨＢＴ
構造を成長した後にアニールを行っても、高濃度ドープ
されたｎ型エミッタおよびｎ型キャップ層がｐ−ＩｎＧ
ａＡｓ上に存在するため、ｎ型層中の正に帯電した空間
電荷の影響で水素の結晶外への脱離が阻害されてしま
い、効果的に脱水素化できないという問題点があった。
また、成長をベース層までで中断して窒素中で熱処理を
行う手法と考えられるが、窒素雰囲気中で脱水素化を行
った後にエミッタ層の成長を再開した場合は、各種成長
原料から活性水素が発生するため、再び炭素添加層（ベ
ース層）の水素化が生じ、結果として炭素添加層の抵抗
率を下げられないことが問題であった。
【０００５】本発明は上記問題点を解決するために、炭
素を不純物として含むベース層を有するヘテロ接合バイ
ポーラトランジスタの成長法において、炭素不純物の水
素化率を低減させる技術を得ることを目的とする。
素を不純物として含むベース層を有するヘテロ接合バイ
ポーラトランジスタの成長法において、炭素不純物の水
素化率を低減させる技術を得ることを目的とする。
【０００６】
【課題を解決するための手段】上記目的は、半導体基板
上にコレクタ層、炭素が不純物として添加されているｐ
型のベース層およびｎ型の第１のエミッタ層を、気相成
長法により順次堆積するバイポーラトランジスタの作製
方法において、上記炭素を添加したベース層を成長した
のち、ｎ型のエミッタ層、およびｎ型またはｉ型の第１
キャップ層を順次堆積し、上記半導体層構造を不活性ガ
ス雰囲気中で炭素不純物の活性化熱処理を行ったのち、
ｎ型の第２のエミッタ層およびｎ型の第２のキャップ層
を、順次再成長することにより達成できる。
上にコレクタ層、炭素が不純物として添加されているｐ
型のベース層およびｎ型の第１のエミッタ層を、気相成
長法により順次堆積するバイポーラトランジスタの作製
方法において、上記炭素を添加したベース層を成長した
のち、ｎ型のエミッタ層、およびｎ型またはｉ型の第１
キャップ層を順次堆積し、上記半導体層構造を不活性ガ
ス雰囲気中で炭素不純物の活性化熱処理を行ったのち、
ｎ型の第２のエミッタ層およびｎ型の第２のキャップ層
を、順次再成長することにより達成できる。
【０００７】
【発明の実施の形態】本発明は、図１（ａ）に示すよう
に、基板６上にｎ−ＩｎＧａＡｓコレクタ電極層５、ｉ
−ＩｎＧａＡｓコレクタ層４、Ｃドープｐ−ＩｎＧａＡ
ｓベース層３、第１のｎ−ＩｎＰエミッタ層２、第１の
ｉ−ＩｎＧａＡｓキャップ層１を順次ＭＯＣＶＤ法によ
り成長した層構造を、窒素雰囲気中で５５０℃５分間の
熱処理を行うが、この不活性ガス中の熱処理で、炭素を
添加したＩｎＧａＡｓに残留した水素が上記第１のｎ−
ＩｎＰエミッタ層２および第１のｉ−ＩｎＧａＡｓキャ
ップ層１を通して結晶から離脱し、炭素の活性化率は１
００％近くまで向上する。つぎに第１のｉ−ＩｎＧａＡ
ｓのキャップ層１をエッチングで除去したのち、このウ
ェハを再び成長装置に入れ、第２のｎ−ＩｎＰエミッタ
層７および第２のｎ−ＩｎＧａＡｓキャップ層８を図１
（ｃ）のように成長するが、このとき成長温度を４８０
℃以下にすることにより、ｎ−ＩｎＰ層の水素透過率を
低く抑え、炭素がドープされたベース層の水素化を防ぐ
ことができる。すなわち、この工程では脱水素化工程よ
りも一定温度以上低い温度で再成長を行うことにより、
第１のエミッタ層２を水素に対するバリアとして働かせ
ている。
に、基板６上にｎ−ＩｎＧａＡｓコレクタ電極層５、ｉ
−ＩｎＧａＡｓコレクタ層４、Ｃドープｐ−ＩｎＧａＡ
ｓベース層３、第１のｎ−ＩｎＰエミッタ層２、第１の
ｉ−ＩｎＧａＡｓキャップ層１を順次ＭＯＣＶＤ法によ
り成長した層構造を、窒素雰囲気中で５５０℃５分間の
熱処理を行うが、この不活性ガス中の熱処理で、炭素を
添加したＩｎＧａＡｓに残留した水素が上記第１のｎ−
ＩｎＰエミッタ層２および第１のｉ−ＩｎＧａＡｓキャ
ップ層１を通して結晶から離脱し、炭素の活性化率は１
００％近くまで向上する。つぎに第１のｉ−ＩｎＧａＡ
ｓのキャップ層１をエッチングで除去したのち、このウ
ェハを再び成長装置に入れ、第２のｎ−ＩｎＰエミッタ
層７および第２のｎ−ＩｎＧａＡｓキャップ層８を図１
（ｃ）のように成長するが、このとき成長温度を４８０
℃以下にすることにより、ｎ−ＩｎＰ層の水素透過率を
低く抑え、炭素がドープされたベース層の水素化を防ぐ
ことができる。すなわち、この工程では脱水素化工程よ
りも一定温度以上低い温度で再成長を行うことにより、
第１のエミッタ層２を水素に対するバリアとして働かせ
ている。
【０００８】発明者は上記熱処理工程で有効に脱水素化
が行える条件、すなわちｎ−ＩｎＰエミッタ層７の水素
透過率を高く保つことができる条件が、第１のエミッタ
層厚、第１のキャップ層厚さ、第１のエミッタ層のキャ
リア濃度、熱処理温度および熱処理時間と深い相関関係
にあると考えて、注意深く検討を行った結果は、第１の
エミッタ層２および第１のキャップ層１の合計の膜厚は
１０００Å以下であり、かつ第１のエミッタ層２および
第１のキャップ層の合計のシート不純物濃度が５×１０
10／ｃｍ2から２×１０13／ｃｍ2までの範囲にあり、熱
処理温度が図２に示すように５２０℃以上であり、その
工程が１分以上である場合に効果的であることを確認し
た。一方、再成長の条件に関しては、上記第１のキャッ
プ層１を除去した段階で、上記第１のＩｎＰエミッタ層
２のシート不純物濃度が５×１０10／ｃｍ2から２×１
０13／ｃｍ2までの範囲にあり、その成長温度が４８０
℃以下であれば結晶中への水素の侵入を防ぐことがで
き、ｎ−ＩｎＰエミッタ層の水素透過率を低く保つこと
ができることを確認した（図２）。
が行える条件、すなわちｎ−ＩｎＰエミッタ層７の水素
透過率を高く保つことができる条件が、第１のエミッタ
層厚、第１のキャップ層厚さ、第１のエミッタ層のキャ
リア濃度、熱処理温度および熱処理時間と深い相関関係
にあると考えて、注意深く検討を行った結果は、第１の
エミッタ層２および第１のキャップ層１の合計の膜厚は
１０００Å以下であり、かつ第１のエミッタ層２および
第１のキャップ層の合計のシート不純物濃度が５×１０
10／ｃｍ2から２×１０13／ｃｍ2までの範囲にあり、熱
処理温度が図２に示すように５２０℃以上であり、その
工程が１分以上である場合に効果的であることを確認し
た。一方、再成長の条件に関しては、上記第１のキャッ
プ層１を除去した段階で、上記第１のＩｎＰエミッタ層
２のシート不純物濃度が５×１０10／ｃｍ2から２×１
０13／ｃｍ2までの範囲にあり、その成長温度が４８０
℃以下であれば結晶中への水素の侵入を防ぐことがで
き、ｎ−ＩｎＰエミッタ層の水素透過率を低く保つこと
ができることを確認した（図２）。
【０００９】
【実施例】本発明をＩｎＰ／ＩｎＧａＡｓ・ＨＢＴの成
長工程に適用した実施例を、図１に基づいて説明する。
図１（ａ）に示すような層構造をＭＯＣＶＤ法により成
長する。図において、１は第１のｉ−ＩｎＧａＡｓキャ
ップ層、２は第１のｎ−ＩｎＰエミッタ層、３はＣドー
プｐ−ＩｎＧａＡｓベース層、４はｉ−ＩｎＧａＡｓコ
レクタ層、５はｎ−ＩｎＧａＡｓコレクタ電極層、６は
ＩｎＰ基板である。ここで、上記ｎ−ＩｎＰエミッタ層
２の膜厚およびキャリア濃度はそれぞれ２００Åおよび
３×１０17／ｃｍ3（シートキャリア濃度６×１０11／
ｃｍ2）、ｉ−ＩｎＧａＡｓキャップ層１の厚さは５０
Åとした。つぎに、このウェハを成長装置から取り出
し、窒素雰囲気中において５５０℃５分間の熱処理を行
う。この条件で熱処理を行うことにより、炭素を添加し
たＩｎＧａＡｓ中に残留した水素がｉ−ＩｎＰエミッタ
層２およびｉ−ＩｎＧａＡｓ層１を通して結晶中から脱
離し、アクセプタとしての炭素の活性化率はほぼ１００
％まで向上する。ここで用いた試料では成長直後のキャ
リア濃度は１×１０19／ｃｍ3程度であったが、５５０
℃５分間の熱処理を行うことにより、キャリア濃度４×
１０19／ｃｍ3程度にまで図２に示すように向上した。
つぎに、上記第１のｉ−ＩｎＧａＡｓキャップ層１を図
１（ｂ）に示すようにエッチングにより除去する。この
とき、適当な溶液（例えば、硫酸、過酸化水素、及び水
の混合液）を用いることによりＩｎＧａＡｓのみを選択
的にエッチングすることができ、ＩｎＧａＡｓ／ＩｎＰ
界面においてエッチングを制御性良く停止することがで
きる。このｉ−ＩｎＧａＡｓ層は熱処理による結晶表面
の劣化を抑制するために設けてあり、この層をエッチン
グにより除去することで品質のよい結晶表面を露出させ
ることができる。
長工程に適用した実施例を、図１に基づいて説明する。
図１（ａ）に示すような層構造をＭＯＣＶＤ法により成
長する。図において、１は第１のｉ−ＩｎＧａＡｓキャ
ップ層、２は第１のｎ−ＩｎＰエミッタ層、３はＣドー
プｐ−ＩｎＧａＡｓベース層、４はｉ−ＩｎＧａＡｓコ
レクタ層、５はｎ−ＩｎＧａＡｓコレクタ電極層、６は
ＩｎＰ基板である。ここで、上記ｎ−ＩｎＰエミッタ層
２の膜厚およびキャリア濃度はそれぞれ２００Åおよび
３×１０17／ｃｍ3（シートキャリア濃度６×１０11／
ｃｍ2）、ｉ−ＩｎＧａＡｓキャップ層１の厚さは５０
Åとした。つぎに、このウェハを成長装置から取り出
し、窒素雰囲気中において５５０℃５分間の熱処理を行
う。この条件で熱処理を行うことにより、炭素を添加し
たＩｎＧａＡｓ中に残留した水素がｉ−ＩｎＰエミッタ
層２およびｉ−ＩｎＧａＡｓ層１を通して結晶中から脱
離し、アクセプタとしての炭素の活性化率はほぼ１００
％まで向上する。ここで用いた試料では成長直後のキャ
リア濃度は１×１０19／ｃｍ3程度であったが、５５０
℃５分間の熱処理を行うことにより、キャリア濃度４×
１０19／ｃｍ3程度にまで図２に示すように向上した。
つぎに、上記第１のｉ−ＩｎＧａＡｓキャップ層１を図
１（ｂ）に示すようにエッチングにより除去する。この
とき、適当な溶液（例えば、硫酸、過酸化水素、及び水
の混合液）を用いることによりＩｎＧａＡｓのみを選択
的にエッチングすることができ、ＩｎＧａＡｓ／ＩｎＰ
界面においてエッチングを制御性良く停止することがで
きる。このｉ−ＩｎＧａＡｓ層は熱処理による結晶表面
の劣化を抑制するために設けてあり、この層をエッチン
グにより除去することで品質のよい結晶表面を露出させ
ることができる。
【００１０】つぎにウェハを再度成長装置に導入し、第
２のｎ−ＩｎＰエミッタ層７および第２のｎ−ＩｎＧａ
Ａｓキャップ層８を図１（ｃ）のように再成長する。こ
のとき、成長温度を４８０℃以下にすることにより、ｎ
−ＩｎＰ層の水素透過率を低く抑えることができ（図
２）、炭素がドープされたベース層３の水素化を防ぐこ
とができる。すなわちこの工程では、脱水素化工程より
も一定温度以上低い温度で再成長を行うことにより、第
１のエミッタ層２を水素に対するバリアとして働かせて
いる。
２のｎ−ＩｎＰエミッタ層７および第２のｎ−ＩｎＧａ
Ａｓキャップ層８を図１（ｃ）のように再成長する。こ
のとき、成長温度を４８０℃以下にすることにより、ｎ
−ＩｎＰ層の水素透過率を低く抑えることができ（図
２）、炭素がドープされたベース層３の水素化を防ぐこ
とができる。すなわちこの工程では、脱水素化工程より
も一定温度以上低い温度で再成長を行うことにより、第
１のエミッタ層２を水素に対するバリアとして働かせて
いる。
【００１１】本実施例ではウェハを一旦成長装置の外へ
出し熱処理およびエッチングを行ったのち、再度成長装
置へ導入し再成長を行ったが、その一部もしくは全部の
工程を成長室内で連続して行うこともできる。すなわ
ち、成長室内に窒素ガス等を導入することによる窒素雰
囲気中アニールおよび塩素系ガス等を用いたＩｎＧａＡ
ｓ層およびＩｎＰ層のドライエッチングを行うことが可
能である。また、本実施例では表面保護層として第１の
ＩｎＧａＡｓキャップ層１を用いたが、最初の工程で成
長する層構造を第１のＩｎＰエミッタ層２までとし、ア
ニール後上記第１のエミッタ層の一部をエッチングで除
去する工程で代用することもできる。さらにアニール条
件や固体燐ソースの併用等によりアニール中の結晶表面
品質の劣化を低く抑えることも可能であり、その場合は
上記第１のＩｎＰエミッタ層の一部をエッチングで除去
する工程を省略することもある。コレクタ層にはＩｎＰ
を用いることがあり、第２のキャップ層がＩｎＰで構成
されることもある。一方、材料系に関してはＩｎＰ／Ｉ
ｎＧａＡｓ・ＨＢＴの場合について述べたが、ＩｎＡｌ
（Ｇａ）Ａｓ／ＩｎＧａＡｓ、ＡｌＧａＡｓ／（Ａｌ）
ＧａＡｓ、ＩｎＧａＰ／ＧａＡｓ、ＩｎＡｌＡｓ／Ｇａ
ＡｓＳｂ、ＩｎＰ／ＧａＡｓＳｂ等の他の材料を用いた
ＨＢＴに対しても広く用いることができる。また、熱処
理に用いる雰囲気ガスとして窒素の場合について述べた
が、アルゴンやヘリウム等の他の不活性ガスを用いるこ
とによっても、同様の効果が得られる。
出し熱処理およびエッチングを行ったのち、再度成長装
置へ導入し再成長を行ったが、その一部もしくは全部の
工程を成長室内で連続して行うこともできる。すなわ
ち、成長室内に窒素ガス等を導入することによる窒素雰
囲気中アニールおよび塩素系ガス等を用いたＩｎＧａＡ
ｓ層およびＩｎＰ層のドライエッチングを行うことが可
能である。また、本実施例では表面保護層として第１の
ＩｎＧａＡｓキャップ層１を用いたが、最初の工程で成
長する層構造を第１のＩｎＰエミッタ層２までとし、ア
ニール後上記第１のエミッタ層の一部をエッチングで除
去する工程で代用することもできる。さらにアニール条
件や固体燐ソースの併用等によりアニール中の結晶表面
品質の劣化を低く抑えることも可能であり、その場合は
上記第１のＩｎＰエミッタ層の一部をエッチングで除去
する工程を省略することもある。コレクタ層にはＩｎＰ
を用いることがあり、第２のキャップ層がＩｎＰで構成
されることもある。一方、材料系に関してはＩｎＰ／Ｉ
ｎＧａＡｓ・ＨＢＴの場合について述べたが、ＩｎＡｌ
（Ｇａ）Ａｓ／ＩｎＧａＡｓ、ＡｌＧａＡｓ／（Ａｌ）
ＧａＡｓ、ＩｎＧａＰ／ＧａＡｓ、ＩｎＡｌＡｓ／Ｇａ
ＡｓＳｂ、ＩｎＰ／ＧａＡｓＳｂ等の他の材料を用いた
ＨＢＴに対しても広く用いることができる。また、熱処
理に用いる雰囲気ガスとして窒素の場合について述べた
が、アルゴンやヘリウム等の他の不活性ガスを用いるこ
とによっても、同様の効果が得られる。
【００１２】
【発明の効果】上記のように本発明によるバイポーラト
ランジスタの作製方法は、半導体基板上にコレクタ層、
炭素が不純物として添加されているｐ型のベース層およ
びｎ型の第１エミッタ層を、気相成長法により順次堆積
するバイポーラトランジスタの作製方法において、上記
炭素を添加したベース層を成長したのち、ｎ型のエミッ
タ層、およびｎ型またはｉ型の第１キャップ層を順次堆
積し、上記半導体層構造を不活性ガス雰囲気中で炭素不
純物の活性化熱処理を行ったのち、ｎ型の第２のエミッ
タ層およびｎ型の第２のキャップ層を、順次再成長する
ことにより、上記ベース層に炭素を不純物として添加し
た化合物半導体を用いたＨＢＴを成長する場合に、ベー
ス層中の炭素の活性化率の向上を図ることができ、より
高いベース層キャリア濃度の実現による素子特性の向上
を図ることができる。
ランジスタの作製方法は、半導体基板上にコレクタ層、
炭素が不純物として添加されているｐ型のベース層およ
びｎ型の第１エミッタ層を、気相成長法により順次堆積
するバイポーラトランジスタの作製方法において、上記
炭素を添加したベース層を成長したのち、ｎ型のエミッ
タ層、およびｎ型またはｉ型の第１キャップ層を順次堆
積し、上記半導体層構造を不活性ガス雰囲気中で炭素不
純物の活性化熱処理を行ったのち、ｎ型の第２のエミッ
タ層およびｎ型の第２のキャップ層を、順次再成長する
ことにより、上記ベース層に炭素を不純物として添加し
た化合物半導体を用いたＨＢＴを成長する場合に、ベー
ス層中の炭素の活性化率の向上を図ることができ、より
高いベース層キャリア濃度の実現による素子特性の向上
を図ることができる。
【図１】本発明をＩｎＰ／ＩｎＧａＡｓ・ＨＢＴに適用
した実施例で、（ａ）〜（ｃ）はその製作工程を示す図
である。
した実施例で、（ａ）〜（ｃ）はその製作工程を示す図
である。
【図２】ＣドープＩｎＧａＡｓ層中のキャリア濃度の熱
処理温度依存性を示す図である。
処理温度依存性を示す図である。
１ 第１キャップ層 ２ 第１エミッタ層 ３ ベース層 ４ コレクタ層 ６ 半導体基板 ７ 第２エミッタ層 ８ 第２キャップ層
Claims (3)
- 【請求項１】半導体基板上にコレクタ層、炭素が不純物
として添加されているｐ型のベース層およびｎ型第１の
エミッタ層を、気相成長法により順次堆積するバイポー
ラトランジスタの作製方法において、上記炭素を添加し
たベース層を成長したのち、ｎ型のエミッタ層、および
ｎ型またはｉ型の第１キャップ層を順次堆積し、上記半
導体層構造を不活性ガス雰囲気中で炭素不純物の活性化
熱処理を行ったのち、ｎ型の第２のエミッタ層およびｎ
型の第２のキャップ層を、順次再成長することを特徴と
したバイポーラトランジスタの作製方法。 - 【請求項２】上記第１のエミッタ層と第１のキャップ層
の合計の膜厚が１０００Å以下で、かつ合計のシート不
純物濃度が５×１０10から２×１０13ｃｍ-2の範囲にあ
り、また、上記活性化熱処理が５２０℃以上でかつ１分
間以上行われ、さらに上記再成長が４８０℃以下で行わ
れることを特徴とする請求項１記載のバイポーラトラン
ジスタの作製方法。 - 【請求項３】上記半導体基板がＩｎＰ、ベース層がＩｎ
ＧａＡｓ、コレクタ層がＩｎＧａＡｓまたはＩｎＰ、第
１および第２のエミッタ層がＩｎＰ、第１および第２の
キャップ層がＩｎＧａＡｓで構成されることを特徴とす
る請求項１記載のバイポーラトランジスタの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01010996A JP3227083B2 (ja) | 1996-01-24 | 1996-01-24 | バイポーラトランジスタの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01010996A JP3227083B2 (ja) | 1996-01-24 | 1996-01-24 | バイポーラトランジスタの作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09205101A true JPH09205101A (ja) | 1997-08-05 |
| JP3227083B2 JP3227083B2 (ja) | 2001-11-12 |
Family
ID=11741156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01010996A Expired - Lifetime JP3227083B2 (ja) | 1996-01-24 | 1996-01-24 | バイポーラトランジスタの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3227083B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258685B1 (en) | 1998-08-19 | 2001-07-10 | Sharp Kabushiki Kaisha | Method of manufacturing hetero-junction bipolar transistor |
| US6316795B1 (en) * | 2000-04-03 | 2001-11-13 | Hrl Laboratories, Llc | Silicon-carbon emitter for silicon-germanium heterojunction bipolar transistors |
| WO2002021599A3 (en) * | 2000-09-08 | 2002-06-20 | Showa Denko Kk | Compound semiconductor multilayer structure and bipolar transistor using the same |
| US6818521B2 (en) | 2002-04-23 | 2004-11-16 | Sumitomo Electric Industries, Ltd. | Method of manufacturing a hetero-junction bipolar transistor with epitaxially grown multi-layer films and annealing at or below 600° C. |
| JP2006295214A (ja) * | 2006-07-10 | 2006-10-26 | Sumitomo Electric Ind Ltd | バイポーラトランジスタの製造方法 |
-
1996
- 1996-01-24 JP JP01010996A patent/JP3227083B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258685B1 (en) | 1998-08-19 | 2001-07-10 | Sharp Kabushiki Kaisha | Method of manufacturing hetero-junction bipolar transistor |
| US6455390B2 (en) | 1998-08-19 | 2002-09-24 | Sharp Kabushiki Kaisha | Method of manufacturing hetero-junction bipolar transistor |
| US6316795B1 (en) * | 2000-04-03 | 2001-11-13 | Hrl Laboratories, Llc | Silicon-carbon emitter for silicon-germanium heterojunction bipolar transistors |
| WO2002021599A3 (en) * | 2000-09-08 | 2002-06-20 | Showa Denko Kk | Compound semiconductor multilayer structure and bipolar transistor using the same |
| US6876013B2 (en) | 2000-09-08 | 2005-04-05 | Showa Denko K.K. | Compound semiconductor multilayer structure and bipolar transistor using the same |
| US6818521B2 (en) | 2002-04-23 | 2004-11-16 | Sumitomo Electric Industries, Ltd. | Method of manufacturing a hetero-junction bipolar transistor with epitaxially grown multi-layer films and annealing at or below 600° C. |
| JP2006295214A (ja) * | 2006-07-10 | 2006-10-26 | Sumitomo Electric Ind Ltd | バイポーラトランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3227083B2 (ja) | 2001-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2791138B2 (ja) | ヘテロエピタキシャル構造を形成する方法と集積回路 | |
| JPH09199758A (ja) | 低抵抗ｐ型窒化ガリウム系化合物半導体の気相成長方法 | |
| JPH08293505A (ja) | 化合物半導体装置及びその製造方法 | |
| US6258685B1 (en) | Method of manufacturing hetero-junction bipolar transistor | |
| JP3227083B2 (ja) | バイポーラトランジスタの作製方法 | |
| JP3843884B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0799305A (ja) | Ｉｉｉ ／ｖ系化合物半導体装置とその製造方法 | |
| US7550786B2 (en) | Compound semiconductor epitaxial substrate | |
| JP3156909B2 (ja) | 半導体積層構造の気相成長方法 | |
| US6107151A (en) | Heterojunction bipolar transistor and method of manufacturing | |
| JPH0964054A (ja) | バイポーラトランジスタの作製方法 | |
| US7397062B2 (en) | Heterojunction bipolar transistor with improved current gain | |
| JP3502267B2 (ja) | バイポーラトランジスタの作製方法 | |
| JP2000133654A (ja) | バイポーラトランジスタの製造方法 | |
| JP2000223498A (ja) | 半導体装置の製造方法、及びヘテロ接合バイポーラトランジスタの製造方法、並びに増幅器 | |
| JPH07211729A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP4725443B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2002025922A (ja) | Ｉｉｉ−ｖ族化合物半導体の製造方法 | |
| JP2000174033A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH08330240A (ja) | 半導体エピタキシャル成長層の製造方法 | |
| JP2002026032A (ja) | 半導体装置の製造方法 | |
| JP2005347499A (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ | |
| JP2002093818A (ja) | ｐｎ接合を有する薄膜結晶ウェーハとその製造方法 | |
| JPH0729916A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2002280545A (ja) | ｐｎ接合を有する薄膜結晶ウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070831 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |