JP2791138B2 - ヘテロエピタキシャル構造を形成する方法と集積回路 - Google Patents
ヘテロエピタキシャル構造を形成する方法と集積回路Info
- Publication number
- JP2791138B2 JP2791138B2 JP1281611A JP28161189A JP2791138B2 JP 2791138 B2 JP2791138 B2 JP 2791138B2 JP 1281611 A JP1281611 A JP 1281611A JP 28161189 A JP28161189 A JP 28161189A JP 2791138 B2 JP2791138 B2 JP 2791138B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- cap
- silicon
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 42
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 29
- 238000000137 annealing Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 19
- 150000001875 compounds Chemical class 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 93
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 66
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 64
- 230000012010 growth Effects 0.000 description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- 239000004065 semiconductor Substances 0.000 description 21
- 239000007943 implant Substances 0.000 description 15
- 229910052785 arsenic Inorganic materials 0.000 description 14
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 13
- 125000006850 spacer group Chemical group 0.000 description 11
- 229910052733 gallium Inorganic materials 0.000 description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 7
- 238000001451 molecular beam epitaxy Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 6
- 230000004913 activation Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000003917 TEM image Methods 0.000 description 3
- 238000003795 desorption Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 238000000859 sublimation Methods 0.000 description 3
- 230000008022 sublimation Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000005382 thermal cycling Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- 102100026827 Protein associated with UVRAG as autophagy enhancer Human genes 0.000 description 1
- 101710102978 Protein associated with UVRAG as autophagy enhancer Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000002128 reflection high energy electron diffraction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/003—Anneal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/065—Gp III-V generic compounds-processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/902—Capping layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は半導体材料及び装置の成長、更に具体的に
云えば、シリコン上砒化ガリウムの様なヘテロエピタキ
シャル成長とこの様なヘテロ構造内の装置に関する。
云えば、シリコン上砒化ガリウムの様なヘテロエピタキ
シャル成長とこの様なヘテロ構造内の装置に関する。
従来の技術及び問題点 多くの研究者が、シリコン・ウェーハ上に半導体装置
級の砒化ガリウム（GaAs）の成長、並びにGaAs内に能動
装置を製造することを研究してきた。こう云う装置はGa
As内の担体の移動度が高いことと、シリコン基板の一層
大きな機械的な強度及び熱伝導度との組合せを有する。
例えば、1985 IDEM Tech. Digest 332所載のR.フィッシ
ャー他の論文「Si基板上のGaAs/AlGaAsヘテロ接合バイ
ポーラ・トランジスタ」には、シリコン基板の上に成長
させたGaAs/AlGaAsヘテロ接合バイポーラ・トランジス
タが報告されており、これは厚さ0.2μｍのベースに対
してβ＝13の電流利得を有する。同様に、1985 IEDM Te
ch. Digest 468所載のG.ターナー他の論文「シリコン及
びサファイア上シリコン基板の上に成長させたGaAs層に
作ったピコ秒光検出器」では、シリコン上GaAs内に製造
された光導電検出器に対し、60ピコ秒の応答時間が報告
されている。こう云う論文では、シリコン上GaAs内に製
造したMESFETの様な多数担体装置が、ホモエピタキシャ
ル装置に近い性能を持つことも述べられている。これに
勇気づけられて、相互接続ワイヤの数を減らす為に、デ
ータ速度の高い光結合部を利用する為に、同じウェーハ
の上にGaAs/AlGaAs光電装置及び高周波装置及びシリコ
ン装置を集積する努力が払われている。非晶質GaAsの選
択的な再結晶は非結晶GaAsの高い比抵抗を利用すること
ができる。例えば、48Appl. Phys. Lett. 1516（1986
年）所載のA.クリスト他の論文「レーザ再結晶化による
（100）シリコン上（100）GaAsの形成」を参照された
い。
級の砒化ガリウム（GaAs）の成長、並びにGaAs内に能動
装置を製造することを研究してきた。こう云う装置はGa
As内の担体の移動度が高いことと、シリコン基板の一層
大きな機械的な強度及び熱伝導度との組合せを有する。
例えば、1985 IDEM Tech. Digest 332所載のR.フィッシ
ャー他の論文「Si基板上のGaAs/AlGaAsヘテロ接合バイ
ポーラ・トランジスタ」には、シリコン基板の上に成長
させたGaAs/AlGaAsヘテロ接合バイポーラ・トランジス
タが報告されており、これは厚さ0.2μｍのベースに対
してβ＝13の電流利得を有する。同様に、1985 IEDM Te
ch. Digest 468所載のG.ターナー他の論文「シリコン及
びサファイア上シリコン基板の上に成長させたGaAs層に
作ったピコ秒光検出器」では、シリコン上GaAs内に製造
された光導電検出器に対し、60ピコ秒の応答時間が報告
されている。こう云う論文では、シリコン上GaAs内に製
造したMESFETの様な多数担体装置が、ホモエピタキシャ
ル装置に近い性能を持つことも述べられている。これに
勇気づけられて、相互接続ワイヤの数を減らす為に、デ
ータ速度の高い光結合部を利用する為に、同じウェーハ
の上にGaAs/AlGaAs光電装置及び高周波装置及びシリコ
ン装置を集積する努力が払われている。非晶質GaAsの選
択的な再結晶は非結晶GaAsの高い比抵抗を利用すること
ができる。例えば、48Appl. Phys. Lett. 1516（1986
年）所載のA.クリスト他の論文「レーザ再結晶化による
（100）シリコン上（100）GaAsの形成」を参照された
い。
シリコン上のヘテロエピタキシャルGaAsを基本とする
装置構造を構成す場合の重要な制約の１つは、２種類の
材料の間で格子パラメータが4.1％違うことであった。
この格子の不釣合いにより、ヘテロ界面に不整合の転位
の網目が形成されることになる。典型的なエピタキシャ
ル成長の条件のもとでは、この様な不整合欠陥のかなり
の部分が界面から糸状に伸びて、後でその中に装置を製
造するGaAs領域に入込む。シリコン上GaAs技術の実用性
の重大な制約となったのは、この様な糸状の転位（これ
は再結合中心及び散乱中心としても作用し得る）の存在
である。
装置構造を構成す場合の重要な制約の１つは、２種類の
材料の間で格子パラメータが4.1％違うことであった。
この格子の不釣合いにより、ヘテロ界面に不整合の転位
の網目が形成されることになる。典型的なエピタキシャ
ル成長の条件のもとでは、この様な不整合欠陥のかなり
の部分が界面から糸状に伸びて、後でその中に装置を製
造するGaAs領域に入込む。シリコン上GaAs技術の実用性
の重大な制約となったのは、この様な糸状の転位（これ
は再結合中心及び散乱中心としても作用し得る）の存在
である。
シリコン上GaAsの様な格子が釣合わない半導体で糸状
の転位が伝搬するのを消滅させるか又は抑制する為の多
数の方式が報告されている。この内の著名なものは、欠
陥を減少する為の成長後の熱アニーリングである。50Ap
pl. Phys. lett. 31（1987年）所載のJ.W.リー他の論
文、50Appl. Phys. Lett. 992（1987年）所載のチョイ
他の論文、及び49Appl. Phys. Lett. 815（1986年）所
載のN.チャンド他の論文を参照されたい。成長後のアニ
ーリングそれ自体は、シリコン基板上のGaAs層内の大域
的な欠陥を減少する効果があることが証明されている。
然し、今の時点では、装置の劣化を招く糸状転位の密度
を下げる点でのその有効性を判断する十分なデータがな
い。同様に、米国特許第4,632,712号では、糸状転位を
捕捉する為にGaAsの成長を中断している。この代わり
に、多数の研究者が、転位を抑制する為に、成長過程の
間、組成による又は温度サイクルにより超格子を使うこ
とを研究している。1986年GaAs及び関連化合物の国際シ
ンポジウム111（1987年）所載のL.W.リーの論文、26 Ja
pan. J.Appl. Phys. L536（1987年）所載のソガ他の論
文、及び50Appl. Phys. Lett. 407（1987年）所載のR.
D.デュピュイ他の論文参照。この文献からは、中間の超
格子の主な効果は、糸状転位がヘテロ界面に対して斜め
にではなく、それと平行伝搬する傾向を持つ様に、（熱
サイクルによる層の場合は熱効果により、又は化学的な
超格子の場合は格子の膨脹により）歪みの場を加えるこ
とによって、糸状転位をそらせることであると思われ
る。4J.Vac. Sci. Tech. A2200（1986年）所載のスジラ
ーギ他の論文参照。
の転位が伝搬するのを消滅させるか又は抑制する為の多
数の方式が報告されている。この内の著名なものは、欠
陥を減少する為の成長後の熱アニーリングである。50Ap
pl. Phys. lett. 31（1987年）所載のJ.W.リー他の論
文、50Appl. Phys. Lett. 992（1987年）所載のチョイ
他の論文、及び49Appl. Phys. Lett. 815（1986年）所
載のN.チャンド他の論文を参照されたい。成長後のアニ
ーリングそれ自体は、シリコン基板上のGaAs層内の大域
的な欠陥を減少する効果があることが証明されている。
然し、今の時点では、装置の劣化を招く糸状転位の密度
を下げる点でのその有効性を判断する十分なデータがな
い。同様に、米国特許第4,632,712号では、糸状転位を
捕捉する為にGaAsの成長を中断している。この代わり
に、多数の研究者が、転位を抑制する為に、成長過程の
間、組成による又は温度サイクルにより超格子を使うこ
とを研究している。1986年GaAs及び関連化合物の国際シ
ンポジウム111（1987年）所載のL.W.リーの論文、26 Ja
pan. J.Appl. Phys. L536（1987年）所載のソガ他の論
文、及び50Appl. Phys. Lett. 407（1987年）所載のR.
D.デュピュイ他の論文参照。この文献からは、中間の超
格子の主な効果は、糸状転位がヘテロ界面に対して斜め
にではなく、それと平行伝搬する傾向を持つ様に、（熱
サイクルによる層の場合は熱効果により、又は化学的な
超格子の場合は格子の膨脹により）歪みの場を加えるこ
とによって、糸状転位をそらせることであると思われ
る。4J.Vac. Sci. Tech. A2200（1986年）所載のスジラ
ーギ他の論文参照。
然し、公知の方法でも、シリコンの上にエピタキシャ
ル成長させたGaAsに許しがたい程高い糸状転位の密度が
ある。
ル成長させたGaAsに許しがたい程高い糸状転位の密度が
ある。
種々の研究者は、MBE成長並びにGaAsとAlXGa1-XAsの
高温処理の間、ガリウム及びアルミニウムが失われるこ
とを研究している。47Appl. Phys. Lett. 286（1985
年）所載のT.コジマ他の論文「分子ビーム・エピタキシ
ャル装置に於ける反射高エネルギ電子回折強度振動を用
いて観測された層毎の昇華」、47Appl. Phys. Lett. 72
6（1985年）所載のJ.ヴァン・ホーブ他の論文「分子ビ
ームエピタキシャル法に於けるAlGaAs及びGaAsの成長の
質量作用制御」、23Jpn. J.Appl. Phys. L351（1984
年）所載のM.カワベ他の論文「分子ビーム・エピタキシ
ャル法によって成長させたAlXGa1-XAsからのGAの選択的
な脱着」、Jpn. J. Appl. Phys. L89（1985年）所載の
H.タナカ他の論文「分子ビーム・エピタキシャル法によ
って製造された単一縦モード・セルフアライン（AlGa）
As二重ヘテロ構造レーザ、及び3J. Vac. Sci. Tech. B5
72（1985年）所載のR.ヘッキングボトムの論文「分子ビ
ーム・エピタキシャル法の熱力学的な考察:GaAs/Ga1-XA
lXAs系に於ける高温成長」を参照されたい。研究による
と、ガリウムがアルミニウムよりも一層高い速度で失わ
れ、AlXGa1-XAsがAlAsの表面層を実際に形成し、それが
ガリウムの損失を更に抑制することが分かった。
高温処理の間、ガリウム及びアルミニウムが失われるこ
とを研究している。47Appl. Phys. Lett. 286（1985
年）所載のT.コジマ他の論文「分子ビーム・エピタキシ
ャル装置に於ける反射高エネルギ電子回折強度振動を用
いて観測された層毎の昇華」、47Appl. Phys. Lett. 72
6（1985年）所載のJ.ヴァン・ホーブ他の論文「分子ビ
ームエピタキシャル法に於けるAlGaAs及びGaAsの成長の
質量作用制御」、23Jpn. J.Appl. Phys. L351（1984
年）所載のM.カワベ他の論文「分子ビーム・エピタキシ
ャル法によって成長させたAlXGa1-XAsからのGAの選択的
な脱着」、Jpn. J. Appl. Phys. L89（1985年）所載の
H.タナカ他の論文「分子ビーム・エピタキシャル法によ
って製造された単一縦モード・セルフアライン（AlGa）
As二重ヘテロ構造レーザ、及び3J. Vac. Sci. Tech. B5
72（1985年）所載のR.ヘッキングボトムの論文「分子ビ
ーム・エピタキシャル法の熱力学的な考察:GaAs/Ga1-XA
lXAs系に於ける高温成長」を参照されたい。研究による
と、ガリウムがアルミニウムよりも一層高い速度で失わ
れ、AlXGa1-XAsがAlAsの表面層を実際に形成し、それが
ガリウムの損失を更に抑制することが分かった。
エミッタ・アップHBT技術では、亜鉛を打込んだベー
スに過成長エミッタをデポジットする為にMOCVDを使う
ことが最近実証された。7 IEEE Elec. Dev. Lett. 203
（1986年）所載のJ.W.タリーの論文「完全に平面状のヘ
テロ接合バイポーラ・トランジスタ」及び7 IEEE Elec.
Dev. Lett. 615（1986年）所載のJ.W.タリー、W.ハン
ト及びB.B.オブライエンの論文「イオン打込みベースを
用いたヘテロ接合バイポーラ・トランジスタ」参照。こ
の打込みの後、打込まれたドーパントを活性化しなけれ
ばならないし、打込みによる損傷は除去しなければなら
ないが、その間表面が能動的なベース／エミッタ界面に
なるから、表面の完全さを保たなければならない。然
し、公知の方法は、アニールの間砒素が失われるか或い
はアニール・キャップによって応力が導入されると云う
問題がある。
スに過成長エミッタをデポジットする為にMOCVDを使う
ことが最近実証された。7 IEEE Elec. Dev. Lett. 203
（1986年）所載のJ.W.タリーの論文「完全に平面状のヘ
テロ接合バイポーラ・トランジスタ」及び7 IEEE Elec.
Dev. Lett. 615（1986年）所載のJ.W.タリー、W.ハン
ト及びB.B.オブライエンの論文「イオン打込みベースを
用いたヘテロ接合バイポーラ・トランジスタ」参照。こ
の打込みの後、打込まれたドーパントを活性化しなけれ
ばならないし、打込みによる損傷は除去しなければなら
ないが、その間表面が能動的なベース／エミッタ界面に
なるから、表面の完全さを保たなければならない。然
し、公知の方法は、アニールの間砒素が失われるか或い
はアニール・キャップによって応力が導入されると云う
問題がある。
問題点を解決する為の手段及び作用 この発明は、ヘテロエピタキシャル成長と打込み部の
活性化の両方の為に、半導体層に対する格子が釣合った
アニーリング・キャップを提供すると共に、アニールし
た半導体を用いて製造された装置を提供する。好ましい
実施例は、シリコン上のヘテロエピタキシャル成長のGa
Asを含み、AlXGa1-XAsキャップ層を持つと共に、アニー
ル後、このキャップ層の上に成長させた別のGaAsを持っ
ている。装置がこの別のGaAs層の中に製造される。他の
好ましい実施例は、GaAsをAlXGa1-XAsでキャップした
後、AlXGa1-XAsを通じてドーパントを打込み、それと共
にMESFET及びヘテロ接合バイポーラ・トラジスタの様な
装置を製造する為の活性化アニールを行なう。
活性化の両方の為に、半導体層に対する格子が釣合った
アニーリング・キャップを提供すると共に、アニールし
た半導体を用いて製造された装置を提供する。好ましい
実施例は、シリコン上のヘテロエピタキシャル成長のGa
Asを含み、AlXGa1-XAsキャップ層を持つと共に、アニー
ル後、このキャップ層の上に成長させた別のGaAsを持っ
ている。装置がこの別のGaAs層の中に製造される。他の
好ましい実施例は、GaAsをAlXGa1-XAsでキャップした
後、AlXGa1-XAsを通じてドーパントを打込み、それと共
にMESFET及びヘテロ接合バイポーラ・トラジスタの様な
装置を製造する為の活性化アニールを行なう。
実 施 例 次に図面について説明するが、図面は見易くする為の
略図である。
略図である。
第１の好ましい実施例のヘテロエピタキシャル構造が
第１図に簡略側面断面図で示されており、全体を100で
示してあるが、これはシリコン基板102、1.5μｍの厚さ
のGaAsバッファ層104、厚さ0.1μｍのAlXGa1-XAs層10
6、厚さが数原子層しかないAlAs層108及び厚さが2.5μ
のGaAs層110を含む。MESFET 112及びJFETの様な能動装
置をGaAs層110の中に製造することができ、或いは層11
0、GaAs及びAlXGa1-XAs層と共に、層110内に製造された
ヘテロ接合バイポーラ・トランジスタの両方を含む様に
成長させることができる。
第１図に簡略側面断面図で示されており、全体を100で
示してあるが、これはシリコン基板102、1.5μｍの厚さ
のGaAsバッファ層104、厚さ0.1μｍのAlXGa1-XAs層10
6、厚さが数原子層しかないAlAs層108及び厚さが2.5μ
のGaAs層110を含む。MESFET 112及びJFETの様な能動装
置をGaAs層110の中に製造することができ、或いは層11
0、GaAs及びAlXGa1-XAs層と共に、層110内に製造された
ヘテロ接合バイポーラ・トランジスタの両方を含む様に
成長させることができる。
第１の好ましい実施例の構造を製造する第１の好まし
い実施例の方法は、第２図に示す時間−温度成長を含
み、次に述べる様に、第3a図乃至第3d図の側面断面図に
示した工程を含む。
い実施例の方法は、第２図に示す時間−温度成長を含
み、次に述べる様に、第3a図乃至第3d図の側面断面図に
示した工程を含む。
（ａ）シリコン基板102（直径が約３インチ、厚さが25
ミルで＜100＞方向の配向を持つ）を分子ビームエピタ
キシャル法（MBE）装置に挿入し、極めて高い真空内で1
0乃至15分間950℃で焼成することによって綺麗にする。
これによって基板102から天然の酸化物の様な表面の汚
染物が除去される。950℃の温度で操作する場合を示し
た第２図の左側部分を参照されたい。
ミルで＜100＞方向の配向を持つ）を分子ビームエピタ
キシャル法（MBE）装置に挿入し、極めて高い真空内で1
0乃至15分間950℃で焼成することによって綺麗にする。
これによって基板102から天然の酸化物の様な表面の汚
染物が除去される。950℃の温度で操作する場合を示し
た第２図の左側部分を参照されたい。
（ｂ）基板102の温度を450℃に下げ、厚さ約0.2μmGaAs
層をゆっくりと（0.3μm/時）成長させる。この低温成
長により、初期バッファ層が得られるが、これはシリコ
ンとGaAsの間の4.1％の格子の不整合による不整合転位
を局限する助けになる。低温のGaAs成長を止める。基板
102の温度を550℃に上げ、約0.9μm/時の速度で1.3μｍ
のGaAsを成長させて、バッファ層104を完成する。第２
図の左側の中心に２回のGaAs成長の操作が示されてお
り、第3a図は側面断面図である。別の方法としては、基
板の温度を450℃から550℃に上げるとき、GaAs成長を続
ける。
層をゆっくりと（0.3μm/時）成長させる。この低温成
長により、初期バッファ層が得られるが、これはシリコ
ンとGaAsの間の4.1％の格子の不整合による不整合転位
を局限する助けになる。低温のGaAs成長を止める。基板
102の温度を550℃に上げ、約0.9μm/時の速度で1.3μｍ
のGaAsを成長させて、バッファ層104を完成する。第２
図の左側の中心に２回のGaAs成長の操作が示されてお
り、第3a図は側面断面図である。別の方法としては、基
板の温度を450℃から550℃に上げるとき、GaAs成長を続
ける。
（ｃ）基板の温度550℃に保ちながら、GaAsの成長からA
lXGa1-XAsの成長に切換え、Ｘ＝0.35として、厚さ0.1μ
ｍのAlXGa1-XAs層106の成長する。第２図の中心及び第3
b図を参照されたい。
lXGa1-XAsの成長に切換え、Ｘ＝0.35として、厚さ0.1μ
ｍのAlXGa1-XAs層106の成長する。第２図の中心及び第3
b図を参照されたい。
（ｄ）AlXGa1-XAsの成長を止め、基板102の温度を５乃
至15分間850℃に高め、バッファ層104（並びにAlXGa1-X
As層106）にある双晶、積重ね欠陥及び大部分の糸状転
位をアニールによって除く。このアニールの間砒素雰囲
気（約10-5トル）を保って、表面の砒素を安定な状態に
保つ。ガリウムが表面から選択的に脱着され、後にアル
ミニウムが残る。この為表面にAlAs（層108）の数単独
層が形成され、このAlAsがガリウムのこれ以上の外方拡
散と脱着を抑制する。表面に於ける熱力学的な平衡は大
体次の様のようなものである。
至15分間850℃に高め、バッファ層104（並びにAlXGa1-X
As層106）にある双晶、積重ね欠陥及び大部分の糸状転
位をアニールによって除く。このアニールの間砒素雰囲
気（約10-5トル）を保って、表面の砒素を安定な状態に
保つ。ガリウムが表面から選択的に脱着され、後にアル
ミニウムが残る。この為表面にAlAs（層108）の数単独
層が形成され、このAlAsがガリウムのこれ以上の外方拡
散と脱着を抑制する。表面に於ける熱力学的な平衡は大
体次の様のようなものである。
AlXGa1-XAs xAlAs＋（１−ｘ）Ga＋1/2（１−ｘ）As2 第２図の中心及第3c図を参照されたい。キャップ層10
6がなく、同じ砒素雰囲気（10-5トル）のもとでは、そ
の場所でのアニーリングに使うことができる最高温度は
約700℃であることに注意されたい。これは、GaAsの昇
華に対する調和温度が約640℃であり、調和温度より約5
0℃以上高い所が実際的な限界であるからである。（GaA
sの昇華に対する調和温度は、Ga及びAs2の蒸気圧が等し
くなる温度である。）これと対照的に、AlAsの昇華に対
す調和温度は約800℃であり、AlXGa1-XAs/GaAsの界面は
900℃まで安定である。
6がなく、同じ砒素雰囲気（10-5トル）のもとでは、そ
の場所でのアニーリングに使うことができる最高温度は
約700℃であることに注意されたい。これは、GaAsの昇
華に対する調和温度が約640℃であり、調和温度より約5
0℃以上高い所が実際的な限界であるからである。（GaA
sの昇華に対する調和温度は、Ga及びAs2の蒸気圧が等し
くなる温度である。）これと対照的に、AlAsの昇華に対
す調和温度は約800℃であり、AlXGa1-XAs/GaAsの界面は
900℃まで安定である。
（ｅ）基板102の温度を550℃に下げ、GaAsの成長を再開
して、層110を2.5μｍ厚さに形成する。AlAs層108及びA
lXGa1-XAs層106は実質的にGaAsバッファ層104と格子が
釣合っていることに注意されたい（GaAsとAlXGa1-XAsの
格子の不整合は僅か0.15x％であり、層106及び108は非
常に薄いので、この不整合が歪みによって補償され
る）。この為、GaAs層110が、転位密度の小さい、格子
が釣合った材料の上に低い温度で成長させら、従って、
層110は損傷も積重ね欠陥もなく転位密度も低い。第２
図の右側部分及び第3d図参照。第４図は第3d図と同じ構
造であるが、層の厚さが異なる場合の通過型電子顕微鏡
写真（TEM）である。GaAs層110がその場所から外したア
ニールを必要としない。実験によると、このアニールに
よってのそれ以上の改善は見られない。
して、層110を2.5μｍ厚さに形成する。AlAs層108及びA
lXGa1-XAs層106は実質的にGaAsバッファ層104と格子が
釣合っていることに注意されたい（GaAsとAlXGa1-XAsの
格子の不整合は僅か0.15x％であり、層106及び108は非
常に薄いので、この不整合が歪みによって補償され
る）。この為、GaAs層110が、転位密度の小さい、格子
が釣合った材料の上に低い温度で成長させら、従って、
層110は損傷も積重ね欠陥もなく転位密度も低い。第２
図の右側部分及び第3d図参照。第４図は第3d図と同じ構
造であるが、層の厚さが異なる場合の通過型電子顕微鏡
写真（TEM）である。GaAs層110がその場所から外したア
ニールを必要としない。実験によると、このアニールに
よってのそれ以上の改善は見られない。
（ｆ）層状基板102をMBE装置から取出し、標準的な処理
により、GaAs層110内にMESFET 112（又はその他の任意
の装置）を形成する。例えば、チャンネル領域及びソー
ス並びにドレイン領域のイオン打込みをし、Ti/Pt/Auゲ
ートをデポジットし、リフトオフによりGe/Ni/Auのソー
ス及びドレインのオーミック接点をデボジットする。こ
れによって第１図の構造が得られる。不活性化、相互接
続及びパッケージ作業により、集積回路の一部としての
構造が完成するが、図面を見やすくする為、これらは省
略してある。
により、GaAs層110内にMESFET 112（又はその他の任意
の装置）を形成する。例えば、チャンネル領域及びソー
ス並びにドレイン領域のイオン打込みをし、Ti/Pt/Auゲ
ートをデポジットし、リフトオフによりGe/Ni/Auのソー
ス及びドレインのオーミック接点をデボジットする。こ
れによって第１図の構造が得られる。不活性化、相互接
続及びパッケージ作業により、集積回路の一部としての
構造が完成するが、図面を見やすくする為、これらは省
略してある。
GaAs及びシリコンはかなり異なる熱膨脹係数を持ち、
従って成長の温度が低いことにより、最終的な構造の熱
応力が少なくなる。この為、シリコン上GaAsの一層高い
MOCVDによる成長よりも、一層温度の低いMBE成長の方が
好ましい。更に、MOCVDで使われる金属有機化合物に大
量の炭素が存在する為、MOCVD成長よりも、MBE成長の方
が一層綺麗である。
従って成長の温度が低いことにより、最終的な構造の熱
応力が少なくなる。この為、シリコン上GaAsの一層高い
MOCVDによる成長よりも、一層温度の低いMBE成長の方が
好ましい。更に、MOCVDで使われる金属有機化合物に大
量の炭素が存在する為、MOCVD成長よりも、MBE成長の方
が一層綺麗である。
第２の好ましい実施例の方法は、打込まれたGaAsの活
性化アニールにAlXGa1-XAsキャップ層を用い、第5a図乃
至5b図に側面断面図で示す次に述べる工程を含む。
性化アニールにAlXGa1-XAsキャップ層を用い、第5a図乃
至5b図に側面断面図で示す次に述べる工程を含む。
（ａ）GaAs 202（これは第3d図に示す構造のGaAs層110
に対応するものであってよい）にAlXGa1-XAsキャップ層
204を0.05μｍ（500Å）の厚さに成長させ、フォトレジ
スト206を回転付着させ、露出して現像する。その後、
シリコンの様なドーパントのイオン打込みをAlXGa1-XAs
層204を介してGaAs 202に対してイオン打込みするが、
この時パータンを定めたフォトレジスト206を打込みマ
スクとして使い、損傷された結晶格子を持つ不純物領域
210を形成する。典形的にはこの打込みはシリコン・イ
オンでは、100keVのエネルギで10×1013/cm2の量で行な
われ、n+領域210を形成する。第5a図参照。領域210は最
終的なヘテロ接合ｐ−ｎ−ｐバイポーラ・トランジスタ
のベースにすることができる。
に対応するものであってよい）にAlXGa1-XAsキャップ層
204を0.05μｍ（500Å）の厚さに成長させ、フォトレジ
スト206を回転付着させ、露出して現像する。その後、
シリコンの様なドーパントのイオン打込みをAlXGa1-XAs
層204を介してGaAs 202に対してイオン打込みするが、
この時パータンを定めたフォトレジスト206を打込みマ
スクとして使い、損傷された結晶格子を持つ不純物領域
210を形成する。典形的にはこの打込みはシリコン・イ
オンでは、100keVのエネルギで10×1013/cm2の量で行な
われ、n+領域210を形成する。第5a図参照。領域210は最
終的なヘテロ接合ｐ−ｎ−ｐバイポーラ・トランジスタ
のベースにすることができる。
（ｂ）その後フォトレジスト206をはがし、打込み部
を、砒素雰囲気内のキャップとしてAlXGa1-XAs 204を用
いてアニールする。第１の好ましい実施例の場合と同じ
く、ガリウムがキャップから脱着され、数単独層のAlAs
208を残すが、これがそれ以上のガリウムの外方拡散を
防止する。第5b図参照。
を、砒素雰囲気内のキャップとしてAlXGa1-XAs 204を用
いてアニールする。第１の好ましい実施例の場合と同じ
く、ガリウムがキャップから脱着され、数単独層のAlAs
208を残すが、これがそれ以上のガリウムの外方拡散を
防止する。第5b図参照。
（ｃ）アニールの後、GaAsに対してAlXGa1-XAsを選択的
にエッチするHFを用いて、AlAs 208及び残りのAlXGa1-X
As 204をGaAs 202から取除く。従来の方法は窒化シリコ
ンのキャップを使っているが、窒化シリコンは非晶質で
あって（GaAs 202と格子が釣合わず）、界面のGaAsに応
力を加え、これはGaAs層のひび割れを招くことがある。
格子が釣合ったキャップ204を使うことによって、この
応力が避けられる。
にエッチするHFを用いて、AlAs 208及び残りのAlXGa1-X
As 204をGaAs 202から取除く。従来の方法は窒化シリコ
ンのキャップを使っているが、窒化シリコンは非晶質で
あって（GaAs 202と格子が釣合わず）、界面のGaAsに応
力を加え、これはGaAs層のひび割れを招くことがある。
格子が釣合ったキャップ204を使うことによって、この
応力が避けられる。
第３の好ましい実施例の方法は、Al0.5Ga0.5Asのキャ
ップをアニール・キャップ及び打込みスペーサの両方と
して用いる。第6a図乃至第6b図は、エミッタ・ダウン形
過成長へテロ接合バイポーラ・トランジスタのベース形
成過程を示しており、第6a図に出発時の最初のエピタキ
シャル部分を示すと共に、第6b図にベース打込みの輪郭
を示している。過成長過程では、エピタキシャルAl0.5G
a0.5As 308又は窒化シリコンの様なスペーサ層をベース
区域の上にデボジットして、ベースの打込み深さを調節
する為のスペーサとして作用させることができる。ベー
スの電界を最大にして、電子通過時間が最小になる様に
する為、ベース・ドーピング濃度のピークはエミッタ・
ベース接合で起こる様にすべきである。スペーサの厚さ
を調節して、打込みのピークが、所定の打込みエネルギ
及び流量に対してエミッタ／ベース界面で起こる様にす
ることができる。AlXGa1-XAsスペーサ層308に於けるア
ルミニウム濃度が高い（50％）ことにより、ベース打込
み部の活性化アニールの後、その下にあるGaAsベース表
面からの除去が容易になる。窒化シリコン又はその他の
材料の代わりに、スペーサ層としてAlXGa1-XAs 308を使
うことによる別の利点は、アニーリングの時、AlXGa1-X
Asが砒素分の多いキャップとして作用して、ベースの表
面領域の分解を防ぐことである。急速な熱アニーリング
が、１個のウェーハ・プロセスに於けるプロセスの複雑
さにより、砒素の過圧を使うことを妨げる。然し、砒素
分の多いキャップ、即ち、AlXGa1-XAs 308は、GaAsの表
面の完全さを保つ助けになる。スペーサ層を除去した
後、GaAsコレクタ層をベース層の上に成長させることが
できる。
ップをアニール・キャップ及び打込みスペーサの両方と
して用いる。第6a図乃至第6b図は、エミッタ・ダウン形
過成長へテロ接合バイポーラ・トランジスタのベース形
成過程を示しており、第6a図に出発時の最初のエピタキ
シャル部分を示すと共に、第6b図にベース打込みの輪郭
を示している。過成長過程では、エピタキシャルAl0.5G
a0.5As 308又は窒化シリコンの様なスペーサ層をベース
区域の上にデボジットして、ベースの打込み深さを調節
する為のスペーサとして作用させることができる。ベー
スの電界を最大にして、電子通過時間が最小になる様に
する為、ベース・ドーピング濃度のピークはエミッタ・
ベース接合で起こる様にすべきである。スペーサの厚さ
を調節して、打込みのピークが、所定の打込みエネルギ
及び流量に対してエミッタ／ベース界面で起こる様にす
ることができる。AlXGa1-XAsスペーサ層308に於けるア
ルミニウム濃度が高い（50％）ことにより、ベース打込
み部の活性化アニールの後、その下にあるGaAsベース表
面からの除去が容易になる。窒化シリコン又はその他の
材料の代わりに、スペーサ層としてAlXGa1-XAs 308を使
うことによる別の利点は、アニーリングの時、AlXGa1-X
Asが砒素分の多いキャップとして作用して、ベースの表
面領域の分解を防ぐことである。急速な熱アニーリング
が、１個のウェーハ・プロセスに於けるプロセスの複雑
さにより、砒素の過圧を使うことを妨げる。然し、砒素
分の多いキャップ、即ち、AlXGa1-XAs 308は、GaAsの表
面の完全さを保つ助けになる。スペーサ層を除去した
後、GaAsコレクタ層をベース層の上に成長させることが
できる。
第４の好ましい実施例の方法は、AlXGa1-XAsスペーサ
層を介してコレクタ層にベースを打込んで、エミッタ・
アップ型HBTを製造する他は、第３の好ましい実施例と
同様である。この場合も、アニールは典形的には急速な
熱アニールであるが、その後、AlXGa1-XAsキャップを除
去し、エミッタを成長させる。
層を介してコレクタ層にベースを打込んで、エミッタ・
アップ型HBTを製造する他は、第３の好ましい実施例と
同様である。この場合も、アニールは典形的には急速な
熱アニールであるが、その後、AlXGa1-XAsキャップを除
去し、エミッタを成長させる。
第５の好ましい実施例の方法は、第３及び第４の好ま
しい実施例と同様である。平面状HBTの全ての層の完全
な成長の後、構造の一番上にあるｘ〜0.5のAlXGa1-XAs
のスペーサ層を使って、打込み部の活性化を改善すると
共に、一層よいオーミック接点が得られる様にする。HB
Tの製造では、ベースはスペーサを介してＰ＋打込み部
と接触し、コレクタにはペーサを介してＮ＋打込み部が
達する。こう云う打込み部は、砒素の加圧を使うことが
実際的でない場合、活性化アニール、典形的には急速な
熱アニールを必要とする。AlXGa1-XAsスペーサ層が表面
を砒素分の多い状態に保ち、HF内でそれを除去した後、
良好な砒素分の多いGaAsの上にオーミック接点を形成す
ることが一層よくなる。
しい実施例と同様である。平面状HBTの全ての層の完全
な成長の後、構造の一番上にあるｘ〜0.5のAlXGa1-XAs
のスペーサ層を使って、打込み部の活性化を改善すると
共に、一層よいオーミック接点が得られる様にする。HB
Tの製造では、ベースはスペーサを介してＰ＋打込み部
と接触し、コレクタにはペーサを介してＮ＋打込み部が
達する。こう云う打込み部は、砒素の加圧を使うことが
実際的でない場合、活性化アニール、典形的には急速な
熱アニールを必要とする。AlXGa1-XAsスペーサ層が表面
を砒素分の多い状態に保ち、HF内でそれを除去した後、
良好な砒素分の多いGaAsの上にオーミック接点を形成す
ることが一層よくなる。
変形と利点 関連する材料のアニール・キャップと、こう云うアニ
ールを用いて作られた装置の特徴を生かしながら、好ま
しい実施例の処理の変形が考えられる。例えばAlXGa1-X
As/GaAs超格子をMBEに於けるAlGaAsのアニール・キャッ
プとして使うことができる。この場合、AlXGa1-XAsは一
層高い温度（例えば600℃）で、そしてGaAsは一層低い
温度（例えば550℃）で成長させて、組成並びに熱サイ
クルによる超格子（これが転位の伝搬を妨げる）とAlXG
a1-XAsアニール・キャップの両方の利点が得られる。更
に、第１の好ましい実施例で、バッファ層及び最上層
は、ｘの異なるAlXGa1-XAsの様な異なる材料であってよ
く、各々の層はｘの異なる部分層を含んでいてよい。実
際、GaAsP,InGaAs,InAlGaAsP等の様に、AlGaAs以外の材
料系又はII−VI族系をキャップ層として、蒸気圧が一層
低い成分と共に使うことができる。更に、種々の材料系
では、種々の成長温度及び温度サイクルを使うことがで
きる。アニールされる層に対するキャップの格子の釣合
わせは、欠陥を避ける位に接近していればよい。この
為、薄い歪みのかかった層のキャップを使うこともでき
る。
ールを用いて作られた装置の特徴を生かしながら、好ま
しい実施例の処理の変形が考えられる。例えばAlXGa1-X
As/GaAs超格子をMBEに於けるAlGaAsのアニール・キャッ
プとして使うことができる。この場合、AlXGa1-XAsは一
層高い温度（例えば600℃）で、そしてGaAsは一層低い
温度（例えば550℃）で成長させて、組成並びに熱サイ
クルによる超格子（これが転位の伝搬を妨げる）とAlXG
a1-XAsアニール・キャップの両方の利点が得られる。更
に、第１の好ましい実施例で、バッファ層及び最上層
は、ｘの異なるAlXGa1-XAsの様な異なる材料であってよ
く、各々の層はｘの異なる部分層を含んでいてよい。実
際、GaAsP,InGaAs,InAlGaAsP等の様に、AlGaAs以外の材
料系又はII−VI族系をキャップ層として、蒸気圧が一層
低い成分と共に使うことができる。更に、種々の材料系
では、種々の成長温度及び温度サイクルを使うことがで
きる。アニールされる層に対するキャップの格子の釣合
わせは、欠陥を避ける位に接近していればよい。この
為、薄い歪みのかかった層のキャップを使うこともでき
る。
第２の好ましい実施例では、アニール過程は炉のアニ
ール、急速熱アニール、又は他の種類のアニール或いは
組合せのアニールであってよく、他の材料系に用いるこ
とができる。実際、好ましい実施例並びに変形の出発時
の基板には絶縁体上シリコンの様に複合であってもよい
し、或いはシリコン上二酸化シリコン・パターンの様な
非晶質材料パターンや凹部を含んでよい。更に、第３、
第４及び第５の好ましい実施例では、打込み及びキャッ
プつきアニールにより、（MESFET及びJFETの様な）HBT
以外の装置を製造することができるし、種々の装置の集
積回路も製造することができる。関連した材料のキャッ
プつきアニールを用いれば、エミッタ／ベース及びオー
ミック／半導体の様な対応する界面は改良された表面状
態の密度を持ち、比抵抗が一層小さくなる。
ール、急速熱アニール、又は他の種類のアニール或いは
組合せのアニールであってよく、他の材料系に用いるこ
とができる。実際、好ましい実施例並びに変形の出発時
の基板には絶縁体上シリコンの様に複合であってもよい
し、或いはシリコン上二酸化シリコン・パターンの様な
非晶質材料パターンや凹部を含んでよい。更に、第３、
第４及び第５の好ましい実施例では、打込み及びキャッ
プつきアニールにより、（MESFET及びJFETの様な）HBT
以外の装置を製造することができるし、種々の装置の集
積回路も製造することができる。関連した材料のキャッ
プつきアニールを用いれば、エミッタ／ベース及びオー
ミック／半導体の様な対応する界面は改良された表面状
態の密度を持ち、比抵抗が一層小さくなる。
この発明は以上の説明に関連して、更に下記の実施態
様を有する。
様を有する。
（１）ヘテロエピタキシャル構造を形成する方法に於い
て、第１の材料の層の上に第２の材料のヘテロエピタキ
シャル層を形成し、該ヘテロエピタキシャル層の上にキ
ャップ層を形成し、該キャップ層は第２の材料と実質的
に格子が釣合っており、前記ヘテロエピタキシャル層及
びキャップ層をアニールし、前記キャップ層の上に第３
の材料の最上層を形成する工程を含み、該第３の材料が
実質的に前記キャップ層と格子が釣合っている方法。
て、第１の材料の層の上に第２の材料のヘテロエピタキ
シャル層を形成し、該ヘテロエピタキシャル層の上にキ
ャップ層を形成し、該キャップ層は第２の材料と実質的
に格子が釣合っており、前記ヘテロエピタキシャル層及
びキャップ層をアニールし、前記キャップ層の上に第３
の材料の最上層を形成する工程を含み、該第３の材料が
実質的に前記キャップ層と格子が釣合っている方法。
（２）（１）項に記載した方法に於いて、第１の材料が
シリコンであり、第２及び第３の材料が共にGaAsであ
り、キャップ層がAlXGa1-XAs,0＜ｘ≦1.0である方法。
シリコンであり、第２及び第３の材料が共にGaAsであ
り、キャップ層がAlXGa1-XAs,0＜ｘ≦1.0である方法。
（３）（２）項に記載した方法に於いて、アニーリング
が約850℃で砒素雰囲気内で行なわれる方法。
が約850℃で砒素雰囲気内で行なわれる方法。
（４）（１）項に記載した方法に於いて、前記形成する
ことが分子ビーム・エピタキシャル成長によるものであ
り、前記アニーリングはその場所で行なわれる方法。
ことが分子ビーム・エピタキシャル成長によるものであ
り、前記アニーリングはその場所で行なわれる方法。
（５）（１）項に記載した方法に於いて、キャップ層が
超格子である方法。
超格子である方法。
（６）（５）項に記載した方法に於いて、超格子が温度
サイクルを用いて成長させられる方法。
サイクルを用いて成長させられる方法。
（７）（１）項に記載した方法に於いて、ヘテロエピタ
キシャル層が第１の温度に於ける成長の後、第１の温度
よりも高い第２の温度に於ける成長によって形成される
方法。
キシャル層が第１の温度に於ける成長の後、第１の温度
よりも高い第２の温度に於ける成長によって形成される
方法。
（８）半導体層をアニールする方法に於いて、半導体層
の上に実質的に格子が釣合ったキャップを形成し、該半
導体層及びキャップを加熱し、加熱の後キャップを取り
除く工程を含む方法。
の上に実質的に格子が釣合ったキャップを形成し、該半
導体層及びキャップを加熱し、加熱の後キャップを取り
除く工程を含む方法。
（９）（８）項に記載した方法に於いて、更に前記加熱
の前に、前記半導体層に前記キャップを介してドーパン
トを打込む工程を含む方法。
の前に、前記半導体層に前記キャップを介してドーパン
トを打込む工程を含む方法。
（10）（９）項に記載した方法に於いて、半導体層がGa
Asであり、キャップがAlXGa1-XAs,0＜ｘ≦1.0である方
法。
Asであり、キャップがAlXGa1-XAs,0＜ｘ≦1.0である方
法。
（11）（９）項に記載した方法に於いて、半導体層がGa
Asであり、キャップがAlXGa1-XAsであって、ｘ＝0.5で
ある方法。
Asであり、キャップがAlXGa1-XAsであって、ｘ＝0.5で
ある方法。
（12）（８）項に記載した方法に於いて、半導体層がGa
Asであり、キャップがAlXGa1-XAs,0＜ｘ≦1.0であり、
前記形成することがエピタキシャル成長により、前記加
熱が急速熱アニーリングである方法。
Asであり、キャップがAlXGa1-XAs,0＜ｘ≦1.0であり、
前記形成することがエピタキシャル成長により、前記加
熱が急速熱アニーリングである方法。
（13）シリコンの下側層、該シリコン上のヘテロエピタ
キシャル・バッファ層、該バッファ層と実質的に格子が
釣合っていて、その上にあるキャップ層、並びに該キャ
ップ層の上にあって、実質的にそれと格子が釣合ってい
る装置を含み、該キャップ層が前記バッファ層の材料よ
りも揮発性が小さい材料で作られている化合物基板と、
前記装置内にある装置と、該装置の間の相互接続部とを
有する集積回路。
キシャル・バッファ層、該バッファ層と実質的に格子が
釣合っていて、その上にあるキャップ層、並びに該キャ
ップ層の上にあって、実質的にそれと格子が釣合ってい
る装置を含み、該キャップ層が前記バッファ層の材料よ
りも揮発性が小さい材料で作られている化合物基板と、
前記装置内にある装置と、該装置の間の相互接続部とを
有する集積回路。
（14）（13）項に記載した集積回路に於いて、キャップ
層がAlXGa1-XAs,0＜ｘ≦1.0で構成され、前記バッファ
及び装置層が共にGaAsで作られている集積回路。
層がAlXGa1-XAs,0＜ｘ≦1.0で構成され、前記バッファ
及び装置層が共にGaAsで作られている集積回路。
（15）第１の化合物半導体の層と、表面並びに前記層内
にある少なくとも１つのドープ領域と、該少なくとも１
つのドープ領域上にある金属接点とを有し、該金属接点
及びドープ領域の間の界面は、前記金属接点を形成する
前に、第２の化合物半導体で作られたキャップを用い
て、前記ドープ領域をアニールすることを特徴としてお
り、前記第２の化合物半導体は前記第１の化合物半導体
と関係を有するが、それと異なる半導体装置。
にある少なくとも１つのドープ領域と、該少なくとも１
つのドープ領域上にある金属接点とを有し、該金属接点
及びドープ領域の間の界面は、前記金属接点を形成する
前に、第２の化合物半導体で作られたキャップを用い
て、前記ドープ領域をアニールすることを特徴としてお
り、前記第２の化合物半導体は前記第１の化合物半導体
と関係を有するが、それと異なる半導体装置。
（16）（15）項に記載した半導体装置に於いて、前記層
がAlXGa1-XAsで作られており、前記キャップがAlyGa1-y
Asであって、ｙ＞ｘである半導体装置。
がAlXGa1-XAsで作られており、前記キャップがAlyGa1-y
Asであって、ｙ＞ｘである半導体装置。
（17）シリコン上GaAsのような格子不釣合半導体材料の
ヘテロエピタキシが、シリコン（102）上のGaAs（104）
第一成長、そしてAlXGa1-XAs格子釣合キャップ（106）
の成長、次にAlXGa1-XAsキャップ（106）と欠陥とのア
ニール除去、砒素の脱着制限、最後にキャップ上への直
接の更なるGaAs（110）の成長によって達成される。格
子釣合キャップは打込みアニール・キャップとしても使
用される。
ヘテロエピタキシが、シリコン（102）上のGaAs（104）
第一成長、そしてAlXGa1-XAs格子釣合キャップ（106）
の成長、次にAlXGa1-XAsキャップ（106）と欠陥とのア
ニール除去、砒素の脱着制限、最後にキャップ上への直
接の更なるGaAs（110）の成長によって達成される。格
子釣合キャップは打込みアニール・キャップとしても使
用される。
第１図は第１の好ましい実施例の構造の側面断面図、第
２図は第１の好ましい実施例の方法の時間−温度曲線を
示すグラフ図、第3a図乃至第3d図は第１の好ましい実施
例の方法の工程を示す側面断面図、第４図は第１の好ま
しい実施例の結晶の構造の透過形電子顕微鏡写真を示す
図、第5a図及び第5b図は第２の好ましい実施例の方法の
工程を示す側面断面図、第6a図及び第6b図は第３の好ま
しい実施例の方法を示す図である。 主な符号の説明 102:シリコン基板 104:GaAsバッファ層 106:AlXGa1-XAs層 108:AlAs層 110:GaAs層
２図は第１の好ましい実施例の方法の時間−温度曲線を
示すグラフ図、第3a図乃至第3d図は第１の好ましい実施
例の方法の工程を示す側面断面図、第４図は第１の好ま
しい実施例の結晶の構造の透過形電子顕微鏡写真を示す
図、第5a図及び第5b図は第２の好ましい実施例の方法の
工程を示す側面断面図、第6a図及び第6b図は第３の好ま
しい実施例の方法を示す図である。 主な符号の説明 102:シリコン基板 104:GaAsバッファ層 106:AlXGa1-XAs層 108:AlAs層 110:GaAs層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/73 29/812 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 H01L 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812 H01L 21/203 H01L 21/363
Claims (2)
- 【請求項１】ヘテロエピタキシャル構造を形成する方法
に於いて、第１の材料の層の上に第２の材料のヘテロエ
ピタキシャル層を形成し、該ヘテロエピタキシャル層の
上にキャップ層を形成し、該キャップ層は第２の材料と
実質的に格子が釣合っており、前記ヘテロエピタキシャ
ル層及びキャップ層をアニールし、前記キャップ層の上
に第３の材料の最上層を形成する工程を含み、該第３の
材料が実質的に前記キャップ層と格子が釣合っている方
法。 - 【請求項２】シリコンの下側層、該シリコン上のヘテロ
エピタキシャル・バッファ層、該バッファ層と実質的に
格子が釣合っていて、その上にあるキャップ層、並びに
該キャップ層の上にあって、実質的にそれと格子が釣合
っている装置層を含み、該キャップ層が前記バッファ層
の材料よりも揮発性が小さい材料で作られている化合物
基板と、前記装置内にある装置と、該装置の間の相互接
続部とを有する集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US26423788A | 1988-10-28 | 1988-10-28 | |
| US264237 | 1988-10-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02244729A JPH02244729A (ja) | 1990-09-28 |
| JP2791138B2 true JP2791138B2 (ja) | 1998-08-27 |
Family
ID=23005164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1281611A Expired - Fee Related JP2791138B2 (ja) | 1988-10-28 | 1989-10-27 | ヘテロエピタキシャル構造を形成する方法と集積回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US5391515A (ja) |
| EP (1) | EP0365875B1 (ja) |
| JP (1) | JP2791138B2 (ja) |
| KR (1) | KR0142191B1 (ja) |
| DE (1) | DE68923756T2 (ja) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2754599B2 (ja) * | 1988-10-05 | 1998-05-20 | 株式会社デンソー | 半導体装置 |
| JP2557546B2 (ja) * | 1990-03-30 | 1996-11-27 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP3587537B2 (ja) | 1992-12-09 | 2004-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US5834362A (en) * | 1994-12-14 | 1998-11-10 | Fujitsu Limited | Method of making a device having a heteroepitaxial substrate |
| US6188090B1 (en) | 1995-08-31 | 2001-02-13 | Fujitsu Limited | Semiconductor device having a heteroepitaxial substrate |
| US6274464B2 (en) | 1998-02-06 | 2001-08-14 | Texas Instruments Incorporated | Epitaxial cleaning process using HCL and N-type dopant gas to reduce defect density and auto doping effects |
| US6080644A (en) | 1998-02-06 | 2000-06-27 | Burr-Brown Corporation | Complementary bipolar/CMOS epitaxial structure and process |
| JP2000068284A (ja) * | 1998-08-19 | 2000-03-03 | Sharp Corp | ヘテロ接合バイポーラトランジスタの製造方法及びパワーアンプ |
| US6566256B1 (en) | 1999-04-16 | 2003-05-20 | Gbl Technologies, Inc. | Dual process semiconductor heterostructures and methods |
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| US6392257B1 (en) * | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
| US6429103B1 (en) * | 2000-04-13 | 2002-08-06 | Motorola, Inc. | MOCVD-grown emode HIGFET buffer |
| US6653706B1 (en) * | 2000-05-08 | 2003-11-25 | The Board Of Trustees Of The Leland Stanford Junior University | Low temperature grown optical detector |
| EP1290733A1 (en) * | 2000-05-31 | 2003-03-12 | Motorola, Inc. | Semiconductor device and method for manufacturing the same |
| US6730990B2 (en) * | 2000-06-30 | 2004-05-04 | Seiko Epson Corporation | Mountable microstructure and optical transmission apparatus |
| US6427066B1 (en) | 2000-06-30 | 2002-07-30 | Motorola, Inc. | Apparatus and method for effecting communications among a plurality of remote stations |
| US6477285B1 (en) | 2000-06-30 | 2002-11-05 | Motorola, Inc. | Integrated circuits with optical signal propagation |
| US6501973B1 (en) | 2000-06-30 | 2002-12-31 | Motorola, Inc. | Apparatus and method for measuring selected physical condition of an animate subject |
| WO2002003436A1 (en) * | 2000-06-30 | 2002-01-10 | Motorola, Inc. | Thin compound semiconductor structure |
| US6410941B1 (en) | 2000-06-30 | 2002-06-25 | Motorola, Inc. | Reconfigurable systems using hybrid integrated circuits with optical ports |
| WO2002003437A1 (en) * | 2000-06-30 | 2002-01-10 | Motorola, Inc., A Corporation Of The State Of Delaware | Hybrid semiconductor structure and device |
| WO2002009187A2 (en) * | 2000-07-24 | 2002-01-31 | Motorola, Inc. | Heterojunction tunneling diodes and process for fabricating same |
| US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
| US6597112B1 (en) * | 2000-08-10 | 2003-07-22 | Itt Manufacturing Enterprises, Inc. | Photocathode for night vision image intensifier and method of manufacture |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| US6563118B2 (en) | 2000-12-08 | 2003-05-13 | Motorola, Inc. | Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same |
| US20020096683A1 (en) * | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US20030010992A1 (en) * | 2001-07-16 | 2003-01-16 | Motorola, Inc. | Semiconductor structure and method for implementing cross-point switch functionality |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US6472694B1 (en) | 2001-07-23 | 2002-10-29 | Motorola, Inc. | Microprocessor structure having a compound semiconductor layer |
| US6855992B2 (en) * | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US6585424B2 (en) | 2001-07-25 | 2003-07-01 | Motorola, Inc. | Structure and method for fabricating an electro-rheological lens |
| US6594414B2 (en) | 2001-07-25 | 2003-07-15 | Motorola, Inc. | Structure and method of fabrication for an optical switch |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
| US6462360B1 (en) | 2001-08-06 | 2002-10-08 | Motorola, Inc. | Integrated gallium arsenide communications systems |
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| US20030036217A1 (en) * | 2001-08-16 | 2003-02-20 | Motorola, Inc. | Microcavity semiconductor laser coupled to a waveguide |
| US20030071327A1 (en) * | 2001-10-17 | 2003-04-17 | Motorola, Inc. | Method and apparatus utilizing monocrystalline insulator |
| US20040012037A1 (en) * | 2002-07-18 | 2004-01-22 | Motorola, Inc. | Hetero-integration of semiconductor materials on silicon |
| US20040070312A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Integrated circuit and process for fabricating the same |
| US20040069991A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Perovskite cuprate electronic device structure and process |
| US7020374B2 (en) * | 2003-02-03 | 2006-03-28 | Freescale Semiconductor, Inc. | Optical waveguide structure and method for fabricating the same |
| US6965128B2 (en) * | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
| US20040164315A1 (en) * | 2003-02-25 | 2004-08-26 | Motorola, Inc. | Structure and device including a tunneling piezoelectric switch and method of forming same |
| US7109087B2 (en) * | 2003-10-03 | 2006-09-19 | Applied Materials, Inc. | Absorber layer for DSA processing |
| WO2005036627A1 (en) * | 2003-10-03 | 2005-04-21 | Applied Materials, Inc. | Absorber layer for dynamic surface annealing processing |
| JP4785392B2 (ja) * | 2004-03-26 | 2011-10-05 | キヤノン株式会社 | テラヘルツ電磁波の発生素子の製造方法 |
| US20060011129A1 (en) * | 2004-07-14 | 2006-01-19 | Atomic Energy Council - Institute Of Nuclear Energy Research | Method for fabricating a compound semiconductor epitaxial wafer |
| US20070173925A1 (en) * | 2006-01-25 | 2007-07-26 | Cornova, Inc. | Flexible expandable stent |
| US20080177371A1 (en) * | 2006-08-28 | 2008-07-24 | Cornova, Inc. | Implantable devices and methods of forming the same |
| WO2009067364A1 (en) | 2007-11-20 | 2009-05-28 | S.O.I.Tec Silicon On Insulator Technologies | Transfer of high temperature wafers |
| CN104160478B (zh) * | 2011-12-28 | 2017-02-15 | 英特尔公司 | 在非天然表面上形成具有减小的表面粗糙度和体缺陷密度的异质层的方法以及由此形成的结构 |
| US9721792B2 (en) | 2013-09-16 | 2017-08-01 | Applied Materials, Inc. | Method of forming strain-relaxed buffer layers |
| US9553153B1 (en) | 2015-12-02 | 2017-01-24 | International Business Machines Corporation | Post growth defect reduction for heteroepitaxial materials |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4267014A (en) * | 1980-02-29 | 1981-05-12 | The United States Of America As Represented By The Secretary Of The Navy | Semiconductor encapsulant for annealing ion-implanted GaAs |
| JPS5721824A (en) * | 1980-07-14 | 1982-02-04 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5999717A (ja) * | 1982-11-29 | 1984-06-08 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4494997A (en) * | 1983-06-15 | 1985-01-22 | Westinghouse Electric Corp. | Ion implant mask and cap for gallium arsenide structures |
| JPS6012724A (ja) * | 1983-07-01 | 1985-01-23 | Agency Of Ind Science & Technol | 化合物半導体の成長方法 |
| US5091333A (en) * | 1983-09-12 | 1992-02-25 | Massachusetts Institute Of Technology | Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth |
| US4699688A (en) * | 1986-07-14 | 1987-10-13 | Gte Laboratories Incorporated | Method of epitaxially growing gallium arsenide on silicon |
| US5183776A (en) * | 1986-09-26 | 1993-02-02 | Texas Instruments Incorporated | Heteroepitaxy by growth of thermally strained homojunction superlattice buffer layers |
| US4914053A (en) * | 1987-09-08 | 1990-04-03 | Texas Instruments Incorporated | Heteroepitaxial selective-area growth through insulator windows |
| US4900372A (en) * | 1987-11-13 | 1990-02-13 | Kopin Corporation | III-V on Si heterostructure using a thermal strain layer |
| JP2691721B2 (ja) * | 1988-03-04 | 1997-12-17 | 富士通株式会社 | 半導体薄膜の製造方法 |
| US5238869A (en) * | 1988-07-25 | 1993-08-24 | Texas Instruments Incorporated | Method of forming an epitaxial layer on a heterointerface |
| US4910164A (en) * | 1988-07-27 | 1990-03-20 | Texas Instruments Incorporated | Method of making planarized heterostructures using selective epitaxial growth |
| US5185288A (en) * | 1988-08-26 | 1993-02-09 | Hewlett-Packard Company | Epitaxial growth method |
| US5246878A (en) * | 1992-03-27 | 1993-09-21 | Bell Communications Research, Inc. | Capping layer preventing deleterious effects of As--P exchange |
-
1989
- 1989-10-03 DE DE68923756T patent/DE68923756T2/de not_active Expired - Fee Related
- 1989-10-03 EP EP89118311A patent/EP0365875B1/en not_active Expired - Lifetime
- 1989-10-27 JP JP1281611A patent/JP2791138B2/ja not_active Expired - Fee Related
- 1989-10-27 KR KR1019890015510A patent/KR0142191B1/ko not_active IP Right Cessation
-
1992
- 1992-06-17 US US07/900,226 patent/US5391515A/en not_active Expired - Lifetime
-
1995
- 1995-06-07 US US08/475,724 patent/US5659188A/en not_active Expired - Lifetime
-
1996
- 1996-06-05 US US08/658,294 patent/US5744375A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5744375A (en) | 1998-04-28 |
| KR900007061A (ko) | 1990-05-09 |
| EP0365875A3 (en) | 1990-07-11 |
| EP0365875A2 (en) | 1990-05-02 |
| JPH02244729A (ja) | 1990-09-28 |
| US5659188A (en) | 1997-08-19 |
| KR0142191B1 (ko) | 1998-07-15 |
| US5391515A (en) | 1995-02-21 |
| DE68923756D1 (de) | 1995-09-14 |
| EP0365875B1 (en) | 1995-08-09 |
| DE68923756T2 (de) | 1996-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2791138B2 (ja) | ヘテロエピタキシャル構造を形成する方法と集積回路 | |
| US5238869A (en) | Method of forming an epitaxial layer on a heterointerface | |
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| EP0352472A2 (en) | Heteroepitaxy of lattice-mismatched semiconductor materials | |
| US4914053A (en) | Heteroepitaxial selective-area growth through insulator windows | |
| EP0430562B1 (en) | Semiconductor heterostructure and method of producing the same | |
| US5183776A (en) | Heteroepitaxy by growth of thermally strained homojunction superlattice buffer layers | |
| JPH05259077A (ja) | 半導体装置及びその製造方法 | |
| JP3634627B2 (ja) | 絶縁ゲート型バイポーラトランジスタとその製造方法 | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP3227083B2 (ja) | バイポーラトランジスタの作製方法 | |
| US4948752A (en) | Method of making sagfets on buffer layers | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| JP2555885B2 (ja) | ゲルマニウム・砒化ガリウム接合の製造方法 | |
| US5183778A (en) | Method of producing a semiconductor device | |
| US5341006A (en) | Semiconductor device having diffusion-preventing layer between III-V layer and IV layer | |
| JPS62165317A (ja) | 半導体装置の製造方法 | |
| JP2920923B2 (ja) | 半導体装置の製造方法 | |
| JP3911641B2 (ja) | 半導体薄膜の成長方法 | |
| JP3206514B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0360173B2 (ja) | ||
| JPS62115831A (ja) | 半導体装置の製造方法 | |
| JPH02152239A (ja) | 半導体装置の製造方法 | |
| JPH047098B2 (ja) | ||
| JPH05326398A (ja) | 結晶成長法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |