DE68923756T2 - Abgedeckte Wärmebehandlung. - Google Patents

Abgedeckte Wärmebehandlung.

Info

Publication number
DE68923756T2
DE68923756T2 DE68923756T DE68923756T DE68923756T2 DE 68923756 T2 DE68923756 T2 DE 68923756T2 DE 68923756 T DE68923756 T DE 68923756T DE 68923756 T DE68923756 T DE 68923756T DE 68923756 T2 DE68923756 T2 DE 68923756T2
Authority
DE
Germany
Prior art keywords
layer
gaas
alxga1
xas
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68923756T
Other languages
English (en)
Other versions
DE68923756D1 (de
Inventor
Yung-Chung Dallas Texas 75248 Kao
Donald L. Dallas Texas 75229 Plumton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE68923756D1 publication Critical patent/DE68923756D1/de
Application granted granted Critical
Publication of DE68923756T2 publication Critical patent/DE68923756T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/065—Gp III-V generic compounds-processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/902—Capping layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

    Hintergrund der Erfindung 1. Bereich der Erfindung
  • Die vorliegende Erfindung bezieht sich auf das Wachstum von Halbleitermaterialien- und bauelementen und insbesondere auf heteroepitaxiales Wachstum wie Galliumarsenid auf Silizium und auf Bauelemente in solchen Heterostrukturen.
    • 2. Beschreibung des Stands der Technik
  • Viele Wissenschaftler haben das Wachstum von für Halbleiterbauelemente geeignetem GaAs auf Siliziumwafern und die Herstellung von aktiven Bauelementen in diesem GaAs untersucht. Solche Bauelemente würden die höhere Ladungsträgerbeweglichkeit in GaAs mit der größeren mechanischen Festigkeit und thermischen Leitfähigkeit eines Siliziumsubstrats verbinden. Zum Beispiel berichtet R. Fischer et al, GaAs/AlGaAs Heterojunction Bipolar Transistors on Si Substrates, 1985 IEDM Tech. Digest 332 über GaAs/AlGaAS-Hetero- Bipolar-Transistoren, die auf Siliziumsubstraten gewachsen sind und eine Stromverstärkung von ß = 13 für eine 0.2um dicke Basis aufweisen. Ähnlich berichten G. Turner et al, Picosecond Photodetector Fabricated in GaAs Layers Grown on Silicon and Silicon on Sapphire Substrates, 1985 IEDM Tech. Digest 468 über Ansprechzeiten von 60 Pikosekunden für photoleitende Detektoren, die in GaAs auf Silizium hergestellt wurden. Diese Artikel sprechen auch davon, daß die Majoritätsladungsträger-Bauelemente, z.B. MESFETs, die in GaAs auf Silizium hergestellt wurden, eine Leistungsfähigkeit besitzen, die der von homoexpitaxialen Bauelementen nahekommt; und dieses hat Versuche gefördert, Optoelektronik- und Hochfrequenzbauelemente aus GaAs/AIGAAS mit Siliziumbauelementen auf demselben Wafer zu integrieren, um sich optische Verbindungen von hoher Datenübertragungsgeschwindigkeit zunutze zu machen und so die Zahl der Drahtverbindungen zu reduzieren. Selektive Rekristallisation von amorphem GaAs kann den hohen spezifischen elektrischen Widerstand von nichtkristallinem GaAs ausnutzen; siehe z.B. A. Christou et al, Formation of (100) GaAs on (100) Silicon by Laser Recrystallization, 48 Appl. Phys. Lett. 1516 (1986).
  • Eines der wesentlichen Hindernisse bei der Realisierung von Bauelementstrukturen aus heteroepitaxialem GaAs auf Silizium war die 4.1%-ige Differenz zwischen den Gitterparametern der beiden Materialien. Diese Gitterfehlanpassung führt zur Bildung eines Netzes von Fehlanpassungs-Versetzungen an der Hetero-Grenzfläche; unter typischen epitaxialen Wachstumsbedingungen dringt ein bedeutender Teil dieser Fehlanpassungs-Versetzungen von der Trennfläche weg in die GaAs- Bereiche hinein, in denen die Bauelemente später hergestellt werden. Es ist das Auftreten dieser durchdringenden Versetzungen (die als Rekombinations- und Streuzentren dienen können), das die Realisierung der GaAs-auf-Silizium-Technologie bedeutend eingeschränkt hat.
  • Es wurde über viele Pläne zur Vernichtung oder Verzögerung der Ausbreitung der durchdringenden Versetzungen in gitterfehlangepaßten Halbleitern wie GaAs auf Silizium berichtet. Beachtenswert von diesen ist das nach dem Wachstum zur Defektreduzierung durchgeführte Tempern; siehe J.W. Lee et al, 50 Appl. Phys. Lett. 31 (1987), Choi et al, 50 Appl. Phys. Lett. 992 (1987), and N. Chand et al, 49 Appl. Phys. Lett. 815 (1986). Tempern nach dem Wachstum für sich allein zeigte den Effekt der Reduzierung der gesamten Defekte in GaAs-Schichten auf Siliziumsubstraten; jedoch gibt es nur unzureichende Daten zur Bestimmung seiner Wirksamkeit auf die Verringerung der Dichte der durchdringenden, das Bauelement verschlechternden Defekte. Entsprechend Fan et al., U.S. Pat. No. 4, 632, 712, der das GaAs-Wachstum unterbricht, um durchdringende Versetzungen aufzuspüren. Alternativ dazu haben mehrere Fachleute während des Wachstumsprozesses die Anwendung von entweder in bezug auf die Zusammensetzung oder die Temperatur zyklischen Supergittern studiert, um die Versetzungen zu kontrollieren; siehe J.W. Lee, Proc. 1986 Int'l. Symp. on GaAs and Related Compunds 111 (1987), T. Soga et al., 26 Japan. J. Appl. Phys. L536 (1987), R. D. Dupuis et al, 50 Appl. Phys. Lett. 407 (1987). Aus diesen Schriften geht hervor, daß der primäre Effekt eines zwischenzeitlichen Supergitters die Auferlegung eines mechanischen Spannungsfeldes (entweder durch thermische Effekte im Falle einer thermisch zyklischen Schicht oder durch Gitterdehnungen im Falle von chemischen Supergittern) in der Weise ist, daß sie dazu neigen, sich parallel statt schräg zur Hetero-Grenzfläche auszubreiten. Siehe Szilagyi et al., 4 J. Vac. Sci. Tech. A 2200 (1986).
  • Die bekannten Verfahren haben jedoch immer noch unannehmbar hohe Dichten an durchdringenden Versetzungen für epitaxial auf Silizium gewachsenes GaAs.
  • Verschiedene Forscher haben den Verlust von Gallium und Aluminium während des Molekularstrahlepitaxie-Wachstums und der Hochtemperaturbehandlung von GaAs und AlxGa1-xAs untersucht; siehe T. Kojima et al, Layer-by-layer Sublimation Observed by Reflection High-energy Electron Diffraction Intensity Oscillation in a Molecular Beam Epitaxy System, 47 Appl. Phys. Lett. 286 (1985), J. Van Hove et al, Mass-action Control of AlGaAs and GaAs growth in Molecular Beam Epitaxy, 47 Appl. Phys. Lett. 726 (1985), M. Kawabe et al, Preferential Desorption of Ga from AlxGa1-xAs Grown by Molecular Beam Epitaxy, 23 Jpn. J. Appl. Phys. L351 (1984), H. Tanaka et al., Single-Longitudinal-Mode Selfaligned (AlGa)As Double-Heterostructure Lasers Fabricated by Molecular Beam Epitaxy, 24 Jpn. J. Appl. Phys. L89 (1985), and R. Heckingbottom, Thermodynamic Aspects of Molecular Beam Epitaxy: High Temperature Growth in the GaAs/Ga1-xAlxAs System, 3 J. Vac. Sci. Tech. B 572 (1985). Die Forschung zeigt, daß Gallium in einem viel größeren Verhältnis als Aluminium verloren geht und AlxGa1-xAs tatsächlich eine Oberflächenschicht von AlAS bildet, die den weiteren Verlust von Gallium verzögert.
  • In der Emitter-aufwärts-HBT-Technologie wurde kürzlich die Anwendung von MOCVD zur Aufbringung eines überwachsenen Emitters auf eine Basis, in die Zink implantiert wurde, demonstriert; siehe J.W. Tully, "A Fully Planar Heterojunction Bipolar Transistor," 7 IEEE Elec. Dev. Lett., 203 (1986) and J.W. tully, W. hant, and B. B. O'Brien, "Heterojunction Bipolar Transistors with Ion-Implanted Bases," 7 IEEE Elec. Dev. Lett., 615 (1986). Nach einer solchen Implantierung muß der implantierte Dotierungsstoff aktiviert und der Implantierungsschaden beseitigt werden, während die Vollkommenheit der Oberfläche erhalten bleibt, da die Oberfläche die aktive Basis/Emitter-Grenzfläche darstellen wird. Wie dem auch sei, so weisen bekannte Verfahren das Problem des Arsenverlustes während des Temperns oder der mechanischen Spannungen, hervorgerufen durch eine getemperte Deckschicht, auf.
    • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung liefert eine gitterangepaßte Abdeckungsschicht für das Tempern von Halbleiterschichten, sowohl für heteroepitaxiales Wachstum als auch für die Aktivierung von Implantationsstoffen sowie für Bauelemente die mit dem getemperten Halbleiter hergestellt werden. Bevorzugte Ausführungsformen umfassen heteroepitaxial auf Silizium gewachsenes GaAs mit einer Deckschicht aus AlxGa1-xAs und weiterem GaAs, das auf der Deckschicht nach dem Tempern gewachsen ist; Bauelemente werden innerhalb dieser weiteren GaAs-Schicht hergestelt. Andere bevorzugte Ausführungsformen umfassen AlxGa1-xAs-Deckschichten von GaAs, denen sich die Implantierung von Dotierungsstoffen durch das AlxGa1-xAs und ein Aktivierungs-Tempern zur Herstellung von Bauelementen wie MESFETS und Hetero-Bipolar-Transistoren anschließt.
    • Kurze Beschreibung der Zeichnungen
  • Die Zeichungen sind zur Klarheit schematisch ausgeführt.
  • FIG. 1 ist eine Querschnittsansicht der Struktur einer ersten bevorzugten Ausführungsform;
  • FIG. 2 ist eine Zeit-Temperatur-Kurve für das Verfahren ersten bevorzugten Ausführungsform;
  • FIG. 3a-d sind Querschnittsansichten der Schritte des Verfahrens der ersten bevorzugten Ausführungsform;
  • FIG. 4 ist eine Durchstrahlungselektronenmikroskopie- Aufnahme der Struktur der ersten bevorzugten Ausführungsform;
  • FIG. 5a-b sind Querschnittsansichten der Schritte des Verfahrens einer zweiten bevorzugten Ausführungsform; und
  • FIG. 6a-b veranschaulichen ein Verfahren der dritten bevorzugten Ausführungsform.
    • Beschreibung der bevorzugten Ausführungsformen
  • Die heteroepitaxiale Struktur der ersten Ausführungsform, die in der schematischen Querschnittsanischt in FIG. 1 gezeigt ist und generell mit 100 bezeichnet wird, umfaßt das Siliziumsubstrat 102, die 1.5 um dicke GaAs-Zwischenschicht 104, die 0.1 um dicke AlxGa1-xAs-Schicht 106, die nur einige Atomlagen dicke AlAs-Schicht 108 und GaAs-Schicht 110, deren Dicke 2.5 um beträgt. Aktive Bauelemente wie MESFET 112 und JFETs können innerhalb der GaAs-Schicht 110 hergestellt werden, oder Schicht 110 kann so aufgewachsen sein, daß sie sowohl GaAs- als auch AlxGa1-xAs-Schichten und Hetero-Bipolar-Transistoren umfaßt, die innerhalb der Schicht 110 hergestellt wurden.
  • Das Verfahren der ersten bevorzugten Ausführungsform zur Herstellung der Struktur der ersten bevorzugten Ausführungsform umfaßt das Zeit-Temperatur-Wachstum, das in FIG. 2 gezeigt ist, und die Schritte, die in der Querschnittsansicht von FIG. 3a-d wie folgt veranschaulicht sind:
  • (a) Setze das Siliziumsubstrat 102 (ungefähr 7.62 cm Durchmesser, 635 um dick und entlang der (100)-Richtung orientiert) in eine Molekularstrahlepitaxie(MBE)-Anlage und reinige es 10 bis 15 Minuten lang durch Wärmebehandlung bei 950º C im Ultrahochvakuum; das beseitigt Oberflächenverunreinigungen wie natürliches Oxid vom Substrat 102. Siehe linken Teil von FIG. 2, der den 950º C Temperaturdurchlauf zeigt.
  • (b) Verringere die Temperatur von Substrat 102 auf 450ºC und wachse langsam (0.3 um pro Stunde) eine GaAs- Schicht von 0.2 um Dicke auf; dieses Wachstum bei niedriger Temperatur erzeugt eine erste Zwischenschicht, die hilft, die Fehlanpassungs-Versetzungen zu begrenzen, die durch die 4.1%-ige Gitterdifferenz zwischen Silizium und GaAs verursacht worden sind. Beende das bei niedrigen Temperaturen ablaufende Wachstum von GaAs. Erhöhe die Temperatur des Substrats 102 auf 550º C und wachse 1.3 um GaAs bei einer Geschwindigkeit von ungefähr 0.9 um pro Stunde auf, um die Zwischenschicht 104 fertigzustellen. Siehe linkes Mittelteil von FIG. 2, das den zweiten GaAs-Wachstumsdurchlauf zeigt und FIG. 3a für eine Querschnittsansicht. Ein alternatives Verfahren wäre es, das GaAs-Wachstum fortzusetzen, während die Substrattemperatur von 450 auf 550º C erhöht wird.
  • (c) Während die Substrattemperatur auf 550ºC gehalten wird, gehe vom GaAs-Wachstum auf das Wachstum von AlxGa1-xAs über und lasse die 0.1 um dicke AlxGa1-xAs-Schicht 106 mit x= 0.35 aufwachsen. Siehe Mittelteil von FIG. 2 und FIG. 3b.
  • (d) Beende das Wachstum des AlxGa1-xAs und erhöhe die Temperatur von Substrat 102 5 bis 15 Minuten lang bis auf 850º C, um die Kristall- und Schichtungsfehler sowie die meisten der sich ausbreitenden Versetzungen in der Zwischenschicht 104 (und AlxGa1-xAs-Schicht 106) auszuheilen. Während dieses Temperns wird eine Arsenatmosphäre (ungefähr 1.333 Pa) aufrechterhalten, um die Oberfläche arsenstabil zu halten. Bevorzugt desorbiert das Gallium von der Oberfläche, wobei das Aluminium zurückgelassen wird; folglich bilden sich auf der Oberfläche einige monomolekulare Schichten aus AlAs (Schicht 108) und dieses AlAs verzögert die weitere Diffusion und Desorption von Gallium. Das thermodynamische Gleichgewicht an der Oberfläche ist wahrscheinlich:
  • AlxGa1-xAs xAlAs + (1-x)Ga + 1/2 (1-x) As&sub2;
  • Siehe die Mitte von FIG. 2 und FIG. 3c. Es ist zu erkennen, daß ohne Abdeckung der Schicht 106 und unter derselben Arsenatmosphäre (ungefähr 1.333 Pa) die höchste Temperatur, die für das In-situ-Tempern verwendet werden könnte, bei ungefähr 700º C liegen würde, da die kongruente Temperatur für GaAs-Sublimation bei ungefähr 640º C liegt und mehr als 50º C über der kongruenten Temperatur eine Grenze für die Praxis liegt. (Die "kongruente Temperatur" für GaAs-Sublimation ist die Temperatur, bei der die Dampfdrücke von Ga und As&sub2; gleich sind.) Im Gegensatz dazu liegt die kongruente Temperatur für AlAs-Sublimation bei ungefähr 800º C, und die AlxGa1-xAs/GaAs-Grenzfläche ist bis 900º C stabil.
  • (e) Vermindere die Temperatur von Substrat 102 auf 550ºC und beginne wieder mit dem Wachstum von GaAs, um die Schicht 110 bis zu einer Dicke von 2.5 um zu bilden. Es ist zu erkennen, daß die AlAs-Schicht 108 und die AlxGa1-xAs- Schicht 106 im wesentlichen gitterangepaßt zur GaAs-Zwischenschicht 104 sind (die Gitterfehlanpassung zwischen GaAs und AlxGa1-xAs beträgt nur 0.15x %, und die Schichten 106 und 108 sind so dünn, daß diese Fehlanpassung durch Spannung ausgeglichen werden würde). Folglich wird GaAs-Schicht 110 bei einer niedrigen Temperatur auf gitterangepaßtem Material aufgewachsen, das eine niedrige Versetzungsdichte aufweist und demzufolge besitzt die Schicht 110 keine Kristall- und Schichtungsfehler sowie eine niedrige Versetzungsdichte. Siehe rechten Teil von FIG. 2 und FIG. 3d; FIG. 4 ist eine Durchstrahlungselektronenmikroskopie(TEM)-Aufnahme derselben Struktur wie in FIG. 3d, jedoch mit verschiedenen Schichtdicken. GaAs-Schicht 110 benötigt kein Ex-situ-Tempern; Experimente haben gezeigt, daß solch ein Tempern keine weitere Verbesserung liefert.
  • (f) Entferne das beschichtete Substrat 102 aus der MBE- Anlage und bilde MESFET 112 (oder irgendein anderes Bauelement) innerhalb der GaAs-Schicht 110 durch einen Standardprozeß; z.B. bilde eine Kanal-Zone mit Source- und Drainzonen durch Ionenimplantation und scheide ein Ti/Pt/Au-Gate und ohmsche Ge/Ni/Au-Source- und Drainkontakte durch Liftoffprozeß ab. Das ergibt die Struktur von FIG. 1. Passivierung, Verbindungen und Kapselung vervollständigen die Struktur zu einem Teil eines integrierten Schaltkreises, wurden jedoch für mehr Klarheit in den Zeichungen weggelassen.
  • Es ist zu erkennen, daß GaAs und Silizium völlig verschiedene thermische Ausdehnungskoeffizienten besitzen, so daß ein Wachstum bei niedriger Temperaturen weniger Spannung in der resultierenden Struktur ergibt. Somit wird das bei niedrigen Temperaturen stattfindende MBE-Wachstum dem bei höheren Temperaturen stattfindenden MOCVD-Wachstum von GaAs auf Silizium vorzuziehen sein. Darüberhinaus ist das MBE- Wachstum reiner als das MOCVD-Wachstum, da große Mengen von Kohlenstoff von den metallorganischen Verbindungen, die bei der MOCVD verwendet werden, auftreten.
  • Das Verfahren der zweiten bevorzugten Ausführungsform verwendet eine AlxGa1-xAs-Deckschicht für das Aktivierungs- Tempern von implantiertem GaAs und umfaßt die folgenden Schritte, die in der Querschnittsansicht von FIG. 5a-b veranschaulicht sind.
  • (a) GaAs 202 (das mit der GaAs-Schicht 110 der Struktur aus FIG. 3d übereinstimmen kann) weist eine bis zu einer Dicke von 0.05 um (500 Å) aufgewachsene AlxGa1-xAs-Deck schicht 204 und das Photoresist 206 auf, das aufgeschleudert, belichtet und entwickelt wurde. Daraufhin werden Dotierstoffe wie Silizium durch die AlxGa1-xAs-Schicht 204 in GaAs 202 ionenimplantiert, wobei das strukturierte Photoresist 206 als Implantierungsmaskierung dient, um die Störstellenzone 210 zu bilden, die ebenfalls einen Gitterschaden aufweist. Der Implantierungsstoff würde typischerweise eine Dosis von 1x10¹³/cm² bei einer Energie von 100 keV für Siliziumionen aufweisen, um die n+-Zone 210 zu bilden; siehe FIG. 5a. Die Zone 210 könnte die Basis für einen möglichen Hetero-pnp-Bipolar-Transistor sein.
  • (b) Das Photoresist 206 wird dann abgelöst und die Implantation mit AlxGa1-xAs 204 als Abdeckung in einer Arsenatmosphäre getempert. Wie bei der ersten bevorzugten Ausführungsform desorbiert Gallium aus der Abdeckung und hinterläßt einige monomolekulare Schichten von AlAs 208, die das Ausdiffundieren von weiterem Gallium verhindern. Siehe FIG. 5b.
  • (c) Nach dem Tempern werden das AlAs 208 und das übriggebliebene AlxGa1-xAs 204 vom GaAs 202 mit Flußsäure entfernt, die AlxGa1-xAs selektiv hinsichtlich des GaAs ätzt. Es ist zu erkennen, daß bekannte Verfahren eine Abdeckung aus Siliziumnitrid verwenden, das jedoch amorph ist (und nicht gitterangepaßt zu GaAs 202) und das GaAs an der Grenzfläche unter Spannung versetzt, was zum Springen der GaAs- Schicht führen kann. Die Verwendung der gitterangepaßter Abdeckung 204 vermeidet diese Beanspruchung.
  • Das Verfahren der dritten bevorzugten Ausführungsform verwendet eine epitaxiale Al0.5Ga0.5As-Abdeckung sowohl als Abdeckung für das Tempern als auch als Abstandsschicht für die Implantation. FIG. 6a-b veranschaulichen den Herstellungsprozeß der Basis eines Emitter-abwärts überwachsenen Hetero-Bipolar-Transistors, wobei sowohl der erste Epitaxieschritt in FIG. 6a als auch das Dotierungsprofil der Basis in FIG. 6b gezeigt sind. Beim Prozeß des Überwachsens kann eine Abstandsschicht wie epitaxiales Al0.5Ga0.5as oder Siliziumnitrid über der Basis-Zone abgeschieden werden, um als Abstandsschicht zur Einstellung der Implantationstiefe der Basis zu dienen. Um das elektrische Feld in der Basis zu maximieren, so daß die Elektronenlaufzeit minimal ist, sollte der Spitzenwert der Dotierungskonzentration der Basis am Emitter-Basis-Übergang auftreten. Die Dicke der Abstandsschicht kann so eingestellt werden, daß die Spitze der Implantation für eine bestimmte Energie und einen bestimmten Fluß der Implantation an der Emitter/Basis-Grenzfläche erscheint. Die hohe Aluminiumkonzentration (50%) in der AlxGa1-xAs-Abstandsschicht 308 erlaubt nach dem Aktivierungstempern der Basisimplantation ein leichtes Entfernen der darunterliegenden GaAs-Basisoberfläche. Ein weiterer Vorteil der Verwendung von AlxGa1-xAs 308 als Abstandsschicht anstelle von Siliziumnitrid oder ähnlichem Material ist es, daß AlxGa1-xAs beim Tempern als eine arsenreiche Abdeckung dient und die Oberflächenzone der Basis davon abhält, sich zu zerlegen. Schnelles thermisches Ausheilen schließt die Verwendung von Arsenüberdruck wegen der Prozeßkomplexität bei einem Prozeß mit einem Wafer aus; die arsenreiche Abdeckung AlxGa1-xAs 308 jedoch hilft, die Vollkommenheit der GaAs-Oberfläche zu erhalten. Nach dem Entfernen der Abstandsschicht kann die GaAs-Kollektorschicht auf der Basisschicht gewachsen werden.
  • Das Verfahren der vierten bevorzugten Ausführungsform entspricht dem der dritten bevorzugten Ausführungsform außer, daß die Basis durch eine AlxGa1-xAs-Abstandsschicht in die Kollektorschicht implantiert wird, um einen Emitteraufwärts-HBT herzustellen. Nach dem Tempern, das typischerweise ein schneller thermischer Ausheilprozeß ist, wird auch hier die AlxGa1-xAs-Abdeckung entfernt und der Emitter aufgewachsen.
  • Das Verfahren der fünften bevorzugten Ausführungsform verläuft analog zur dritten und vierten bevorzugten Ausführungsform. Nach dem vollständigen Wachstum aller Schichten eines planaren HBT wird eine Abstandsschicht aus AlxGa1-xAs mit x 0.5 über der Struktur für verbesserte Implantationsaktivierung und bessere ohmsche Kontakte verwendet. Bei der HBT-Herstellung wird die Basis durch eine P+ - Implantation durch die Abstandsschicht kontaktiert und der Kollektor wird durch eine N+ - Implantation durch die Abstandsschicht erreicht. Diese Implantationen erfordern ein Aktivierungstempern, das typischerweise ein schneller thermischer Ausheilprozeß ist, bei dem die Verwendung von Arsenüberdruck nicht durchführbar ist. Die AlxGa1-xAs-Abstandsschicht wird die Oberfläche arsenreich halten und nach deren Entfernung durch Flußsäure wird die Bildung von ohmschen Kontakten auf dem guten, arsenreichen GaAs besser sein.
    • Abwandlungen und Vorteile
  • Verschiedene Abwandlungen der bevorzugten Ausführungsformen können unter Beibehaltung des Merkmals einer materialbezogenen Abdeckung für das Tempern von Bauelementen, die mit solchen Temperprozessen hergestellt werden, gemacht werden. Beispielsweise kann ein AlxGa1-xAs/GaAs-Supergitter als Abdeckung für das Tempern von AlGaAs in der MBE verwendet werden; in diesem Fall kann das AlxGa1-xAs bei einer höheren (z.B. 600º C) und das GaAs bei einer niedrigeren Temperatur (z.B. 550 ºC) gewachsen werden, um die Vorteile eines sowohl in bezug auf die Zusammensetzung als auch auf die Temperatur zyklischen Supergitters (das die Ausbreitung von Versetzungen blockiert) als auch einer Abdeckung für das Tempern von AlxGa1-xAs zu erzielen. Darüberhinaus könnten die Zwischen- und die obere Schicht in der ersten bevorzugten Ausführungsform aus verschiedenen Materialien wie AlxGa1-xAs mit unterschiedlichem x-Werten bestehen und jede dieser Schichten könnte Teilschichten mit verschiedenen x- Werten umfassen; in der Tat könnten andere Materialsysteme als AlGaAS, wie GaAsP, InGaAs, InAlGaAsP, etc. oder sogar II-VI-Systeme benutzt werden, wobei die Komponente mit niedrigerem Dampfdruck als Deckschicht verwendet werden könnte. Außerdem könnten verschiedene Wachstumstemperaturen und Temperaturzyklen für die verschiedenen Materialsysteme verwendet werden. Die Gitteranpassung der Deckschicht an die zu tempernde Schicht braucht nur so gut zu sein, daß Defekte vermieden werden; folglich könnte eine dünne gespannte Deckschicht ebenfalls verwendet werden.
  • In der zweiten bevorzugten Ausführungsform kann der Prozeß des Temperns aus einem Ausheizen im Ofen, einem schnellen thermischen Ausheilungsprozeß oder anderen Arten des Temperns oder Kombinationen von Temperprozessen bestehen und in Verbindung mit anderen Materialsystemen eingesetzt werden. In der Tat könnte das Ausgangssubstrat für die bevorzugten Ausführungsformen und Variationen komplex sein, z.B. Silizium auf einem Isolator, oder Vertiefungen und aus amorphem Material bestehende Muster, z.B. Siliziumdioxidmuster auf Silizium, umfassen. Und innerhalb der dritten, vierten und fünften bevorzugten Ausführungsform könnten mittels Implantation und abgedecktem Tempern andere Bauelemente (wie MESFETs und JFETs) als HBTs hergestellt werden und aus den verschiedenen Bauelementen könnten integrierte Schaltkreise hergestellt werden. Mit dem materialbezogenen abgedeckten Tempern werden die entsprechenden Grenzflächen wie Emitter/Basis und Ohmscher Kontakt/Halbleiter verbesserte Oberflächenzustandsdichten und niedrigere spezifische Widerstände aufweisen.

Claims (7)

1. Verfahren zum Herstellen einer heteroepitaxialen Struktur, enthaltend die Schritte:
(a) Bilden einer heteroepitaxialen Schicht (104) aus einem zweiten Material auf einer Schicht (102) aus einem ersten Material;
(b) Bilden einer Deckschicht (106) auf der heteroepitaxialen Schicht (104), wobei die Deckschicht (106) hinsichtlich des Kristallgitters an das zweite Material im wesentlichen angepaßt ist;
(c) Tempern der heteroepitaxialen Schicht und der Deckschicht (104, 106); und
(d) Bilden einer Oberschicht (110) aus einem dritten Material auf der getemperten Deckschicht, wobei das dritte Material hinsichtlich des Kristallgitters an die Deckschicht (106) im wesentlichen angepaßt ist.
2. Verfahren nach Anspruch 1, bei welchem:
das erste Material Silicium ist;
das zweite und das dritte Material GaAs sind; und
die Deckschicht (106) aus AlxGa1-xAs für 0 < x &le; 1,0 hergestellt ist.
3. Verfahren nach Anspruch 2, bei welchem:
das Tempern in einer arsenhaltigen Atmosphäre bei etwa 850ºC erfolgt.
4. Verfahren nach einem vorhergehenden Anspruch, bei welchem:
die Bildungsschritte durch epitaxiales Aufwachsen mittels Molekularstrahl und das Tempern in situ durchgeführt werden.
5. Verfahren nach einem vorhergehenden Anspruch, bei welchem:
die Deckschicht (106) ein Supergitter ist.
6. Verfahren nach Anspruch 5, bei welchem das Supergitter mit zyklischen Temperaturbeanspruchungen aufgewachsen wird.
7. Verfahren nach einem vorhergehenden Anspruch, bei welchem die heteroepitaxiale Schicht (104) durch Aufwachsen bei einer ersten Temperatur gefolgt von einem Aufwachsen bei einer zweiten Temperatur, die höher als die erste Temperatur ist, gebildet wird.
DE68923756T 1988-10-28 1989-10-03 Abgedeckte Wärmebehandlung. Expired - Fee Related DE68923756T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US26423788A 1988-10-28 1988-10-28

Publications (2)

Publication Number Publication Date
DE68923756D1 DE68923756D1 (de) 1995-09-14
DE68923756T2 true DE68923756T2 (de) 1996-03-07

Family

ID=23005164

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68923756T Expired - Fee Related DE68923756T2 (de) 1988-10-28 1989-10-03 Abgedeckte Wärmebehandlung.

Country Status (5)

Country Link
US (3) US5391515A (de)
EP (1) EP0365875B1 (de)
JP (1) JP2791138B2 (de)
KR (1) KR0142191B1 (de)
DE (1) DE68923756T2 (de)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2754599B2 (ja) * 1988-10-05 1998-05-20 株式会社デンソー 半導体装置
JP2557546B2 (ja) * 1990-03-30 1996-11-27 三菱電機株式会社 半導体装置の製造方法
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US5834362A (en) * 1994-12-14 1998-11-10 Fujitsu Limited Method of making a device having a heteroepitaxial substrate
US6188090B1 (en) 1995-08-31 2001-02-13 Fujitsu Limited Semiconductor device having a heteroepitaxial substrate
US6080644A (en) 1998-02-06 2000-06-27 Burr-Brown Corporation Complementary bipolar/CMOS epitaxial structure and process
US6274464B2 (en) 1998-02-06 2001-08-14 Texas Instruments Incorporated Epitaxial cleaning process using HCL and N-type dopant gas to reduce defect density and auto doping effects
JP2000068284A (ja) * 1998-08-19 2000-03-03 Sharp Corp ヘテロ接合バイポーラトランジスタの製造方法及びパワーアンプ
US6566256B1 (en) 1999-04-16 2003-05-20 Gbl Technologies, Inc. Dual process semiconductor heterostructures and methods
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6429103B1 (en) * 2000-04-13 2002-08-06 Motorola, Inc. MOCVD-grown emode HIGFET buffer
US6653706B1 (en) * 2000-05-08 2003-11-25 The Board Of Trustees Of The Leland Stanford Junior University Low temperature grown optical detector
JP2004503920A (ja) * 2000-05-31 2004-02-05 モトローラ・インコーポレイテッド 半導体デバイスおよび該半導体デバイスを製造する方法
AU2001274913A1 (en) * 2000-06-30 2002-01-14 Motorola, Inc. Thin compound semiconductor structure
AU2001264987A1 (en) * 2000-06-30 2002-01-14 Motorola, Inc., A Corporation Of The State Of Delware Hybrid semiconductor structure and device
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6477285B1 (en) 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
JP4120184B2 (ja) * 2000-06-30 2008-07-16 セイコーエプソン株式会社 実装用微小構造体および光伝送装置
US6427066B1 (en) 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
AU2001277001A1 (en) * 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6597112B1 (en) * 2000-08-10 2003-07-22 Itt Manufacturing Enterprises, Inc. Photocathode for night vision image intensifier and method of manufacture
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6563118B2 (en) 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US20030010992A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Semiconductor structure and method for implementing cross-point switch functionality
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6472694B1 (en) 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6462360B1 (en) 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030036217A1 (en) * 2001-08-16 2003-02-20 Motorola, Inc. Microcavity semiconductor laser coupled to a waveguide
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US20040070312A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Integrated circuit and process for fabricating the same
US20040069991A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Perovskite cuprate electronic device structure and process
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US6965128B2 (en) * 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US20040164315A1 (en) * 2003-02-25 2004-08-26 Motorola, Inc. Structure and device including a tunneling piezoelectric switch and method of forming same
US7109087B2 (en) * 2003-10-03 2006-09-19 Applied Materials, Inc. Absorber layer for DSA processing
EP1676300B1 (de) * 2003-10-03 2014-10-01 Applied Materials, Inc. Wärmebehandlungsverfahren eines substrats mit einer absorberschicht
JP4785392B2 (ja) * 2004-03-26 2011-10-05 キヤノン株式会社 テラヘルツ電磁波の発生素子の製造方法
US20060011129A1 (en) * 2004-07-14 2006-01-19 Atomic Energy Council - Institute Of Nuclear Energy Research Method for fabricating a compound semiconductor epitaxial wafer
US20070173925A1 (en) * 2006-01-25 2007-07-26 Cornova, Inc. Flexible expandable stent
US20080177371A1 (en) * 2006-08-28 2008-07-24 Cornova, Inc. Implantable devices and methods of forming the same
WO2009067364A1 (en) 2007-11-20 2009-05-28 S.O.I.Tec Silicon On Insulator Technologies Transfer of high temperature wafers
US9711591B2 (en) * 2011-12-28 2017-07-18 Intel Corporation Methods of forming hetero-layers with reduced surface roughness and bulk defect density of non-native surfaces and the structures formed thereby
US9721792B2 (en) 2013-09-16 2017-08-01 Applied Materials, Inc. Method of forming strain-relaxed buffer layers
US9553153B1 (en) 2015-12-02 2017-01-24 International Business Machines Corporation Post growth defect reduction for heteroepitaxial materials

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4267014A (en) * 1980-02-29 1981-05-12 The United States Of America As Represented By The Secretary Of The Navy Semiconductor encapsulant for annealing ion-implanted GaAs
JPS5721824A (en) * 1980-07-14 1982-02-04 Fujitsu Ltd Manufacture of semiconductor device
JPS5999717A (ja) * 1982-11-29 1984-06-08 Fujitsu Ltd 半導体装置の製造方法
US4494997A (en) * 1983-06-15 1985-01-22 Westinghouse Electric Corp. Ion implant mask and cap for gallium arsenide structures
JPS6012724A (ja) * 1983-07-01 1985-01-23 Agency Of Ind Science & Technol 化合物半導体の成長方法
US5091333A (en) * 1983-09-12 1992-02-25 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
US4699688A (en) * 1986-07-14 1987-10-13 Gte Laboratories Incorporated Method of epitaxially growing gallium arsenide on silicon
US5183776A (en) * 1986-09-26 1993-02-02 Texas Instruments Incorporated Heteroepitaxy by growth of thermally strained homojunction superlattice buffer layers
US4914053A (en) * 1987-09-08 1990-04-03 Texas Instruments Incorporated Heteroepitaxial selective-area growth through insulator windows
US4900372A (en) * 1987-11-13 1990-02-13 Kopin Corporation III-V on Si heterostructure using a thermal strain layer
JP2691721B2 (ja) * 1988-03-04 1997-12-17 富士通株式会社 半導体薄膜の製造方法
US5238869A (en) * 1988-07-25 1993-08-24 Texas Instruments Incorporated Method of forming an epitaxial layer on a heterointerface
US4910164A (en) * 1988-07-27 1990-03-20 Texas Instruments Incorporated Method of making planarized heterostructures using selective epitaxial growth
US5185288A (en) * 1988-08-26 1993-02-09 Hewlett-Packard Company Epitaxial growth method
US5246878A (en) * 1992-03-27 1993-09-21 Bell Communications Research, Inc. Capping layer preventing deleterious effects of As--P exchange

Also Published As

Publication number Publication date
US5744375A (en) 1998-04-28
KR900007061A (ko) 1990-05-09
US5391515A (en) 1995-02-21
EP0365875A2 (de) 1990-05-02
JPH02244729A (ja) 1990-09-28
DE68923756D1 (de) 1995-09-14
JP2791138B2 (ja) 1998-08-27
US5659188A (en) 1997-08-19
EP0365875A3 (en) 1990-07-11
KR0142191B1 (ko) 1998-07-15
EP0365875B1 (de) 1995-08-09

Similar Documents

Publication Publication Date Title
DE68923756T2 (de) Abgedeckte Wärmebehandlung.
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE68918135T2 (de) Methode zur Erzeugung einer halbleitenden Dünnschicht.
DE69120116T2 (de) Heterostruktur-Halbleiteranordnung
DE112016005028T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE10392313T5 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
US4914053A (en) Heteroepitaxial selective-area growth through insulator windows
DE4212861A1 (de) Feldeffektelement mit resonanter tunnelung und herstellungsverfahren dafuer
DE112007002162T5 (de) Verfahren zur Herstellung eines Halbleiterepitaxialkristallsubstrats
DE69012520T2 (de) Halbleiterheterostruktur und Verfahren zu ihrer Herstellung.
DE4014216C2 (de) Verfahren zum Herstellen eines Hetero-Bipolar-Transistors
DE3871928T2 (de) Verfahren zur herstellung eines bipolaren heterouebergangstransistor.
DE3586525T2 (de) Halbleiteranordnung mit einer integrierten schaltung und verfahren zu deren herstellung.
DE2814245A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE102015101966A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt
JPH10256154A (ja) 半導体ヘテロ構造およびその製造方法並びに半導体装置
DE19635571A1 (de) Verfahren zur Herstellung einer kohlenstoffdotierten Verbindungshalbleiterschicht
US5183776A (en) Heteroepitaxy by growth of thermally strained homojunction superlattice buffer layers
JP3438116B2 (ja) 化合物半導体装置及びその製造方法
EP0762489B1 (de) Verfahren zur Herstellung eines Heterobipolartransistors
DE3604798C2 (de)
JP2828980B2 (ja) 半導体結晶の製造方法
JPS61276261A (ja) 高速バイポ−ラトランジスタの製造方法
DE102011108080B4 (de) Gruppe-III-Nitrid-basierte Schichtenfolge, deren Verwendung und Verfahren ihrer Herstellung
JP2555885B2 (ja) ゲルマニウム・砒化ガリウム接合の製造方法

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee