DE3604798C2 - - Google Patents
Info
- Publication number
- DE3604798C2 DE3604798C2 DE19863604798 DE3604798A DE3604798C2 DE 3604798 C2 DE3604798 C2 DE 3604798C2 DE 19863604798 DE19863604798 DE 19863604798 DE 3604798 A DE3604798 A DE 3604798A DE 3604798 C2 DE3604798 C2 DE 3604798C2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor layer
- semiconductor
- base body
- layer
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 54
- 239000000463 material Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 10
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910005540 GaP Inorganic materials 0.000 claims description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 4
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
Für eine Reihe von Anwendungen werden sehr dünne Halb
leiterfolien benötigt, beispielsweise zur Herstellung
von Hochfrequenzbauelementen im GHz-Bereich. Zur Erzeugung
dünner Siliziumfolien ist man bislang so vorgegangen,
daß ein Grundkörper einseitig sehr hoch mit Bor
dotiert wurde und das Halbleitermaterial sodann von der
nichtdotierten Seite her abgetragen wird. Der Bor-dotierte
Siliziumbereich wirkt dann bei bestimmten Ätz
mitteln als Ätzstoppschicht, da die Ätzrate Bor-dotierten
Siliziums bei bestimmten Ätzmitteln wesentlich niedriger
ist als die des undotierten Materials.
Dieses bekannte Verfahren hat jedoch erhebliche Nachteile,
da durch die hohe Konzentration von Bor-Störstellen
eine Verspannung des Kristallgitters erzeugt wird,
was zu Ausgleichsvorgängen und damit zu einem Verzug der
herzustellenden Siliziumfolie führen kann. Ferner ist
das sehr hoch dotierte Halbleitermaterial, das als Folie
zurückbleibt, nicht für die Einbettung hochfrequenter
elektronischer Bauelemente mit Hilfe der Planartechno
logie geeignet.
Aus der Literaturstelle E. J. Trush "A method for selective
substrate removal from thin p-type gallium arsenide
layers", Journal of Physics E, Band 7 (1974), S. 493-
495, ist ein Verfahren nach dem Oberbegriff des Anspruchs
1 bekannt, bei dem zum Entfernen eines Halbleiter-
Trägersubstrats mittels eines zweistufigen Ätzprozesses
eine auf dem Substrat aufgebrachte, im ersten
Prozeßschritt als Ätzstoppschicht wirkende N-dotierte GaAs-Schicht in einem
zweiten Ätzprozeßschritt wieder entfernt wird, so daß eine die Solarzellen
oder Fotokathoden bildende P-dotierte GaAs-Schicht übrigbleibt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen dünner
Halbleiterfolien mittels eines einstufigen Ätzprozesses anzugeben, mit
dem sich verzugsfreie
Folien erzeugen lassen, die auch für die Einbettung von
Hochfrequenz-Bauelementen geeignet sind.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale im Kennzeichen des
Anspruchs 1 gelöst.
Beim erfindungsgemäßen Verfahren bestehen zwar der Grundkörper und die vorzugsweise
epitaktisch aufgebrachten Halbleiterschichten aus unterschiedlichem
Halbleitermaterial mit unterschiedlichem Bandabstand, doch werden
diese Halbleitermaterialien so ausgewählt, daß ein weitgehendst übereinstimmender
Gitterabstand besteht. Auf diese Weise wird ein weiterer Verzug
vermieden.
Aufgrund der unterschiedlichen Materialzusammensetzung des Gesamtaufbaus
kann eine sehr wirksame selektive Ätzung des Grundkörpers erfolgen, ohne
daß die Zwischenschicht vom Ätzmittel angegriffen wird. Die nach dem Ätzprozeß
erhalten gebliebene dünne Ätzstoppschicht dient als Trägerkörper für
die weitere Halbleiterschicht, in der die elektronischen Hochfrequenz-
Bauelemente eingebracht werden sollen.
Falls die erste auf den Grundkörper aufgebrachte Halbleiterschicht gegenüber
dem Halbleitermaterial der weiteren Halbleiterschicht einen höheren
Bandabstand aufweist, wirkt die Halbleiter-Zwischenschicht nicht nur als
Ätzstoppschicht und Trägerkörper, sondern auch als Barriere gegenüber den
Ladungsträgern in der aufgebrachten weiteren Halbleiterschicht.
Die vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens wird im
folgenden noch anhand eines Ausführungsbeispieles näher beschrieben.
Gemäß Fig. 1 wird von einem Grundkörper 1 ausgegangen,
der beispielsweise aus einkristallinem Silizium besteht.
Auf diesen Grundkörper wird epitaktisch eine Halblei
terschicht 2 abgeschieden, die beispielsweise aus Gal
lium-Phosphid besteht und ca. 0,2-2 µm dick ist. Auf
diese Gallium-Phosphid-Schicht 2 wird eine weitere Si
liziumschicht 3 einkristallin und epitaktisch mit einer
Schichtdicke von ca. 10-15 µm abgeschieden. Diese
Halbleiterschicht 3 ist für die Aufnahme elektronischer
Halbleiterbauelemente vorgesehen, die beispielsweise
mit Hilfe üblicher Planarverfahrenstechnologien erzeugt
werden. Diese elektronischen Bauelemente können vor dem
Abätzen des Grundkörpers 1 oder nach dem Abätzen dieses
Grundkörpers in die Halbleiterschicht 3 eingebracht
werden. Gemäß Fig. 2 befindet sich in der Halbleiter
schicht beispielsweise ein Feldeffekttransistor mit
Drain- und Sourcezonen 4 und 5, die den entgegengesetz
ten Ladungstyp zum Material der Halbleiterschicht 3
aufweisen. Auf der Passivierungsschicht 6 über dem Ka
nalgebiet zwischen der Source- und der Drain-Zone 4
bzw. 5 befindet sich die Gate-Elektrode 7, mit deren
Hilfe der Stromfluß zwischen Drain und Source gesteuert
werden kann. Die Halbleiterbereiche 4 und 5 können bei
spielsweise durch Diffusion oder durch Ionenimplantation
erzeugt werden.
Der Halbleitergrundkörper 1 wird in einem Ätzmittel bis
zur Schicht 2 abgetragen, wobei dieses Ätzmittel so
ausgewählt werden muß, daß die Halbleiterschicht 2 nicht
oder nur in sehr geringem Umfang vom verwendeten Ätz
material angegriffen wird.
Bei einem anderen Ausführungsbeispiel besteht der Grund
körper 1 aus Gallium-Arsenid, auf dem eine erste Halb
leiterschicht aus Ga1-xAlxAs mit ×≦ 0,25 und einer
Schichtdicke von 0,2 bis 0,5 µm aufgebracht wird.
Schließlich wird auf die Schicht 2 wiederum epitaktisch
eine einkristalline Gallium-Arsenid-Schicht 3 abgeschie
den, die für die Aufnahme der elektronischen Bauelemen
te vorgesehen ist. Der Gallium-Arsenid-Grundkörper 1
wird dann nach dem Herstellen oder vor dem Herstellen
dieser elektronischen Bauelemente abgeätzt, wobei als
Ätzmittel beispielsweise NH4OH: 30% H2O2 mit einem
pH-Wert von 7,05 verwendet wird. Dieses Ätzmittel
greift Gallium-Arsenid wesentlich stärker an als GaAlAs
der genannten Zusammensetzung.
Bei einem dritten Ausführungsbeispiel besteht der Grund
körper 1 aus Indium-Phosphid und wird mit einer ersten
Halbleiterschicht aus einkristallinem und gitterange
paßtem GaInAs bedeckt. Diese GaInAs-Schicht 2 hat wie
derum eine Dicke von ca. 1 µm und wird ihrerseits mit
einer Indium-Phosphid-Schicht 3 bedeckt, die zur Auf
nahme kapazitätsarmer und hochfrequenter Bauelemente
dient. Diese Indium-Phosphid-Schicht 3 hat eine Dicke
von ca. 5 µm. Schließlich wird der Grundkörper 1 wie
derum in einem Ätzmittel abgelöst, das Indium-Phosphid
wesentlich stärker angreift als GaInAs.
Die Ätzstoppschicht 2 wird vorzugsweise so dünn gewählt,
daß selbst bei nicht exakter Gitteranpassung noch kein
Versetzungsnetzwerk entstehen kann, das möglicherweise
das Aufwachsen der weiteren Epitaxieschicht 3 stören
würde. Ein Versetzungsnetzwerk entsteht in der Regel
erst ab einer Dicke von 3 µm, so daß man vorzugsweise
unter diesem Wert bleiben wird, die Schicht jedoch so
dick wählt, daß sie ihre Funktion als Ätzstoppschicht
erfüllt.
Die erwähnte Gallium-Phosphid-Schicht unter einer dün
nen Siliziumschicht hat einen höheren Bandabstand als
das Siliziummaterial. Dies führt dazu, daß dieses Ma
terial höheren Bandabstandes gegenüber den Ladungsträ
gern in der aktiven Halbleiterschicht 3 als Barriere
wirkt, die ein Eindringen der Ladungsträger aus der
aktiven Schicht verhindert. Auf diese Weise werden Re
kombinationen bei den hochfrequenten elektronischen
Bauelementen in der Schicht 3 sehr gering bleiben.
Claims (7)
1. Verfahren zum Herstellen dünner Halbleiterfolien, bei dem auf einen chemisch
ätzbaren Halbleiter-Grundkörper (1) eine erste Halbleiterschicht (2),
auf diese eine weitere, für die Aufnahme aktiver Bauelemente vorgesehene,
Halbleiterschicht (3) aufgebracht wird, und anschließend der Grundkörper
(1) bis zur ersten Halbleiterschicht (2) chemisch abgetragen wird, dadurch
gekennzeichnet, daß das Halbleitermaterial der ersten dünnen Halbleiterschicht
(2) von demjenigen des Halbleiter-Grundkörpers (1) und von demjenigen
der weiteren Halbleiterschicht (3) unterschiedlich gewählt wird,
während das Halbleitermaterial des Grundkörpers (1) und
der weiteren Halbleiterschicht (3) identisch ist, daß
das Halbleitermaterial der ersten Halbleiterschicht (2)
eine wesentlich geringere Ätzrate bei gleichem Ätzmittel
als das Halbleitermaterial des Grundkörpers (1) aufweist, und daß nach dem
Abtragen des Grundkörpers (1) die erste Halbleiterschicht (2) als Trägerschicht
für die weitere Halbleiterschicht (3) verwendet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitermaterial
der ersten Halbleiterschicht (2) so gewählt wird, daß es gegenüber
dem Halbleitermaterial der weiteren Halbleiterschicht (3) einen höheren
Bandabstand aufweist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die
Halbleitermaterialien des Grundkörpers (1) und der aufgebrachten Halbleiterschichten
(2, 3) so gewählt werden, daß sie einen weitgehend übereinstimmenden
Gitterabstand aufweisen.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß
der Grundkörper (1) einkristallin gewählt wird, und die Halbleiterschichten
(2, 3) epitaktisch und einkristallin aufgewachsen werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß
der Grundkörper (1) aus Silizium, die erste Halbleiterschicht (2) aus Gallium-
Phosphid und die zweite Halbleiterschicht (3) aus Silizium verwendet
wird.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß
der Grundkörper (1) aus Gallium-Arsenid, die erste Halbleiterschicht (2)
aus Ga1-xAlxAs mit x0,25 und die weitere Halbleiterschicht (3) aus Gallium-
Arsenid verwendet wird.
7. Verfahren nach einem der Ansprüche 1, 3 oder 4, dadurch gekennzeichnet,
daß der Grundkörper (1) aus Indium-Phosphid, die erste Halbleiterschicht
(2) aus gitterangepaßtem GaInAs und die weitere Halbleiterschicht (3) aus
Indium-Phosphid verwendet wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863604798 DE3604798A1 (de) | 1986-02-15 | 1986-02-15 | Verfahren zum herstellen duenner halbleiterfolien |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863604798 DE3604798A1 (de) | 1986-02-15 | 1986-02-15 | Verfahren zum herstellen duenner halbleiterfolien |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3604798A1 DE3604798A1 (de) | 1987-08-27 |
DE3604798C2 true DE3604798C2 (de) | 1992-07-09 |
Family
ID=6294152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863604798 Granted DE3604798A1 (de) | 1986-02-15 | 1986-02-15 | Verfahren zum herstellen duenner halbleiterfolien |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3604798A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19523158C2 (de) * | 1993-12-27 | 2001-10-31 | Toyoda Gosei Kk | Verfahren zur Herstellung von selbsttragenden Halbleiterschichten aus Al¶x¶Ga¶y¶In¶1¶¶-¶¶x¶¶-¶¶y¶N und Verwendung der Halbleiterschichten |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3922671A1 (de) * | 1989-07-10 | 1991-01-24 | Siemens Ag | Akustoelektronisches bauelement mit einer oberflaechenwellenanordnung und einer elektronischen halbleiterschaltung |
DE4005734A1 (de) * | 1990-02-23 | 1991-08-29 | Bosch Gmbh Robert | Vorrichtung zur einspritzung eines brennstoff-gas-gemisches |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7710164A (nl) * | 1977-09-16 | 1979-03-20 | Philips Nv | Werkwijze ter behandeling van een eenkristal- lijn lichaam. |
-
1986
- 1986-02-15 DE DE19863604798 patent/DE3604798A1/de active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19523158C2 (de) * | 1993-12-27 | 2001-10-31 | Toyoda Gosei Kk | Verfahren zur Herstellung von selbsttragenden Halbleiterschichten aus Al¶x¶Ga¶y¶In¶1¶¶-¶¶x¶¶-¶¶y¶N und Verwendung der Halbleiterschichten |
Also Published As
Publication number | Publication date |
---|---|
DE3604798A1 (de) | 1987-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10137369B4 (de) | Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors | |
DE69120116T2 (de) | Heterostruktur-Halbleiteranordnung | |
DE68923756T2 (de) | Abgedeckte Wärmebehandlung. | |
DE69225520T2 (de) | Gegenstand, beinhaltend eine in Gitterschichten fehlangepasste Halbleiter-Heterostruktur | |
DE2538325C2 (de) | Verfahren zur Herstellung von Halbleiterbauelementen | |
DE3939319C2 (de) | Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors | |
DE3650287T2 (de) | Halbleiter-Photodetektor mit einem zweistufigen Verunreinigungsprofil. | |
DE69326262T2 (de) | Verbindungshalbleiterbauelemente | |
DE3882849T2 (de) | Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung. | |
DE2752439A1 (de) | Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung | |
DE112008000410T5 (de) | Epitaxialer Galliumnitridkristall, Verfahren zu dessen Herstellung und Feldeffekttransistor | |
DE4415601C2 (de) | Komposit-Struktur für elektronische Bauteile und Verfahren zu deren Herstellung | |
DE1564191B2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen | |
DE69128123T2 (de) | Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang | |
DE3751892T2 (de) | Halbleiteranordnung mit zwei Verbindungshalbleitern und Verfahren zu ihrer Herstellung | |
DE102015204411B4 (de) | Transistor und Verfahren zur Herstellung eines Transistors | |
DE2005271B2 (de) | Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat | |
DE3610890C2 (de) | ||
DE3850219T2 (de) | Herstellungsverfahren eines integrierten Infrarot-Photodetektors. | |
DE69800026T2 (de) | GaAs-basierender MOSFET und Verfahren zur Herstellung | |
DE3686047T2 (de) | Monolithische halbleiterstruktur bestehend aus einem laser und einem feldeffekttransistor und deren herstellungsverfahren. | |
DE102015101966B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt und Halbleiterbauelement | |
DE69113725T2 (de) | Leistungstransistor und Verfahren zur Herstellung. | |
DE3324220C2 (de) | Gallium-Phosphid-Leuchtdiode | |
DE3604798C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8120 | Willingness to grant licenses paragraph 23 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LICENTIA PATENT-VERWALTUNGS-GMBH, 6000 FRANKFURT, |
|
8339 | Ceased/non-payment of the annual fee |