DE69113725T2 - Leistungstransistor und Verfahren zur Herstellung. - Google Patents

Leistungstransistor und Verfahren zur Herstellung.

Info

Publication number
DE69113725T2
DE69113725T2 DE69113725T DE69113725T DE69113725T2 DE 69113725 T2 DE69113725 T2 DE 69113725T2 DE 69113725 T DE69113725 T DE 69113725T DE 69113725 T DE69113725 T DE 69113725T DE 69113725 T2 DE69113725 T2 DE 69113725T2
Authority
DE
Germany
Prior art keywords
layer
region
substrate
cavity
heavily doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69113725T
Other languages
English (en)
Other versions
DE69113725D1 (de
Inventor
Jean-Pierre Hirtz
Didier Pribat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Application granted granted Critical
Publication of DE69113725D1 publication Critical patent/DE69113725D1/de
Publication of DE69113725T2 publication Critical patent/DE69113725T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/126—Power FETs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

  • Die Erfindung betrifft einen Leistungstransistor und ein Verfahren zu seiner Herstellung. Sie ist anwendbar auf die Herstellung von Transistoren aus Halbleitermaterialien eines gegebenen Typs, die auf einem Substrat eines anderen Typs ausgebildet sind, beispielsweise auf einen Transistor aus den Materialien der Klasse III-V, wie z.B. GaAs, auf einem Siliziumsubstrat.
  • Das epitaxiale Aufwachsen von Galliumarsenid auf Silizium öffnet wichtige technologische Felder im Bereich der Leistungsbauelemente.
  • Die elektrischen Eigenschaften der Galliumarsenid- Transistoren oder Materialien III-V sind gut bekannt, aber man weiß auch, daß Galliumarsenid teuer, zerbrechlich und ein schlechter Wärmeleiter ist. Dagegen ist Silizium relativ preiswert, weniger zerbrechlich und ein guter Wärmeleiter, aber die Transistoren auf Siliziumbasis können nur in einem beschränkten Frequenzbereich eingesetzt werden.
  • Dieser Unterschied zwischen den Merkmalen von Galliumarsenid und Silizium hat seit kurzem zur Herstellung von Transistoren geführt, bei der eine Schicht aus Galliumarsenid auf ein Siliziumsubstrat epitaxial aufgebracht wurde. Der Transistor hat die Eigenschaften von Galliumarsenid, aber er ist weniger teuer hinsichtlich des Halbleitermaterials, und das Siliziumsubstrat ist weniger zerbrechlich, so daß die Eigenschaften verbessert sind.
  • Diese Lösung ist für rauscharme Transistoren kleiner Abmessungen interessant, die wenig Wärme im Bereich des Kanals erzeugen. Sie ist aber kaum auf Leistungstransistoren anwendbar, die mehr Wärme erzeugen: Für einen Transistor, der ein Signal im Millimeterbereich von 1 W abgibt, erzeugt die Kanalzone 3 W Wärme. Der Transistorkanal beruht immer noch auf einer elektrisch halbisolierenden Galliumarsenid- Schicht, um den Strom daran zu hindern, zum Substrat aus Silizium abzufließen, das stets ein elektrischer Leiter ist. Im besten Fall besitzt das Substrat einen sehr hohen Widerstand, da man aus Silizium keinen elektrischen Isolator machen kann. Diese Schicht aus elektrisch isolierendem Galliumarsenid bildet also auch eine Wärmebarriere, die die Ableitung der Wärme durch das Siliziumsubstrat behindert.
  • Gemäß einer für einen Galliumarsenid-Transistor auf einem Galliumarsenid-Substrat bekannten Technik (in massiver Ausführung, im englischen "bulk") wird die Wärme durch die rückwärtige Seite mit Hilfe von Löchern gepumpt, die die ganze Dicke des Transistorkörpers durchqueren und durch ein Metall verstopft sind. Diese Löcher erfordern zur Herstellung aber ein kompliziertes Verfahren zum Aufkleben der Platte mit ihrer Vorderseite oder Oberseite auf einen Träger und ein nachfolgendes Schleifen des Galliumarsenid-Substrats, das praktisch durch einen metallischen Strahlungskörper ersetzt ist, meist aus Gold.
  • Mit einer solchen Technologie des Pumpens über die Rückseite, die in der Herstellung komplex ist, ergibt sich ein meist schlechter Wirkungsgrad (unter 50%).
  • Außerdem ist diese Technologie nur schwer auf Transistoren des Typs GaAs/Si anwendbar.
  • Gemäß einer anderen bekannten Technik besitzt eine der beiden Zugangszonen des Transistors, d.h. entweder die Source- oder Drain-Zone, eine metallische Wärmesenke, die die Schicht oder die Schichten aus Galliumarsenid durchquert und mit dem Siliziumsubstrat in Kontakt steht. Diese Senke leitet die im Betrieb freigesetzte Wärme zum Siliziumsubstrat, das ein besserer Wärmeleiter ist und die Wärme abführt. Diese Technik erfordert jedoch eine dicke Pufferschicht aus GaAs zwischen dem Substrat aus Si und der aktiven Schicht aus GaAs. Man verliert so einen beträchtlichen Teil des Vorteils, der von der guten Wärmeabfuhr über Silizium gebildet wird.
  • Schließlich erfordert die Technologie des GaAs/Si- Transistors, daß die Schicht aus GaAs im Mittelpunkt des Kontakts der Source-Elektrode durchstoßen wird, um die Sourcezonen über das sehr stark dotierte Siliziumsubstrat miteinander zu verbinden. Diese sogenannte Durchbruchtechnologie ist relativ schwierig für eine Struktur GaAs/Si realisierbar.
  • Die Druckschrift US-A-4 907 053 beschreibt einen Transistor, in dem die verschiedenen dotierten Zonen des Transistors in einer gemeinsamen Ebene liegen. Dieser Transistor wird hergestellt, indem oberflächlich verschiedene Zonen einer Halbleiterschicht dotiert werden.
  • Die Erfindung betrifft ein Verfahren zur Herstellung, das die dotierten Zonen besser zu kalibrieren vermag.
  • Hinsichtlich des Herstellungsverfahrens beschreiben die französischen Patentanmeldungen 88 04 437 und 88 04 438 ein Verfahren zum Aufwachsen einer Halbleiterschicht eines gegebenen Typs (z.B. GaAs) auf einen anderen Halbleiter (z.B. Silizium), und zwar ohne Fehler.
  • Außerdem kann die Schicht eine Dotierungsmodulation in der Ebene der Schicht aufweisen, wie dies in de französischen Patentanmeldung 89 04 257 beschrieben ist.
  • Die Erfindung betrifft also ein Verfahren zur Herstellung mindestens eines Transistors, dadurch gekennzeichnet, daß es die folgenden Verfahrensschritte aufweist:
  • a) Herstellung einer ersten Schicht aus Halbleitermaterial eines bestimmten Typs auf einem Substrat und Herstellung einer ersten Einschließungsschicht aus isolierendem Material auf dieser Schicht,
  • b) Herstellung eines Hohlraums zwischen der ersten Einschließungsschicht und einer zweiten Einschließungsschicht, wobei dieser Hohlraum durch zwei zueinander parallele Seiten dieser Schichten definiert wird und in seiner Dicke mindestens ein Element aus stark dotiertem Halbleitermaterial des bestimmten Typs sowie eine Öffnung aufweist, die die zweite Einschließungsschicht durchquert und im wesentlichen senkrecht auf eine der parallelen Seiten auftrifft, wobei die Einschließungsschichten aus solchen Materialien bestehen, daß sich keine Nukleation und keine Halbleiterschicht ergibt,
  • c) epitaxiales Aufwachsen eines Materials des gleichen Typs wie das des Elements durch die Öffnung hindurch, so daß der Hohlraum gefüllt wird, wobei das aufgewachsene Material in einem ersten Bereich zu Beginn des Aufwachsvorgangs stark dotiert, dann in einem zweiten Bereich schwach dotiert und schließlich wieder in einem dritten Bereich am Ende des Aufwachsvorgangs stark dotiert ist,
  • d) Entfernung der zweiten Einschließungsschicht mit der Öffnung,
  • e) Herstellung eines Sourcekontakts auf dem ersten Bereich des epitaxial aufgebrachten Materials, eines Gatekontakts auf dem zweiten Bereich des epitaxial aufgebrachten Materials und eines Drainkontakts auf dem dritten Bereich des epitaxial aufgebrachten Materials.
  • Die verschiedenen Gegenstände und Merkmale der Erfindung werden nun anhand der beiliegenden Zeichnungen näher erläutert.
  • Die Figuren 1 bis 10 zeigen ein Beispiel für das erfindungsgemäße Herstellungsverfahren.
  • Figur 11 zeigt einen Aufbau mit mehreren erfindungsgemäßen Transistoren.
  • Die Figuren 12 bis 15 zeigen Varianten der erfindungsgemäßen Vorrichtung.
  • Anhand der Figuren 1 bis 10 wird nun zuerst ein Beispiel des erfindungsgemäßen Herstellungsverfahrens beschrieben.
  • Dieses Verfahren enthält die folgenden Schritte:
    • VERFAHRENSSCHRITT 1
  • Auf einem Substrat 1 aus stark dotiertem Silizium wird durch epitaxiales Aufwachsen sehr stark dotiertes GaAs aufgebracht, beispielsweise mit dem Verfahren MBE oder MOCVD. Man erhält eine Schicht 2 aus dotiertem GaAs (Figur 1).
    • VERFAHRENSSCHRITT 2
  • Auf diese Schicht 2 wird eine erste Maske (Schicht 3) aus einem isolierenden Material aufgebracht. Eine gute thermische Leitfähigkeit dieser Maske ist wichtig für die Wärmeabfuhr des Leistungstransistors vom MESFET-Typ. Diese Maske könnte beispielsweise aus polykristallinem Al&sub2;O&sub3; oder aus polykristallinem BeO oder aus polykristallinem Diamant oder aus AIN sein (Figur 2).
    • VERFAHRENSSCHRITT 3
  • Eine zweite Maske (Schicht 4) wird auf die Schicht 3 aufgebracht. Diese Maske muß eine gute Selektivität hinsichtlich der chemischen Ätzung bezüglich der ersten Maske besitzen. Es kann sich beispielsweise um amorphes Silizium handeln (Figur 3).
    • VERFAHRENSSCHRITT 4
  • Öffnungen 10, 10' werden örtlich in den beiden Masken (Schichten 3 und 4) bis zur Oberfläche des GaAs gebildet (Figur 4).
    • VERFAHRENSSCHRITT 5
  • Ein lokalisiertes und selektives epitaxiales Aufwachsen von GaAs mit starker Dotierung erfolgt in diesen Öffnungen, beispielsweise durch epitaxiales Aufwachsen aus der Dampfphase auf der Basis von Chloriden. Die Oberfläche dieser örtlich begrenzten Schicht aus GaAs soll mit der Oberfläche der zweiten Maske fluchten. So erhält man in den Öffnungen 10, 10' die Elemente 5, 5' aus stark dotiertem Galliumarsenid (Figur 5).
    • VERFAHRENSSCHRITT 6
  • Eine dritte Maske (Schicht 6) wird auf die ganze Oberfläche, nämlich die Elemente 5, 5' und die Schicht 4, aufgebracht. Diese dritte Maske muß eine hohe Ätzselektivität bezüglich der zweiten Maske besitzen. Sie ist beispielsweise aus Si&sub3;N&sub4; (Figur 6).
    • VERFAHRENSSCHRITT 7
  • Mindestens eine Öffnung 11 wird in der dritten Maske durch selektives Ätzen bezüglich der zweiten Maske gebildet. Diese Öffnung ergibt sich auf halber Strecke zwischen den Elementen 5 und 5' (siehe Figur 7).
    • VERFAHRENSSCHRITT 8
  • Die zweite Maske (Schicht 4) wird vollständig weggeätzt mit Hilfe einer selektiven Ätzung bezüglich der ersten und der dritten Maske. So erhält man einen Hohlraum 12 ohne jedes Material unter der Schicht 6 (siehe Figur 8).
    • VERFAHRENSSCHRITT 9
  • Die aktive Zone des herzustellenden Transistors wird dann durch seitliches epitaxiales Aufwachsen gemäß den in den französischen Patentanmeldungen 88 04 437 und 88 04 438 beschriebenen Verfahren gebildet. Die Elemente 10, 10' aus GaAs, die während des Verfahrensschritts 5 aufgebracht wurden, dienen als Keim für das epitaxiale Aufwachsen von GaAs im Hohlraum 12. Die Aufwachsfehler sind in der Zone nahe dem Keim lokalisiert (Element 5, 5'). Sie sind durch die beiden Schichtübergänge 13 und 14 des Hohlraums 12 eingeschlossen. Dieses seitliche epitaxiale Aufwachsen bietet außerdem die Möglichkeit einer Modulation der Dotierung. Hierzu bringt man, wie dies in der französischen Patentanmeldung 89 04 257 beschrieben wurde, ein Dotierungsgas während des epitaxialen Aufwachsens ein, um das im Hohlraum 12 aufwachsende Material zu dotieren. Diese Dotierung erfolgt so, daß zu Beginn des epitaxialen Aufwachsens eine Dotierung N+ und dann durch Verringerung des Partialdrucks des Gases im epitaxialen Reaktor eine Dotierung N sowie dann erneut eine Dotierung N+ erreicht wird, indem der Partialdruck des Gases wieder erhöht wird. So wäre eine Struktur aus einer ebenen Schicht 7, die eine Modulation in Seitenrichtung besitzt, gut geeignet für die Zonen Source-- Gate-Drain eines MESFET-Transistors (Figur 9).
    • VERFAHRENSSCHRITT 10
  • Nach dem Abätzen der dritten Maske (Schicht 6) erfolgt eine sehr vereinfachte Prozedur zur Herstellung von Leistungs-MESFET-Transistoren. Insbesondere entfällt der kritische Verfahrensschritt des Durchstoßens, um eine Verbindung zwischen den Sourcezonen herzustellen. Die Herstellung der Sourcekontakte 20 wird durch das GaAs-Material vom Typ N+ gewährleistet, das als Keim für das seitliche epitaxiale Aufwachsen dient. Die Sourcekontakte (die die Verringerung der seitlichen Zugangswiderstände und den Kurzschluß des darunterliegenden GaAs erlauben) werden direkt auf die Keimzonen und die umliegenden Zonen aufgebracht. Die Gatekontakte 21 und die Drainkontakte 22 sind auf den durch seitliches epitaxiales Aufwachsen gebildeten Materialien definiert. Insbesondere werden die Gatekontakte 21 auf den Zwischenzonen mit Dotierung N gebildet, während die Drainkontakte 22 auf den Zonen mit einer Dotierung vom Typ N+ gebildet werden, die sich in der Nähe der früheren Öffnungen 11 befinden (siehe Figur 10). Ein Drainkontakt 22 kann für zwei Transistoren gemeinsam vorliegen. Die MESFET-Technologie beruht also völlig auf einer Bearbeitung der Vorderseite. Außerdem entfällt die kritische Phase des Durchstoßens (Figur 11). Die bessere Beständigkeit gegenüber elektromagnetischen Strahlungen dieses MESFET-Transistors ergibt sich durch die Halbleiterschicht auf einer isolierenden Schicht der Struktur.
  • Wie Figur 11 zeigt, kann man nach dem erfindungsgemäßen Verfahren mehrere Transistoren in einer Ebene herstellen, wobei die Verbindung der Drainelektroden und der Gateelektroden ohne Schwierigkeiten erfolgt und die Verbindung der Sourceelektroden über das Siliziumsubstrat gesichert ist.
  • Gemäß einer Variante der Erfindung, die in den Figuren 12 und 15 gezeigt ist, entfernt man durch chemisches Ätzen (oder RIE) das fehlerhafte GaAs, d.h. die Keime 5 und 5' und die unmittelbar benachbarten Zonen und man ersetzt unter Verwendung derselben Maske dieses Material durch zwei Kontakte (24, 25) während einer sogenannten lift-off-Operation.
  • Bei dem eben genannten Ausführungsbeispiel wird während des ersten Verfahrensschritts eine Schicht aus stark dotiertem GaAs durch MBE oder MOCVD epitaxial erzeugt.
  • Gemäß einer Variante der Erfindung entfällt jedoch dieser erste Verfahrensschritt. Die Schicht 3 aus Isoliermaterial wird dann direkt auf dem Substrat gebildet, und die anderen Verfahrensschritte laufen dann wie oben beschrieben ab.
  • Wie in der Patentanmeldung 88 04 438 beschrieben, werden die Kristallgitterverschiebungen, die sich aufgrund des epitaxialen Aufwachsen der Elemente 5 und 5' aus GaAs auf dem Siliziumsubstrat bilden, reduziert oder sogar blokkiert durch die Übergänge 13 und 14 zwischen den beiden Schichten 3 und 6. So erhält man eine Struktur, die in Figur 14 gezeigt ist. Figur 15 zeigt außerdem eine Variante der Ausführungsbeispiele gemäß den Figuren 12 und 14. Diese Variante enthält keine Schicht 2 aus GaAs und besitzt anstelle der Elemente 5 und 5' Kontakte 24 und 25.
  • Beispielsweise liegen die Dicke jeder Schicht 2, 3, 4, 6 und insbesondere die Dicke des Hohlraums 12 zwischen 0,1 und 1 um. Die Breite des Gates e1 in Figur 12 beträgt etwa 0,1 bis 1 um. Der Abstand zwischen Source und Drain (zwischen 22 und 24) beträgt etwa 10 bis 100 um.
  • Die wichtigsten Vorteile der vorliegenden Erfindung sind folgende:
  • - die aktive Schicht des MESFET-Transistors auf der Basis GaAs/Si besitzt eine wesentlich geringere Dichte von Kristallgitterverschiebungen;
  • - die Wärmeabfuhr ist verbessert;
  • - die Strahlungsbeständigkeit ist verbessert;
  • - das Herstellungsverfahren des MESFET-Transistors ist deutlich vereinfacht.
  • Die obige Beschreibung dient nur als Beispiel, und andere Varianten können in Betracht gezogen werden, ohne den Rahmen der Erfindung zu verlassen. Insbesondere wurde die Herstellung eines AsGa-Transistors auf einem Siliziumsubstrat beschrieben, aber man könnte andere Halbleitermaterialien in Betracht ziehen. Außerdem könnte man das Substrat und den Transistor aus dem gleichen Halbleitermaterial herstellen.

Claims (5)

1. Verfahren zur Herstellung mindestens eines Transistors, dadurch gekennzeichnet, daß es die folgenden Verfahrensschritte aufweist:
a) Herstellung einer ersten Schicht (2) aus Halbleitermaterial eines bestimmten Typs auf einem Substrat (1) und Herstellung einer ersten Einschließungsschicht (3) aus isolierendem Material auf dieser Schicht,
(b) Herstellung eines Hohlraums zwischen der ersten Einschließungsschicht (3) und einer zweiten Einschließungsschicht (6), wobei dieser Hohlraum durch zwei zueinander parallele Seiten (13, 14) dieser Schichten definiert wird und in seiner Dicke mindestens ein Element aus stark dotiertem Halbleitermaterial (5, 5') des bestimmten Typs sowie eine Öffnung (11) aufweist, die die zweite Einschließungsschicht (6) durchquert und im wesentlichen senkrecht auf eine der parallelen Seiten (14) auftrifft, wobei die Einschließungsschichten (3, 6) aus solchen Materialien bestehen, daß sich keine Nukleation und keine Halbleiterschicht ergibt,
c) epitaxiales Aufwachsen eines Materials des gleichen Typs wie das des Elements (5, 5') durch die Öffnung (11) hindurch, so daß der Hohlraum (12) gefüllt wird, wobei das aufgewachsene Material in einem ersten Bereich zu Beginn des Aufwachsvorgangs stark dotiert, dann in einem zweiten Bereich schwach dotiert und schließlich wieder in einem dritten Bereich am Ende des Aufwachsvorgangs stark dotiert ist,
d) Entfernung der zweiten Einschließungsschicht (6) mit der Öffnung (11),
e) Herstellung eines Sourcekontakts auf dem ersten Bereich des epitaxial aufgebrachten Materials, eines Gatekontakts auf dem zweiten Bereich des epitaxial aufgebrachten Materials und eines Drainkontakts auf dem dritten Bereich des epitaxial aufgebrachten Materials.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine der Schichten (3), die den Hohlraum bilden, sowie das Element aus dotiertem Halbleitermaterial (5, 5') an der Oberfläche eines Substrats (2) aus stark dotiertem Halbleitermaterial liegen und daß der Sourcekontakt (23) auf dem Substrat ausgebildet ist.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß es nach dem Verfahrensschritt des seitlichen epitaxialen Aufwachsens einen Verfahrensschritt des Abätzens des Elements (5, 5') und einen Verfahrensschritt des Aufbringens von Kontakten (24, 25) an den so freigelegten Stellen aufweist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schicht aus Halbleitermaterial (2) auf einem Substrat (1) anderer Zusammensetzung gebildet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Substrat aus Silizium und die erste Halbleiterschicht (2) auf der Basis von GaAs ausgebildet ist.
DE69113725T 1990-08-24 1991-08-06 Leistungstransistor und Verfahren zur Herstellung. Expired - Fee Related DE69113725T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9010629A FR2666172B1 (fr) 1990-08-24 1990-08-24 Transistor de puissance et procede de realisation.

Publications (2)

Publication Number Publication Date
DE69113725D1 DE69113725D1 (de) 1995-11-16
DE69113725T2 true DE69113725T2 (de) 1996-03-21

Family

ID=9399833

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69113725T Expired - Fee Related DE69113725T2 (de) 1990-08-24 1991-08-06 Leistungstransistor und Verfahren zur Herstellung.

Country Status (5)

Country Link
US (1) US5273929A (de)
EP (1) EP0472452B1 (de)
JP (1) JPH04257232A (de)
DE (1) DE69113725T2 (de)
FR (1) FR2666172B1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2724769B1 (fr) * 1994-09-16 1996-12-06 Thomson Csf Procede de realisation de diodes laser a emission surfacique
US5610441A (en) * 1995-05-19 1997-03-11 International Business Machines Corporation Angle defined trench conductor for a semiconductor device
FR2780808B1 (fr) 1998-07-03 2001-08-10 Thomson Csf Dispositif a emission de champ et procedes de fabrication
US7163864B1 (en) * 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
US6501121B1 (en) 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
FR2832995B1 (fr) * 2001-12-04 2004-02-27 Thales Sa Procede de croissance catalytique de nanotubes ou nanofibres comprenant une barriere de diffusion de type alliage nisi
DE102004053016A1 (de) * 2004-11-03 2006-05-04 Atmel Germany Gmbh Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
WO2012155273A1 (en) * 2011-05-17 2012-11-22 Mcmaster University Semiconductor formation by lateral diffusion liquid phase epitaxy
TWI670831B (zh) * 2014-09-03 2019-09-01 美商應用材料股份有限公司 用於三維nand硬遮罩應用的奈米結晶鑽石碳膜
CN106469648B (zh) * 2015-08-31 2019-12-13 中国科学院微电子研究所 一种外延结构及方法
DE102017102127B4 (de) 2017-02-03 2023-03-09 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4211586A (en) * 1977-09-21 1980-07-08 International Business Machines Corporation Method of fabricating multicolor light emitting diode array utilizing stepped graded epitaxial layers
US4253229A (en) * 1978-04-27 1981-03-03 Xerox Corporation Self-aligned narrow gate MESFET process
EP0073487B1 (de) * 1981-08-31 1988-07-20 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer dreidimensionalen Halbleitervorrichtung
DE3380377D1 (en) * 1982-06-24 1989-09-14 Harris Semiconductor Patents Vertical igfet device and method for fabricating same
JPH077826B2 (ja) * 1983-08-25 1995-01-30 忠弘 大見 半導体集積回路
CA1329756C (en) * 1986-04-11 1994-05-24 Yutaka Hirai Method for forming crystalline deposited film
US4769341A (en) * 1986-12-29 1988-09-06 American Telephone And Telegraph Company, At&T Bell Laboratories Method of fabricating non-silicon materials on silicon substrate using an alloy of Sb and Group IV semiconductors
JP2654055B2 (ja) * 1987-02-28 1997-09-17 キヤノン株式会社 半導体基材の製造方法
FR2629636B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
FR2629637B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
US4948752A (en) * 1988-08-10 1990-08-14 Itt Corporation Method of making sagfets on buffer layers
US5213995A (en) * 1992-04-16 1993-05-25 At&T Bell Laboratories Method of making an article comprising a periodic heteroepitaxial semiconductor structure

Also Published As

Publication number Publication date
EP0472452A1 (de) 1992-02-26
JPH04257232A (ja) 1992-09-11
FR2666172B1 (fr) 1997-05-16
FR2666172A1 (fr) 1992-02-28
DE69113725D1 (de) 1995-11-16
US5273929A (en) 1993-12-28
EP0472452B1 (de) 1995-10-11

Similar Documents

Publication Publication Date Title
DE2721397C3 (de) Verfahren zur Herstellung eines mindestens eine Planardiode enthaltenden HF-Halbleiterbauelementes
DE69524777T2 (de) Selbstausgerichteter feldeffekttransistor für hochfrequenzanwendungen
DE3881922T2 (de) Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten.
DE3885375T2 (de) Verfahren zur Herstellung einer Maskenbildung und MESFET mit gelagertem Gatter.
DE3788460T2 (de) Quantumquellen-Leitungen und -Büchsen enthaltende Halbleiterstrukturen.
DE69029453T2 (de) Halbleiteranordnung hergestellt mittels einer epitaxialen Technik und Verfahren zur Herstellung dieser Anordnung
DE102004059657B4 (de) Diamanthalbleitervorrichtung und Verfahren zu dessen Herstellung
DE112008000410T5 (de) Epitaxialer Galliumnitridkristall, Verfahren zu dessen Herstellung und Feldeffekttransistor
DE69116076T2 (de) Heterostruktur-Feldeffekttransistor
DE4015067C2 (de) Transistor mit permeabler Basis
DE69113725T2 (de) Leistungstransistor und Verfahren zur Herstellung.
DE3043289A1 (de) Herstellungverfahren fuer eine halbleitereinrichtung
DE102014107560A1 (de) Halbleiterbauelement und Verfahren
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE3244223A1 (de) Verfahren zur herstellung von halbleiterstrukturen und nach diesem verfahren hergestellter halbleiterlaser
DE3015782C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3887567T2 (de) Halbleiterlaservorrichtung und Verfahren zu ihrer Herstellung.
DE3686047T2 (de) Monolithische halbleiterstruktur bestehend aus einem laser und einem feldeffekttransistor und deren herstellungsverfahren.
DE69327012T2 (de) Bauelement mit einer räumlichen Transfer verwendenden Halbleiteranordnung
DE3736009C2 (de) Sperrschicht-FET
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE3527269C2 (de)
DE3932277C2 (de)
DE2517049C3 (de) Sperrschicht-Feldeffekttransistor aus m-V Halbleitermaterial

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee