DE3932277C2 - - Google Patents

Info

Publication number
DE3932277C2
DE3932277C2 DE3932277A DE3932277A DE3932277C2 DE 3932277 C2 DE3932277 C2 DE 3932277C2 DE 3932277 A DE3932277 A DE 3932277A DE 3932277 A DE3932277 A DE 3932277A DE 3932277 C2 DE3932277 C2 DE 3932277C2
Authority
DE
Germany
Prior art keywords
semiconductor
gaas
superlattice
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3932277A
Other languages
English (en)
Other versions
DE3932277A1 (de
Inventor
Takuji Sonoda
Kazuo Itami Hyogo Jp Hayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3932277A1 publication Critical patent/DE3932277A1/de
Application granted granted Critical
Publication of DE3932277C2 publication Critical patent/DE3932277C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Description

Die Erfindung bezieht sich auf eine Halbleiterstruktur ge­ mäß dem Oberbegriff von Patentanspruch 1. Eine derartige Struktur ist z. B. aus EP 1 77 903 A2 bekannt und wird weiter unten anhand von Fig. 5 näher erläutert.
Elektronische und opto-elektronische Halbleiterbauelemente und -schaltungseinheiten auf der Basis von GaAs weisen bedeu­ tende Vorteile gegenüber solchen aus Silicium (Si) auf, und zwar vor allem wegen der bei GaAs möglichen Schaltgeschwin­ digkeit und aufgrund der optischen Eigenschaften des GaAs. Den Betriebsvorteilen von GaAs-Halbleitereinrichtungen ge­ genüber solchen auf der Basis von Silicium steht jedoch ent­ gegen, daß Si eine sehr viel bessere thermische Leitfähig­ keit sowie eine größere mechanische Festigkeit aufweist, größere Substratflächen ermöglicht und mit relativ einfa­ cher Technologie herstellbar ist.
Es ist daher bereits bekannt, GaAs auf heteroepi­ taktischem Wege auf Si-Substrate aufzubringen, um die Vor­ teile von GaAs-Halbleitereinrichtungen zu erhalten, falls dies gewünscht wird, und zwar bei gleichzeitiger Ausnutzung der Vorteile des Festkörper-Si-Substrats. Das GaAs kann auf dem Si-Substrat beispielsweise mit Hilfe der Molekular­ strahlepitaxie (MBE) oder mit Hilfe des metallorganischen Chemical-Vapor-Deposition-Verfahrens (MOCVD-Verfahren) ge­ bildet werden.
Kombinationen von Si und GaAs wurden hergestellt, die je­ doch verschiedene Nachteile aufwiesen. Beispielsweise gibt es eine große Fehlanpassung im Hinblick auf die thermische Expansion zwischen dem thermisch hochleitenden Silicium Si und dem viel weniger thermisch leitenden GaAs. Darüber hin­ aus sind die Gitter um ca. 4% fehlangepaßt, was zu einer großen Dichte von Fehlanpassungsstellen und anderen Defek­ ten in der auf dem Si-Substrat aufgewachsenen GaAs-Schicht führt. Diese Strukturen weisen typischerweise eine hohe An­ zahl von Defekten auf, und zwar bis herauf zu 108 cm-2. Diese Defekte reichen bis in die GaAs-Schichten hinein.
Es wurden verschiedene Anstrengungen unternommen, um die genannten Defekte zu reduzieren. Lassen sie sich beispiels­ weise in der Nähe der Grenzfläche zwischen den GaAs- und Si-Schichten lokalisieren, so wirken sie sich nicht so stark aus.
In Übereinstimmung mit dem Stand der Technik wird z. B. zwischen einer GaAs- und einer Si-Schicht eine Schicht aus einem Übergitter (superlattice) angeordnet, um Spannungen abzubauen und um zu verhindern, daß Defekte in die GaAs- Schicht hineinwandern. Hierdurch lassen sich die Defekte auf eine Größenordnung von etwa 106 cm-2 reduzieren, jedoch wird es gewünscht, lediglich Defekte in Höhe von etwa 104 cm-2 zu erhalten. Diesen Wert findet man auch im GaAs-Halbleiter­ material.
In der Fig. 5 ist eine bekannte Struktur gezeigt, bei der zwischen einer GaAs-Schicht und einem Si-Substrat eine Übergitter-Grenzschicht liegt. Gemäß der Querschnittsdar­ stellung sind folgende Schichten in der Struktur vorhanden: Eine Si-Schicht, ein Übergitter und eine GaAs-Schicht. Ge­ nauer gesagt ist auf einem Si-Substrat 1 ein Übergitter 3 gebildet. Das Übergitter 3 besteht wechselweise aus dünnen Schichten aus unterschiedlichen Halbleitermaterialien, bei­ spielsweise aus AlGaAs-Schichten oder aus InGaAs-Schichten, zwischen denen GaAs-Schichten liegen. Auf dem Übergitter 3 befindet sich eine GaAs-Schicht 2, wobei die so erhaltene Struktur bei hoher Temperatur getempert wird.
Die genannte Struktur aus Si : Übergitter : GaAs wird dazu benutzt, um GaAs- und Si-Halbleitereinrichtungen auf der­ selben Substratstruktur erzeugen zu können. Hierdurch las­ sen sich integrierte Schaltungen herstellen, die eine höhe­ re Geschwindigkeit aufweisen, jedoch im wesentlichen die­ selbe Integrationsdichte wie Si-Einrichtungen besitzen. Auch läßt sich eine GaAs-Solarzelle mit geringem Gewicht herstellen. Jedoch weist, wie oben bereits beschrieben, die Defektdichte im GaAs-Substrat einen Wert von etwa 106 cm-2 auf, der noch zu groß ist. Dieser Wert sollte bei 104 cm-2 oder bei 103 cm-2 liegen. Es ist daher erforderlich, die Defektdichte in diesen Strukturen noch weiter zu reduzie­ ren.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiter­ struktur der eingangs genannten Art zu schaffen, die eine reduzierte Anzahl von Defek­ ten in dem Halbleiterkörper aus dem zweiten Halbleitermaterial aufweist.
Die Erfindung ist durch die Merkmale von Anspruch 1 gegeben.
Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigt:
Fig. 1(a) bis 1(f) Hauptprozeßschritte eines Verfahrens zur Herstellung einer Halbleiterstruktur nach einem ersten Ausführungsbeispiel der Erfindung,
Fig. 2(a) bis 2(f) Hauptprozeßschritte eines Verfahrens zur Herstellung einer Halbleiterstruktur nach ei­ nem zweiten Ausführungsbeispiel der Erfindung,
Fig. 3(a) bis 3(c) Hauptprozeßschritte eines Verfahrens zur Herstellung einer Halbleiterstruktur nach ei­ nem dritten Ausführungsbeispiel der Erfindung,
Fig. 4(a) bis 4(c) Hauptprozeßschritte eines Verfahrens zur Herstellung einer Halbleiterstruktur nach ei­ nem vierten Ausführungsbeispiel der Erfindung, und
Fig. 5 einen Querschnitt durch eine bekannte Hetero­ epitaxiestruktur.
Im nachfolgenden werden bevorzugte Ausführungsbeispiele der Erfindung im einzelnen erläutert.
Die Fig. 1(a) bis 1(f) zeigen Hauptschritte eines Verfah­ rens zur Herstellung einer Halbleiterstruktur nach einem ersten Ausführungsbeispiel der Erfindung. Ein Si-Substrat 1 trägt eine darauf aufgebrachte Si-Epitaxieschicht 4, und zwar gemäß Fig. 1(a). Ein Übergitter 3 liegt auf der Schicht 4, wobei das Übergitter aus abwechselnd aufgebrach­ ten Schichten aus GaAs und Schichten aus AlGaAs, aus Schichten aus GaAs und Schichten aus InGaAs oder aus Schichten aus GaAs und Schichten aus ZnTe besteht. Die Ma­ terialien und Materialdicken des Übergitters sind so ge­ wählt, daß Spannungszustände ausgeglichen werden, die sich sonst aufgrund der Kristallfehlanpassung zwischen der GaAs- und der Siliciumschicht ergeben würden. Das Übergitter erlaubt die Herstellung von Halbleiterkörpern auf diesen fehlangepaßten Kri­ stallgittern, wie nachfolgend beschrieben wird. Eine erste nichtdotierte GaAs-Schicht 5 wird auf das Übergitter 3 nie­ dergeschlagen, wobei anschließend auf diese Schicht 5 eine GaAs-Schicht 6 vom n-Typ niedergeschlagen wird. Die Schich­ ten 3, 5 und 6 lassen sich mit Hilfe der MBE- oder der MOCVD-Technik herstellen. Die Struktur wird dann bei hoher Temperatur getempert bzw. geglüht.
Entsprechend der Fig. 1(b) wird ein Bereich 7 entfernt, und zwar aus der Struktur, die das Substrat 1 und die Schicht 4 enthält. Der Bereich 7 kann z. B. durch Wegätzen nur der Si-enthaltenden Schichten gebildet werden, und zwar unter Verwendung eines Ätzmittels, das z. B. Fluorsäure (fluoric acid) sein kann, welches Silicium abätzt, jedoch nicht GaAs. Die Spannung in den GaAs-Schichten 5 und 6 wird durch Fehlanpassung zwischen den Si-Schichten 1, 4 und den GaAs- Schichten hervorgerufen. Eine Beseitigung der Si-Schichten 1, 4 führt zu einer Entspannung des Übergitters 3, so daß Spannungszustände in den Teilen der GaAs-Schichten 5 und 6 beseitigt werden, die oberhalb des entfernten Bereichs 7 liegen.
Entsprechend der Fig. 1(c) wird sodann eine Schutzschicht 8 gebildet, die z. B. aus SiO2, aus SiN oder aus SiO2/SiN be­ steht. Diese Schutzschicht 8 wird auf die gesamte Oberflä­ che der oberen Schicht 6 niedergeschlagen. Wie die Fig. 1(d) zeigt, werden anschließend Si-Halbleitereinrichtungen 9 auf einem Teil 4′ der Si-Schicht 4 er­ zeugt, und zwar nach Beseitigung der Schutzschicht 8 und der GaAs-Schichten 5, 6 in diesem Teil 4′.
Nach Bildung der Si-Halbleitereinrichtungen 9 wird entspre­ chend Fig. 1(e) ein zweiter Schutzfilm 8′ auf den Teil 4′ und auf die verbleibende Schicht 8 niedergeschlagen. Der Schutzfilm 8′ auf der verbleibenden Schicht 8 ist nicht dargestellt. Der Film 8′ und die Schicht 8 können gleich sein. Die verbleibende Schicht 8 wird dann selektiv geätzt, um auf diese Weise GaAs-Halbleitereinrichtungen 10 auf der freiliegenden Schicht 6 oberhalb des Bereichs 7 zu erzeugen. Die GaAs-Halb­ leitereinrichtungen 10 können elektronische oder photoelek­ tronische Hochgeschwindigkeits-Halbleitereinrichtungen sein. Sodann wird gemäß Fig. 1(f) der Bereich oberhalb der Halbleitereinrichtungen 9 geätzt, um Öffnungen 17 zu erhal­ ten, die zum Verbonden der Halbleitereinrichtungen 9 die­ nen.
Bei der Struktur nach Fig. 1(f) wird angenommen, daß das Verhältnis der Spitzenintensitäten der Photolumineszenz zwischen den spannungsbefreiten GaAs-Filmteilen 5, 6 ober­ halb des Bereichs 7 und den Bereichen, in denen die Si- Schichten 1, 4 nicht entfernt sind, 5 zu 1 beträgt. Dies ergibt sich durch die Spannungsbeseitigung infolge der Ent­ fernung der Si-Substratschichten im Bereich 7. Ein typi­ scher GaAs-Feldeffekttransistor (FET) 10 mit einer Gatelän­ ge von 0,5 µm und einer Gatebreite von 200 µm sollte die­ selbe Steilheit bzw. wechselseitige Leitfähigkeit (mutual con­ ductance) in der Größenordnung von etwa 50 mS aufweisen, wie ein konventioneller GaAs-FET, der durch Aufwachsen auf ein GaAs-Substrat erhalten wird.
Im obigen Ausführungsbeispiel werden die Kristalldefekte in den GaAs-Schichten 5, 6, die durch unterschiedliche Gitter­ konstanten und thermische Ausdehnungskoeffizienten hervor­ gerufen werden, dadurch reduziert, daß die Si-Schichten 1, 4 im Bereich 7 entfernt werden. Hierdurch lassen sich GaAs- Halbleitereinrichtungen 10 in dem Bereich der Schicht 6 bilden, der oberhalb des Bereichs 7 liegt. Andererseits können Si-Halbleitereinrichtungen 9 auf dem Si-Substrat er­ zeugt werden, die die für den praktischen Gebrauch üblichen Eigenschaften aufweisen. Die beschriebenen Strukturen können mit hoher Integrationsdichte hergestellte Hochgeschwindigkeits-Halbleitereinrichtungen 10 und Halb­ leitereinrichtungen 9 mit großer Speicherkapazität enthal­ ten.
Wird die Schicht 4 zur späteren Bildung der Halbleiterein­ richtungen 9 durch Ionenimplantation erzeugt, so werden die Schichten 1 und 4 getempert bzw. geglüht, und zwar bevor die GaAs-Schichten epitaktisch aufwachsen. Die GaAs-Schich­ ten 5, 6 können durch eine Schicht oder durch Schichten er­ setzt werden, um Solarzellen oder Laserdioden zu bilden.
Da beim ersten Ausführungsbeispiel das Si über keinen hin­ reichend hohen spezifischen Widerstand verfügt, kann ein kleiner Leckstrom zwischen den Halbleitereinrichtungen 9 und 10 und dem Si-Substrat 1 auftreten. Die Fig. 2(a) bis 2(f) zeigen eine Möglichkeit zur Lösung des Leckstrompro­ blems, wobei in diesen Figuren Querschnitte eines zweiten Ausführungsbeispiels der Erfindung dargestellt sind.
Die Herstellungsschritte und Strukturen beim zweiten Aus­ führungsbeispiel sind im wesentlichen identisch mit denje­ nigen des ersten Ausführungsbeispiels, so daß gleiche Be­ zugszeichen für gleiche Elemente verwendet werden. Zur Ver­ hinderung eines möglichen Leckstroms wird auf dem Substrat 1 vor Niederschlagung der Schicht 4 eine Isolationsschicht 16 gebildet. Die Isolationsschicht 16 besteht vorzugsweise aus einem Material, dessen Gitter zu dem des Siliciums paßt, so daß durch die Schicht 16 keine zusätzlichen Defek­ te zur Struktur hinzuaddiert werden. Die Schicht 16 kann beispielsweise aus CaF2, aus SrF2 oder aus einem Saphir be­ stehen.
Die Fig. 3(a) bis 3(c) zeigen ein drittes Ausführungsbei­ spiel der Erfindung, bei dem ein Wärmeschutz (heat relief) für die GaAs-Halbleitereinrichtungen vorhanden ist. Die Struktur weist im wesentlichen denselben Aufbau wie dieje­ nige nach dem ersten Ausführungsbeispiel der Erfindung auf. Im vorliegenden dritten Ausführungsbeispiel wird jedoch ei­ ne Schicht 11 im weggeätzten Bereich 7 niedergeschlagen, so daß die Begrenzungsflächen dieses Bereichs 7 mit der Schicht 11 bedeckt sind. Diese Schicht 11 ist wärmeleitend und verstärkt darüber hinaus die strukturelle Festigkeit des weggeätzten Bereichs 7. Beispielsweise kann die Schicht 11 eine Goldplattierungsschicht sein. Auf der Schicht 6 kann ein GaAs-Feldeffekt-Transistor liegen, der eine Sourceelektrode 12, eine Gateelektrode 13 und eine Drainelektrode 14 auf­ weist. Die Schicht 11 trägt dazu bei, Wärme von diesem Transistor abzuleiten.
Der entfernte Bereich 7 kann auch dazu verwendet werden, zusätzliche GaAs-Schichten 5′, 6′ auf dem Übergitter 3 zu bilden, wie die Fig. 4(a) bis 4(c) zeigen. Zunächst wird also der Bereich 7 durch Entfernung der Schichten 1, 4 er­ zeugt. Dann werden die Schichten 5′, 6′ durch einen Auf­ wachsvorgang auf dem freiliegenden Übergitter 3 herge­ stellt. Zusätzliche GaAs-Halbleitereinrichtungen können dann auf der Schicht 6′ gebildet werden, beispielsweise ein zweiter FET mit einer Sourceelektrode 12′, einer Gateelek­ trode 13′ und einer Drainelektrode 14′. Diese können je­ weils mit den entsprechenden Elektroden 12, 13 und 14 über entsprechende Kanäle 15 bzw. Leitungswege verbunden sein, die in irgendeiner gewünschten Folge oder in anderer geeig­ neter Weise in der Struktur gebildet worden sind.
Entsprechend dem vierten Ausführungsbeispiel der Erfindung nach den Fig. 4(a) bis 4(c) wird eine Struktur erhalten, bei der sich doppelt so viele GaAs-Elemente, bezogen auf denselben Bereich 7, herstellen lassen. Durch geeignetes Aufwachsen der GaAs-Schicht oder -Schichten können darüber hinaus andere Halbleitereinrichtungen, wie z. B. Laserdio­ den, Solarzellen oder Peltierelemente erzeugt werden.
Im Zusammenhang mit dem dritten und vierten Ausführungsbei­ spiel der Erfindung wurden nur GaAs-Halbleitereinrichtungen erwähnt. Selbstverständlich lassen sich zu­ sätzlich auch Si-Halbleitereinrichtungen wie beim ersten Ausführungsbeispiel herstellen. Darüber hinaus ist es nicht unbedingt erforderlich, GaAs auf Si zu verwenden, wie in den vorangegangenen Ausführungsbeispielen erwähnt worden ist. Es lassen sich auch andere Halbleitermaterialien ein­ setzen, die unterschiedliche Gitterkonstanten aufweisen, z. B. InP und GaAs oder InxGa(1-x)As (wobei x ungleich 0,53 ist) und GaAs.
Bei den beschriebenen Halbleiterstrukturen kommen zwei unterschiedliche Halbleiter­ materialien zum Einsatz, die durch ein Übergitter voneinan­ der getrennt sind. Die Strukturen lassen sich so bearbei­ ten, daß Halbleitereinrichtungen auf jeweils einem der bei­ den Halbleitermaterialien gebildet werden können. Das je­ weils andere Halbleitermaterial wird entfernt. Auf diese Weise lassen sich GaAs- oder andere Halbleitereinrichtungen mit weniger Defekten als beim Stand der Technik herstellen, und zwar durch selektive Entfernung des Halbleitermaterials des jeweils anderen Typs an Stellen, an denen die Halblei­ tereinrichtungen erzeugt werden sollen. Die jeweils durch Materialbeseitigung erhaltenen Bereiche können zusätzliches Halbleitermaterial aufnehmen, um auf diese Weise zusätzli­ che Einrichtungen bilden zu können. Diese Bereiche können aber auch durch Material bedeckt werden, um eine zusätzli­ che Festigkeit und/oder Wärmeübertragungsmöglichkeit zu er­ halten.
Die beschriebene Halbleiterstruktur ist ungewöhnlich, da sie mit Hilfe zweier Technologien herge­ stellt wird, z. B. mit Hilfe der GaAs-Technologie und der Si-Technologie. Sie weist darüber hinaus ein ungewöhnliches Aussehen auf, da zwei Bereiche existieren, von denen der ei­ ne den Silicium-Halbleitereinrichtungen und der andere den GaAs-Halbleitereinrichtungen zugeordnet ist. Diese Bereiche befinden sich auf demselben Halbleitersubstrat bzw. schließen aneinander an. Jedoch ist die Grenzfläche ein Materialbereich aus beiden Kristallstrukturen, der Öffnungen in einer der Kristall­ strukturen umgibt, in denen eine Halbleitereinrichtung gebildet ist. Im Falle einer Siliciumhalbleitereinrichtung befindet sich diese Einrichtung direkt auf dem Siliciumsubstrat, jedoch ist die Siliciumeinrichtung von einer Öffnung umge­ ben, um sie mit der verbleibenden GaAs-Struktur zu verbin­ den. Im Falle einer GaAs-Einrichtung ist in ähnlicher Weise das Siliciumhalbleitersubstrat im Bereich der GaAs-Einrichtung entfernt, jedoch besitzt ein Bereich, der das GaAs umgibt, eine Grenzfläche, die das GaAs und das Silicium enthält, wobei beide über das Übergitter miteinander verbunden sind. Die beschriebene Halbleiterstruktur ist also in zwei Schichten unterteilt. Beide Schich­ ten weisen unterschiedliche Gitterkonstanten auf. Wird eine Halbleiterein­ richtung auf dem einen Kristalltyp gebildet, so wird das Material des anderen Kristalltyps in diesem Bereich ent­ fernt. Beide Schichten sind aber an Grenzflä­ chen miteinander verbunden, die das anpassende Übergitter enthalten. Diese Grenzflächen umgeben jeweils die Halblei­ tereinrichtungen, wobei im Bereich der Grenzflächen die Schichtstruktur mit den beiden Kristallgittertypen vorhan­ den ist. Diese vollständige Schichtstruktur befindet sich aber nur in den Bereichen zwischen den jeweiligen Halblei­ tereinrichtungen. Im Ergebnis entstehen also die einzelnen Halbleitereinrichtungen jeweils auf dem zu ihnen gehörenden Kristalltyp, sind aber über die genannte Grenzfläche mit dem jeweils anderen Kristalltyp verbunden.

Claims (12)

1. Halbleiterstruktur, mit
  • - einen Halbleitersubstrat (1, 4), aus einem ersten Halblei­ termaterial,
  • - einem Übergitter (3) auf dem Halbleitersubstrat (1, 4),
  • - einem Halbleiterkörper (5, 6) aus einem zweiten Halbleitermaterial auf dem Übergitter (3), wobei die Gitterkonstante des zweiten Halbleitermaterials von der des ersten Halb­ leitermaterials verschieden ist,
gekennzeichnet durch
  • - wenigstens einen ausgenommenen Bereich (7) im Halbleiter­ substrat (1, 4) zur Freilegung einer Fläche des Übergitters (3), und
  • - wenigstens eine erste Halbleitereinrichtung (10) in dem Halb­ leiterkörper (5, 6) oberhalb des ausgenommenen Bereichs (7).
2. Halbleiterstruktur nach Anspruch 1, dadurch gekenn­ zeichnet, daß wenigstens ein Bereich des Halblei­ terkörpers (5, 6) und das darunter liegende Übergitter (3) in diesem Bereich entfernt sind, um eine Fläche (4′) des Halbleitersubstrats (1, 4) freizulegen, und daß wenig­ stens eine zweite Halbleitereinrichtung (9) auf der so freigelegten Fläche (4′) des Halbleitersubstrats (1, 4) gebildet ist.
3. Halbleiterstruktur nach Anspruch 2, dadurch gekenn­ zeichnet, daß Zwischenbereiche zwischen dem die zweite(n) Halbleiter­ einrichtung(en) (9) enthaltenden Bereich des ersten Halbleitersubstrats (1, 4) und dem die erste(n) Halbleiter­ einrichtung(en) (10) enthaltenden Bereich des Halbleiterkörpers (5, 6) gebildet sind, und daß diese Zwischenverbindungsbereiche das Übergitter (3) enthalten, das den Halbleiterkörper mit dem Halbleitersub­ strat in Bereichen verbindet, die außerhalb der gebildeten Halbleitereinrichtungen (9, 10) liegen.
4. Halbleiterstruktur nach einem der vorstehenden Ansprüche, dadurch gekenn­ zeichnet, daß das Halbleitersubstrat (1, 4) aus Sili­ cium besteht und daß der Halbleiterkörper (5, 6) aus GaAs besteht.
5. Halbleiterstruktur nach einem der vorstehenden Ansprüche, dadurch gekenn­ zeichnet, daß das Halbleitersubstrat (1, 4) ein Sili­ ciumsubstrat (1) aufweist, auf dem sich eine Isolations­ schicht (16) befindet, deren Kristallgitter im wesentlichen zum Kristallgitter des Siliciumsubstrats (1) paßt, und daß sich auf der Isolationsschicht (16) eine Siliciumepitaxie­ schicht (4) befindet.
6. Halbleiterstruktur nach Anspruch 5, dadurch gekenn­ zeichnet, daß die Isolationsschicht (16) aus CaF2 besteht.
7. Halbleiterstruktur nach einem der vorstehenden Ansprüche, dadurch gekenn­ zeichnet, daß mindestens eine Halbleitereinrichtung eine Solarzelle ist.
8. Halbleiterstruktur nach einem der Ansprüche 1-6, dadurch gekenn­ zeichnet, daß mindestens eine Halbleitereinrichtung ein Feldeffekttran­ sistor ist.
9. Halbleiterstruktur nach einem der Ansprüche 1-6, dadurch gekenn­ zeichnet, daß mindestens eine Halbleitereinrichtung eine Laserdiode ist.
10. Halbleiterstruktur nach einem der vorstehenden Ansprüche, dadurch gekenn­ zeichnet, daß der freigelegte Bereich (7) des Halbleitersub­ strats (1, 4) und des Übergitters (3) mit einer Wärmeüber­ tragungs- und Verstärkungsschicht (11) bedeckt ist.
11. Halbleiterstruktur nach einem der vorstehenden Ansprüche, dadurch gekenn­ zeichnet, daß ein zweiter Halbleiterkörper (5′, 6′) auf dem freigelegten Übergitter (3) gebildet ist, und daß dieser zweite Halbleiterkörper schicht wenigstens eine weitere Halbleitereinrich­ tung (12′, 13′, 14′) enthält.
DE3932277A 1988-09-30 1989-09-27 Halbleitereinrichtung und verfahren zu ihrer herstellung Granted DE3932277A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63247608A JPH0294663A (ja) 1988-09-30 1988-09-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE3932277A1 DE3932277A1 (de) 1990-04-05
DE3932277C2 true DE3932277C2 (de) 1992-07-09

Family

ID=17166038

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3932277A Granted DE3932277A1 (de) 1988-09-30 1989-09-27 Halbleitereinrichtung und verfahren zu ihrer herstellung

Country Status (2)

Country Link
JP (1) JPH0294663A (de)
DE (1) DE3932277A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2754599B2 (ja) * 1988-10-05 1998-05-20 株式会社デンソー 半導体装置
US6431876B1 (en) * 2000-10-18 2002-08-13 Storage Technology Corporation Conductive trace interconnection
US6641408B1 (en) 2000-10-18 2003-11-04 Storage Technology Corporation Compliant contacts for conductive devices
US6699395B1 (en) 2000-10-18 2004-03-02 Storage Technology Corporation Method of forming alignment features for conductive devices
US6508674B1 (en) 2000-10-18 2003-01-21 Storage Technology Corporation Multi-layer conductive device interconnection
US6657237B2 (en) * 2000-12-18 2003-12-02 Samsung Electro-Mechanics Co., Ltd. GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
WO2010042981A1 (en) * 2008-10-14 2010-04-22 Shaun Joseph Cunningham Photo-voltaic device
WO2010075606A1 (en) * 2008-12-29 2010-07-08 Shaun Joseph Cunningham Improved photo-voltaic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961073A (ja) * 1982-09-29 1984-04-07 Fujitsu Ltd 半導体装置の製造方法
JPS59123270A (ja) * 1982-12-28 1984-07-17 Nec Corp モノリシツク回路
JPS6191098A (ja) * 1984-10-09 1986-05-09 Daido Steel Co Ltd シリコン基板上における砒素化ガリウム成長結晶体とその結晶成長方法
KR900001394B1 (en) * 1985-04-05 1990-03-09 Fujitsu Ltd Super high frequency intergrated circuit device
JPS61260679A (ja) * 1985-05-15 1986-11-18 Fujitsu Ltd 電界効果トランジスタ

Also Published As

Publication number Publication date
JPH0294663A (ja) 1990-04-05
DE3932277A1 (de) 1990-04-05

Similar Documents

Publication Publication Date Title
DE4212861C2 (de) Feldeffekttransistor und Herstellungsverfahren dafür
DE4135813C2 (de) Oberflächenemittierende Halbleiter-Laservorrichtung
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE19905517B4 (de) Mehrschichtige Indium-enthaltende Nitridpufferschicht für die Nitrid-Epitaxie
DE3007809C2 (de) Halbleiterlichtausstrahlungselement und Verfahren zu seiner Herstellung
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE3043289C2 (de)
DE3124633A1 (de) "halbleitereinrichtung und verfahren zu deren herstellung"
DE3932277C2 (de)
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE3819671A1 (de) Solarzelle und verfahren zu ihrer herstellung
DE2450162B2 (de) Doppelheterostruktur-Laserdiode und Verfahren zur Herstellung derselben
DE2447536C2 (de) Halbleiterlaser
DE3910288A1 (de) Verfahren zur herstellung monolithisch integrierter optoelektronischer module
DE3903837A1 (de) Solarzelle und verfahren zu deren herstellung
DE3714512A1 (de) Halbleiterlaser
DE4240565A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE3736009C2 (de) Sperrschicht-FET
DE3527269C2 (de)
DE3128629A1 (de) Rueckaetzverfahren fuer integrierte schaltkreise
DE2757470A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE10147791A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements auf der Basis eines Nitrid-Verbindungshalbleiters
DE112021000892T5 (de) Halbleiterbauteil, ein dieses aufweisendes halbleitergehäuse, und verfahren zur herstellung eines halbleiterbauteils
EP0619921A1 (de) Elektronisches bauelement und verfahren zu dessen herstellung
DE2556503C2 (de) Verfahren zum epitaktischen Niederschlagen einer Halbleiterschicht auf einem Substrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee