DE2005271B2 - Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat - Google Patents

Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat

Info

Publication number
DE2005271B2
DE2005271B2 DE2005271A DE2005271A DE2005271B2 DE 2005271 B2 DE2005271 B2 DE 2005271B2 DE 2005271 A DE2005271 A DE 2005271A DE 2005271 A DE2005271 A DE 2005271A DE 2005271 B2 DE2005271 B2 DE 2005271B2
Authority
DE
Germany
Prior art keywords
layer
epitaxial
semiconductor substrate
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2005271A
Other languages
English (en)
Other versions
DE2005271A1 (de
DE2005271C3 (de
Inventor
Edward Stanley Poughkeepsie N.Y. Wajda (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2005271A1 publication Critical patent/DE2005271A1/de
Publication of DE2005271B2 publication Critical patent/DE2005271B2/de
Application granted granted Critical
Publication of DE2005271C3 publication Critical patent/DE2005271C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/007Autodoping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/017Clean surfaces
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/049Equivalence and options
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/158Sputtering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • Y10S438/916Autodoping control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

Die Erfindung betrifft ein Epitaxialverfahren gemäß dem Oberbegriff des Anspruchs 1.
Bei der Herstellung von Halbleitervorrichtungen, insbesondere von monolithischen oder integrierten wi Strukturen, werden in großem Umfang Epitaxieschichten erzeugt, um dadurch ein Halbleitersubstrat zu verdicken, oder um P/N-Übergänge herzustellen, indem eine Schicht des einen Leitfähigkeitstyps auf einem Halbleitersubstrat des anderen Leitfähigkeits- typs gebildet wird. Bei der Herstellung von Schichten mittels Epitaxie, wie sie in der Halbleiterherstellung üblich ist, wird Material auf einem einkristallinen Substrat mit einer Kristallstruktur, die gleich oder ähnlich ist wie die der aufzuwachsenden Schicht, niedergeschlagen, und man erzeugt dadurch eine einkristalline Schicht, deren Orientierung durch diejenige des Substrats bestimmt ist. Eine typische Anwendung der Epitaxie beinhaltet das Aufwachsen einer Siliciumschicht auf einem Siliciumsubstrat durch chemische Reduktion, beispielsweise von Siliciumtetrachlorid in einer Wasserstoffatmosphäre, welche, wenn dies erwünscht ist, eine Leitfähigkeit in Halbleitermaterial erzeugende Verunreinigung, wie z. B. Phosphor, Bor, Arsen oder ähnliche Materialien enthalten kann, wobei das im Einzelfall angewandte Dotierungsmaterial von den erwünschten Eigenschaften in der herzustellenden Epitaxieschicht abhängt. Wird z. B. eine Epitaxieschicht aus p-Ieitendem Silicium gewünscht, so benutzt man eine Borverbindung, beispielsweise B2H6 (Diboran) oder BBr3 (Bortribromid) welches der Wasserstoffatmosphäre zugesetzt wird, in welcher der Aufwachsprozeß durchgeführt werden soll. Meist erfolgt eine vorherige Mischung mit dem reduzierten Gas z. B. mit Wasserstoff, wobei die genannten Substanzen als Akzeptorstörstoffe wirken. Wird umgekehrt eine N-leitende epitaktische Schicht gewünscht, so kann man Arsen- oder Phosphorverbindungen in die Atmosphäre einbringen, in der der epitaktische Aufwachsprozeß durchgeführt wird. Hierzu geeignete Substanzen sind z. B. AsH3 (Arsin) oder PH3 (Phosphin). Im allgemeinen jedoch sind epitaktische Züchtungsverfahren auch auf andere Halbleitermaterialien, eingeschlossen Germanium und die Halbleitersubstanzen der lll-V-Verbindungen, wie beispielsweise Galliumphosphid und Galliumarsenid anwendbar.
Bei einem typischen epitaktischen Niederschlagsprozeß ruht das als Substrat dienende Siliciumplättchen auf einer Unterlage, die in einem röhrenförmigen Reaktionsgefäß aus Quarz befestigt ist, in dem das Halbleiterplättchen aufgeheizt wird. Die Aufheizung erfolgt durch Wärmeleitung aus der Unterlage heraus, die selbst mittels Hochfrequenzene.rgie aufgeheizt wird. Bei Arbeitstemperaturen von etwa 1150° C wird dampfförmiges Siliciumtetrachlorid durch das Reaktionsrohr hindurchgeführt, wobei als reduzierendes Gas Wasserstoff benutzt wird, welches eine geeignete Menge von Störstoffen, wie PH,, B2H6, AsH3 usw. enthalten kann. Bei den Arbeitstemperaturen wird das Siliciumtetrachlorid durch das Wasserstoffgas reduziert, wodurch sich in der Nähe der Oberfläche des Substrats Silicium epitaktisch ausscheidet, was entweder in Form von reinem oder mit Störstellen versetztem Material stattfindet.
Die Durchführung derartiger epitaktischer Niederschlagsprozesse bei den genannten erhöhten Temperaturen etwa in der Gegend von 1150° C weisen aber einige Nachteile auf. Eines der hierbei auftretenden Probleme wird allgemein als Selbstdiffusion bezeichnet und tritt hauptsächlich auf bei epitaktischen Prozessen, bei denen dampfförmige Stoffe über Halbleitersubstrate hinweggeführt werden, die ihrerseits sehr starke Störstellenkonzentrationen besitzen, wobei die Nachteile besonders störend dann zutage treten, wenn die zu zersetzenden Dämpfe selbst einen nur verhältnismäßig geringen Anteil an Dotiersubstanzen aufweisen. Beiden obengenannten erhöhten Temperaturen ergibt sich eine Aus- bzw. Rückdiffusion der Dotierstoffe aus dem stark dotierten Substrat in die zur Durchführung des epitaktischen Prozesses dar-
überhinwegströmenden Atmosphäre, wodurch deren Zusammensetzung in unerwünschter Weise geändert wird. Durch dieses Phänomen ergeben sich unerwünschte Abweichungen von den an sich gewünschten Halbleitereigenschaften (Widerstandswerte usw.) und in extremen Fällen kann sogar eine Umkehr des Leitungstyps im Substrat und in der epitaktischen Schicht selbst eintreten. Wird ein Gasstrom zur epiiaktischen Züchtung benutzt, so wird dieser in progressiver Weise mit Störstellenatomen angereichert, und zwar in dem Maße, wie diese aus der in dem Substrat enthaltenen Dotiersubstanz ausdiffundieren. Hierbei ergibt sich eine stärkere Dotierung der epitaktischen Niederschläge in Richtung des Gasstroms, so daß bei den fertiggestellten Produkten nicht mehr vertretbare Variationen der Halbleiter- bzw. Bauelementeigenschaften, insbesondere der spezifischen Leitfähigkeiten, auftreten.
In denjenigen Fällen, in denen die aufgewachsene Epitaxieschicht und das Substrat von entgegengesetztem Leitfähigkeitstyp sind, bewirkt diese Selbstdiffusion (autodoping) eine Kompensation der Wirkungen der Dotieirungsstoffe und außerdem Schwankungen des Widerstands. Die genannten Schwierigkeiten treten besonders stark bei einem Substrat auf, in welchem P- und/oder N-dotierte Bereiche vorhanden sind, welche die aufgewachsene Epitaxieschicht sehr stark beeinflussen. In diesen Fällen erfolgt die Selbstdiffusion besonders stark am Anfang des Schichtwachstums, wodurch unkontrollierte und unerwünschte Variationen von Abmessungen eingebauter Bereiche, der Verunreinigungskonzentration, der Aufwachsgeschwindigkeit und der erzielten Schichtdicke auftreten können.
Das Problem der Selbstdiffusion beim Aufzüchten einer epitaktischen Schicht auf ein dotiertes Halbleitersubstrat bei Temperaturen von beispielsweise 1250° C und eint Möglichkeit, wie dabei eine Dotierung der Oberflächenbereiche des Halbleiterkörpers, auf welche keine epitaktische Schicht aufgewachsen wird, verhindert wird, ist in der DAS 1227155 beschrieben.
Es ist die Aufgabe der Erfindung, ein Verfahren zum Aufzüchten von Halbleiterschichten mit festgelegten Eigenschaften auf dotierten Halbleitersubstraten anzugeben, bei dem kein Dotierungsmaterial aus dem Halbleitersubstrat auf dem Weg über d'e Gasatmosphäre in die aufwachsende Schicht eingebaut wird, und mit dem reproduzierbare Ergebnisse wirtschaftlich erzielt werden.
Diese Aufgabe wird mit einem Verfahren der eingangs genannten Art mit den Merkmalen des kennzeichnenden Teils des Anspruchs 1 gelöst.
Ein Verfahren, bei dem die Epitaxieschicht in zwei Schichten aufgebracht wird, wobei zunächst möglichst schnell eine dünne, zwischen 1 und 3 μπι dicke Schicht und anschließend auf dieser Schicht eine weitere Schicht bis zur gewünschten Gesamtdicke mittels der üblichen Epitaxialtechnik aufgewachsen wird, ist aus der DAS 1223060 bekannt. Damit das Aufwachsen im ersten Schritt schnell erfolgt, wird dabei die bekannte, weiter oben beschriebene Epitaxialtechnik so abgewandelt, daß die Konzentration der Reaktanten im Reaktionsgemisch und/oder die Substrattemperatur erhöht wird. Der Zweck dieses Verfahrens ist es, der Selbstdiffusion entgegenzuwirken. Gemäß der gestellten Aufgabe soll dieses bekannte Verfahren die Selbstdiffusion nur mildern und ist auch nur dazu in der Lage. Hinzu kommt, daß das bekannte Verfahren in keiner Weise es nahelegt, im ersten Aufwachsschritt die Substrattemperatur zu erniedrigen, sondern im Gegenteil eine Erhöhung der Substrattemperatur vorgeschlagen wird. Gegenüber dem erfindungsgemäßen Verfahren hat das bekannte Verfahren außerdem die Nachteile, daß im ersten Schritt die aufwachsende Schicht teilweise polykristallin iverden kann, daß die Steuerung der Eigenschaften der aufwachsen-
i" den Schicht nicht optimal möglich ist, und daß bei Anwendung sehr hoher Temperaturen das Substrat, auf dem aufgewachsen wird, und Teile der Aufdampf vorrichtung hohen mechanischen Belastungen ausgesetzt werden.
i» Einzelheiten des erfindungsgemäßen Verfahrens, dessen Patentschutz lediglich auf die Kombination sämtlicher, im Anspruch 1 beanspruchten Merkmale und die darauf aufgebauten vorteilhaften Ausgestaltungen in den Unteransprüchen, sich erstrecken soll,
-" werden in der folgenden Beschreibung anhand von Figuren besprochen. Es zeigen
Fig. 1—4 Teile von Halbleiterstrukturen im Querschnitt in verschiedenen Stadien der Herstellung mittels einer Ausführungsform des erfindungsgemäßen
-"· Verfahrens.
Wie aus aen Figuren hervorgeht, ist als Ausführungsbeispiel ein N-dotiertes Substrat 1 gewählt, welches zwei eingebettete dotierte Zonen 2 und 3 enthält, die ihrerseits N+- und P+-leitend sind. In Fig. 1 ist
i'i das monokristalline Substrat 1 aus Silicium gezeigt, welches eine Dicke von etwa 200 μ besitzt, und das in konventioneller Weise so mit einer N-Leitfähigkeit erzeugenden Dotiersubstanz behandelt ist, daß sich ein spezifischer Widerstand von mindestens
r, 0,1 Ω · cm einstellt. In vielen Fällen wird auch eine spezifische Leitfähigkeit zwischen etwa 0,005 bis 0,01 Ω · cm gewählt. Die Eingliederung der stark dotierten Zonen 2 und 3 geschieht mittels bekannter Diffusionsverfahren. Die Strukturgebung der eingebetteten Zonen erfolgt durch Benutzung wohlbekannter Maskierungsverfahren unter Verwendung einer zur gewünschten Leitfähigkeit führenden Dotiersubstanz, wie Arsen oder Phosphor. Mit diesen Substanzen können auch hohe Dotierungskonzentra-
4) tionen erzielt werden, c'ie normalerweise in dem Bereich von etwa 1 · 1020 Atome/cm3 bis etwa 10 · 1020 Atome/cm-1 liegen. Hierdurch ergibt sich ein verhältnismäßig niedriger spezifischer Widerstand im Bereich von etwa 8 · 10~4 bis 3 · 10~4 Ω · cm. Wie aus
ίο der Fig. 2 ersichtlich, ist die Zone 2 vom gleichen Leitungstyp wie das Substrat 1. Durch die unterschiedliche Dotierung ergibt sich so ein N+-N-i)bergang4, eine Konfiguration, die in monolithischen oder integrierten Schaltungen auch zur Verbesserung der
j5 Ubergangsleitfähigkeiten in Kontaktierungszonen benutzt wird. Die P+-Zone 3, welche einen P+-N-Übergang 5 bildet, kann ebenfalls unter Zuhilfenahme bekannter Maskierungsverfahren durch Diffusion erstellt werden, wobei eine Dotierungssubstanz
bo benutzt wird, die zum P-Leitungstyp führt, beispielsweise Bor, mit dem ebenfalls verhältnismäßig leicht hohe Dotierungskonzentrationen erzielbar sind, die sich i»:i Gebiet von etwa 2 · 1020 Atome/cm1 erstrekken, wodurch sich wiederum eine verhältnismäßig ge-
<v5 ringe spezifische Leitfähigkeit im Bereich von etwa 7 · ΙΟ"4 Ω · cm ergibt. Die P+-Leitfähigkeit der Zone 3 ist dem Leitungstyp des Substrats entgegengesetzt, eine Konfieuration, die in inteerierten Schaltun-
gen vielfach auch zur Realisierung von Kapazitäten benutzt wird. Die letzte Bemerkung wurde zur Erläuterung der allgemeinen Anwendbarkeit des Erfindungsgedankens innerhalb der integrierten Halbleitertechnik gemacht. Eine weitere Anwendungsmöglichkeit bestünde beispielsweise darin, daß das Substrat keine der beiden eingebetteten gut leitenden Zonen 2 und 3 besitzt und daß lediglich die Aufgabe gestellt ist, das Substrat 1 mit einer epitaktischen Schicht 6 vom entgegengesetzten Leitungstyp zu überziehen und so ingesamt einen PN-Übergang herzustellen. Weiterhin wäre auch der Fall denkbar, daß nur eine der beiden Zonen 2 oder 3 vor Aufbringung der epitaktischen Schicht 7 vorhanden ist. In jedem Fall jedoch handeli es sich um die epitakiische Aufbringung von dotierten Halbleitermaterialien auf ein ebenfalls dotiertes Substrat.
Im nächsten Verfahrensschritt, der in Fig. 3 gezeigt ist, wird eine dünne Schicht aus Silicium, im vorliegenden Ausführungsbeispiel vorzugsweise ohne Dotierung, auf die Oberfläche des Substrats unter Benutzung von wohlbekannten Kathodenzerstäubungsverfahren aufgebracht. Derartige Verfahren sind z. B. im US-Patent 3021271 beschrieben. Es ergibt sich die Schicht 6 mit einem verhältnismäßig hohen spezifischen Widerstand und mit einer monokristallinen Struktur in einer Orientierung, welche die kristallographische Fortsetzung der Struktur und der Orientierung des Substrats 1 darstellt. Das spezieil zur Aufbringung dieser Schicht benutzte Verfahren ist nicht kritisch, so daß man ohne weiteres die im obengenannten Patent genannten Maßnahmen anwenden kann. Im allgemeinen wird man, wie dort beschrieben, sowohl das Siliciumsubstrat 1 der Fig. 2 als auch die Siliciumquelle innerhalb der Kathodenzerstäubungsapparatur vor der eigentlichen Durchführung des Aufstäubens einem Ionenbeschuß aussetzen, um verunreinigende Substanzen auf der Oberfläche der benutzten Materialien zu beseitigen. Anschließend wird die eigentliche Kathodenzerstäubung bei Temperaturen in der Größenordnung von 300° C bis 500= C durchgeführt. Andererseits kann die dünne Schicht 6 mit hohem spezifischen Widerstand auch unter Zusatz einer Dotierungssubstanz, beispielsweise von Bor, erzeugt werden, wobei die Störstellenkonzentrationen sich im Bereich von etwa 2 · 1014 bis 1 ■ 1016 Atome/ cm3 bewegt. Dieses entspricht spezifischen Widerständen in der Größenordnung von 100 Ω · cm bis 1 Ω · cm. Diese Werte liegen wesentlich höher als es für den spezifischen Widerstand der P+-leitenden Zone 3 der Fall ist. In ähnlicher Weise können natürlich auch Dotierungssubstanzen benutzt werden, die zum N-Leitfähigkeitstyp führen.
Vorzugsweise wird eine kleine Dickenabmessung der aufgestäubten P-leitenden Schicht, normalerweise in einem Bereich von etwa 0,1 bis 0,5 μπι gewählt. Es hat sich herausgestellt, daß bereits derartig dünne, durch Kathodenzerstäubung aufgebrachte epitaktische Schichten während anschließend durchgeführter epitaktischer Niederschlagsprozesse wirkungsvoll eine Ausdiffusion von Dotierungssubstanzen aus dem Substrat zu verhindern vermögen, ein Sachverhalt, der in Anbetracht der verhältnismäßig geringen, im Kathodenzerstäubungsverfahren erreichbaren Aufwachsraten (etwa 0,5 μτη/Std.) als besonders günstig tu betrachten ist. Die optimal einzuhaltende Dicke der aufstäubenden Schicht hängt ab von der Oberflächengröße der eingebetteten N+- und P+-Ieitenden Zonen 2 und 3, von ihrem gegenseitigen Abstand, ihren relativen Störstellenkonzentrationen sowie von der Störstellenkonzentration des Substrats 1. Im allgemeinen ziehen größere dotierte Flächenbereiche auch einen größeren, durch Ausdiffusion bewirkten selbstdotierenden Effekt nach sich. Dasselbe gilt von näher beieinander gelegenen, eingebetteten dotierten Zonen, insbesondere, wenn sie höhere Dotierungskonzentrationen aufweisen.
Die Durchführung des Niederschlagsverfahrens der P-leitenden Schicht 6 durch Aufstäuben bei niederen Temperaturen vermindert wirkungsvoll die Ausdiffusion von Störstellensubstanzen aus dem Substrat; eine Tatsache, die angesichts der exponentiellen Abhängigkeit der Biffusionsraten von der Diffusionstemperatur nicht weiter verwundert. Da die Kathodenaufstäubung nicht in der gleichen Atmosphäre wie die anschließenden epitaktischen Prozesse durchgeführt wird, besteht das Problem der Verunreinigung durch Selbstdotierung für die aufgestäubte Schicht nicht.
Im anschließenden Verfahrensschritt, der in Fig. 4 erläutert ist, wird auf die durch Kathodenzerstäubung aufgebrachte dünne P~-leitende Schicht 6 eine weitere P~-leitende Schicht 7 epitaktisch aufgebracht, die im wesentlichen die gleiche Störstellenkonzentration und damit etwa den gleichen spezifischen Widerstand aufweist, wie die darunterliegende aufgestäubte Schicht.
Das speziell zur Aufzüchtung der epitaktischen Schicht benutzte Verfahren ist im Rahmen der vorliegenden Erfindung nicht kritisch und es kann irgendeines der bekannten Verfahren benutzt werden. Typischerweise werden beim Ausführungsbeispiel die Substrate auf eine Graphitunterlage aufgebracht, die ihrerseits in einem röhrenförmigen Reaktionsgefäß aus Quarz mit einem Durchmesser von etwa 10 cm angebracht ist. Die Unterlage und damit die darauf aufliegenden Substrate werden induktiv geheizt durch Ankoppeln an das elektromagnetische Feld einer Hochfrequenzspule, wobei man Temperaturen bis zu 1150° C erzeugt und allgemein Temperaturen verwendet, die normalerweise zwischen 1000° C und 1200° C liegen, während gleichzeitig ein Wasserstoffstrom durch das Reaktionsgefäß geleitet wird, um eine völlige Entfernung von Oxyden und anderen, die Oberfläche verunreinigenden Substanzen zu gewährleisten. Anschließend wird ein Gasstrom eingespeist, der aus 99,5 Vol.% Wasserstoff und 0,5% Siliciumtetrachlorid sowie aus definierten Spuren (weniger als V1000 0I00) einer Dotierungssubstanz wie Diboran besteht. Die Atmosphäre mit den genannten Komponenten wird bei Umgebungstemperaturen mit einer Flußrate von etwa 30 l/min über die Substanz geleitet, bis die gewünschte Dicke der aufzuwachsenden epitaktischen kristallinen Schicht erreicht ist. Die Dicke liegt aus praktischen Gründen normalerweise in dem Gebiet von etwa 1 bis 5 μτη. Bei den Versuchen wurde eine 2 μ dicke epitaktische P"-leitende Schicht 7, wie sie in der Fig. 4 gezeigt ist, durch einen im vorgehenden charakterisierten Gasstrom durch das Reaktionsgefäß erhalten, wobei dieser über eine Zeit von etwa 10 min aufrechterhalten wurde.
Der Druck im Reaktionsgefäß entspricht im wesentlichen der Normalatmosphäre bei konstanter Temperatur und wird für epitaktische Niederschläge von Silicium normalerweise bei einer Temperatur zwischen 1100° C und 1200° C angewendet. Ande-
rerseits erhält man epitaktische Niederschläge aus Germanium auf einem monokristallinen Substrat aus dem gleichen Material durch Anwendung von Niederschlagstemperaturen zwischen 700° C und 900° C.
Werden eigenleitende, d. h. undotierte epitaktische Schichten gewünscht, so entfällt die dem Gasstrom zuzusetzende Dotiersubsta.iz, und in umgekehrter Weise wird zur Erzeugung einer epitaktischen Schicht mit N-Leitfähigkeit eine diesen Leitfähigkeitstyp hervorrufende Störstellensubstanz benutzt, beispielsweise Phosphor- oder Arsenwasserstoff. Im allgemeinen können verschiedene Störstellenkonzentrationen benutzt werden, wobei diese im einzelnen abhängen von den gewünschten Eigenschaften der niederzuschlagenden epitaktischen Schichten.
Hierzu 1 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Epitaxialverfahren zum Aufzüchten von Halbleitermaterialschichten (6, 7) auf einem do- r' tierten Halbleitersubstrat (1), bei dem
a) zunächst eine dünne Zwischenschicht (6) aus dem Halbleitermaterial mit einer ersten Dotierung und
b) anschließend eine zweite Halbleiterschicht '" (7) mit einer zweiten Dotierung, wobei die zweite Halbleiterschicht (7) mittels chemischen Niederschiagens aus der Gasphase bis zu einer gewünschten Gesamtdicke aufgezüchtet wird, '"'
dadurch gekennzeichnet, daß die Zwischenschicht (6)
c) bei Temperaturen unter 500° C
d) mittels Kathodenzerstäubung
e) in einer Dicke aufgezüchtet wird, welche un- 2() ter Beachtung der flächenmäßigen Verteilung und der Konzentration der Dotierungsatome in der Halbleitersubstratoberfläche und der Konzentration der Dotierungsatome in den aufwachsenden Schichten -> (6) und (7) festgelegt wird.
2. Epitaxialverfahren nach Anspruch 1, dadurch gekennzeichnet, daß die dünne Schicht (6) auf einem einkristallinen Halbleitersubstrat (1) aufgezüchtet wird. s»
3. Epitaxialverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dünne Schicht (6) zwischen etwa 0,1 und etwa 0,5 mm dick gemacht wird.
4. Epitaxialverfahren nach einem der Ansprü- )"> ehe 1 bis 3, dadurch gekennzeichnet, daß die Schichten (6) und (7) bezüglich des Leitungstyps gleich und bezüglich der Konzentration in etwa gleich dotiert werden.
5. Epitaxialverfahren nach einem der Ansprü- ■»< > ehe 1 bis 4, dadurch gekennzeichnet, daß die aufgebrachten Schichten (6) und (7) so dotiert werden, daß sie vom entgegengesetzten Leitungstyp wie das Halbleitersubstrat (1) sind.
6. Epitaxialverfahren nach einem der Ansprü- ·»·> ehe 1 bis 5, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) aufgezüchtet wird, wobei Oberflächenbereiche (2) bzw. (3) eingebaut werden, die höher dotiert als ihre Umgebung und vom gleichen oder dem entgegengesetzten Leitungs- "><> typs wie diese sind.
DE2005271A 1969-02-27 1970-02-05 Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat Expired DE2005271C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US80281069A 1969-02-27 1969-02-27

Publications (3)

Publication Number Publication Date
DE2005271A1 DE2005271A1 (de) 1970-09-10
DE2005271B2 true DE2005271B2 (de) 1979-09-20
DE2005271C3 DE2005271C3 (de) 1980-06-12

Family

ID=25184768

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2005271A Expired DE2005271C3 (de) 1969-02-27 1970-02-05 Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat

Country Status (5)

Country Link
US (1) US3660180A (de)
JP (1) JPS49386B1 (de)
DE (1) DE2005271C3 (de)
FR (1) FR2032448B1 (de)
GB (1) GB1234179A (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4496609A (en) * 1969-10-15 1985-01-29 Applied Materials, Inc. Chemical vapor deposition coating process employing radiant heat and a susceptor
US3847686A (en) * 1970-05-27 1974-11-12 Gen Electric Method of forming silicon epitaxial layers
JPS52915B1 (de) * 1971-06-01 1977-01-11
US3765940A (en) * 1971-11-08 1973-10-16 Texas Instruments Inc Vacuum evaporated thin film resistors
US3982974A (en) * 1971-11-22 1976-09-28 International Business Machines Corporation Compensation of autodoping in the manufacture of integrated circuits
GB1361303A (en) * 1972-02-11 1974-07-24 Ferranti Ltd Manufacture of semiconductor devices
US3915764A (en) * 1973-05-18 1975-10-28 Westinghouse Electric Corp Sputtering method for growth of thin uniform layers of epitaxial semiconductive materials doped with impurities
US4095331A (en) * 1976-11-04 1978-06-20 The United States Of America As Represented By The Secretary Of The Air Force Fabrication of an epitaxial layer diode in aluminum nitride on sapphire
JPS5623739A (en) * 1979-08-04 1981-03-06 Tohoku Metal Ind Ltd Manufactue of semiconductor element having buried layer
FR2493604A1 (fr) * 1980-10-31 1982-05-07 Thomson Csf Transistors a effet de champ a grille ultra courte
GB2179930A (en) * 1985-09-06 1987-03-18 Philips Electronic Associated A method of depositing an epitaxial silicon layer
US4687682A (en) * 1986-05-02 1987-08-18 American Telephone And Telegraph Company, At&T Technologies, Inc. Back sealing of silicon wafers
JPH01161826A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 気相エピタキシャル成長法
US4859626A (en) * 1988-06-03 1989-08-22 Texas Instruments Incorporated Method of forming thin epitaxial layers using multistep growth for autodoping control
FR2766845B1 (fr) * 1997-07-31 1999-10-15 Sgs Thomson Microelectronics Procede d'epitaxie sur un substrat de silicium comprenant des zones fortement dopees a l'arsenic
EP1377697A1 (de) * 2001-03-30 2004-01-07 Koninklijke Philips Electronics N.V. Unterdrückung von n-typ-selbstdotierung in niedertemperatur-epitaxy von sige
US6844084B2 (en) * 2002-04-03 2005-01-18 Saint-Gobain Ceramics & Plastics, Inc. Spinel substrate and heteroepitaxial growth of III-V materials thereon

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB830391A (en) * 1955-10-28 1960-03-16 Edwards High Vacuum Ltd Improvements in or relating to cathodic sputtering of metal and dielectric films
US3021271A (en) * 1959-04-27 1962-02-13 Gen Mills Inc Growth of solid layers on substrates which are kept under ion bombardment before and during deposition
NL265823A (de) * 1960-06-13
US3206322A (en) * 1960-10-31 1965-09-14 Morgan John Robert Vacuum deposition means and methods for manufacture of electronic components
US3170825A (en) * 1961-10-02 1965-02-23 Merck & Co Inc Delaying the introduction of impurities when vapor depositing an epitaxial layer on a highly doped substrate
GB986403A (en) * 1961-11-20 1965-03-17 Texas Instruments Inc Method of forming p-n junctions
US3189494A (en) * 1963-08-22 1965-06-15 Texas Instruments Inc Epitaxial crystal growth onto a stabilizing layer which prevents diffusion from the substrate
DE1544264C3 (de) * 1965-07-01 1974-10-24 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von Halbleiterschichten durch Abscheiden aus der Gasphase
US3522164A (en) * 1965-10-21 1970-07-28 Texas Instruments Inc Semiconductor surface preparation and device fabrication
US3404450A (en) * 1966-01-26 1968-10-08 Westinghouse Electric Corp Method of fabricating an integrated circuit structure including unipolar transistor and bipolar transistor portions
FR1541490A (fr) * 1966-10-21 1968-10-04 Philips Nv Dispositif semi-conducteur et procédé pour sa fabrication
US3494809A (en) * 1967-06-05 1970-02-10 Honeywell Inc Semiconductor processing

Also Published As

Publication number Publication date
FR2032448A1 (de) 1970-11-27
FR2032448B1 (de) 1973-07-13
GB1234179A (de) 1971-06-03
JPS49386B1 (de) 1974-01-07
DE2005271A1 (de) 1970-09-10
US3660180A (en) 1972-05-02
DE2005271C3 (de) 1980-06-12

Similar Documents

Publication Publication Date Title
DE2005271C3 (de) Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE2030805A1 (de) Verfahren zur Ausbildung epitaxialer Kristalle oder Plattchen in ausgewählten Bereichen von Substraten
DE1138481C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch einkristalline Abscheidung von Halbleitermaterial aus der Gasphase
DE1223951B (de) Verfahren zur Herstellung von Halbleiter-bauelementen mit einem oder mehreren PN-UEbergaengen
DE3123234A1 (de) &#34;verfahren zur herstellung eines pn-uebergangs in einem halbleitermaterial der gruppe ii-vi&#34;
DE1148024B (de) Diffusionsverfahren zum Dotieren eines Silizium-Halbleiterkoerpers fuer Halbleiterbauelemente
DE1285465B (de) Verfahren zum epitaktischen Aufwachsen von Schichten aus Silicium oder Germanium
DE3430009A1 (de) Verfahren und vorrichtung zum dotieren von halbleitersubstraten
DE1034776B (de) Diffusionsverfahren fuer leitungstypbestimmende Verunreinigungen in Halbleiteroberflaechen
DE2419142C3 (de) Verfahren zur Ausbildung einer Halbleiterschicht mit einer niedrigen Störstellendichte auf einem Halbleitersubstrat mit einer hohen Störstellendichte
DE2931432C2 (de) Verfahren zum Eindiffundieren von Aluminium in Silizium-Halbleiterscheiben
DE1274347B (de) Einkristall aus GaAs hohen spezifischen Widerstands und Verfahren zu seiner Herstellung
DE3687354T2 (de) Verfahren zur dotierungsdiffusion in einem halbleiterkoerper.
DE2154386C3 (de) Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch
DE3689387T2 (de) Verfahren zur Herstellung einer Dünnschicht aus GaAs.
DE69821560T2 (de) Epitaxieverfahren auf einem Siliciumsubstrat mit durch Arsen hochdotierten Gebieten
DE2732582C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69104650T2 (de) Verfahren zur Herstellung eines Halbleiterlasers.
DE1544209A1 (de) Verfahren zur Maskierung eines Halbleiterkoerpers
DE3604798C2 (de)
DE1544191B2 (de) Verfahren zur Herstellung von Halbleitermaterial
DE2101322A1 (de) Verfahren zum Herabsetzen bzw zur vollständigen Unterdrückung von Ausdiffu sionserscheinungen bei der Herstellung von epitaktischen Halbleiterschichten
DE1544191C3 (de) Verfahren zur Herstellung von Halbleitermaterial
DE2214996A1 (de) Verfahren zum Herabsetzen der Wirkungen der Ausdiffusion bei der Herstellung einer epitaktischen Halbleiterschicht

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee