DE112007002162T5 - Verfahren zur Herstellung eines Halbleiterepitaxialkristallsubstrats - Google Patents

Verfahren zur Herstellung eines Halbleiterepitaxialkristallsubstrats Download PDF

Info

Publication number
DE112007002162T5
DE112007002162T5 DE112007002162T DE112007002162T DE112007002162T5 DE 112007002162 T5 DE112007002162 T5 DE 112007002162T5 DE 112007002162 T DE112007002162 T DE 112007002162T DE 112007002162 T DE112007002162 T DE 112007002162T DE 112007002162 T5 DE112007002162 T5 DE 112007002162T5
Authority
DE
Germany
Prior art keywords
layer
dielectric
dielectric layer
substrate
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112007002162T
Other languages
English (en)
Inventor
Hiroyuki Tsukuba-shi Sazawa
Naohiro Ichihara-shi Nishikawa
Masahiko Tsuchiura-shi Hata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of DE112007002162T5 publication Critical patent/DE112007002162T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterepitaxialkristallsubstrats, bei dem eine dielektrische Schicht eines dielektrischen Materials eines Nitrids oder eines dielektrischen Materials eines Oxids in einer amorphen Form, die als Passivierungsfilm oder Gateisolator fungiert, auf der Oberfläche einer durch metallorganische chemische Gasphasenabscheidung gezüchteten Nitridhalbleiterkristallschicht angebracht wird, wobei das Verfahren
das Züchten der Nitridhalbleiterkristallschicht in einer Kammer für epitaktische Züchtung und nachfolgend
das Züchten der dielektrischen Schicht auf der Nitridhalbleiterkristallschicht in dem Ofen für epitaktische Züchtung umfasst.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterepitaxialkristallsubstrat und ein Verfahren zur Herstellung des Substrats.
  • In der letzten Zeit erhielt eine Vorrichtung, die einen zweidimensionalen Elektronengaskanal an einer Heterogrenzfläche aufweist, wegen deren hervorragenden Eigenschaften bei Hochfrequenz- und Hochleistungssteuerungen große Aufmerksamkeit. Die GaN-Transistoren werden durch Bearbeitung eines epitaktisch gezüchteten Halbleiterkristalls durch lithographische Techniken hergestellt. Hierbei können ein Gateisolator oder/und ein Passivierungsfilm entsprechend dem Zweck oben auf den Kristall gestapelt werden.
  • Der Gateisolator ist ein Schutzfilm, der zum Zweck der Verhinderung eines Reststroms am Gate zwischen einem Gatemetall und einem Halbleiterkristall eingefügt ist. Allgemein ist bekannt, dass eine auf einem Nitridhalbleiter ausgebildete Schottky-Elektrode einen größeren Reststrom als den theoretisch erwarteten zeigt und der Gateisolator wird häufig zur Verbesserung der Leckeigenschaften eingeführt.
  • Der Passivierungsfilm ist ein Schutzfilm, der zum Zweck der Stabilisierung der elektrischen Eigenschaften der Kristalloberfläche oben auf den Kristall gestapelt wird. Instabile elektrische Eigenschaften auf der Kristalloberfläche können zu einer Verringerung der Leistung und Schwankungen der Schwellspannung durch transiente Antworten, wie Gateverzögerungs-, Drainverzögerungs- oder Stromdurchbruchphänomene, führen. Demgemäß wird der Film eingeführt, um derartige Beeinträchtigungen ggf. zu verhindern.
  • Zum Zwecke der Vereinfachung von Herstellungsstufen und der Verringerung von Herstellungskosten ist es häufig der Fall, dass ein Isolator und ein dielektrischer Film gemeinsam zum Schutz vor beiden verwendet werden. Bei einem herkömmlichen Verfahren wird der dielektrische Film durch thermische CVD, Plasma-CVD, cat-CVD (katalytische chemische Gasphasenabscheidung) oder dgl. auf die Nitridhalbleiterkristallschicht, die durch Kristallzuchttechniken wie metallorganische chemische Gasenphasenabscheidung (MOCVD), Molekularstrahlepitaxie (MBE) oder dgl. gezüchtet wird, darübergestapelt. Hierbei wird eine Säurebehandlung an einer Nitridkristalloberfläche zur Entfernung eines natürlichen Oxids, das unter dem Einwirken der Atmosphäre während der Substratübertragung von der Kristallzuchtkammer zur CVD-Kammer gebildet wurde, durchgeführt. Beispielsweise wird in P. Kordos et al, Applied Physics Letters 87, 143501 (2005), ein GaN-MISHFET offenbart, bei dem ein dielektrisches Material aus SiO durch Plasma-CVD an einer Halbleiteroberfläche angebracht ist.
  • Dieses Beispiel zeigt das Ergebnis, dass der Gatereststrom durch Einführen des dielektrischen Films verringert ist. Jedoch ist es bei einem herkömmlichen Verfahren, das dieses Verfahren umfasst, unmöglich, das natürliche Oxid an der Grenzfläche zwischen dem Halbleiterkristall und dem Isolator vollständig zu entfernen. Ferner krankt es an der Bildung von Stickstoffleerstellen auf der Nitridkristalloberfläche. Die Stickstoffleerstelle kann der Faktor einer elektrisch instabilen Oberfläche durch Ausbilden eines Zwischenniveaus sein. Dadurch zeigt ein durch das herkömmliche Verfahren hergestellter Transistor häufig eine Drainverzögerung, eine Gateverzögerung oder dgl. Dies bedeutet, dass gemäß den herkömmlichen Verfahren die Wirkung einer Passivierung durch den dielektrischen Film unzureichend ist, und daher besteht das Problem, die Verfahren in der Praxis einzusetzen.
  • Aufgabe der vorliegende Erfindung ist die Bereitstellung eines Halbleiterepitaxialkristallsubstrats mit einem darauf angebrachten, aufgestapelten dielektrischen Film sowie eines Verfahrens zur Herstellung desselben, wodurch die im vorhergehenden angegebenen Probleme gelöst werden können.
  • Die Erfinder der vorliegenden Erfindung gelangten zur vorliegenden Erfindung infolge ihrer sorgfältigen Untersuchungen zur Lösung der im vorhergehenden angegebenen Probleme. Durch die vorliegende Erfindung werden die folgenden Punkte (1) bis (8) bereitgestellt.
    • (1) Ein Verfahren zur Herstellung eines Halbleiterepitaxialkristallsubstrats, bei dem eine dielektrische Schicht eines dielektrischen Materials eines Nitrids oder eines dielektrischen Materials eines Oxids in einer amorphen Form, die als Passivierungsfilm oder Gateisolator fungiert, auf der Oberfläche einer durch metallorganische chemische Gasphasenabscheidung gezüchteten Nitridhalbleiterkristallschicht angebracht wird, wobei das Verfahren das Züchten der Nitridhalbleiterkristallschicht in einer Kammer für epitaktische Züchtung und nachfolgend das Züchten der dielektrischen Schicht auf der Nitridhalbleiterkristallschicht in der Kammer für epitaktische Züchtung umfasst.
    • (2) Das oben beschriebenen Verfahren gemäß (1), wobei die dielektrische Schicht unter Verwendung eines Organometalls als Metallmaterial, von Ether oder Wasser als Sauerstoffmaterial und von Ammoniak als Stickstoff enthaltendem Material durch die metallorganische chemische Gasphasenabscheidung gezüchtet wird.
    • (3) Das im vorhergehenden beschriebene Verfahren gemäß (2), wobei mindestens ein Teil des Züchtens der dielektrischen Schicht durchgeführt wird, während Ammoniak als Material der Gruppe V zugeführt wird.
    • (4) Das im vorhergehenden beschriebene Verfahren gemäß (1), (2) oder (3), wobei mindestens ein Teil des Züchtens der dielektrischen Schicht unter Verwendung von Stickstoff als Trägergas durchgeführt wird.
    • (5) Das oben beschriebene Verfahren gemäß (1) oder (2), wobei die dielektrische Schicht mindestens ein dielektrisches Material enthält, das aus AlOx, AlOx:N (0,5 < x < 1,5), SiO2, SiO2:N, Ga2O3, Si3N4, HfO2, HfxAlyO3 (0 < x < 1, y = 2 – 1/2x), HfxAlyO3:N (0 < x < 1, y = 2 – 1/2x), GdO, ZrO2, MgO und Ta2O5 ausgewählt ist.
    • (6) Das im vorhergehenden beschriebene Verfahren gemäß (1) oder (2), wobei die dielektrische Schicht mindestens ein dielektrisches Material enthält, das aus Al2O3, Al2O3:N, SiO2, SiO2:N, GasO3, Si3N4, HfO2, HfxAlyO3 (0 < x < 1, y = 2 – 1/2x), HfxAlyO3:N (0 < x < 1, y = 2 – 1/2x), GdO, ZrO2, MgO und Ta2O5 ausgewählt ist.
    • (7) Das im vorhergehenden beschriebene Verfahren gemäß einem der Punkte (1) bis (6), wobei das Halbleiterepitaxialkristallsubstrat für einen Feldeffekttransistor verwendet wird.
    • (8) Ein Halbleiterepitaxialkristallsubstrat, das durch das Verfahren gemäß einem der Punkte (1) bis (6) erhalten wird.
  • 1 ist eine schematische Querschnittsdarstellung eines Halbleiterepitaxialkristallsubstrats gemäß der vorliegenden Erfindung.
  • 2 ist eine schematische Darstellung einer Vorrichtung für metallorganische chemische Gasphasenabscheidung, die zur Herstellung des Halbleiterepitaxialkristallsubstrats gemäß der vorliegenden Erfindung verwendet wird.
  • 3 ist eine schematische Querschnittsdarstellung eines GaN-MISHFET in Beispiel 1.
  • 4 zeigt Gate-Leckkenndaten (Gatespannung-Gatestrom-Kennlinie) der GaN-MISHFETs in Beispiel 1 und dem Vergleichsbeispiel.
  • 5 zeigt Drainverzögerungskenndaten (Drainspannung-Drainstrom-Zeit-Kennlinie) der GaN-MISHFETs in Beispiel 1 und dem Vergleichsbeispiel.
  • 1 ist eine schematische Querschnittsdarstellung eines Halbleiterepitaxialkristallsubstrats, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung erhalten wird. Ein Halbleiterepitaxialkristallsubstrat 10 ist ein Galliumnitrid-Halbleiterepitaxialkristallsubstrat, das zur Herstellung von Transistoren verwendet wird, und eine Galliumnitrid-Halbleiterkristallschicht wird durch Epitaxie auf einem Basissubstrat 1 gezüchtet bzw. aufwachsen gelassen. Die Galliumnitrid-Halbleiter-kristallschicht umfasst eine AlN-Pufferschicht 2, eine GaN-Kanalschicht 3 und eine Si-dotierte/Si-undotierte Elektronenzufuhrschicht 4 in dieser Reihenfolge.
  • Auf der Oberfläche der Galliumnitrid-Halbleiterkristallschicht, d. h. auf der Oberfläche 4a der Elektronenzufuhrschicht 4, wird eine dielektrische Schicht 5 in amorpher Form mit einer vorgegebenen Dicke gezüchtet. Die dielektrische Schicht 5 ist eine Schutzschicht für die Galliumnitrid-Halbleiterkristallschicht und sie fungiert als Passivierungsfilm oder Gateisolator in einem Transistor, der unter Verwendung des Halbleiterepitaxialkristallsubstrats 10 hergestellt wird.
  • Nach dem aufeinanderfolgenden züchten der Pufferschicht 2, der Kanalschicht 3 und der Elektronenzufuhrschicht 4 auf dem Basissubstrat 1 in einer Kammer für epitaktische Züchtung wird die dielektrische Schicht 5 nachfolgend auf der Elektronenzufuhrschicht 4 durch MOCVD in der gleichen Kammer für epitaktische Züchtung gezüchtet. Beispiele für das dielektrische Material, das durch die MOCVD aufwachsen gelassen werden kann, umfassen AlOx, AlOx:N (0,5 < x < 1,5), Si3N4, SiO2, SiO2:N (N enthaltendes SiO2), MgO, GdO, ZrO2, HfO2, HfxAlyO3 (0 < x < 1, y = 2 – 1/2x), HfxAlyO3:N (N enhaltendes HfxAlyO3) (0 < x < 1, y = 2 – 1/2x), Ta2O5 und MgO. Für AlOx ist Al2O3 bevorzugt, während für AlOx:N (0,5 < x < 1,5) Al2O3:N bevorzugt ist. Die dielektrische Schicht 5 kann durch beispielsweise Einführen eines Gases eines Materials der Gruppe III in die Kammer für epitaktische Züchtung und Durchführen von MOCVD, während ein Sauerstoffmaterial eingeführt wird, gezüchtet werden.
  • Wenn die auf diese Weise erhaltene dielektrische Schicht 5 als Passivierungsfilm oder Gateisolator fungiert, können hervorragende Gateleckkenndaten ohne Verschlechterung der elektrischen Eigenschaften eines Transistors erreicht werden. Infolgedessen wird ein Halbleiterepitaxialkristallsubstrat mit hervorragenden Gateleckkenndaten und vernachlässigbar niedrigen Drainverzögerungs-, Gateverzögerungs- und Stromdurchbrucheigenschaften erhalten.
  • Es folgt die Beschreibung einer Ausführungsform des Herstellungsverfahrens gemäß der vorliegenden Erfindung.
  • 2 ist eine schematische Darstellung einer MOCVD-Vorrichtung, die zur Herstellung des Halbleiterepitaxialkristallsubstrats verwendet wird. In 2 bezeichnen 100 bis 104 jeweils eine Massendurchflusssteuereinrichtung (im folgenden als MFC bezeichnet), 105 und 106 jeweils ein thermostatiertes Bad, 107 und 108 jeweils ein Materialgefäß, 109 bis 111 jeweils eine Hochdruckgasflasche, 112 bis 114 jeweils ein Druckreduzierventil, 200 einen Reaktor, 201 eine Photowiderstandsheizvorrichtung und 202 eine Substrathalterung. Das Materialgefäß 107 ist mit einem Material der Gruppe III gefüllt und das Materialgefäß 108 ist mit einem Organometallmaterial gefüllt. Die Hochdruckgasflasche 111 ist mit Ammoniak gefüllt, die Hochdruckgasflasche 109 ist mit einem Trägergas gefüllt und die Hochdruckgasflasche 110 ist mit einem Sauerstoffgas gefüllt.
  • Das Trägergas von der Hochdruckgasflasche 109, dessen Durchflussrate durch die MFC 101 gesteuert wird, wird in das Materialgefäß 107, dessen Temperatur durch das thermostatierte Bad 105 auf eine gewünschte Temperatur gesteuert wird, eingeführt und durch das Material der Gruppe III, das in das Materialgefäß 107 eingefüllt ist, durchperlen gelassen. Aufgrund des Durchperlens wird der obere Raum in dem Materialgefäß 107 mit dem Material der Gruppe III mit einem Dampfdruck, der durch die Temperatur des thermostatierten Bads 107 bestimmt wird, gefüllt und ein Gas eines Materials der Gruppe III einer Menge, die dem Dampfdruck und der Durchflussrate des Trägergases entspricht, in den Reaktor 200 eingeführt. Die auf diese Weise gesteuerte Durchflussrate des Materials der Gruppe III liegt normalerweise im Bereich von 10–3 bis 10–5 mol/min.
  • Ein Material der Gruppe V (Ammoniak oder dgl.), das in die Hochdruckgasflasche 111 gefüllt ist, wird durch das Druckreduzierventil 114 dekomprimiert, die Druchflussrate desselben wird durch die MFC 104 gesteuert und es wird in den Reaktor 200 eingeführt. Die Menge des Materials der Gruppe V (Ammoniak oder dgl.) beträgt normalerweise die 1- bis 10000fache Menge des Gases eines Materials der Gruppe 111.
  • Das Druckreduzierventil 112 dekomprimiert das Trägergas, das in die Hochdruckgasflasche 109 eingefüllt ist, die Durchflussmenge desselben wird durch die MFC 100 gesteuert und es wird in den Reaktor 200 eingeführt. Die Durchflussrate des Trägergases liegt normalerweise in einem Bereich von 10 slm bis 200 slm. Als Dotierungsmittel dienendes Silan kann in den Reaktor 200 durch ein Verfahren, das dem für das Material der Gruppe V verwendeten ähnlich ist, eingeführt werden.
  • Das Trägergas von der Hochdruckgasflasche 109, dessen Durchflussrate durch die MFC 102 gesteuert wird, wird in das Materialgefäß 108, dessen Temperatur durch das thermostatierte Bad 106 auf eine gewünschte Temperatur gesteuert wird, eingeführt und durch das Organometallmaterial, das in das Materialgefäß 108 gefüllt ist, durchperlen gelassen. Aufgrund des Durchperlens wird der obere Raum in dem Materialgefäß 108 mit dem Organometallmaterial mit einem Dampfdruck, der durch die Temperatur des thermostatierten Bads 106 bestimmt wird, gefüllt und ein Organometallmaterialgas einer Menge, die dem Dampfdruck und der Durchflussrate des Trägergases entspricht, in den Reaktor 200 eingeführt.
  • Die aus Graphit bestehende Substrathalterung 201, die in dem Reaktor 200 angebracht ist, hält das Basissubstrat 1. Die Substrathalterung 201 weist einen Rotationsmechanismus auf und die Photowiderstandsheizvorrichtung 202 ist auf einer rückwärtigen Oberfläche der Substrathalterung 201 zum Erhitzen des Basissubstrats 1 von der rückwärtigen Oberfläche aus über die Substrathalterung 110 angebracht. Für einen GaN-Halbleiterkristall kann das Erhitzen derart durchgeführt werden, dass die Oberflächentemperatur des Basissubstrats 1 in einen Bereich von etwa 900°C bis etwa 1300°C fällt.
  • Die in den Reaktor 200 eingeführten Materialgase werden in der Nähe der Oberfläche des Basissubstrats 1 thermisch zersetzt und wachsen als Kristall auf dem Basissubstrat 1 auf. Restgas und unzersetztes Gas werden durch eine Abgasentlüftung 203 abgelassen. Auf diese Weise wird durch Einführen der Materialgase in den Reaktor 200 ein mit Silicium dotierter GaN-Kristall oder ein nicht mit Silicium dotierter GaN-Kristall auf dem Basissubstrat 1 gezüchtet.
  • Beispiele für das zur Kristallzüchtung verwendete Material der Gruppe III umfassen ein Alkylgallium, wie Trimethylgallium (TMG), Triethylgallium (TEG) oder dgl., ein Alkylaluminium, wie Trimethylaluminium (TMA), Triethylaluminium (TEA) oder dgl., und ein Alkylindium, wie Trimethylindium (TMI). Die Materialien der Gruppe III können einzeln oder in einer Kombination derart verwendet werden, dass eine gewünschte Zusammensetzung erhalten wird. Die Materialien der Gruppe III sind für eine Verwendung bei MOCVD im Handel erhältlich.
  • Beispiele für ein als Dotierungsstoff dienendes Siliciummaterial umfassen Disilan und Monosilan. Da Disilan und Monosilan mit für die Kristallzüchtung erforderlichen hohen Reinheiten im Handel erhältlich sind, können das im Handel erhältliche Disilan oder Monosilan verwendet werden.
  • Beispiele für das Trägergas umfassen ein Wasserstoffgas und ein Stickstoffgas. Sie können einzeln oder in einer Kombination verwendet werden. Da das Trägergas, das die zur Kristallzüchtung erforderliche hohe Reinheit aufweist, ebenfalls im Handel erhältlich ist, kann das im Handel erhältliche Trägergas verwendet werden.
  • Beispiele für das Basissubstrat 1 umfassen Einkristallsubstrate, wie GaAs, GaN, Saphir, SiC und Si. Das Basissubstrat 1 kann entweder isolierend oder leitend sein und es ist vorzugsweise isolierend. Für das Basissubstrat 1 kann, da ein zur Kristallzüchtung erforderliches Basissubstrat mit wenigen Defekten im Handel erhältlich ist, das im Handel erhältliche Basissubstrat verwendet werden.
  • Als nächstes erfolgt eine Beschreibung des Verfahrens zur Herstellung des in 1 gezeigten Epitaxialkristallsubstrats für den GaN-MISHFET unter Bezug auf 2.
  • Ein gereinigtes halbisolierendes SiC-Basissubstrat 1 wird auf die Substrathalterung 202 geladen und die AlN-Pufferschicht 2 mit einer vorgegebenen Dicke wird auf dem Basissubstrat 1 gezüchtet.
  • Die Dicke der AlN-Pufferschicht 2 beträgt normalerweise 500 Å bis 5000 Å und in Bezug auf die Balance zwischen Produktivität und Wirkung beträgt die Dicke vorzugsweise 200 Å bis 4000 Å und noch besser 200 Å bis 3000 Å. Eine AlGaN-Pufferschicht mit der gleichen Dicke kann anstelle der AlN-Pufferschicht 2 verwendet werden. In diesem Fall kann die AlGaN-Pufferschicht durch ein Verfahren, das dem für den Fall mit der AlN-Pufferschicht 2 ähnlich ist, wobei jedoch die Materialgase derart geändert werden, dass eine gewünschte Zusammensetzung erhalten wird, gezüchtet werden. Im Hinblick auf eine Erhöhung der Isoliereigenschaften der Pufferschicht 2 kann die Pufferschicht 2 mit Fe, Mn, C oder dgl. dotiert werden.
  • Durch Änderung der Temperatur des Basissubstrats 1 auf eine vorgegebene Temperatur und Änderung des Gases eines Materials der Gruppe III wird die GaN-Kanalschicht des Si-Typs 3 mit einer vorgegebenen Dicke gezüchtet. Die Dicke der Kanalschicht 3 kann in einem Bereich bestimmt werden, in dem einem Bereich, der mit einem 2DEG-Kanal in der Nähe der Grenzfläche mit der Elektronenzufuhrschicht 4 gebildet wird, eine hervorragende Kristallinität verliegen werden kann. Die Feststellung der Kristallinität kann durch die Messung der Rockingkurve durch Röntgenbeugung durchgeführt werden. Als zu vermessende Zielkristallebene kann beispielsweise eine (0001)-Ebene verwendet werden. Für den Fall, dass die (0001)-Ebene vermessen wird, können, wenn die Halbwertsbreite eines Peaks nicht mehr als 300 s beträgt, hervorragende Eigenschaften erhalten werden.
  • Die Dicke der Kanalschicht 3 beträgt normalerweise nicht weniger als 3000 Å und sie ist extrem stark von den Züchtungsbedingungen abhängig. Im Hinblick auf eine Erhöhung der Produktivität liegt die Dicke vorzugsweise in einem Bereich von nicht weniger als 5000 Å und nicht mehr als 50000 Å, noch günstiger in einem Bereich von 7000 Å bis 40000 Å und noch besser in einem Bereich von 8000 bis 30000 Å.
  • Als nächstes wird die Elektronenzufuhrschicht 4, die durch Zuführen oder Nichtzuführen eines Siliciumdotierungsstoffgases mit Si dotiert oder nichtdotiert ist, bis zu einer vorgegebenen Dicke gezüchtet. Die Dicke und die Al-Zusammensetzung der Elektronenzufuhrschicht 4 können in einem Bereich, in dem der Kristall nicht aufgrund einer Gitternichtübereinstimmung mit der Kanalschicht 3 beeinträchtig ist, derart bestimmt werden, dass eine gewünschte Kanalladungsträgerkonzentration, Transkonduktanz und Abschnürungsspannung erhalten werden. Da, wenn die Al-Zusammensetzung erhöht ist, die Gitternichtüberein stimmung mit der Kanalschicht 3 erhöht ist, wird daher die Dicke verringert. Der Dickenbereich beträgt normalerweise 50 Å bis 500 Å, günstigerweise 70 Å bis 450 Å und noch besser 90 Å bis 400 Å. Die Al-Zusammensetzung beträgt normalerweise 0,1 bis 0,4, günstigerweise 0,15 bis 0,35 und noch besser 0,18 bis 0,30.
  • Nachdem die Züchtung der Elektronenzufuhrschicht 4 als oberster Schicht des GaN-Kristalls auf diese Weise durchgeführt ist, wird ein durch dieses Verfahren erhaltenes Substrat in dem Reaktor 200 ohne Einwirken der Atmosphäre auf das Substrat gehalten und die dielektrische Schicht 5 auf der Elektronenzufuhrschicht 4 gezüchtet. Die Elektronenzufuhrschicht 4 und die dielektrische Schicht 5 können in dem gleichen Reaktor kontinuierlich gezüchtet werden. Nach dem Züchten der Elektronenzufuhrschicht 4 kann durch Ändern der Substrattemperatur auf eine vorgegebene Temperatur und Einführen des sauerstoffhaltigen Materials sowie von TMA als dem Gas eines Materials der Gruppe III in den Reaktor 200 ein dielektrisches Material aus Al2O3 mit einer vorgegebenen Dicke als die dielektrische Schicht 5 gezüchtet werden. Auf diese Weise wird das in 1 gezeigte Epitaxialkristallsubstrat erhalten. In der Verfahrensstufe des Züchtens der dielektrischen Schicht 5 kann MOCVD verwendet werden.
  • Um ein anderes dielektrisches Material eines Oxids als das dielektrische Material aus Al2O3 als dielektrische Schicht 5 aufwachsen zu lassen, wird ein Organometall, das zum Züchten des dielektrischen Materials eines Oxids erforderlich ist, in das Materialgefäß 108 zum Züchten des GaN-Kristalls wie im Falle des dielektrischen Materials aus Al2O3 eingeführt und das dielektrische Material eines Oxids ohne Einwirken der Atmosphäre auf die Kristalloberfläche gezüchtet. Beispielsweise wird nach dem Züchten des GaN-Kristalls durch Ändern der Temperatur des Basissubstrats 1 auf eine gewünschte Temperatur und Einführen des Organometallgases, das zum Züchten der dielektrischen Schicht 5 erforderlich ist, in den Reaktor 200 die dielektrische Schicht 5 gezüchtet.
  • Ähnlich dem Fall mit der Einführung des Materials der Gruppe III kann die Einführung des Organometallgases durch Durchperlen des Trägergases, dessen Durchflussrate durch die MFC 102 gesteuert ist, durch das Materialgefäß 108, das mit dem Organometall gefüllt ist, durchgeführt werden. Hierbei kann das Sauerstoffgas, das in die Hochdruckgasflasche 110 gefüllt ist, das durch das Druckreduzierventil 113 dekomprimiert wird und dessen Durchflussrate durch die MFC 103 gesteuert wird, in den Reaktor 200 gleichzeitig mit dem Organometallgas eingeführt werden.
  • Obwohl der Fall, dass die dielektrische Schicht 5 ein dielektrisches Material eines Oxids ist, beschrieben wurde, kann die dielektrische Schicht 5 ein dielektrisches Verbundmaterial von einem Oxid und einem Nitrid des gleichen Metalls sein. Das Züchten der aus einem derartigen dielektrischen Verbundmaterial bestehenden dielektrischen Schicht 5 kann durch Verwendung des Stickstoff enthaltenden Materials (Ammoniak) in einer Kombination durchgeführt werden. Da das Stickstoff enthaltende Material mit einer zur Kristallzüchtung geeigneten Reinheit im Handel erhältlich ist, kann ein im Handel erhältliches Stickstoff enthaltendes Material verwendet werden. Die Einführung des Stickstoff enthaltenden Materials kann durch das zur GaN-Kristallzüchtung verwendete Verfahren durchgeführt werden.
  • Wenn das dielektrische Material Al2O3 ist, umfassen Beispiele für das zum Züchten des dielektrischen Materials verwendete Organometallmaterial TMA und TEA. Wenn das dielektrische Material HfO2 ist, umfassen Beispiele für das Organometallmaterial Tetra-tert-butoxy-hafnium. Wenn das dielektrische Material SiO2 ist, umfassen Beispiele für das Organometallmaterial Tris(dimethylamino)silan und Tris(diethylamino)silan. Wenn das dielektrische Material MgO ist, umfassen Beispiele für das Organometallmaterial Bis(cyclopentadienyl)magnesium und Bis(ethylcyclopentadienyl)magnesium. Da diese Materialien jeweils mit einer zur Kristallzüchtung geeigneten Reinheit im Handel erhältlich sind, können die im Handel erhältlichen Materialien verwendet werden.
  • Beispiele für das Sauerstoffmaterial umfassen Sauerstoff, Wasser und einen Ether, wie Dimethylether, Diethylether oder n-Butylether. Da diese Materialien mit jeweils einer zur Kristallzüchtung geeigneten Reinheit im Handel erhältlich sind, können die im Handel erhältlichen Materialien verwendet werden.
  • Die Züchtungstemperatur ist von der Zersetzungstemperatur des Organometallmaterials abhängig. Wenn das dielektrische Material Al2O3 ist, beträgt die Züchtungstemperatur normalerweise etwa 500°C bis etwa 1100°C, vorzugsweise etwa 600°C bis etwa 900°C und noch besser etwa 700°C bis etwa 800°C. Wenn das dielektrische Material HfO2 ist, beträgt die Züchtungstemperatur normalerweise etwa 200°C bis etwa 800°C, vorzugsweise etwa 250°C bis etwa 700°C und noch besser etwa 300°C bis etwa 600°C. Wenn das dielektrische Material Si3N4 ist, beträgt die Züchtungstemperatur normalerweise etwa 400°C bis etwa 900°C, noch günstiger etwa 450°C bis etwa 800°C und noch besser etwa 500°C bis etwa 700°C. Wenn das dielektrische Material MgO ist, beträgt die Züchtungstemperatur normalerweise etwa 200°C bis etwa 800°C, vorzugsweise etwa 250°C bis etwa 700°C und noch besser etwa 300°C bis etwa 600°C.
  • Ferner kann die dielektrische Schicht 5 auch Al2O3:N (N enthaltendes Al2O3), SiO2:N (N enthaltendes SiO2), Ga2O3, HfxAlyO3 (0 < x < 1, y = 2 – 1/2x), HfxAlyO3:N (N enthaltendes HfxAlyO3) (0 < x < 1, y = 2 – 1/2x), HfO2, GdO, ZrO2 oder Ta2O5 sein.
  • Die Dicke der dielektrischen Schicht kann unter Berücksichtigung der Dielektrizitätskonstante des dielektrischen Materials, der angestrebten Schwellspannung eines Transistors und der Verstärkungseigenschaften bestimmt werden, wobei der Gatereststrom innerhalb eines Bereichs, in dem die Transkonduktanz und die Abschnürungsspannung zum Erreichen der hervorragenden Schwellspannung und der Verstärkungseigenschaften erhalten werden, unterdrückt werden kann, und die Dicke beträgt normalerweise etwa 1 nm bis etwa 30 nm.
  • Obwohl die Beschreibung bisher hauptsächlich für das Verfahren zur Herstellung des Epitaxialkristallsubstrats für den GaN-Heterosperrschicht-Feldeffekttransistor (HFET) mit dem dielektrischen Material Al2O3 angegeben wurde, umfasst das Herstellungsverfahren gemäß der vorliegenden Erfindung die Verfahrensstufe des Züchtens der Halbleiterepitaxialkristallschicht und der dielektrischen Schicht in der MOCVD-Züchtungskammer und es kann für Halbleiterkristalle, die durch MOCVD gezüchtet werden können, verwendet werden. Beispiele für derartige Kristalle umfassen Siliciumgermanium (SiGe), Galliumnitrid (GaN), Indiumphosphat (InP) und Siliciumcarbid (SiC).
  • Durch Ändern der Struktur der Halbleiterkristallschicht können Epitaxialkristallsubstrate für einen MODFET und einen MESFET mit jeweils FET-Struktur und Epitaxialkristallsubstrate für verschiedene Dioden hergestellt werden. Darüber hinaus kann das Herstellungsverfahren auch für eine lichtemittierende Vorrichtung wie eine Leuchtdiode (LED) oder dgl. verwendet werden.
  • Obwohl die vorliegende Erfindung durch die Angabe von Beispielen detaillierter beschrieben wird, ist der Umfang der vorliegenden Erfindung nicht hierauf beschränkt.
  • Beispiel 1
  • Unter Verwendung der in 2 gezeigten Vorrichtung wurde das in 1 gezeigte Halbleiterepitaxialsubstrat mit einer Schichtstruktur hergestellt. Ein halbisolierendes SiC-Substrat wurde als Basissubstrat 1 verwendet. Durch Erhitzen des halbisolierenden SiC-Substrats auf 1000°C und durch Einstellen der Durchflussrate von Wasserstoff auf 60 slm als Trägergas, von Ammoniak auf 40 slm und des Trägergases durch das TMA-Gefäß auf 40 sccm (Standard- cm3/min) mit einer auf 30°C eingestellten Temperatur des thermostatierten Bades wurde die AlN-Pufferschicht 2 auf dem halbisolierenden SiC-Substrat mit einer Dicke von 1000 Ä gezüchtet. Nach Ändern der Substrattemperatur auf 1150°C und Einstellen der Durchflussrate des Trägergases durch das TMA-Gefäß auf 0 sccm wurde die Durchflussrate des Trägergases durch das TMG-Gefäß auf 40 sccm mit einer auf 30°C eingestellten Temperatur des thermostatierten Bades eingestellt und die GaN-Kanalschicht 3 auf der AlN-Pufferschicht 2 mit einer Dicke von 20000 Å gezüchtet. Durch Durchleiten des Trägergases durch das TMA-Gefäß mit 40 sccm mit einer auf 30°C eingestellten Temperatur des thermostatierten Bades wurde eine AlGaN-Elektronenzufuhrschicht 4 auf der GaN-Kanalschicht 3 mit einer Dicke von 300 Å gezüchtet.
  • Ohne Entfernen des Substrats aus der Vorrichtung wurde durch Ändern der Substrattemperatur auf 900°C, Stoppen der Zufuhr von TMG und Ammoniak und Zuführen von Diethylether mit 400 sccm Al2O3 mit einer Dicke von 50 Å gezüchtet, wodurch die dielektrische Schicht 5 erhalten wurde. Danach wurde durch Kühlen des Substrats und Entnehmen des Substrats aus dem Reaktor ein epitaktisches Substrat mit einem dielektrischen Film mit der in 1 gezeigten Schichtstruktur erhalten.
  • Unter Verwendung des erhaltenen epitaktischen Substrats mit dem dielektrischen Film wurde ein GaN-MISHFET mit der in 3 gezeigten Struktur auf die im folgenden angegebene Weise hergestellt. Nach dem Ausbilden eines Photoresistmusters auf dem epitaktischen Substrat mit dem dielektrischen Film durch Photolithographie wurde eine Vorrichtungsisolierung 9 bis zu einer Tiefe von 3000 Å durch Implantieren von N+-Ionen ausgebildet. Photoresistöffnungen wurden durch Photolithographie derart ausgebildet, dass sie den Formen einer Sourceelektrode und einer Drainelektrode entsprachen, und die Bereiche der dielektrischen Schicht 5 an den Öffnungsbereichen wurden durch ICP-Plasmaätzen unter Verwendung eines Gasgemischs von Ar, CH2Cl2 und Cl2 zur Freilegung der AlGaN-Elektronenzufuhrschicht 4 entfernt.
  • Nach der Abscheidung eines Metallfilms aus Ti (Dicke 200 Å)/Al (Dicke 1500 Å)/Ni (Dicke 250 Å)/Au (Dicke 500 Å) auf der gesamten Oberfläche des Substrats, wurde der Metallfilm durch Ablösen zu den Formen der Elektroden bearbeitet. Das Substrat wurde einer RTA-Behandlung in einer Stickstoffatmosphäre bei 800°C über 30 s zur Ausbildung einer Sourceelektrode 8 und einer Drainelektrode 6 unterzogen. Eine Öffnung in der Form einer Gateelektrode wurde durch Photolithographie ausgebildet, ein Metallfilm aus Ni (Dicke 200 Å)/Au (Dicke 1000 Å) wurde auf der gesamten Oberfläche der Öffnung abgeschieden und der Metallfilm wurde durch Ablösen zur Form der Elektrode bearbeitet, wodurch eine Gateelektrode 7 ausgebildet wurde.
  • Das Substrat wurde in einer Stickstoffatmosphäre bei 500°C über 30 min geglüht. Auf diese Weise wurde der GaN-MISHFET mit einer Gatelänge von 2 μm und einer Gatebreite von 30 μm mit der dielektrischen Schicht 5 aus Al2O3 oder AlN als Schicht, die als Gateisolator und Passivierungsfilm fungiert, hergestellt.
  • Vergleichsbeispiel
  • Nach dem Züchten der AlGaN-Elektronenzufuhrschicht 4 wurde durch Kühlen des Substrats ohne Aufwachsen des dielektrischen Materials und Durchführen der Operationen gemäß Beispiel 1, wobei jedoch das Substrat aus dem Reaktor entfernt wurde, der GaN-MISHFET mit einer Gatelänge von 2 μm und einer Gatebreite von 30 μm, der den Gateisolator oder Passivierungsfilm nicht aufwies, hergestellt.
  • In Bezug auf die in Beispiel 1 und dem Vergleichsbeispiel erhaltenen GaN-MISHFETs sind die Messergebnisse einer Gatespannung-Gatestrom-Kennlinie in 4 gezeigt. Wie in 4 gezeigt ist, wies der in Beispiel 1 erhaltene GaN-MISHFET beim Anlegen einer negativen Gatespannung einen um etwa zwei Stellen niedrigeren Gatestrom als im Vergleichsbeispiel auf und er zeigte hervorragende Gateleckkenndaten.
  • In Bezug auf die in Beispiel 1 und dem Vergleichsbeispiel erhaltenen GaN-HFETs sind die Beurteilungsergebnisse der Drainverzögerungseigenschaft (Drainspannung-Drainstrom-Zeit-Kennlinie) in 5 gezeigt. Die Bewertung erfolgte durch ein Verfahren, wobei die Sourceelektrode und die Gateelektrode geerdet wurden und die Änderung des transienten Stroms des Stroms ab dem Zeitpunkt, an dem das Anlegen von +1 V gestartet wurde, wenn die Drainspannung abrupt von +20 V auf +1 V geändert wurde, ermittelt wurde. Wie in 5 gezeigt ist, zeigte der GaN-HFET in Beispiel 1 einen stationären Stromwert ab dem Zeitpunkt unmittelbar nach der Änderung der Drainspannung von +20 V auf +1 V. Andererseits stieg beim dem GaN-HFET im Vergleichsbeispiel, wenn die Drainspannung von +20 V auf +1 V geändert wurde, der Drainstromwert kontinuierlich allmählich an, statt unmittelbar ein konstanter Wert zu werden, und es dauerte eine gewisse Zeit, bis der Drainstromwert ein stationärer Wert wurde. Es wurde also eine Drainverzögerung beobachtet, die im Betrieb einer Vorrichtung ein Problem darstellt. Aufgrunddessen wurde ermittelt, dass der GaN-MISHFET mit dem dielektrischen Film in Beispiel 1 hervorragende Drainverzögerungseigenschaft zeigte.
  • Beispiel 2
  • Unter Verwendung der in 2 gezeigten Vorrichtung wurde das Halbleiterepitaxialsubstrat mit der in 1 gezeigten Schichtstruktur hergestellt. Durch Laden des halbisolierenden SiC-Substrats in den Reaktor 200, Erhitzen des halbisolierenden SiC-Substrats auf 1000°C und Einleiten von Wasserstoff mit 60 slm als Trägergas, Ammoniak mit 40 slm und einem Trägergas durch das TMA-Gefäß mit 40 sccm mit einer auf 30°C eingestellten Temperatur des thermostatierten Bades in den Reaktor 200 wurde die AlN-Pufferschicht auf dem halbisolierenden SiC-Substrat mit einer Dicke von 1000 Å gezüchtet. Durch Ändern der Substrattemperatur auf 1150°C und Einstellen der Durchflussrate des Trägergases durch das TMG-Gefäß auf 40 sccm mit einer auf 30°C eingestellten Temperatur des thermostatierten Bades nach dem Einstellen einer TMA- Durchflussrate von 0 sccm wurde die GaN-Kanalschicht auf der AlN-Pufferschicht mit einer Dicke von 20000 Å gezüchtet. Durch Einstellen der Durchflussrate des Trägergases durch das TMA-Gefäß auf 40 sccm mit einer auf 30°C eingestellten Temperatur des thermostatierten Bades wurde die AlGaN-Elektronenzufuhrschicht auf der GaN-Kanalschicht mit einer Dicke von 300 Å gezüchtet. Durch Ändern der Substrattemperatur auf 700°C, Stoppen der Zufuhr von TMG, Ändern des Trägergases von Wasserstoff zu Stickstoff und Zuführen des Trägergases durch ein n-Butylether-Gefäß mit einer Durchflussrate von 40 sccm wurde die dielektrische Schicht aus AlxOy auf der AlGaN-Elektronenzufuhrschicht mit einer Dicke von 200 Å gezüchtet. Das Atomverhältnis der dielektrischen Schicht wurde durch Röntgenphotoelektronenspektroskopie bestimmt. Es zeigte sich, dass x:y = 6:4 erfüllt war. Durch Kühlen des Substrats und Entnehmen des Substrats aus dem Reaktor 200 wurde das Halbleiterepitaxialsubstrat mit dem dielektrischen Film erhalten.
  • Photoresistöffnungen wurden durch Photolithographie in dem Halbleiterepitaxialsubstrat derart ausgebildet, dass sie den Formen der Sourceelektrode und der Drainelektrode entsprachen, und die Bereiche des dielektrischen Films an den Öffnungsbereichen wurden durch ICP-Plasmaätzen unter Verwendung eines Gasgemischs von Ar, CH2Cl2 und Cl2 zur Freilegung der AlGaN-Schicht entfernt. Ein Metallfilm aus Ti (Dicke 200 μ)/Al (Dicke 1500 Å)/Ni (Dicke 250 Å)/Au (Dicke 500 Å) wurde auf der gesamten Oberfläche des Substrats abgeschieden und der Metallfilm wurde durch Ablösen zu den Formen der Elektroden bearbeitet.
  • Das erhaltene Halbleiterepitaxialsubstrat wurde einer RTA-Behandlung in einer Stickstoffatmosphäre bei 800°C über 30 s unterzogen, um eine Sourceelektrode 206 und eine Drainelektrode 204 auszubilden. Nach dem Ausbilden des Photoresistmusters durch Photolithographie auf dem Halbleiterepitaxialsubstrat wurde die Vorrichtungsisolierschicht bis zu einer Tiefe von 3000 Å durch Implantieren von N+-Ionen ausgebildet. Eine Öffnung in der Form der Gateelektrode wurde durch Photolithographie ausgebildet, ein Metallfilm aus Ni (Dicke 200 Å)/Au (Dicke 1000 Å) wurde auf der gesamten Oberfläche der Öffnung abgeschieden und der Metallfilm wurde durch Lösen zur Form der Elektrode bearbeitet, wobei die Gateelektrode ausgebildet wurde, wodurch ein GaN-MISHFET mit einer Gatelänge von 2 μm und einer Gatebreite von 30 μm mit der dielektrischen Schicht (AlO) als einer Schicht, die als Gateisolator und Passivierungsfilm fungiert, erhalten wurde.
  • Der erhaltene GaN-MISHFET wies einen Reststrom von 2 × 10–5 mA/mm im Falle des Anlegens einer Gatevorspannung von –10 V auf und es wurde ermittelt, dass die Reststromkenndaten desselben im Vergleich zu dem GaN-MISHFET in Beispiel 1 verbessert waren. Ferner wurde ermittelt, dass der GaN-MISHFET in Beispiel 2 einen ebenso niedrigen Stromdurchbruch wie in Beispiel 1 aufwies.
  • Gemäß der vorliegenden Erfindung kann ein Halbleiterepitaxialsubstrat mit einem dielektrischen Film erhalten werden, das einen niedrigen Gatereststrom und vernachlässigbar niedrige Gateverzögerungs-, Drainverzögerungs- und Stromdurchbrucheigenschaften aufweist. Das Halbleiterepitaxialsubstrat wird günstigerweise für einen Galliumnitridhalbleiter und einen Feldeffekttransistor verwendet.
  • ZUSAMMENFASSUNG
  • Durch die vorliegende Erfindung wird ein Verfahren zur Herstellung eines Galliumnitrid-Halbleiterepitaxialkristallsubstrats mit einem dielektrischen Film bereitgestellt, wobei das Substrat einen niedrigen Gatereststrom und vernachlässigbar niedrige Gateverzögerungs-, Drainverzögerungs- und Stromdurchbrucheigenschaften aufweist. Das Verfahren zur Herstellung eines Halbleiterepitaxialkristallsubstrats ist ein Verfahren zur Herstellung eines Halbleiterepitaxialkristallsubstrats, bei dem eine dielektrische Schicht eines dielektrischen Materials eines Nitrids oder eines dielektrischen Materials eines Oxids in einer amorphen Form, die als Passivierungsfilm oder Gateisolator fungiert, auf der Oberfläche einer durch metallorganische chemische Gasphasenabscheidung gezüchteten Nitridhalbleiterkristallschicht angebracht wird. Bei dem Verfahren wird nach dem Züchten der Nitridhalbleiterkristallschicht in einer Kammer für epitaktische Züchtung die dielektrische Schicht auf der Nitridhalbleiterkristallschicht in der Kammer für epitaktische Züchtung gezüchtet.
    • 1
    Basissubstrat
    2
    Pufferschicht
    3
    Kanalschicht
    4
    Elektronenzufuhrschicht
    5
    dielektrische Schicht
    6
    Drainelektrode
    7
    Gateelektrode
    8
    Sourceelektrode
    9
    Vorrichtungsisolierung
    10
    Halbleiterepitaxialkristallsubstrat
    100 bis 104
    Massendurchflusssteuereinrichtungen
    105, 106
    thermostatiertes Bad
    107, 108
    Materialgefäß
    109 bis 111
    Hochdruckgasflasche
    112 bis 114
    Druckreduzierventile
    200
    Reaktor
    201
    Sulbstrathalterung
    202
    Photowiderstandsheizvorrichtung
    203
    Abgasentlüftung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • - P. Kordos et al, Applied Physics Letters 87, 143501 (2005) [0005]

Claims (8)

  1. Verfahren zur Herstellung eines Halbleiterepitaxialkristallsubstrats, bei dem eine dielektrische Schicht eines dielektrischen Materials eines Nitrids oder eines dielektrischen Materials eines Oxids in einer amorphen Form, die als Passivierungsfilm oder Gateisolator fungiert, auf der Oberfläche einer durch metallorganische chemische Gasphasenabscheidung gezüchteten Nitridhalbleiterkristallschicht angebracht wird, wobei das Verfahren das Züchten der Nitridhalbleiterkristallschicht in einer Kammer für epitaktische Züchtung und nachfolgend das Züchten der dielektrischen Schicht auf der Nitridhalbleiterkristallschicht in dem Ofen für epitaktische Züchtung umfasst.
  2. Verfahren nach Anspruch 1, wobei die dielektrische Schicht unter Verwendung eines Organometalls als Metallmaterial, von Ether oder Wasser als Sauerstoffmaterial und von Ammoniak als Stickstoff enthaltendem Material durch die metallorganische chemische Gasphasenabscheidung gezüchtet wird.
  3. Verfahren nach Anspruch 2, wobei mindestens ein Teil des Züchtens der dielektrischen Schicht durchgeführt wird, während Ammoniak als Material der Gruppe V zugeführt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei mindestens ein Teil des Züchtens der dielektrischen Schicht unter Verwendung von Stickstoff als Trägergas durchgeführt wird.
  5. Verfahren nach Anspruch 1 oder 2, wobei die dielektrische Schicht mindestens ein dielektrisches Material enthält, das aus AlOx, AlOx:N (0,5 < x < 1,5), SiO2, SiO2:N, Ga2O3, Si3N4, HfO2, HfxAlyO3 (0 < x < 1, y = 2 – 1/2x), HfxAlyO3:N (0 < x < 1, y = 2 – 1/2x), GdO, ZrO2, MgO und Ta2O5 ausgewählt ist.
  6. Verfahren nach Anspruch 1 oder 2, wobei die dielektrische Schicht mindestens ein dielektrisches Material enthält, das aus Al2O3, Al2O3:N, SiO2, SiO2:N, Ga2O3, Si3N4, HfO2, HfxAlyO3 (0 < x < 1, y = 2 – 1/2x), HfxAlyO3:N (0 < x < 1, y = 2 – 1/2x), GdO, ZrO2, MgO und Ta2O5 ausgewählt ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Halbleiterepitaxialkristallsubstrat für einen Feldeffekttransistor verwendet wird.
  8. Halbleiterepitaxialkristallsubstrat, das durch das Verfahren nach einem Ansprüche 1 bis 6 erhalten wird.
DE112007002162T 2006-09-15 2007-09-14 Verfahren zur Herstellung eines Halbleiterepitaxialkristallsubstrats Withdrawn DE112007002162T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006250967 2006-09-15
JP2006-250967 2006-09-15
JP2007-154709 2007-06-12
JP2007154709A JP5311765B2 (ja) 2006-09-15 2007-06-12 半導体エピタキシャル結晶基板およびその製造方法
PCT/JP2007/068476 WO2008032873A1 (fr) 2006-09-15 2007-09-14 Procédé pour fabriquer un substrat cristallin épitaxial semi-conducteur

Publications (1)

Publication Number Publication Date
DE112007002162T5 true DE112007002162T5 (de) 2009-08-13

Family

ID=39183911

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112007002162T Withdrawn DE112007002162T5 (de) 2006-09-15 2007-09-14 Verfahren zur Herstellung eines Halbleiterepitaxialkristallsubstrats

Country Status (8)

Country Link
US (1) US7951685B2 (de)
JP (1) JP5311765B2 (de)
KR (1) KR101359094B1 (de)
CN (1) CN101517715B (de)
DE (1) DE112007002162T5 (de)
GB (1) GB2456437A (de)
TW (1) TWI417414B (de)
WO (1) WO2008032873A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017120896A1 (de) * 2017-09-11 2019-03-14 Aixtron Se Verfahren zum Abscheiden einer C-dotierten AlN-Schicht auf einem Siliziumsubstrat und aus einer derartigen Schichtstruktur aufgebautes Halbleiter-Bauelement

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5496635B2 (ja) * 2008-12-19 2014-05-21 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
TW201301570A (zh) * 2011-06-28 2013-01-01 Aceplux Optotech Inc 多光色發光二極體及其製作方法
JP6119165B2 (ja) * 2012-09-28 2017-04-26 富士通株式会社 半導体装置
US9219123B2 (en) * 2012-11-26 2015-12-22 Sharp Kabushiki Kaisha Method of producing a nitride semiconductor crystal with precursor containing carbon and oxygen, and nitride semiconductor crystal and semiconductor device made by the method
JP2014146646A (ja) * 2013-01-28 2014-08-14 Fujitsu Ltd 半導体装置
US8878188B2 (en) * 2013-02-22 2014-11-04 Translucent, Inc. REO gate dielectric for III-N device on Si substrate
KR102052075B1 (ko) * 2013-03-28 2020-01-09 삼성디스플레이 주식회사 증착 장치, 이를 이용한 박막 형성 방법, 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102067596B1 (ko) * 2013-05-03 2020-02-17 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP5984069B2 (ja) * 2013-09-30 2016-09-06 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体
CN104638068B (zh) * 2013-11-07 2018-08-24 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
US10529561B2 (en) * 2015-12-28 2020-01-07 Texas Instruments Incorporated Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
US10128364B2 (en) * 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
CN112670161B (zh) * 2020-12-23 2022-07-22 中国电子科技集团公司第五十五研究所 一种低热阻氮化镓高电子迁移率晶体管外延材料制备方法
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same
US20220367697A1 (en) * 2021-05-17 2022-11-17 Cree, Inc. Group iii-nitride transistors with back barrier structures and buried p-type layers and methods thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3873846T2 (de) * 1987-07-16 1993-03-04 Texas Instruments Inc Behandlungsapparat und verfahren.
JP3116731B2 (ja) * 1994-07-25 2000-12-11 株式会社日立製作所 格子不整合系積層結晶構造およびそれを用いた半導体装置
JP3177951B2 (ja) 1997-09-29 2001-06-18 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP2000058454A (ja) * 1998-08-05 2000-02-25 Sony Corp 横方向エピタキシャル成長用マスクの形成方法および横方向エピタキシャル成長方法
GB9916549D0 (en) 1999-07-14 1999-09-15 Arima Optoelectronics Corp Epitaxial growth method of semiconductors on highly lattice mismatched substrates using the buffer layer with solid-liquid phase transition
US6355561B1 (en) 2000-11-21 2002-03-12 Micron Technology, Inc. ALD method to improve surface coverage
JP3836697B2 (ja) * 2000-12-07 2006-10-25 日本碍子株式会社 半導体素子
JP3670628B2 (ja) * 2002-06-20 2005-07-13 株式会社東芝 成膜方法、成膜装置、および半導体装置の製造方法
JP2005268507A (ja) * 2004-03-18 2005-09-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ及びその製造方法
JP2005322668A (ja) 2004-05-06 2005-11-17 Renesas Technology Corp 成膜装置および成膜方法
JP2006185962A (ja) * 2004-12-24 2006-07-13 Tokyo Institute Of Technology 半導体成長用基板および半導体膜の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
P. Kordos et al, Applied Physics Letters 87, 143501 (2005)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017120896A1 (de) * 2017-09-11 2019-03-14 Aixtron Se Verfahren zum Abscheiden einer C-dotierten AlN-Schicht auf einem Siliziumsubstrat und aus einer derartigen Schichtstruktur aufgebautes Halbleiter-Bauelement

Also Published As

Publication number Publication date
GB2456437A (en) 2009-07-22
WO2008032873A1 (fr) 2008-03-20
JP5311765B2 (ja) 2013-10-09
US7951685B2 (en) 2011-05-31
US20100084742A1 (en) 2010-04-08
TW200823315A (en) 2008-06-01
CN101517715A (zh) 2009-08-26
TWI417414B (zh) 2013-12-01
KR20090057117A (ko) 2009-06-03
KR101359094B1 (ko) 2014-02-05
CN101517715B (zh) 2010-12-22
JP2008098603A (ja) 2008-04-24
GB0906330D0 (en) 2009-05-20

Similar Documents

Publication Publication Date Title
DE112007002162T5 (de) Verfahren zur Herstellung eines Halbleiterepitaxialkristallsubstrats
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
EP1908099B1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
DE112008000409T5 (de) Epitaxiales Substrat für einen Feldeffekttransistor
DE19905516C2 (de) Lichtemittierende Diode mit dotierter Grenzflächenschicht zum Steuern von Verunreinigungen und Verfahren zum Herstellen derselben
DE102015117874B4 (de) Transistoren hoher elektronenmobilität und verfahren zu deren oberflächenbehandlung und passivierung
DE69631100T2 (de) Ätzung von Nitridkristallen
DE112016005028T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE112006000433T5 (de) Einzelschritt, hochtemperatur Keimbildung für ein Gitterfehlerträgermaterial
DE10114029A1 (de) III-V-Halbleiter und Verfahren zu seiner Herstellung
DE102013105701A1 (de) Verbindungshalbleiterbauteil, das Galliumnitrid-Gatestrukturen aufweist
DE112017008243T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
US7750351B2 (en) Epitaxial substrate for field effect transistor
DE112013002033T5 (de) Epitaxialsubstrat, Halbleitervorrichtung, und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112023000173T5 (de) LED Chip auf Basis eines Aluminiumoxid Siliziumdioxid Verbundsubstrats und ein Herstellungsverfahren dafür
DE112016005025T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE112011105130T5 (de) Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen
DE112004000936T5 (de) Verbindungshalbleiter und Verfahren zur Herstellung desselben
DE10034263B4 (de) Verfahren zur Herstellung eines Quasisubstrats
EP2130214B1 (de) Selektives wachstum von polykristallinem siliziumhaltigen halbleitermaterial auf siliziumhaltiger halbleiteroberfläche
Pan et al. Low temperature InAlAs buffer layers using trimethylarsenic and arsine by metalorganic chemical vapor deposition
DE102019212821A1 (de) Verfahren und Vorrichtung zur Herstellung einer Schicht, damit versehenes Substrat und dessen Verwendung
DE102011108080B4 (de) Gruppe-III-Nitrid-basierte Schichtenfolge, deren Verwendung und Verfahren ihrer Herstellung
DE102010052542B4 (de) Halbleiterchip und Verfahren zu dessen Herstellung
DE102016116592A1 (de) Semiconductor structure und herstellungsverfahren davon

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130403