DE112011105130T5 - Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen - Google Patents

Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen Download PDF

Info

Publication number
DE112011105130T5
DE112011105130T5 DE112011105130.1T DE112011105130T DE112011105130T5 DE 112011105130 T5 DE112011105130 T5 DE 112011105130T5 DE 112011105130 T DE112011105130 T DE 112011105130T DE 112011105130 T5 DE112011105130 T5 DE 112011105130T5
Authority
DE
Germany
Prior art keywords
layer
substrate
gallium nitride
based semiconductor
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112011105130.1T
Other languages
English (en)
Inventor
Masaya Okada
Yu Saitoh
Makoto Kiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE112011105130T5 publication Critical patent/DE112011105130T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Es wird ein Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen angegeben, mit dem Gate-Leckströme reduziert werden können. Ein Substratprodukt wird zum Zeitpunkt t0 in einem Züchtungsofen platziert, wobei die Substrattemperatur dann auf 950°C erhöht wird. Nachdem sich die Substrattemperatur ausreichend stabilisiert hat, werden zum Zeitpunkt t3 Trimethylgallium und Ammoniak zu dem Züchtungsofen zugeführt, um einen i-GaN-Film zu züchten. Zum Zeitpunkt t5 erreicht die Substrattemperatur 1080°C. Nachdem sich die Substrattemperatur ausreichend stabilisiert hat, werden zum Zeitpunkt t6 Trimethylgallium, Trimethylaluminium und Ammoniak zu dem Züchtungsofen zugeführt, um einen i-AlGaN-Film zu züchten. Die Zufuhr von Trimethylgallium und Trimethylaluminium wird zum Zeitpunkt t7 gestoppt, um die Filmdeposition zu beenden. Schnell danach wird die Zufuhr von Ammoniak und Wasserstoff zu dem Züchtungsofen gestoppt und wird mit der Zufuhr von Stickstoff begonnen, um die Atmosphäre von Ammoniak und Wasserstoff in einer Züchtungsofenkammer zu einer Stickstoffatmosphäre zu ändern. Nach der Bildung der Stickstoffatmosphäre wird zum Zeitpunkt t8 mit dem Senken der Substrattemperatur begonnen.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen.
  • Stand der Technik
  • Das Patentdokument 1 gibt ein Halbleiterbauelement an. Das Halbleiterbauelement weist gute elektrische Eigenschaften sowie verbesserte Abschnürungswinkel-Eigenschaften und eine höhere Kanalschichtmobilität auf.
  • Referenzliste
  • Patentliteratur
    • Patentdokument 1: japanische Patentanmeldung mit der Veröffentlichungsnummer 2006-286941
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Die Herstellung eines Transistors mit der Konfiguration des Patentdokuments 1 umfasst das Ausbilden eines epitaktischen Züchtungsstapels, in dem eine n–-Typ-GaN-Schicht, eine p-Typ-GaN-Schicht und eine n+-Typ-GaN-Schicht in dieser Reihenfolge epitaktisch auf einem leitenden Substrat gezüchtet werden, und das anschließende Ätzen, auf einer Hauptfläche des epitaktischen Züchtungsstapels, eines Öffnungsabschnitts, der sich von der n+-Typ-GaN-Schicht zu der n–-Typ-GaN-Schicht erstreckt. An der Seitenfläche dieser Öffnung werden eine i-Typ-GaN-Schicht und eine i-Typ-AlGaN-Schicht in dieser Reihenfolge ausgebildet. Ein Gate-Isolationsfilm und eine Gate-Elektrode werden auf der i-Typ-GaN-Schicht und der i-Typ-AlGaN-Schicht an der Seitenfläche des Öffnungsabschnitts ausgebildet. Der Flächenzustand der durch das Ätzen ausgebildeten Seitenfläche des Öffnungsabschnitts ist also aufgrund des Herstellungsverfahrens für den Transistor mit der Konfiguration des Patentdokuments 1 nicht so gut wie derjenige der Hauptfläche des epitaktischen Züchtungsstapels.
  • Wie die Erfinder festgestellt haben, wird eine geneigte Fläche an dem darunter liegenden epitaktischen Züchtungsstapel ausgebildet und werden danach die i-Typ-GaN-Schicht und die i-Typ-AlGaN-Schicht für eine Heterostruktur nachgezüchtet. Während dieser Nachzüchtung treten Oberflächendefekte in der nachgezüchteten Halbleiterschicht an der Seitenfläche des Öffnungsabschnitts aufgrund des Einflusses der Neigung und der Oberflächenplanarität auf. In diesem Bauelementaufbau führen diese Oberflächendefekte zu einem Gate-Leckstrom, und zwar sowohl bei einem Herstellungsverfahren, in dem eine Gate-Elektrode nach der Ausbildung eines Gate-Isolationsfilms an der geneigten Fläche ausgebildet wird, als auch bei einem Herstellungsverfahren, in dem eine Gate-Elektrode direkt auf der nachgezüchteten Schicht ausgebildet wird.
  • Es ist deshalb eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen anzugeben, mit dem der Gate-Leckstrom reduziert werden kann.
  • Problemlösung
  • Die Erfindung gibt gemäß einem Aspekt ein Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen an. Dieses Verfahren umfasst die folgenden Schritte: (a) Ausbilden eines Substratprodukts durch das Platzieren eines Substrats in einem Züchtungsofen, und anschließendes Zuführen eines Quellgases, das Ammoniak und ein Gruppe-III-Element enthält, zu dem Züchtungsofen, um bei einer Züchtungstemperatur eine Trägerzuführschicht auf einer Kanalschicht auf einer Hauptfläche des Substrats zu züchten; (b) Aussetzen des Substratprodukts an eine vorbestimmte Atmosphäre bei einer Temperatur, die nicht höher als die Züchtungstemperatur ist, nachdem das Züchten der Trägerzuführschicht abgeschlossen ist; (c) Senken der Temperatur des Substratprodukts in der vorbestimmten Atmosphäre, und anschließendes Entnehmen des Substratprodukts aus dem Züchtungsofen; und (d) Ausbilden einer Gate-Elektrode auf der Trägerzuführschicht nach dem Entnehmen des Substratprodukts. Die Kanalschicht enthält einen ersten Teil und einen zweiten Teil, wobei sich der erste Teil entlang einer ersten Bezugsebene erstreckt, die in Bezug auf die Hauptfläche des Substrats und eine Ebene senkrecht zu einer c-Achse des Galliumnitrid-basierten Halbleiters der Kanalschicht geneigt ist, und wobei sich der zweite Teil entlang einer zweiten Bezugsebene erstreckt, die in Bezug auf den ersten Teil geneigt ist. Die Trägerzuführschicht enthält einen ersten Teil und einen zweiten Teil, wobei der erste Teil auf dem ersten Teil der Kanalschicht gezüchtet wird und der zweite Teil auf dem zweiten Teil der Kanalschicht gezüchtet wird. Die Gate-Elektrode wird auf dem ersten Teil der Trägerzuführschicht ausgebildet. Ein durch die erste Achse senkrecht zu der ersten Bezugsebene und die c-Achse des Galliumnitrid-basierten Halbleiters gebildeter Winkel ist größer als ein durch eine zweite Achse senkrecht zu der zweiten Bezugsebene und die c-Achse des Galliumnitrid-basierten Halbleiters gebildeter Winkel. Die Bandlücke des Gruppe-III-Nitrid-Halbleiters der Trägerzuführschicht ist größer als die Bandlücke des Galliumnitrid-basierten Halbleiters der Kanalschicht. Die vorbestimmte Atmosphäre enthält Stickstoff, aber kein Ammoniak. Die Kanalschicht enthält einen Galliumnitrid-basierten Halbleiter. Und die Trägerzuführschicht enthält einen Gruppe-III-Nitrid-Halbleiter.
  • In dem vorliegenden Verfahren erstreckt sich der erste Teil der Kanalschicht entlang einer ersten Bezugsebene, die in Bezug auf die Hauptfläche des Substrats und eine Ebene senkrecht zu der c-Achse des Galliumnitrid-basierten Halbleiters der Kanalschicht geneigt ist. Der zweite Teil der Kanalschicht ist in Bezug auf den ersten Teil geneigt. Dementsprechend weisen der erste Teil und der zweite Teil der Kanalschicht jeweils verschiedene Flächenausrichtungen auf. Die ersten und zweiten Teile der Trägerzuführschicht werden jeweils auf den ersten und zweiten Teilen der Kanalschicht gezüchtet. Der durch die c-Achse des Galliumnitrid-basierten Halbleiters und die erste Achse gebildete Winkel ist größer als der durch die c-Achse des Galliumnitrid-basierten Halbleiters und die zweite Achse gebildete Winkel. Deshalb ist eine Oberflächenmigration der Bestandselemente an der Züchtungsoberfläche während einer Züchtung an dem ersten Teil der Kanalschicht und der Trägerzuführschicht inaktiv. Deshalb neigt der Züchtungsmodus an den ersten Teilen zu einem Inselzüchtungsmodus. Bei einer Züchtung gemäß diesem Modus ist die endgültige Oberflächenmorphologie rau, wodurch Defekte in die Kristalloberfläche eingeführt werden. Die vorstehend genannten Oberflächendefekte verursachen Gate-Leckströme, wenn die Gate-Elektrode an dem ersten Teil der Trägerzuführschicht ausgebildet wird. In diesem Verfahren wird ein Prozess durchgeführt, in dem das Substratprodukt einer Temperatur, die nicht höher als eine Züchtungstemperatur ist, in einer vorbestimmten Atmosphäre ausgesetzt wird, nachdem das Züchten der Trägerzuführschicht vor dem Ausbilden der Gate-Elektrode an dem ersten Teil der Trägerzuführschicht abgeschlossen ist. In diesem Prozess enthält die vorbestimmte Atmosphäre Stickstoff, aber kein Ammoniak. Deshalb können Oberflächendefekte, die durch die Neigung und/oder die Oberflächenplanarität der Trägerzuführschicht und den ersten Teil der Kanalschicht verursacht werden, durch eine Modifikation der Oberfläche des ersten Teils der Trägerzuführschicht reduziert werden. Die vorbestimmte Atmosphäre fördert eine Migration nach einer Züchtung an der Oberfläche der Trägerzuführschicht und gestattet dadurch eine Verbesserung der Oberflächenplanarität. Dementsprechend kann ein durch Oberflächendefekte verursachter Gate-Leckstrom reduziert werden.
  • Das Herstellungsverfahren gemäß einem Aspekt der vorliegenden Erfindung kann weiterhin die folgenden Schritte umfassen: (e) Ausbilden eines Halbleiterstapels durch das Züchten, auf der Hauptfläche des Substrats, einer Driftschicht, die aus einem ersten Galliumnitrid-basierten Halbleiter besteht, einer Stromsperrschicht, die aus einem zweiten Galliumnitrid-basierten Halbleiter besteht, und einer Kontaktschicht, die aus einem dritten Galliumnitrid-basierten Halbleiter besteht; (f) Ausbilden einer Öffnung in einer Hauptfläche des Halbleiterstapels durch ein Trockenätzen; und (g) Züchten der Kanalschicht auf der Hauptfläche des Halbleiterstapels und an der Öffnung des Halbleiterstapels. Die Öffnung weist eine Seitenfläche auf, die in Bezug auf die Hauptfläche des Halbleiterstapels geneigt ist. Die Seitenfläche der Öffnung umfasst eine Seitenfläche der Driftschicht, eine Seitenfläche der Stromsperrschicht und eine Seitenfläche der Kontaktschicht. Der erste Teil der Kanalschicht wird auf der Seitenfläche der Öffnung gezüchtet. Der zweite Teil der Kanalschicht wird auf der Hauptfläche des Halbleiterstapels gezüchtet. Der Leitfähigkeitstyp des zweiten Galliumnitrid-basierten Halbleiters unterscheidet sich von dem Leitfähigkeitstyp des ersten Galliumnitrid-basierten Halbleiters. Die Gate-Elektrode wird auf der Seitenfläche der Stromsperrschicht ausgebildet. Und der Leitfähigkeitstyp des zweiten Galliumnitrid-basierten Halbleiters unterscheidet sich von dem Leitfähigkeitstyp des dritten Galliumnitrid-basierten Halbleiters.
  • In diesem Herstellungsverfahren wird die Kristallnachzüchtung für die Kanalschicht und die Trägerzuführschicht durch die Oberflächenplanarität einer darunter liegenden Öffnungsseitenfläche beeinflusst. Die Kanalschicht und die Trägerzuführschicht werden an der Öffnungsseitenfläche gezüchtet, und die Öffnungsseitenfläche wird durch ein Trockenätzen ausgebildet. Die Rauheit in dem Oberflächenzustand der Öffnungsseitenfläche ist dementsprechend groß. Die Oberfläche des ersten Teils der Kanalschicht und der Trägerzuführschicht wird durch die darunter liegende Rauheit beeinflusst. In den oben genannten Prozessen des vorliegenden Verfahrens enthält die vorbestimmte Atmosphäre Stickstoff, aber kein Ammoniak. Deshalb kann die durch ein Ätzen verursachte Oberflächenrauheit durch eine Modifikation der Oberfläche des ersten Teils der Trägerzuführschicht reduziert werden. Dementsprechend kann ein durch Oberflächendefekte verursachter Gate-Leckstrom reduziert werden.
  • In dem Herstellungsverfahren gemäß einem Aspekt der vorliegenden Erfindung kann das Material für die Kanalschicht und die Trägerzuführschicht eines von InGaN/AlGaN, GaN/AlGaN oder AlGaN/AlN sein. In diesem Herstellungsverfahren wird also eine geeignete Kombination aus einer Kanalschicht und einer Trägerzuführschicht vorgesehen.
  • Das Herstellungsverfahren gemäß einem Aspekt der vorliegenden Erfindung kann weiterhin einen Schritt (h) zum Bilden der vorbestimmten Atmosphäre in dem Züchtungsofen umfassen, wobei die Temperatur des Substratprodukts bei der Züchtungstemperatur gehalten wird, nachdem das Züchten der Trägerzuführschicht abgeschlossen ist. Mit dem Senken der Temperatur des Substratprodukts von der Züchtungstemperatur kann begonnen werden, nachdem die vorbestimmte Atmosphäre in dem Züchtungsofen vorgesehen wurde.
  • Durch das Bilden der vorbestimmten Atmosphäre in dem Züchtungsofen kann das vorliegende Herstellungsverfahren verhindern, dass die äußerste Fläche über eine längere Zeitdauer an Ammoniak ausgesetzt wird. Wenn die Atmosphäre nach Abschluss der Kristallzüchtung Ammoniak enthält, werden die Stickstoffatome aus dem sich in dem Züchtungsofen zersetzenden Ammoniak an der äußersten Fläche adsorbiert, wodurch eine Oberflächenmigration der Gruppe-III-Atome behindert wird. Wenn die Atmosphäre nach der Kristallzüchtung Stickstoff, aber kein Ammoniak enthält, bleiben die Gruppe-III-Atome, die einen niedrigeren Dampfdruck als Stickstoff aufweisen, an der äußersten Fläche. Die Gruppe-III-Atome bleiben mit einer moderaten Dichte an der äußersten Fläche.
  • Eine Temperatursenkung wird in der vorbestimmten Atmosphäre ausgelöst, sodass auch während der Temperatursenkung ein technischer Beitrag für eine Oberflächenmodifikation erzielt werden kann. Nitride zersetzen sich aktiver in einer Stickstoffatmosphäre als in einer Ammoniakatmosphäre. Durch eine Temperatursenkung kann verhindert werden, dass die sich aus der äußersten Fläche zersetzenden Gruppe-III-Atome eine gewünschte Menge übersteigen.
  • In dem Herstellungsverfahren gemäß einem Aspekt der vorliegenden Erfindung kann das Substrat aus einem leitenden, freistehenden Gruppe-III-Nitrid-Substrat ausgebildet werden. Vorzugsweise ist eine Hauptfläche des freistehenden Gruppe-III-Nitrid-Substrats mit –20 Grad bis +20 Grad in Bezug auf die c-Achse eines Gruppe-III-Nitrids des Substrats ausgerichtet, wenn die Planarität nach dem epitaktischen Züchten betrachtet wird. Das Verfahren kann weiterhin einen Schritt zum Ausbilden einer Drain-Elektrode an einer Rückfläche des Substrats umfassen. In diesem Herstellungsverfahren ist der oben genannte Winkelbereich für ein nützliches Bauelement angemessen.
  • In dem Herstellungsverfahren gemäß einem Aspekt der vorliegenden Erfindung liegt ein durch die erste Bezugsebene und die zweite Bezugsebene gebildeter Winkel vorzugsweise im Bereich von 5 Grad bis 40 Grad. In diesem Herstellungsverfahren ist der oben genannte Winkelbereich für ein nützliches Bauelement angemessen.
  • In dem Herstellungsverfahren gemäß einem Aspekt der vorliegenden Erfindung können der erste Galliumnitrid-basierte Halbleiter der Driftschicht, der zweite Galliumnitrid-basierte Halbleiter der Stromsperrschicht und der dritte Galliumnitrid-basierte Halbleiter der Kontaktschicht einer von n-Typ-GaN/p-Typ-GaN/n+-Typ-GaN oder n-Typ-GaN/p-Typ-AlGaN/n+-Typ-GaN sein. In diesem Herstellungsverfahren wird eine geeignete Kombination aus einer Driftschicht, einer Stromsperrschicht und einer Kontaktschicht vorgesehen.
  • Das Herstellungsverfahren gemäß einem Aspekt der vorliegenden Erfindung kann weiterhin einen Schritt zum Ausbilden einer Source-Elektrode auf der Hauptfläche des Halbleiterstapels nach dem Entnehmen des Substratprodukts umfassen. Die Source-Elektrode kann ein Potential zu der Stromsperrschicht und der Kontaktschicht zuführen; die Kanalschicht und die Trägerzuführschicht können einen Übergang bilden; eine zweidimensionale Elektronengasschicht kann in dem Übergang ausgebildet sein; und die Source-Elektrode kann Träger zuführen, die durch die Kanalschicht fließen. In diesem Herstellungsverfahren führt die Source-Elektrode ein Potential zu der Stromsperrschicht und der Kontaktschicht zu, sodass die Stromsperrschicht als ein Back-Gate der Kanalschicht funktioniert.
  • In dem Herstellungsverfahren gemäß einem Aspekt der vorliegenden Erfindung kann die Gate-Elektrode einen Übergang mit dem ersten Teil der Trägerzuführschicht bilden. Mit diesem Herstellungsverfahren kann auch ein Transistor vorgesehen werden, in dem Kanalträger unter Verwendung einer Gate-Elektrode gesteuert werden, die einen Schottky-Übergang mit einem Halbleiter bildet.
  • Das Herstellungsverfahren gemäß einem Aspekt der vorliegenden Erfindung kann weiterhin folgende Schritte umfassen: Ausbilden eines Gate-Isolationsfilms auf dem ersten Teil der Trägerzuführschicht; und Ausbilden einer Gate-Elektrode auf dem Gate-Isolationsfilm. Die Gate-Elektrode bildet einen Übergang mit dem Gate-Isolationsfilm. Mit diesem Herstellungsverfahren kann ein Transistor mit einer Gate-Elektrode, die Kanalträger über den Isolationsfilm steuert, vorgesehen werden.
  • In dem Herstellungsverfahren gemäß einem Aspekt der vorliegenden Erfindung kann der Gate-Isolationsfilm durch eine Atomlagenabscheidung (ALD) gezüchtet werden. Dieses Herstellungsverfahren kann zu einer weiteren Reduktion des Gate-Leckens mit einer geringen Beschädigung der darunter liegenden Trägerzuführschicht nach der Deposition des Gate-Isolationsfilms beitragen.
  • Die weiter oben genannte Aufgabe sowie weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden durch die folgende ausführliche Beschreibung bevorzugter Ausführungsformen der vorliegenden Erfindung mit Bezug auf die beigefügten Zeichnungen verdeutlicht.
  • Vorteilhafte Effekte der Erfindung
  • Wie weiter oben erläutert, gibt die vorliegende Erfindung ein Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen an, mit dem ein Gate-Leckstrom reduziert werden kann.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist ein Prozessflussdiagramm, das einen Hauptprozess in einem Verfahren zum Herstellen eines elektronischen Nitrid-Bauelements, ein epitaktisches Substrat und ein Substratprodukt gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 2 umfasst einen Satz von Diagrammen, die schematisch einen Prozess eines Herstellungsverfahrens gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.
  • 3 umfasst einen Satz von Diagrammen, die schematisch einen Prozess eines Herstellungsverfahrens gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.
  • 4 umfasst einen Satz von Diagrammen, die schematisch einen Prozess eines Herstellungsverfahrens gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.
  • 5 umfasst einen Satz von Diagrammen, die schematisch einen Prozess eines Herstellungsverfahrens gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.
  • 6 ist ein Diagramm, das schematisch ein elektronisches Nitrid-Bauelement gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 7 umfasst einen Satz von Diagrammen, die eine Temperaturmodifikationssequenz während eines Nachzüchtens zeigen.
  • 8 umfasst einen Satz von Diagrammen, die Rasterelektronenmikrographen einer epitaktischen Nachzüchtungsfläche eines Substratprodukts zeigen.
  • 9 umfasst einen Satz von Diagrammen, die Messungen eines Gate-Drain-Stromleckens in einem gemäß einem Beispiel hergestellten Transistor zeigen.
  • Beschreibung verschiedener Ausführungsformen
  • Die vorliegende Erfindung wird durch die nachfolgende ausführliche Beschreibung mit Bezug auf die beigefügten beispielhaften Zeichnungen verdeutlicht. Im Folgenden werden mit Bezug auf die beigefügten Zeichnungen Ausführungsformen eines Verfahrens zum Herstellen eines elektronischen Nitrid-Bauelements, eines epitaktischen Substrats und eines Substratprodukts der vorliegenden Erfindung erläutert. Soweit möglich, werden einander entsprechende Teile durch gleiche Bezugszeichen angegeben.
  • 1 ist ein Prozessflussdiagramm, das einen Hauptprozess in einem Verfahren zum Herstellen eines elektronischen Nitrid-Bauelements, eines epitaktischen Substrats und eines Substratprodukts gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • In Schritt S101 wird ein Substrat für ein elektronisches Nitrid-Bauelement vorbereitet. Das Substrat, das eine Leitfähigkeit aufweist, kann zum Beispiel aus einem Hexagonalsystem-Gruppe-III-Nitrid ausgebildet werden. Ein freistehendes Gruppe-III-Nitrid-Halbleitersubstrat (nachfolgend durch das Bezugszeichen „51” in dem Teil (a) von 2 angegeben) kann zum Beispiel aus GaN, AlN oder ähnlichem ausgebildet sein. Das Substrat 51 weist eine Hauptfläche 51a und eine Rückfläche 51b auf. In einem geeigneten Beispiel kann die Hauptfläche 51a des Gruppe-III-Nitrid-Halbleitersubstrats 51 durch eine c-Ebene gebildet werden, wobei es aber auch einen geringfügigen Abweichungswinkel in Bezug auf die c-Achse des Gruppe-III-Nitrids des Substrats und zum Beispiel einen Abweichungswinkel im Bereich von –20 Grad bis +20 Grad aufweisen kann. Der vorstehend genannte Winkelbereich ist in einem Bauelement nützlich. In dem Teil (a) von 2 gibt ein c-Achsenvektor VC die c-Achsenrichtung an.
  • In Schritt S102 wird das Gruppe-III-Nitrid-Halbleitersubstrat in einem Züchtungsofen (durch das Bezugszeichen „10a” in dem Teil (a) von 2 angegeben) platziert, wobei das Gruppe-III-Nitrid-Halbleitersubstrat 51 dann einer thermischen Reinigung unterworfen wird. Die thermische Reinigung wird durch eine thermische Behandlung des Gruppe-III-Nitrid-Halbleitersubstrats 51 in einer Atmosphäre durchgeführt, die zum Beispiel Ammoniak und Wasserstoff enthält. Die thermische Behandlung dauert zum Beispiel ungefähr 10 Minuten. Die Temperatur der thermischen Behandlung liegt zum Beispiel bei ungefähr 1030°C. Der Druck in dem Ofen liegt zum Beispiel bei 100 Torr.
  • In Schritt S103 wird ein Halbleiterstapel 53 auf der Hauptfläche 51a des Substrats 51 gezüchtet, um ein epitaktisches Substrat E wie in dem Teil (a) von 2 gezeigt zu bilden. Bei der Ausbildung des Halbleiterstapels 53 werden eine Driftschicht 55 aus einem Galliumnitrid-basierten Halbleiter eines ersten Leitfähigkeitstyps, eine Stromsperrschicht 57 aus einem Galliumnitrid-basierten Halbleiter eines zweiten Leitfähigkeitstyps und eine Kontaktschicht 59 aus einem Galliumnitrid-basierten Halbleiter des ersten Leitfähigkeitstyps in dieser Reihenfolge auf der Hauptfläche 51a des Substrats 51 gezüchtet. Die Züchtung wird zum Beispiel durch eine metallorganische chemische Gasphasenabscheidung bewerkstelligt. Die Driftschicht 55 wird zum Beispiel aus einem 5 μm dicken, undotierten GaN ausgebildet, die Stromsperrschicht 57 wird zum Beispiel aus einem 0,5 μm dicken Mg-dotierten p-Typ-GaN ausgebildet und die Kontaktschicht 59 wird zum Beispiel aus einem 0,2 μm dicken, Si-dotierten n+-Typ-GaN ausgebildet. Die Oberflächenausrichtung der Übergänge 61a, 61b in dem Halbleiterstapel 53 entspricht der Oberflächenausrichtung der Hauptfläche 51a des Substrats 51. In diesem Fall ist die Dicke des Halbleiterstapels 53 gleich 5,7 μm.
  • In Schritt S104 wird das epitaktische Substrat E aus dem Züchtungsofen 10a entnommen. Danach wird in Schritt S105 eine Öffnung in dem Halbleiterstapel 53 ausgebildet. Zuerst wird in Schritt S105-1 eine Maske 63 auf einer Fläche 53a des Halbleiterstapels 53 mittels einer Photolithographie wie in dem Teil (b) in 2 gezeigt ausgebildet. Die Maske 63 kann zum Beispiel aus einem Resist oder einem Siliciumoxidfilm ausgebildet werden. Die Maske 63 weist eine Öffnung 63a auf, die die Form und die Position der Öffnung definiert, die in dem Halbleiterstapel 53 ausgebildet werden soll. Nachdem die Maske 63 mittels der Photolithographie ausgebildet wurde, wird das epitaktische Substrat E in Schritt S105-2 in einer in dem Teil (a) von 3 gezeigten Ätzvorrichtung 10b angeordnet. Der Halbleiterstapel 53 wird unter Verwendung dieser Vorrichtung 10b und der Maske 63 trockengeätzt. Das Trockenätzen kann zum Beispiel ein reaktives Ionenätzen (RIE) sein. Chlorgas kann als das Ätzmittel verwendet werden. Eine Öffnung 65 wird in dem Halbleiterstapel 53 durch ein Ätzen unter Verwendung der Maske 63 ausgebildet. Ein Halbleiterstapel 53b einschließlich der Öffnung 65 wird durch diese Öffnungsbildung ausgebildet.
  • Die Öffnung 65 reicht von der Kontaktschicht 59 der Oberfläche 53a zu der Driftschicht. Die Öffnung 65 wird durch Seitenflächen 65d und eine Bodenfläche 65e definiert. Seitenflächen 55a und eine obere Fläche 55b der Driftschicht 55, Seitenflächen 57a der Stromsperrschicht 57 und Seitenflächen 59a der Kontaktschicht 59 erscheinen an den Seitenflächen 65d der Öffnung 65. Die obere Fläche 55b der Driftschicht 55 erscheint an der Bodenfläche 65e der Öffnung 65.
  • In Schritt S105-3 wird die Maske 63 wie in dem Teil (b) von 3 gezeigt entfernt. Dadurch wird ein Substratprodukt SP1 ausgebildet. In dem Substratprodukt SP1 weist die Öffnung 65 erste bis dritte Teile 65a, 65b, 65c auf. Die obere Fläche 55b (Bodenfläche 65e) der Driftschicht 55 liegt in dem ersten Teil 65a frei. In dem zweiten Teil 65b und in dem dritten Teil 65c erstrecken sich die Seitenflächen 65d der Öffnung 65 schräg von der oberen Fläche 55b der Driftschicht 55 nach oben zu der Fläche 53a des Halbleiterstapels 53b.
  • In dem Teil (b) von 3 ist eine einzelne Öffnung 65 gezeigt, wobei das Substrat 51 jedoch mehrere daran angeordnete Öffnungen aufweist. Dementsprechend nimmt der Halbleiterstapel 53b eine Mesaform oder eine Form mit einer Vertiefung (zum Beispiel einer Rille) in Übereinstimmung mit der Form der Öffnung 63 an. Die Seitenflächen 65d sind in Bezug auf die Hauptfläche 51a des Substrats 51 geneigt und sind in Bezug auf die Fläche 53a des Halbleiterstapels 53b geneigt. Der spezifische Neigungswinkel der Seitenflächen 65d kann durch ein Ätzen gesteuert werden.
  • Eine der Seitenflächen 65d erstreckt sich über ihre gesamte Länge entlang einer Bezugsebene R11, während sich die andere Seitenfläche 65d über ihre gesamte Länge entlang einer Bezugsebene R12 erstreckt. Die Bezugsebenen R11, R12 sind in Bezug auf die Hauptfläche 51a des Substrats 51 und eine Bezugsachse Cx, die die Richtung der c-Achse des Gruppe-III-Nitridsubstrats 51 angibt, geneigt. Die Normallinien der Bezugsebenen R11, R12 sind in Bezug auf die c-Achse geneigt, wobei sich die Hauptfläche 53a des Halbleiterstapels 53b entlang einer Bezugsebene R13 erstreckt. Der durch die c-Achse und die Normallinien der Bezugsebenen R11, R12 gebildete Winkel ist größer als der durch die c-Achse und die Normallinie der Bezugsebene R13 gebildete Winkel. In einem geeigneten Beispiel kann die Hauptfläche 53a des Halbleiterstapels 53b im Wesentlichen parallel zu der Hauptfläche 51a des Substrats 51 sein. Der durch die Bezugsebenen R11, R12 (d. h. die Seitenflächen 65d) und die Bezugsebene R13 (Hauptflächen 63a, 51a) gebildete Winkel kann zum Beispiel im Bereich von 5 Grad bis 40 Grad liegen.
  • Falls erforderlich, wird eine Vorbehandlung (zum Beispiel eine Reinigung) des Substratprodukts SP1 vor dem Züchten einer Kanalschicht und einer Trägerzuführschicht durchgeführt, wobei danach in Schritt S106 das Substratprodukt SP1 in dem Züchtungsofen 10a platziert wird.
  • In Schritt S107 wird ein Quellgas G1, das Ammoniak und ein Gruppe-III-Elementmaterial enthält, zu dem Züchtungsofen 10a zugeführt, um eine Kanalschicht 69 bei einer Züchtungstemperatur TG1 auf der Hauptfläche 53a des Halbleiterstapels 53b und an den Seitenflächen 65d und der Bodenfläche 65e der Öffnung 65 wie in dem Teil (a) von 4 gezeigt zu züchten. Die Kanalschicht 69 wird aus einem Galliumnitrid-basierten Halbleiter ausgebildet. Die Kanalschicht 69 umfasst erste Teile 69a, zweite Teile 69b und einen dritten Teil 69c. Die ersten Teile 69a werden auf den Seitenflächen 65d der Öffnung 65 gezüchtet und erstrecken sich entlang der Bezugsebenen R21. Die Bezugsebenen R21 sind in Bezug auf die Hauptfläche 51a des Substrats 51 und eine Ebene senkrecht zu der c-Achse des Galliumnitrid-basierten Halbleiters der Kanalschicht 69 geneigt. Die zweiten Teile 69b werden auf der Hauptfläche 53a des Halbleiterstapels 53b gezüchtet und erstrecken sich entlang einer Bezugsebene R22, die senkrecht zu der c-Achse ist. Die ersten Teile 69a sind in Bezug auf die Bezugsebene R22 geneigt. Der dritte Teil 69c wird auf der Bodenfläche 65e der Öffnung 65 gezüchtet und erstreckt sich entlang einer Bezugsebene R23. Die ersten Teile 69a sind in Bezug auf die Bezugsebene R23 geneigt. In einem geeigneten Beispiel ist die Bezugsebene R23 im Wesentlichen parallel zu der Bezugsebene R22 und sind die Bezugsebene R23 und die Bezugsebene R22 parallel zu der Hauptfläche 51a des Substrats 51.
  • In Schritt S108 wird ein Quellgas G2, das Ammoniak und ein Gruppe-III-Elementmaterial enthält, zu dem Züchtungsofen 10a zugeführt, um eine Trägerzuführschicht 71 mit einer Züchtungstemperatur TG2 auf der Hauptfläche 53a des Halbleiterstapels 53b und an den Seitenflächen 65d und der Bodenfläche 65e der Öffnung 65 wie in dem Teil (b) von 4 gezeigt zu züchten. Die Trägerzuführschicht 71 bildet einen Heteroübergang 70 mit der Kanalschicht 69. Die Trägerzuführschicht 71 wird aus einem Gruppe-III-Nitrid-Halbleiter ausgebildet. Die Trägerzuführschicht 71 umfasst erste Teile 71a, zweite Teile 71b und einen dritten Teil 71c. Die ersten Teile 71a werden auf den Seitenflächen 65d der Öffnung 65 gezüchtet und erstrecken sich entlang von Bezugsebenen R31. Die Bezugsebenen R31 sind in Bezug auf die Hauptfläche 51a des Substrats 51 und eine Ebene senkrecht zu der c-Achse des Galliumnitrid-basierten Halbleiters der Trägerzuführschicht 71 (in derselben Richtung wie die c-Achse des Substrats 51) geneigt. Die zweiten Teile 71b werden auf der Hauptfläche 53a des Halbleiterstapels 53b gezüchtet und erstrecken sich entlang einer Bezugsebene R32. Die ersten Teile 71a sind in Bezug auf die Bezugsebene R32 geneigt. Der dritte Teil 71c wird auf der Bodenfläche 65e der Öffnung 65 gezüchtet und erstreckt sich entlang einer Bezugsebene R33. Die ersten Teile 71a sind in Bezug auf die Bezugsebene R33 geneigt. In dem vorliegenden Beispiel ist die Bezugsebene R33 im Wesentlichen parallel zu der Bezugsebene R32 und sind die Bezugsebene R33 und die Bezugsebene R32 parallel zu der Hauptfläche 51a des Substrats 51. Die Bandlücke des Gruppe-III-Nitridhalbleiters der Trägerzuführschicht 71 ist größer als die Bandlücke des Galliumnitrid-basierten Halbleiters der Kanalschicht 69.
  • Ein durch eine erste Achse senkrecht zu einer der Bezugsebenen R31 und die c-Achse des Galliumnitrid-basierten Halbleiters der Trägerzuführschicht 71 gebildeter erster Winkel ist größer als ein durch eine zweite Achse senkrecht zu der Bezugsebene R32 und die c-Achse des Galliumnitrid-basierten Halbleiters der Trägerzuführschicht 71 gebildeter zweiter Winkel. Der zweite Winkel ist gleich null oder ein sehr kleiner Winkel, wenn die Hauptfläche 51a des Substrats 51 in einer c-Ebene liegt oder mit einem geringfügigen Abweichungswinkel von der c-Ebene ausgerichtet ist. Der erste Winkel entspricht der Neigung der Seitenflächen 65d der Öffnung 65 und ist größer als der zweite Winkel. Die Neigung der ersten Teile 69a, 71a ist dementsprechend wesentlich.
  • In Schritt S109 werden, nachdem das Züchten der Trägerzuführschicht 71 abgeschlossen wurde, die Flächen 71a der Trägerzuführschicht 71 einer vorbestimmten Atmosphäre G3 bei einer Temperatur, die nicht höher als die Züchtungstemperatur TG2 der Trägerzuführschicht 71 ist, wie in dem Teil (a) von 5 gezeigt ausgesetzt. Die vorbestimmte Atmosphäre enthält Stickstoff (N2), aber kein Ammoniak.
  • Nachdem das Züchten der Trägerzuführschicht 71 abgeschlossen ist, wird vorzugsweise die vorbestimmte Atmosphäre in dem Züchtungsofen 10a gebildet, während die Temperatur eines Substratprodukts SP2 bei der Züchtungstemperatur TG2 gehalten wird. Die Temperatur des Substratprodukts TG2 kann von der Züchtungstemperatur TG2 zu sinken beginnen, nachdem die vorbestimmte Atmosphäre zu dem Züchtungsofen 10a zugeführt wurde. Durch die Bildung der vorbestimmten Atmosphäre in dem Züchtungsofen 10 verhindert das vorliegende Herstellungsverfahren, dass die äußerste Fläche des Substratprodukts SP2 über eine längere Zeitdauer an Ammoniak ausgesetzt wird. Wenn die Atmosphäre nach der Kristallzüchtung Ammoniak enthält, werden die Stickstoffatome aus dem sich in dem Züchtungsofen 10a zersetzenden Ammoniak an der äußersten Fläche des Substratprodukts SP2 adsorbiert und behindern eine Oberflächenmigration der Gruppe-III-Atome. Wenn die Atmosphäre nach der Kristallzüchtung Stickstoff, aber kein Ammoniak enthält, bleiben die Gruppe-III-Atome, die einen niedrigeren Dampfdruck aufweisen als Stickstoff, an der äußersten Fläche. Die Gruppe-III-Atome bleiben mit einer moderaten Dichte an der äußersten Fläche.
  • Eine Temperatursenkung wird in der vorbestimmten Atmosphäre ausgelöst, sodass ein technischer Beitrag zu einer Oberflächenmodifikation nicht nur während der Periode der Wachstumstemperatur TG2, sondern auch während der Temperatursenkung erzielt werden kann. Nitride zersetzen sich aktiver in einer Stickstoffatmosphäre als in einer Ammoniakatmosphäre. Durch eine Temperatursenkung kann verhindert werden, dass die sich aus der äußersten Fläche zersetzenden Gruppe-III-Atome eine gewünschte Menge übersteigen.
  • Nach dem die Temperatur des Substratprodukts SP2 gesenkt wurde und das Substratprodukt SP1 entfernt wurde, wird das Substratprodukt SP2 in Schritt S110 aus dem Züchtungsofen 10a wie in dem Teil (b) von 5 gezeigt entnommen. In dem Elektrodenausbildungsprozess der Schritte S111a oder S111b wird eine Gate-Elektrode auf der Trägerzuführschicht 71 ausgebildet. In dem Elektrodenausbildungsprozess werden insbesondere eine Source-Elektrode 73, die einen Kontakt mit den Halbleiterschichten 57, 59 des Halbleiterstapels 53b bildet, eine Drain-Elektrode 75, die einen Kontakt mit der Rückfläche 51b des Substrats 51 bildet, ein Gate-Isolationsfilm 77 und eine Gate-Elektrode 79, die einen Kontakt an dem Gate-Isolationsfilm 77 bildet, ausgebildet.
  • Zum Beispiel kann der Gate-Isolationsfilm 77 durch eine Atomlagenabscheidung (ALD) gezüchtet werden. Dieses Herstellungsverfahren kann zu einer weiteren Reduktion des Gate-Leckens mit einer geringen Beschädigung der darunter liegenden Trägerzuführschicht nach der Deposition des Gate-Isolationsfilms beitragen.
  • Die Source-Elektrode kann auf der Hauptfläche 53a des Halbleiterstapels 53b ausgebildet werden. Die Source-Elektrode 73 führt ein Potential zu der Stromsperrschicht 57 und zu der Kontaktschicht 59 zu. Die Kanalschicht 69 und die Trägerzuführschicht 71 bilden den Übergang 70, sodass eine zweidimensionale Trägergasschicht in dem Übergang 70 gebildet wird. Die Source-Elektrode 73 führt Träger zu, die durch die Kanalschicht 69 fließen. Die Träger fließen zu der Driftschicht 55 durch die zweidimensionale Trägergaschicht. In diesem Herstellungsverfahren führt die Source-Elektrode 73 ein Potential zu der Stromsperrschicht 57 und der Kontaktschicht 59 zu, sodass die Stromsperrschicht 57 als ein Back-Gate für die Kanalschicht 69 funktioniert.
  • In diesem Verfahren erstrecken sich wie in dem Teil (a) von 4 gezeigt die ersten Teile 69a der Kanalschicht 69 entlang der Bezugsebenen R21, die in Bezug auf die Hauptfläche 51a des Substrats 51 und eine Ebene senkrecht zu der c-Achse des Galliumnitrid-basierten Halbleiters der ersten Teile 69a geneigt sind. Dementsprechend weisen die ersten und zweiten Teile 69a, 69b der Kanalschicht 69 jeweils verschiedene Oberflächenausrichtungen auf. Die ersten und zweiten Teile 71a, 71b der Trägerzuführschicht 71 werden jeweils auf den ersten und zweiten Teilen 69a, 69b der Kanalschicht 69 gezüchtet. Die Seitenfläche 69d der Öffnung 69 ist geneigt, sodass während der Züchtung auf den ersten Teilen 69a, 71a der Kanalschicht 6 und der Trägerzuführschicht 71 die Oberflächenmigration der Bestandselemente an den Züchtungsflächen weniger aktiv ist als während der Züchtung der zweiten Teile 69b, 71b. Deshalb neigt der Züchtungsmodus auf den ersten Teilen 69a, 71a zu einem Inselzüchtungsmodus. Bei einer Züchtung gemäß diesem Modus werden Defekte auf der Kristallfläche erzeugt und ist die endgültige Oberflächenmorphologie rau. Die oben genannten Oberflächendefekte führen zu Gate-Leckströmen, wenn die Gate-Elektrode 79 auf den geneigten ersten Teilen 71a ausgebildet wird. In diesem Verfahren wird ein Prozess ausgeführt, in dem das Substratprodukt SP2 einer Temperatur, die nicht höher als die Züchtungstemperatur TG2 ist, in einer vorbestimmten Atmosphäre, die im Wesentlichen aus Stickstoff besteht, nach dem Abschluss der Züchtung der Trägerzuführschicht 71 und vor der Ausbildung der Gate-Elektrode 79 auf den ersten Teilen 71a der Trägerzuführschicht 71 ausgesetzt wird. In diesem Prozess enthält die vorbestimmte Atmosphäre Stickstoff (N2), aber kein Ammoniak. Deshalb können Oberflächendefekte, die durch die Neigung und/oder die Oberflächenplanarität der ersten Teile 71a, 69a der Trägerzuführschicht 71 und der Kanalschicht 69 verursacht werden, durch eine Modifikation der Oberfläche der ersten Teile 71a der Trägerzuführschicht 71 reduziert werden. Die vorbestimmte Atmosphäre fördert eine Migration nach einer Züchtung an den Oberflächen 71a der Trägerzuführschicht 71 und ermöglicht dadurch eine Verbesserung der Oberflächenplanarität. Dementsprechend kann ein durch Oberflächendefekte verursachter Gate-Leckstrom reduziert werden.
  • In diesem Herstellungsverfahren wird die Kristallnachzüchtung für die Kanalschicht 69 und die Trägerzuführschichten 71 durch die Oberflächenplanarität der darunter liegenden Öffnungsseitenflächen 65d beeinflusst. Die Kanalschicht 69 und die Trägerzuführschicht 71 werden auf den Öffnungsseitenflächen 65d gezüchtet, und die Öffnungsseitenflächen 65d werden durch ein Trockenätzen ausgebildet. Die Rauheit in dem Oberflächenzustand der Öffnungsseitenflächen 65d ist dementsprechend groß. Die Oberfläche der ersten Teile 69a, 71a der Kanalschicht 69 und der Trägerzuführschicht 71 wird durch die darunter liegende Rauheit beeinflusst. In dem oben beschriebenen Prozess enthält die vorbestimmte Atmosphäre Stickstoff (N2), aber keinen Ammoniak. Deshalb kann auch die durch das Ätzen verursachte Oberflächenrauheit durch eine Modifikation der Oberfläche der ersten Teile 71a der Trägerzuführschicht 71 reduziert werden. Dementsprechend kann der durch Oberflächendefekte verursachte Gate-Leckstrom reduziert werden. Eine Züchtung wird durch einen fortgesetzten Satz von Züchtungsdurchgängen von der Kanalschicht 69 zu der Trägerzuführschicht 71 durchgeführt, sodass ein sauberer Heteroübergang erzeugt werden kann und die Planarität der Oberfläche der Trägerzuführschicht in einer vorbestimmten Atmosphäre verbessert werden kann. Die vorliegende Ausführungsform ermöglicht darüber hinaus eine Reduktion eines Stromzusammenbruchs.
  • In der vorliegenden Ausführungsform wird der Gate-Isolationsfilm 77 auf den ersten Teilen 71a der Trägerzuführschicht 71 ausgebildet, wobei dann die Gate-Elektrode 79 auf dem Gate-Isolationsfilm 77 ausgebildet werden kann. Die Gate-Elektrode 79 bildet einen Übergang mit dem Gate-Isolationsfilm 77. Mit diesem Herstellungsverfahren kann also ein Transistor mit der Gate-Elektrode 79 vorgesehen werden, die Kanalträger über den Isolationsfilm 77 steuert.
  • Alternativ hierzu kann die Gate-Elektrode, die einen Übergang mit den ersten Teilen 71a der Trägerzuführschicht 71 bildet, auch ausgebildet werden, ohne den Gate-Isolationsfilm 77 auszubilden. Dieses Herstellungsverfahren gestattet, dass ein Transistor vorgesehen wird, in dem Kanalträger unter Verwendung einer Gate-Elektrode gesteuert werden, die einen Schottky-Übergang mit einem Halbleiter bildet.
  • Die Materialien der Kanalschicht 69 und der Trägerzuführschicht 71 können eines von InGaN/AlGaN, GaN/AlGaN oder AlGaN/AlN sein. Diese können geeignete Kombinationen aus der Kanalschicht 69 und der Trägerzuführschicht 71 vorsehen.
  • Der Galliumnitrid-basierte Halbleiter der Driftschicht 55, der Galliumnitrid-basierte Halbleiter der Stromsperrschicht 57 und der Galliumnitrid-basierte Halbleiter der Kontaktschicht 59 können eines von n-Typ-GaN/p-Typ-GaN/n+-Typ-GaN und n-Typ-GaN/p-Typ-AlGaN/n+-Typ-GaN sein. Diese können geeignete Kombinationen der Driftschicht 55, der Stromsperrschicht 57 und der Kontaktschicht 59 vorsehen.
  • 6 ist ein Diagramm, das den Aufbau eines elektronischen Nitrid-Bauelements gemäß der vorliegenden Erfindung zeigt. Ein Heteroübergangs-Transistor 11 wird als ein Beispiel für ein elektronisches Nitrid-Bauelement erläutert. Der Heteroübergangs-Transistor 11 enthält ein leitendes Substrat 13, einen Halbleiterstapel 15, eine Driftschicht 17, eine Kanalschicht 19, eine Trägerzuführschicht 21 und eine Gate-Elektrode 23. Das leitende Substrat 13 weist eine Hauptfläche 13a aus einem Gruppe-III-Nitrid und eine Rückfläche 13b aus einem Gruppe-III-Nitrid auf. Die Gruppe-III-Nitrid-Hauptfläche 13a ist vorzugsweise eine c-Ebene und kann einen geringfügigen Abweichungswinkel für den Zweck einer entsprechenden Kristallzüchtung aufweisen. Der Halbleiterstapel 15 weist eine Öffnung 16 auf, die in de Richtung der Hauptfläche 13a des leitenden Substrats 13 versenkt ist. Die Öffnung 16 wird durch eine Mesa, eine Vertiefung oder eine Rille in dem Halbleiterstapel 15 definiert. Die Kanalschicht 19 ist aus einem Galliumnitrid-basierten Halbleiter ausgebildet und in der Öffnung 16 des Halbleiterstapels 15 vorgesehen. Die Trägerzuführschicht 21 ist aus einem Gruppe-III-Nitrid-Halbleiter ausgebildet, in der Öffnung 16 des Halbleiterstapels 15 vorgesehen und erstreckt sich auf der Kanalschicht 19 in der Öffnung 16. Die Gate-Elektrode 23 ist in der Trägerzuführschicht 21 vorgesehen. Die Trägerzuführschicht 21 ist zwischen der Kanalschicht 19 und der Gate-Elektrode 23 in der Öffnung 16 angeordnet. Die Kanalschicht 19 und die Trägerzuführschicht 21 bilden einen Heteroübergang 20. Die Gate-Elektrode 23 steuert die Erzeugung eines zweidimensionalen Elektronengases entlang des Heteroübergangs 20.
  • Der Halbleiterstapel 15 enthält eine Galliumnitrid-basierte Halbleiterschicht 25 eines ersten Leitfähigkeitstyps, eine Galliumnitrid-basierte Halbleiterschicht 27 eines zweiten Leitfähigkeitstyps und eine Galliumnitrid-basierte Halbleiterschicht 29. Die Galliumnitrid-basierte Halbleiterschicht 25 des ersten Leitfähigkeitstyps weist zum Beispiel eine n-Leitfähigkeit auf und ist auf der Hauptfläche 13a des Substrats 13 vorgesehen. Die Galliumnitrid-basierte Halbleiterschicht 27 des zweiten Leitfähigkeitstyps weist zum Beispiel eine p-Leitfähigkeit auf und ist zwischen der Galliumnitrid-basierten Halbleiterschicht 25 des ersten Leitfähigkeitstyps und der Hauptfläche 13a des leitenden Substrats 13 vorgesehen. Die Galliumnitrid-basierte Halbleiterschicht 29 weist zum Beispiel eine n-Leitfähigkeit auf und ist auf der Hauptfläche 13a des Substrats 13 vorgesehen. Die Trägerzuführschicht 21 und die Kanalschicht 19 erstrecken sich zwischen der Gate-Elektrode 23 und der Seitenfläche der Galliumnitrid-basierten Halbleiterschicht 27 des zweiten Leitfähigkeitstyps.
  • Die Galliumnitrid-basierte Halbleiterschicht 25 des ersten Leitfähigkeitstyps weist eine Endfläche 25a auf, die an einer Seitenfläche 16a der Öffnung 16 des Halbleiterstapels 15 angeordnet ist. Die Galliumnitrid-basierte Halbleiterschicht 27 des zweiten Leitfähigkeitstyps weist eine Endfläche 27a auf, die an der Seitenfläche 16a der Öffnung 16 des Halbleiterstapels 15 angeordnet ist. Die Galliumnitrid-basierte Halbleiterschicht 29 weist eine Endfläche 29a auf, die an der Seitenfläche 16a der Öffnung 16 des Halbleiterstapels 15 angeordnet ist. Die Kanalschicht 19 ist an der Endfläche 25a der Galliumnitrid-basierten Halbleiterschicht 25 des ersten Leitfähigkeitstyps, der Endfläche 27a der Galliumnitrid-basierten Halbleiterschicht 27 des zweiten Leitfähigkeitstyps und der Endfläche 29a und einer oberen Fläche 29b der Galliumnitrid-basierten Halbleiterschicht 29 des ersten Leitfähigkeitstyps vorgesehen. Die Driftschicht 17 ist an der Endfläche 29a der Galliumnitrid-basierten Halbleiterschicht 29 für eine Isolation und auf der Hauptfläche 13a vorgesehen.
  • In dem vorliegenden Beispiel ist wie in 6 gezeigt die Bodenfläche 16b der Öffnung 16 im Wesentlichen entlang der c-Ebene (Ebene senkrecht zu der c-Achse) vorgesehen. In 6 ist ein Kristallkoordinatensystem CR gezeigt, wobei eine Bezugsachse Cx die Richtung der c-Achse angibt. Die m-Ebene ist eine Ebene senkrecht zu der m-Achse in dem Kristallkoordinatensystem CR, und die a-Ebene ist eine Ebene senkrecht zu der a-Achse in dem Kristallkoordinatensystem CR. Die Seitenfläche 16a der Öffnung 16 ist in Bezug auf eine a-Ebene eines Gruppe-III-Nitrid-Halbleiters, in Bezug auf die m-Ebene eines Gruppe-II-Nitrid-Halbleiters und in Bezug auf die c-Ebene des Gruppe-III-Nitrid-Halbleiters geneigt. In dem vorliegenden Beispiel erstreckt sich die Seitenfläche 16a der Öffnung 16 in der Richtung der m-Achse oder a-Achse.
  • Der Heteroübergangs-Transistor 11 kann weiterhin eine Source-Elektrode 31 enthalten, die mit der Galliumnitrid-basierten Halbleiterschicht 25 des ersten Leitfähigkeitstyps verbunden ist. Die Source-Elektrode 31 kann ein Potential zu der Galliumnitrid-basierten Halbleiterschicht 27 des zweiten Leitfähigkeitstyps zuführen. Nachdem das Potential durch die Source-Elektrode 31 nicht nur zu der Galliumnitrid-basierten Halbleiterschicht 25 des ersten Leitfähigkeitstyps, sondern auch zu der Galliumnitrid-basierten Halbleiterschicht 27 des zweiten Leitfähigkeitstyps zugeführt wurde, wird das Potential der Galliumnitrid-basierten Halbleiterschicht 27 des zweiten Leitfähigkeitstyps unter Verwendung der Source-Elektrode 31 in der Form einer Rückvorspannung angelegt. Dies ist für einen Normal-Aus-Betrieb des Heteroübergangs-Transistors 11 geeignet.
  • Der Heteroübergangs-Transistor 11 kann weiterhin eine Drain-Elektrode 33 umfassen, die auf der Rückfläche 13b des leitenden Substrats 13 vorgesehen ist. Die Drain-Elektrode 33 kann von der Gate-Elektrode 23 isoliert sein, weil die Drain-Elektrode 33 an der Rückfläche 13b des leitenden Substrats 13 vorgesehen ist. Dies ist dementsprechend hinsichtlich der Realisierung eines hohen Spannungszusammenbruchs effektiv. Die Drain-Elektrode 33 kann zum Beispiel aus Ni/Al ausgebildet sein, und die Source-Elektrode 31 kann zum Beispiel aus Ti/Al ausgebildet sein. Die Gate-Elektrode 23 kann zum Beispiel aus Ni/Au, Pt/Au, Pd/Au, Mo/Au oder ähnlichem ausgebildet sein.
  • Die erste Fläche 25b der Galliumnitrid-basierten Halbleiterschicht 25 des ersten Leitfähigkeitstyps bildet einen Übergang mit der Kanalschicht 19. Eine zweite Fläche 25c der Galliumnitrid-basierten Halbleiterschicht 25 des ersten Leitfähigkeitstyps bildet einen Übergang mit einer ersten Fläche 27b der Galliumnitrid-basierten Halbleiterschicht 27 des zweiten Leitfähigkeitstyps. Die erste Fläche 29b der Galliumnitrid-basierten Halbleiterschicht 29 bildet einen Übergang mit einer zweiten Fläche 27c der Galliumnitrid-basierten Halbleiterschicht 27 des zweiten Leitfähigkeitstyps. Eine zweite Fläche 29c der Galliumnitrid-basierten Halbleiterschicht 29 bildet einen Übergang mit der Hauptfläche 13a des leitenden Substrats 13.
  • An der Seitenfläche 16a der Öffnung 16 bildet die Rückfläche der Kanalschicht 19 einen Übergang mit der Endfläche 25a der Galliumnitrid-basierten Halbleiterschicht 25 des ersten Leitfähigkeitstyps. Die Rückfläche der Kanalschicht 19 bildet einen Übergang mit der Endfläche 25a der Galliumnitrid-basierten Halbleiterschicht 25 des ersten Leitfähigkeitstyps und der Endfläche 27a der Galliumnitrid-basierten Halbleiterschicht 27 des zweiten Leitfähigkeitstyps. Die Rückfläche der Kanalschicht 23 bildet einen Übergang mit der Endfläche 29a der Galliumnitrid-basierten Halbleiterschicht 29. Die Gate-Elektrode 18 bildet einen Schottky-Übergang mit der Trägerzuführschicht 21.
  • Im Folgenden wird ein Beispiel für den Heteroübergangs-Transistor 11 erläutert.
    Leitendes Substrat 13: n-Typ-GaN (Trägerkonzentration: 1 × 1019 cm–3).
    Kanalschicht 19: undotiertes GaN (Trägerkonzentration: 1 × 1015 m–3, Dicke: 30 nm).
    Trägerzuführschicht 21: undotiertes AlGaN (Dicke: 30 nm, Al-Zusammensetzungsverhältnis 0,25).
    Galliumnitrid-basierte Halbleiterschicht 25 des ersten Leitfähigkeitstyps: n-Typ-GaN (Trägerkonzentration: 1 × 1018 m–3, Dicke: 0,3 μm).
    Galliumnitrid-basierte Halbleiterschicht 27 des zweiten Leitfähigkeitstyps: p+-Typ-GaN (Trägerkonzentration: 1 × 1018 m–3, Dicke: 0,5 μm).
    Galliumnitrid-basierte Halbleiterschicht 29: undotiertes GaN (Trägerkonzentration: 1 × 1015 m–3, Dicke: 5 μm).
  • Der vorstehend beschriebene Heteroübergangs-Transistor stellt ein Beispiel für einen praktikablen Aufbau dar. Dank des Beitrags der thermischen Behandlung in der vorbestimmten Atmosphäre ist die Oberflächenrauheit Rms der Oberfläche der Trägerzuführschicht 21 (oder der Schnittfläche zwischen der Trägerzuführschicht 21 und der oberen Schicht, die einen Übergang mit der Trägerzuführschicht 21 bildet) kleiner als die Rauheit der Schnittfläche der Seitenfläche 16a der Öffnung 16 in dem Heteroübergangs-Transistor. Weiterhin ist die Oberflächenrauheit Rms der Oberfläche der Trägerzuführschicht 21 (oder der Schnittfläche zwischen der Trägerzuführschicht 21 und der oberen Schicht, die einen Übergang mit der Trägerzuführschicht 21 bildet) kleiner als die Rauheit der Schnittfläche der Kanalschicht 19 an der Seitenfläche 16a der Öffnung 16 in dem Heteroübergangs-Transistor.
  • (Beispiel 1)
  • Herstellung eines epitaktischen Substrats
  • Ein Galliumnitridfilm wird durch eine MOCVD ausgebildet. Trimethylgallium wird als ein Rohmaterial für Gallium verwendet. Ein hochreines Ammoniak wird als ein Rohmaterial für Stickstoff verwendet. Gereinigter Wasserstoff wird als ein Trägergas verwendet. Die Reinheit des hochreinen Ammoniaks liegt bei 99,999% oder höher, und die Reinheit des gereinigten Wasserstoffs liegt bei 99,999995% oder höher. Wasserstoff-basiertes Silan wird als ein n-Typ-Dotierungsmittel verwendet, und Biscyclopentadienylmagnesium wird als ein p-Typ-Dotierungsmittel verwendet. Ein leitendes Galliumnitrid-Substrat wird als das Substrat verwendet. Die Größe des Substrats beträgt 2 Zoll. Zuerst wird das Substrat mit Ammoniak in einer Wasserstoffatmosphäre bei einer Temperatur von 1030°C und einem Druck von 100 Torr gereinigt. Danach wird die Temperatur auf 1050°C erhöht, wobei dann eine Galliumnitridschicht bei einem Druck von 200 Torr und einem V/III-Molverhältnis von 1500 ausgebildet wird.
  • Eine 5 μm dicke n-Typ-Driftschicht, eine 0,5 μm dicke p-Typ-Stromsperrschicht und eine 0,2 μm dicke n-Typ-Kappenschicht (Kontaktschicht) werden in dieser Reihenfolge auf dem Galliumnitridsubstrat gezüchtet. Die Si-Konzentration in der Driftschicht liegt bei 1 × 1016 cm–3, die Mg-Konzentration in der Sperrschicht liegt bei 1 × 1018 cm–3 und die Si-Konzentration in der Kappenschicht liegt bei 1 × 1018 cm–3. Durch die vorstehend beschriebene Filmdeposition wird ein epitaktisches Substrat mit einem Halbleiterstapel eines npn-Aufbaus auf dem Galliumnitridsubstrat hergestellt.
  • Herstellung eines Bauelementaufbaus
  • Ein Öffnungsabschnitt wird in dem epitaktischen Substrat ausgebildet. Eine Maske für diesen Zweck wird durch die Beschichtung der epitaktischen Filmoberfläche mit einem Resist und die folgende Ausbildung eines Musters in dem Resist mittels einer Photolithographie ausgebildet. Ein Öffnungsabschnitt wird auf dem epitaktischen Substrat durch ein reaktives Ionenätzen unter Verwendung dieser Maske ausgebildet, um ein Substratprodukt mit einer Öffnung herzustellen.
  • Die Resistmaske wird entfernt und das Substrat wird gereinigt, und danach wird das Substrat erneut in eine MOCVD-Vorrichtung eingeführt und es wird eine Nachzüchtung in Übereinstimmung mit der in 7 gezeigten Modifikationssequenz durchgeführt. In der Sequenz der Teile (a) und (b) von 7 wird das Substratprodukt zum Zeitpunkt t0 in einem Züchtungsofen platziert; danach wird die Substrattemperatur zu 400°C erhöht, während Wasserstoff strömt. Die Substrattemperatur erreicht die 400°C zum Zeitpunkt t1. Die Substrattemperatur wird weiter bis zu 950°C erhöht, während Wasserstoff und Ammoniak strömen. Die Substrattemperatur erreicht die 950°C zum Zeitpunkt t2. Nachdem sich die Substrattemperatur ausreichend stabilisiert hat, werden zum Zeitpunkt t3 Trimethylgallium und Ammoniak zu dem Züchtungsofen zugeführt, um einen undotierten GaN(i-GaN)-Film zu züchten. Die Zufuhr von Trimethylgallium wird zum Zeitpunkt t4 gestoppt, um die Filmdeposition zu stoppen. Dann wird die Substrattemperatur weiter zu 1080°C erhöht, während Wasserstoff und Ammoniak strömen. Die Substrattemperatur erreicht die 1080°C zum Zeitpunkt t5. Nachdem sich die Substrattemperatur ausreichend stabilisiert hat, werden zum Zeitpunkt t6 Trimethylgallium, Trimethylaluminium und Ammoniak zu dem Züchtungsofen zugeführt, um einen undotierten AlGaN(i-AlGaN)-Film zu züchten. Die Zufuhr von Trimethylgallium und Trimethylaluminium wird zum Zeitpunkt t7 gestoppt, um die Filmdeposition zu beenden.
  • In der Sequenz des Teils (a) von 7 wird das Senken der Substrattemperatur zum Zeitpunkt t8 begonnen, wobei weiterhin Ammoniak und Wasserstoff strömen, nachdem die Filmdeposition gestoppt wurde. Sobald die Substrattemperatur ausreichend gefallen ist, wird das Substratprodukt zum Zeitpunkt t9 aus dem Züchtungsofen entnommen.
  • Die epitaktische Nachzüchtungsfläche des Substratprodukts wurde unter Verwendung einer Rasterelektronenmikroskopie (REM) beobachtet. Der Teil (a) von 8 zeigt ein REM-Bild, das eine AlGaN-Oberfläche wiedergibt. Der obere linke Bereich des Teils (a) von 8 zeigt den Bodenabschnitt einer Öffnung, der untere rechte Bereich zeigt einen Bereich außerhalb der Öffnung (obere Fläche des Halbleiterstapels) und der dazwischen vorgesehene Bandbereich zeigt die geneigte Fläche der Öffnung. Das REM-Bild zeigt, dass sich Oberflächendefekte in dem Abschnitt der geneigten Fläche im Vergleich zu den flachen Abschnitten konzentrieren.
  • In der Sequenz des Teils (b) von 7 wird die Filmdeposition gestoppt, wobei schnell darauf die Zufuhr von Ammoniak und Wasserstoff zu dem Züchtungsofen gestoppt wird und die Zufuhr von Stickstoff (N2) begonnen wird, um die Atmosphäre von Ammoniak und Wasserstoff in einer Züchtungsofenkammer zu einer Stickstoffatmosphäre zu ändern. Nachdem eine hauptsächlich aus Stickstoff bestehende Atmosphäre gebildet wurde, wird zum Zeitpunkt t9 damit begonnen, die Substrattemperatur zu senken. Sobald die Substrattemperatur ausreichend gefallen ist, wird die Substrattemperatur zum Zeitpunkt t9 aus dem Züchtungsofen entnommen.
  • Bei der Deposition des i-GaN-Films für die Kanalschicht und des i-AlGaN-Films für die Trägerzuführschicht kann ein V/III-Molverhältnis der Rohmaterialien während der Züchtung auf einen Bereich von 500 bis 5000 gesetzt werden, kann die Züchtungstemperatur auf zwischen 900 Grad und 1200°C gesetzt werden und kann der Züchtungsdruck auf zwischen 50 Torr und 760 Torr gesetzt werden, um eine Trägerzuführschicht mit einer hohen Reinheit zu züchten und gleichzeitig das Eindringen von Defekten in die geneigte Fläche bis zu einem gewissen Grad zu unterdrücken.
  • Die epitaktische Nachzüchtungsfläche des Substratprodukts wurde unter Verwendung einer Rasterelektronenmikroskopie (REM) beobachtet. Der Teil (b) von 8 zeigt ein REM-Bild, das eine AlGaN-Fläche wiedergibt. Der obere linke Bereich des Teils (b) von 8 zeigt den Bodenabschnitt einer Öffnung, der untere rechte Bereich zeigt einen Bereich außerhalb der Öffnung (obere Fläche des Halbleiterstapels) und der dazwischen vorgesehene Bandbereich zeigt die geneigte Fläche der Öffnung. Ein Vergleich zwischen den Teilen (a) und (b) von 8 ergibt, dass die Bildung einer Stickstoffatmosphäre in dem Züchtungsofen nach der Filmdeposition eine Verbesserung der Oberflächenmorphologie an der geneigten Fläche (in dem Bandbereich) der Öffnung zwischen dem Bodenabschnitt der Öffnung und der oberen Fläche ermöglicht. Wie in dem Teil (b) von 8 gezeigt, ist die Oberflächenmorphologie des geneigten Flächenabschnitts gut. Der Teil (b) von 8 zeigt keine wesentlichen Unterschiede in der Oberflächenmorphologie des Bodenabschnitts der Öffnung und des Abschnitts zwischen dem Boden der Öffnung und der geneigten Fläche der Öffnung.
  • Nach der Nachzüchtung der Kanalschicht und der Trägerzuführschicht werden jeweils eine Source-Elektrode und eine Drain-Elektrode mittels einer Photolithographie und einer Ionenstrahldeposition auf der Vorderfläche (epitaktischen Fläche) und der Rückfläche (Substratrückfläche) des Substratprodukts ausgebildet und wird eine Gate-Elektrode auf der Seitenfläche des Öffnungsabschnitts ausgebildet. Aluminiumoxid (Al2O3) mit einer Dicke von 10 nm wurde als der Gate-Isolationsfilm verwendet.
  • Polykristallines Siliciumnitrid (zum Beispiel SiN), Siliciumoxid (zum Beispiel SiO2), Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN), Hafniumoxid (HfO2) oder ähnliches kann als der Isolationsfilm für den Nitrid-basierten Halbleiter verwendet werden. Als Verfahren für die Filmdeposition können eine metallorganische chemische Dampfphasenabscheidung (MOCVD), eine plasmaunterstützte chemische Gasphasenabscheidung (pCVD), eine Kathodenzerstäubung oder eine Atomlagenabscheidung (ALD) verwendet werden. Wenn Aluminiumoxid und/oder Siliciumoxid mittels einer ALD aufgetragen werden, kann ein hochreiner Film mit einer guten Planarität auf der Atomebene mit einer niedrigen Temperatur ausgebildet werden, sodass eine Beschädigung an einer darunter liegenden Schicht während der Filmdeposition reduziert werden kann und es dementsprechend möglich wird, die Dichte auf der Schnittflächenebene an dem Isolationsfilm/Halbleiter-Übergang zu reduzieren.
  • In dem oben beschriebenen Beispiel wurde das Stromlecken zwischen dem Gate und dem Drain des hergestellten Transistors gemessen. Der Teil (a) von 9 zeigt Messeinstellungen. Dabei kann das Potential der Drain-Elektrode fixiert werden und der Gate-Drain-Strom durch eine Vorspannungsverschiebung der Gate-Elektrode gemessen werden. Der Teil (b) von 9 zeigt Leckstromeigenschaften P und C. Die Gate-Leckströme unterscheiden sich in Abhängigkeit von Unterschieden in der Atmosphäre nach der Züchtung der Trägerzuführschicht. Defekte in der AlGaN-Oberfläche an der geneigten Fläche der Öffnung werden durch die Atmosphäre reduziert, die Stickstoff zuführen kann, aber kein Ammoniak enthält. Dadurch kann ein Stromlecken in der Gate-Elektrode reduziert werden.
  • In dem vorliegenden Beispiel wird eine Gate-Elektrode auf dem Gate-Isolationsfilm ausgebildet. Um einen Transistor mit einem Normal-Aus-Betrieb vorzusehen, muss das zweidimensionale Elektronengas an der i-AlGaN/i-GaN-Heteroschnittfläche der geneigten Fläche dezimiert werden. Diese Dezimierung wird zum Beispiel durch eine Reduktion der Filmdicke von AlGaN realisiert. Außerdem müssen Träger mittels der Anlegung einer Gate-Vorspannung in die Heteroschnittfläche induziert werden. In einem Transistor, in dem eine Schottky-Elektrode direkt an einer i-AlGaN-Fläche ausgebildet wird, wird eine Vorwärtsvorspannung an dem Schottky-Übergang angelegt, um Träger einzuführen, und wird durch diese Vorspannungsanlegung ein Gate-Strom erzeugt. Um diesen Gate-Strom zu vermeiden und die durch Unterschiede in der Oberflächenbehandlung verursachten Gate-Ströme genau zu messen, sieht das vorliegende Beispiel keinen Transistor vor, in dem eine Schottky-Elektrode direkt auf einer i-AlGaN-Oberfläche ausgebildet ist, sondern ist statt dessen ein Gate-Isolationsfilm auf einer AlGaN-Oberfläche ausgebildet und ist eine Gate-Elektrode auf diesem Isolationsfilm ausgebildet. Dementsprechend kann der technische Beitrag der vorliegenden Erfindung auch für Transistoren mit einer Schottky-Gate-Elektrode vorgesehen werden.
  • Eine i-GaN-Kanalschicht und eine i-AlGaN-Elektronenzuführschicht werden in dieser Reihenfolge auf der geneigten Fläche in einem npn-Halbleiterstapel für einen vertikalen Transistoraufbau mit einem leitenden Substrat nachgezüchtet. Bei der Ausbildung dieser geneigten Fläche wird die darunter liegende geneigte Fläche einfach durch eine physikalische Abtragung mittels Ar-Ionen während eines RIE ausgebildet und werden die Kristallebenen nicht durch eine chemische Behandlung zusätzlich zu dieser physikalischen Behandlung freigelegt. Dementsprechend weist die durch das RIE ausgebildete Oberfläche eine größere Rauheit im Vergleich zu Unregelmäßigkeiten auf der Atomebene auf. Zum Beispiel liegt der Oberflächenrauheit-Rms-Wert einer RIE-Oberfläche bei 2 nm (500 nm2), während der Oberflächenrauheit-Rms-Wert einer epitaktischen Oberfläche wie etwa der epitaktischen Oberfläche (gezüchteten Fläche) der c-Ebene, die durch eine Maske bedeckt wird und keiner RIE-Behandlung unterworfen wurde, bei 0,3 nm (500 nm2) liegt. Dementsprechend sind die geneigten Flächen an Öffnungen während der Züchtung der GaN-Kanalschicht rau, sodass die Oberfläche der Kanalschicht auch die darunter liegende Rauheit übernimmt. Deshalb wird die AlGaN-Elektronenzuführschicht auf einer rauen Oberfläche der GaN-Kanalschicht gezüchtet. Die Kristallausrichtung der geneigten Fläche ist gegenüber der C-Ebene geneigt, sodass die Anzahl von ungebundenen Zuständen von Atomen pro Einheitsfläche in der darunter liegenden Fläche beträchtlich ist. Dementsprechend wird eine Migration von Gruppe-III-Atomen (zum Beispiel Gallium und Aluminium) unterdrückt, sodass der Kristallzüchtungsmodus zu einem Inselzüchtungsmodus neigt. Deshalb werden durch die Inselzüchtung verursachte Oberflächendefekte während der Züchtung auf der geneigten Fläche der Öffnung in den Kristall eingeführt. Wenn eine Gate-Elektrode oder ein Gate-Isolationsfilm auf der Oberfläche einer III-Nitridschicht mit derartigen Oberflächendefekten ausgebildet wird, werden die Defekte in die resultierende Schnittfläche bzw. in den resultierenden Film eingeführt, wobei diese Defekte eine Ursache für ein Gate-Lecken darstellen.
  • Die durch eine metallorganische chemische Gasphasenabscheidung in einem Nitrid-Halbleiter wie etwa GaN oder ähnlichem erhaltene Züchtungsoberfläche in der C-Ebene (Ga-Ebene) befindet sich in einem Zustand, in dem eine Oberflächenterrasse mit aus Ammoniak erzeugten Stickstoffatomen bedeckt ist, sodass die Züchtung durch die Adsorption von Gruppe-III-Atomen (Ga, Al oder ähnliches) auf die Fläche fortschreitet. Im Fall eines Substrats mit einem abweichenden Winkel schreitet die Züchtung derart fort, dass Gruppe-III-Atome in benachbarten Stufen aufgenommen werden oder alternativ hierzu Gruppe-III-Atome in Inselstufen an der C-Oberfläche aufgenommen werden. Während dieser Züchtung ist die Dichte der die Oberfläche bedeckenden N-Atome größer, wenn das V/III-Verhältnis groß ist. Dadurch wird die Adsorptionsmittendichte von Gruppe-III-Atomen vergrößert. Eine Migration wird durch diese Erhöhung der Adsorptionsmittendichte behindert, sodass eine durch eine Inselzüchtung verursachte Morphologierauheit auftritt. Im Vergleich zu einer GaN-Züchtung weisen die Al-Atome in einer AlGaN-Züchtung eine stärkere Bindungskraft mit Stickstoffatomen als mit Ga-Atomen auf, sodass die Migrationslänge von Al-Atomen kürzer ist. Deshalb ist die Wahrscheinlichkeit der Einführung von Oberflächendefekten während der Züchtung eines Gruppe-III-Nitrids mit darin enthaltenem Al größer als bei einer GaN-Züchtung.
  • Die Migration von Gruppe-III-Atomen wie etwa Al kann gefördert werden, indem das V/III-Molverhältnis während der Züchtung des Gruppe-III-Nitrids mit darin enthaltenem Al zum Beispiel während einer AlGaN-Züchtung vermindert wird. Eine Verunreinigung mit Kohlenstoff aus dem organometallischen Gruppe-III-Rohmaterial ist bei einer metallorganischen chemischen Gasphasenabscheidung bei Züchtungsbedingungen mit einem verminderten V/III-Molverhältnis beträchtlich. Mit tieferen Trägerebenen in AlGaN assoziierte Defekte werden aufgrund dieser Kontamination eingeführt, und die Kanalmobilität wird aufgrund dieser Defekte reduziert.
  • Bei der Ausbildung des Bauelementaufbaus gemäß der vorliegenden Ausführungsform wird Ammoniak aus einer Atmosphäre nach der Züchtung einer Elektronenzuführschicht entfernt und wird vorzugsweise nur Stickstoff in die Atmosphäre eingeführt. Die Oberfläche des Gruppe-III-Nitrids wird dieser Atmosphäre bei einer Temperatur, die nicht höher als die Züchtungstemperatur ist, ausgesetzt, und es wird eine thermische Behandlung nahe der Züchtungstemperatur durchgeführt, wobei die Temperatur danach gesenkt wird. Die Temperatur wird in einer Atmosphäre gesenkt, die Stickstoff, aber kein Ammoniak enthält, sodass eine Zersetzung der AlGaN-Schicht and der Oberfläche induziert wird und Gruppe-III-Atome mit einem niedrigeren Dampfdruck als Stickstoff auf der Oberfläche bleiben. Die der Stickstoffatmosphäre ausgesetzte Oberfläche des Gruppe-III-Nitrids nimmt einen Zustand an, i dem sie gemäßigt mit Gruppe-III-Atomen bedeckt ist, sodass eine Migration der Gruppe-III-Atome gefördert wird. Die Oberfläche des Gruppe-III-Nitrids wird durch die thermische Behandlung während der Temperatursenkung planarisiert. Wenn eine Atmosphäre mit nur Wasserstoff anstelle einer Atmosphäre mit nur Stickstoff vorgesehen wird, wird jedoch eine übermäßige Zersetzung in der Oberfläche des Gruppe-III-Nitrids ausgelöst und ist die durch das Ätzen verursachte Oberflächenrauheit größer als bei einer Atmosphäre mit nur Stickstoff.
  • Das Prinzip der vorliegenden Erfindung wurde vorstehend anhand von bevorzugten Ausführungsformen erläutert, wobei dem Fachmann jedoch deutlich sein sollte, dass die hier beschriebenen Konfigurationen und Details modifiziert werden können, ohne dass deshalb von dem Prinzip abgewichen wird. Die vorliegende Erfindung ist nicht auf die für die Ausführungsformen beschriebenen spezifischen Merkmale beschränkt. Der durch die folgenden Ansprüche definierte Erfindungsumfang umfasst verschiedene Modifikationen und Variationen an denselben.
  • Industrielle Anwendbarkeit
  • Wie zuvor erläutert, gibt die vorliegende Erfindung ein Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen an, mit dem ein Gate-Leckstrom reduziert werden kann.
  • Liste der Bezugszeichen
    • 10a ... Züchtungsofen; 11 ... Heteroübergangs-Transistor; 13 ... leitendes Substrat; 15 ... Halbleiterstapel; 16 ... Öffnung; 19 ... Kanalschicht; 20 ... Heteroübergang; 21 ... Sperrschicht; 23 ... Gate-Elektrode; 25 ... Galliumnitrid-basierte Halbleiterschicht eines ersten Leitfähigkeitstyps; 27 ... Galliumnitrid-basierte Halbleiterschicht eines zweiten Leitfähigkeitstyps; 29 ... Galliumnitrid-basierte Halbleiterschicht für eine Isolation; 31 ... Source-Elektrode; 33 ... Drain-Elektrode; CR ... Kristallkoordinatensystem; 51 ... Gruppe-III-Nitridhalbleitersubstrat; 53, 53b ... Halbleiterstapel; 55 ... Driftschicht; 57 ... Stromsperrschicht; 59 ... Kontaktschicht; E ... epitaktisches Substrat; 63 ... Maske; 65 ... Öffnung; 65d ... Seitenfläche; 65e ... Bodenfläche; R11, R12, R13, R31, R32, R33 ... Bezugsebene; 69 ... Kanalschicht; 71 ... Trägerzuführschicht; 73 ... Source-Elektrode; 77 ... Gate-Isolationsfilm; 79 ... Gate-Elektrode

Claims (11)

  1. Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen, das folgende Schritte umfasst: Ausbilden eines Substratprodukts durch das Platzieren eines Substrats in einem Züchtungsofen, und anschließendes Zuführen eines Quellgases, das Ammoniak und ein Gruppe-III-Element enthält, zu dem Züchtungsofen, um bei einer Züchtungstemperatur eine Trägerzuführschicht auf einer Kanalschicht auf einer Hauptfläche des Substrats zu züchten, Aussetzen des Substratprodukts an eine vorbestimmte Atmosphäre bei einer Temperatur, die nicht höher als die Züchtungstemperatur ist, nachdem das Züchten der Trägerzuführschicht abgeschlossen ist, Senken der Temperatur des Substratprodukts in der vorbestimmten Atmosphäre, und anschließendes Entnehmen des Substratprodukts aus dem Züchtungsofen, und Ausbilden einer Gate-Elektrode auf der Trägerzuführschicht nach dem Entnehmen des Substratprodukts, wobei die Kanalschicht einen ersten Teil und einen zweiten Teil umfasst, wobei sich der erste Teil entlang einer ersten Bezugsebene erstreckt, die in Bezug auf die Hauptfläche des Substrats und eine Ebene senkrecht zu einer c-Achse des Galliumnitrid-basierten Halbleiters der Kanalschicht geneigt ist, und wobei sich der zweite Teil entlang einer zweiten Bezugsebene erstreckt, die in Bezug auf den ersten Teil geneigt ist, die Trägerzuführschicht einen ersten Teil und einen zweiten Teil enthält, wobei der erste Teil auf dem ersten Teil der Kanalschicht gezüchtet wird und der zweite Teil auf dem zweiten Teil der Kanalschicht gezüchtet wird, die Gate-Elektrode auf dem ersten Teil der Trägerzuführschicht ausgebildet wird, ein durch eine erste Achse senkrecht zu der ersten Bezugsebene und die c-Achse des Galliumnitrid-basierten Halbleiters gebildeter Winkel größer als ein durch eine zweite Achse senkrecht zu der zweiten Bezugsebene und die c-Achse des Galliumnitrid-basierten Halbleiters gebildeter Winkel ist, die Bandlücke des Gruppe-III-Nitrid-Halbleiters der Trägerzuführschicht größer als die Bandlücke des Galliumnitrid-basierten Halbleiters der Kanalschicht ist, die vorbestimmte Atmosphäre Stickstoff, aber kein Ammoniak enthält, die Kanalschicht einen Galliumnitrid-basierten Halbleiter enthält, und die Trägerzuführschicht einen Gruppe-III-Nitrid-Hablleiter enthält.
  2. Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen nach Anspruch 1, das weiterhin folgende Schritte umfasst: Ausbilden eines Halbleiterstapels durch das Züchten, auf der Hauptfläche des Substrats, einer Driftschicht, die aus einem ersten Galliumnitrid-basierten Halbleiter besteht, einer Stromsperrschicht, die aus einem zweiten Galliumnitrid-basierten Halbleiter besteht, und einer Kontaktschicht, die aus einem dritten Galliumnitrid-basierten Halbleiter besteht, Ausbilden einer Öffnung in einer Hauptfläche des Halbleiterstapels durch ein Trockenätzen, und Züchten der Kanalschicht auf der Hauptfläche des Halbleiterstapels und auf einer Fläche der Öffnung des Halbleiterstapels, wobei die Öffnung eine Seitenfläche aufweist, die in Bezug auf die Hauptfläche des Halbleiterstapels geneigt ist, die Seitenfläche der Öffnung eine Seitenfläche der Driftschicht, eine Seitenfläche der Stromsperrschicht und eine Seitenfläche der Kontaktschicht umfasst, der erste Teil der Kanalschicht auf der Seitenfläche der Öffnung gezüchtet wird, der zweite Teil der Kanalschicht auf der Hauptfläche des Halbleiterstapels gezüchtet wird, die Gate-Elektrode auf der Seitenfläche der Stromsperrschicht ausgebildet wird, sich der Leitfähigkeitstyp des zweiten Galliumnitrid-basierten Halbleiters von dem Leitfähigkeitstyp des ersten Galliumnitrid-basierten Halbleiters unterscheidet, und sich der Leitfähigkeitstyp des zweiten Galliumnitrid-basierten Halbleiters von dem Leitfähigkeitstyp des dritten Galliumnitrid-basierten Halbleiters unterscheidet.
  3. Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen nach Anspruch 1 oder 2, wobei das Material der Kanalschicht und der Trägerzuführschicht eines von InGaN/AlGaN, GaN/AlGaN und AlGaN/AlN ist.
  4. Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen nach einem der Ansprüche 1 bis 3, das weiterhin einen Schritt zum Bilden der vorbestimmten Atmosphäre in dem Züchtungsofen umfasst, während die Temperatur des Substratprodukts bei der Züchtungstemperatur gehalten wird, nachdem das Züchten der Trägerzuführschicht abgeschlossen ist, wobei mit dem Senken der Temperatur des Substratprodukts von der Züchtungstemperatur begonnen wird, nachdem die vorbestimmte Atmosphäre in dem Züchtungsofen vorgesehen wurde.
  5. Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen nach einem der Ansprüche 1 bis 4, wobei das Substrat aus einem leitenden, freistehenden Gruppe-III-Nitrid-Substrat ausgebildet ist, eine Hauptfläche des freistehenden Gruppe-III-Nitrid-Substrats mit –20 Grad bis +20 Grad in Bezug auf die c-Achse eines Gruppe-III-Nitrids des Substrats ausgerichtet ist, und das Verfahren weiterhin einen Schritt zum Ausbilden einer Drain-Elektrode an einer Rückfläche des Substrats umfasst.
  6. Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen nach einem der Ansprüche 1 bis 5, wobei ein durch die erste Bezugsebene und die zweite Bezugsebene gebildeter Winkel im Bereich zwischen 5 Grad und 40 Grad liegt.
  7. Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen nach Anspruch 2, wobei der erste Galliumnitrid-basierte Halbleiter der Driftschicht, der zweite Galliumnitrid-basierte Halbleiter der Stromsperrschicht und der dritte Galliumnitrid-basierte Halbleiter der Kontaktschicht ein n-Typ-GaN/p-Typ-GaN/n+-Typ-GaN oder ein n-Typ-GaN/p-Typ-AlGaN/n+-Typ-GaN sind.
  8. Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen nach Anspruch 2 oder 7, das weiterhin einen Schritt zum Ausbilden einer Source-Elektrode auf der Hauptfläche des Halbleiterstapels nach der Entnahme des Substratprodukts umfasst, wobei die Source-Elektrode ein Potential zu der Stromsperrschicht und der Kontaktschicht zuführt, die Kanalschicht und die Trägerzuführschicht einen Übergang bilden, eine zweidimensionale Elektronengasschicht in dem Übergang gebildet wird, und die Source-Elektrode Träger zuführt, die durch die Kanalschicht fließen.
  9. Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen nach einem der Ansprüche 1 bis 8, wobei die Gate-Elektrode einen Übergang mit dem ersten Teil der Trägerzuführschicht bildet.
  10. Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen nach einem der Ansprüche 1 bis 8, das weiterhin folgende Schritte umfasst: Ausbilden eines Gate-Isolationsfilms auf dem ersten Teil der Trägerzuführschicht, und Ausbilden einer Gate-Elektrode auf dem Gate-Isolationsfilm, wobei die Gate-Elektrode einen Übergang mit dem Gate-Isolationsfilm bildet.
  11. Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen nach Anspruch 10, wobei der Gate-Isolationsfilm durch eine Atomlagendeposition (AlD) gezüchtet wird.
DE112011105130.1T 2011-04-05 2011-04-05 Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen Withdrawn DE112011105130T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/058639 WO2012137309A1 (ja) 2011-04-05 2011-04-05 窒化物電子デバイスを作製する方法

Publications (1)

Publication Number Publication Date
DE112011105130T5 true DE112011105130T5 (de) 2014-01-02

Family

ID=46968750

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011105130.1T Withdrawn DE112011105130T5 (de) 2011-04-05 2011-04-05 Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen

Country Status (4)

Country Link
US (1) US20140004668A1 (de)
CN (1) CN103460359A (de)
DE (1) DE112011105130T5 (de)
WO (1) WO2012137309A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6229501B2 (ja) * 2014-01-08 2017-11-15 富士通株式会社 半導体装置
WO2015122135A1 (ja) * 2014-02-13 2015-08-20 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス
CN111344842B (zh) * 2017-11-16 2023-02-21 松下控股株式会社 氮化物半导体装置
JP2019169572A (ja) * 2018-03-22 2019-10-03 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125222A (ja) * 1994-10-25 1996-05-17 Toyoda Gosei Co Ltd ３族窒化物半導体の製造方法
JP3656606B2 (ja) * 2002-02-15 2005-06-08 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶の製造方法
KR100539269B1 (ko) * 2004-06-25 2005-12-27 삼성전자주식회사 자기정렬 부분적 ｓｏｉ 구조의 반도체 소자 및 그 제조방법
JP4222287B2 (ja) * 2004-10-15 2009-02-12 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶の製造方法
JP4916671B2 (ja) * 2005-03-31 2012-04-18 住友電工デバイス・イノベーション株式会社 半導体装置
JP2009032796A (ja) * 2007-07-25 2009-02-12 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP4822457B2 (ja) * 2008-03-24 2011-11-24 沖電気工業株式会社 半導体装置の製造方法
JP2010232464A (ja) * 2009-03-27 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード
JP2011035066A (ja) * 2009-07-30 2011-02-17 Sumitomo Electric Ind Ltd 窒化物半導体素子、及び窒化物半導体素子を作製する方法
JP5529595B2 (ja) * 2009-07-30 2014-06-25 住友電気工業株式会社 半導体装置及びその製造方法
US20110081771A1 (en) * 2009-10-07 2011-04-07 Applied Materials, Inc. Multichamber split processes for led manufacturing

Also Published As

Publication number Publication date
WO2012137309A1 (ja) 2012-10-11
CN103460359A (zh) 2013-12-18
US20140004668A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
DE19905516C2 (de) Lichtemittierende Diode mit dotierter Grenzflächenschicht zum Steuern von Verunreinigungen und Verfahren zum Herstellen derselben
DE102007021944B4 (de) Freistehendes Nitrid-Halbleitersubstrat und lichtemittierende Vorrichtung
DE112014004744B4 (de) Vertikales Nitrid-Halbleiterbauelement und laminierter Körper
DE69936564T2 (de) Züchtungsverfahren für einen III-V-Nitridverbindungshalbleiter und Herstellungsverfahren für ein Halbleiterbauelement
EP1908099B1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
DE102012103686B4 (de) Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
DE112011104773T5 (de) Verfahren zur Herstellung eines Nitrid-Halbleiterelements
DE10392313T5 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE112016005022T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE112007002162T5 (de) Verfahren zur Herstellung eines Halbleiterepitaxialkristallsubstrats
DE112008000409T5 (de) Epitaxiales Substrat für einen Feldeffekttransistor
DE112015000824B4 (de) Verfahren zur Herstellung eines elektronischen Halbleiterchips
DE112006001279T5 (de) Mehrschichtensubstrat eines Nitridhalbleiters der Gruppe 3-5, Verfahren zur Herstellung eines freitragenden Substrats eines Nitridhalbleiters der Gruppe 3-5 und Halbleiterelement
DE10114029A1 (de) III-V-Halbleiter und Verfahren zu seiner Herstellung
DE112007000313T5 (de) Verfahren zum Aufwachsenlassen von Halbleiter-Heterostrukturen auf der Basis von Galliumnitrid
DE112014003533T5 (de) Halbleiterwafer und Verfahren zur Herstellung des Halbleiterwafers
EP2248192A1 (de) Optoelektronischer halbleiterkörper mit tunnelübergang und verfahren zur herstellung eines solchen
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112017008243T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE10196361B4 (de) Verfahren zur Herstellung eines Gruppe-III-Nitrid-Halbleiterkristalls
DE112013002033T5 (de) Epitaxialsubstrat, Halbleitervorrichtung, und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112011105130T5 (de) Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen
DE112016005025T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE112011105316T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112014002691T5 (de) Anregungsbereich, der Nanopunkte (auch als "Quantenpunkte" bezeichnet) in einem Matrixkristall umfasst, der auf Si-Substrat gezüchtet wurde und aus AlyInxGa1-y-xN-Kristall (y ≧ 0, x > 0) mit Zinkblendestruktur (auch als "kubisch" bezeichnet) besteht, und lichtemittierende Vorrichtung (LED und LD), die unter Verwendung desselben erhalten wurde

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

R083 Amendment of/additions to inventor(s)
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee