DE112017008243T5 - Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung Download PDF

Info

Publication number
DE112017008243T5
DE112017008243T5 DE112017008243.9T DE112017008243T DE112017008243T5 DE 112017008243 T5 DE112017008243 T5 DE 112017008243T5 DE 112017008243 T DE112017008243 T DE 112017008243T DE 112017008243 T5 DE112017008243 T5 DE 112017008243T5
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
concentration
transition
transition layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112017008243.9T
Other languages
English (en)
Inventor
Atsushi ERA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017008243T5 publication Critical patent/DE112017008243T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Beispiele eines Verfahrens zum Herstellen einer Halbleitervorrichtung umfassen: ein Ausbilden einer Barrierenschicht mit einer Zusammensetzung von InAIN oder InAIGaN über einer Kanalschicht; ein Ausbilden einer Übergangsschicht mit einer Zusammensetzung von InGaN auf der Barrierenschicht, während eine Wachstumstemperatur erhöht wird; und ein Ausbilden einer Deckschicht aus GaN auf der Übergangsschicht.

Description

  • Gebiet
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung und eine mittels des Verfahrens hergestellte Halbleitervorrichtung.
  • Hintergrund
  • Ein Film aus einem Gruppe-III-V-Nitrid-Halbleiter, insbesondere ein Film aus AlxGayInzN (x+y+z=1, y>0) hat eine hohe Sättigungselektronengeschwindigkeit und Charakteristiken einer hohen Stehspannung und wird deshalb als ein Material elektronischer Vorrichtungen verwendet. Unter solchen elektronischen Vorrichtungen zieht insbesondere ein Transistor mit hoher Elektronenbeweglichkeit (HEMT), in dem ein hochkonzentriertes zweidimensionales Elektronengas auf einer Grenzfläche unter Ausnutzung einer Heterostruktur erzeugt wird, Aufmerksamkeit auf sich.
  • Auf einen HEMT, der einen Film aus AlxGayInzN (x+y+z=1, y>0) nutzt, wird als HEMT auf GaN-Basis verwiesen. In dem HEMT auf GaN-Basis kann eine aus AlxGayInzN (x>0, x+y+z=1) gebildete Barrierenschicht mit einer größeren Bandlücke als derjenigen einer aus AlxGayInzN (x+y+z=1, y>0) gebildeten Kanalschicht über der Kanalschicht vorgesehen werden. Dies bewirkt, dass aufgrund eines Polarisationseffekts ein hochkonzentriertes 2DEG erzeugt wird, was einen Schichtwiderstand reduziert und dadurch ermöglicht, dass eine hohe Ausgangsleistung erhalten wird. In vielen Fällen wird für die Kanalschicht GaN verwendet und wird für die Barrierenschicht AlGaN genutzt.
  • Um eine hohe Ausgangsleistung eines HEMT auf GaN-Basis zu erzielen, ist es effektiv, eine Barrierenschicht zu verwenden, die statt aus AlGaN aus InAIN oder InAIGaN gebildet ist. Indem man InN in einen gemischten Kristall einbringt, wird eine Differenz in einer Gitterkonstante von der Kanalschicht, die eine GaN-Schicht ist, kleiner, wodurch eine Erhöhung eines Verhältnisses von AIN im gemischten Kristall ermöglicht wird. Folglich kann die Konzentration des zweidimensionalen Elektronengases verbessert werden. Wenn für die Barrierenschicht InAIN verwendet wird, wird eine Zusammensetzung wie etwa In0,17Al0,83N genutzt, um eine Gitterfehlanpassung mit der GaN-Kanalschicht zu reduzieren. Wenn solche Materialien auf einer epitaktischen Waferoberfläche vorhanden sind, verursachen das Vorhandensein von In und das Vorhandensein einer großen Menge an AI eine Schädigung wie etwa eine Oberflächenrauigkeit zur Zeit eines Ausheilens oder einer chemischen Behandlung in einem Waferprozess.
  • Deshalb ist es notwendig, eine GaN-Deckschicht auf der InAIN-Barrierenschicht vorzusehen. Eine optimale Wachstumstemperatur für die InAIN-Barrierenschicht ist jedoch beispielsweise etwa 750°C, und eine optimale Wachstumstemperatur für die GaN-Deckschicht ist beispielsweise etwa 1050°C; folglich unterscheiden sich beide signifikant voneinander. Beim Erhöhen auf die optimale Wachstumstemperatur für die GaN-Deckschicht kann die InAIN-Barrierenschicht geschädigt werden. Umgekehrt besteht beim Wachsen der GaN-Deckschicht ohne Erhöhen der Temperatur ein Problem, dass es schwierig ist, eine GaN-Deckschicht hoher Qualität zu erhalten. PTL 1 offenbart ein Verfahren zum Reduzieren einer Störstellenkonzentration in der GaN-Deckschicht ohne Schädigung der InAIN-Barrierenschicht, indem die GaN-Deckschicht in eine bei niedriger Temperatur gewachsene Schicht und eine bei hoher Temperatur gewachsene Schicht getrennt wird.
  • Stand der Technik
  • Patentliteratur
  • [PTL 1] JP H9-186363 A
  • Zusammenfassung
  • Technisches Problem
  • In einem in PTL 1 offenbarten Verfahren ist eine bei niedriger Temperatur gewachsene GaN-Schicht vorhanden, und daher ist die Qualität einer GaN-Deckschicht besonders in Bezug auf eine Reduzierung der C-Konzentration und eine Verbesserung der Ebenheit ungenügend. Aus diesem Grund bestand ein Problem, dass ein Strom kollaps und eine Gateleckage groß sind.
  • Die vorliegende Erfindung wurde gemacht, um das oben erwähnte Problem zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung hoher Qualität und die Halbleitervorrichtung bereitzustellen.
  • Mittel zum Lösen der Probleme
  • Gemäß einer vorliegenden Erfindung umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden einer Barrierenschicht mittels InAIN oder InAIGaN über einer Kanalschicht, ein Ausbilden einer Übergangsschicht mittels InGaN auf der Barrierenschicht, während eine Wachstumstemperatur erhöht wird, und ein Ausbilden einer Deckschicht mittels GaN auf der Übergangsschicht.
  • Gemäß einer vorliegenden Erfindung umfasst eine Halbleitervorrichtung ein Substrat, eine Kanalschicht, die über dem Substrat ausgebildet ist, eine Barrierenschicht aus InAIN oder InAIGaN, die über der Kanalschicht ausgebildet ist, eine Übergangsschicht aus InGaN, die auf der Barrierenschicht ausgebildet ist, eine Deckschicht, die mittels GaN auf der Übergangsschicht ausgebildet ist, wobei eine Zusammensetzung der Übergangsschicht durch InxGa1-xN unter Verwendung von x repräsentiert wird, wobei das x größer als 0 und kleiner als 1 ist, wobei das x an einer Position näher zur Deckschicht ein kleinerer Wert ist.
  • Andere Merkmale werden im Folgenden beschrieben.
  • Vorteilhafte Effekte der Erfindung
  • Gemäß der vorliegenden Erfindung wird die Übergangsschicht auf der Barrierenschicht gebildet, während eine Wachstumstemperatur erhöht wird, und danach wird die Deckschicht auf der Übergangsschicht ausgebildet, was folglich ermöglicht, dass eine Halbleitervorrichtung von hoher Qualität hergestellt wird.
  • Figurenliste
    • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform.
    • 2 ist ein Zeitablaufdiagramm, das Wachstumsbedingungen der Barrierenschicht, der Übergangsschicht und der Deckschicht zeigt.
    • 3 ist eine Ansicht, die ein Atomkonzentrationsprofil zeigt.
    • 4 ist eine Ansicht, die ein Beispiel eines C-Konzentrationsprofils zeigt.
    • 5 ist eine Ansicht, die ein anderes Beispiel eines C-Konzentrationsprofils zeigt.
    • 6 ist ein Zeitablaufdiagramm, das eine Sequenz zum Ausbilden jeder Schicht gemäß der zweiten Ausführungsform zeigt.
    • 7 ist eine Querschnittsansicht einer Halbleitervorrichtung.
  • Beschreibung von Ausführungsformen
  • Unter Bezugnahme auf die Zeichnungen werden nun ein Verfahren zum Herstellen einer Halbleitervorrichtung und eine Halbleitervorrichtung gemäß Ausführungsformen der vorliegenden Erfindung beschrieben. Identische oder entsprechende Komponenten werden mit identischen Bezugszeichen bezeichnet, und wiederholte Beschreibungen können weggelassen werden.
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform. Die Halbleitervorrichtung gemäß der ersten Ausführungsform ist ein epitaktischer Wafer aus einem Gruppe-III-V-Nitrid-Halbleiter. Dieser epitaktische Wafer aus einem Gruppe-III-V-Nitrid-Halbleiter ist ein epitaktischer Wafer zum Herstellen beispielsweise eines Transistors mit hoher Elektronenbeweglichkeit (HEMT).
  • Ein Verfahren zum Herstellen der Halbleitervorrichtung wird beschrieben. Zuerst wird unter Verwendung eines Verfahrens einer metallorganischen Gasphasenepitaxie (MOCVD: Metallorganische chemische Gasphasenabscheidung) auf einem aus SiC bestehenden Substrat 10 eine Keimbildungsschicht 12 mit zum Beispiel 50 nm mittels AIN aufgewachsen.
  • Auf der Keimbildungsschicht 12 wird als Nächstes eine Schicht 13 mit hohem Widerstand mittels GaN aufgewachsen, das mit Fe zum Beispiel mit 1 × 1018 cm-3 dotiert wird, indem ein Fe-Dotierstoffgas zugeführt wird. Die Dicke der Schicht 13 mit hohem Widerstand beträgt beispielsweise 300 nm. Die Wachstumsbedingungen der Schicht 13 mit hohem Widerstand sind zum Beispiel: eine Temperatur von 1050°C; ein Druck von 200 mbar; und eine Verwendung von Wasserstoff als Trägergas. Die Schicht 13 mit hohem Widerstand wird vorgesehen, um eine Stehspannung und Pinch-off- bzw. Abschnür-Charakteristiken zu verbessern.
  • Als Nächstes wird eine Kanalschicht 14 mittels undotierten GaN auf der Schicht 13 mit hohem Widerstand aufgewachsen. Die Dicke der Kanalschicht 14 ist beispielsweise 1 µm. Deren Wachstumsbedingungen sind zum Beispiel: eine Temperatur von 1100°C; ein Druck von 200 mbar; ein V/III-Verhältnis von 500; und eine Verwendung von Wasserstoff als Trägergas. Somit wird über dem Substrat 10 die Kanalschicht 14 ausgebildet.
  • Als Nächstes wird eine Abstandshalterschicht 15 mittels AIN auf der Kanalschicht 14 aufgewachsen. Die Dicke der Abstandshalterschicht 15 ist beispielsweise 1 nm. Deren Wachstumsbedingungen sind zum Beispiel: eine Temperatur von 1050°C; ein Druck von 70 mbar; ein V/III-Verhältnis von 2000; und eine Verwendung von Wasserstoff als Trägergas.
  • Auf der Abstandshalterschicht 15 wird als Nächstes eine Barrierenschicht 16 mittels InAIN aufgewachsen. Ein Material für die Barrierenschicht 16 kann InAIN oder InAIGaN sein. Die Barrierenschicht 16 dient als Elektronen-Zuführungsschicht. Die Dicke der Barrierenschicht 16 ist zum Beispiel 10 nm. Deren Wachstumsbedingungen sind beispielsweise: eine Temperatur von 750°C; ein Druck von 70 mbar; ein V/III-Verhältnis von 5000; und eine Verwendung von Stickstoff als Trägergas. Die Barrierenschicht 16 aus InAIN oder InAIGaN wird somit über die Abstandshalterschicht 15 über der Kanalschicht 14 ausgebildet.
  • Als Nächstes wird auf der Barrierenschicht 16 eine Übergangsschicht 17 aus InGaN gebildet. Außerdem wird auf der Übergangsschicht 17 eine Deckschicht 18 aus GaN gebildet. Die Dicke der Übergangsschicht 17 beträgt zum Beispiel 2 nm; und die Dicke der Deckschicht 18 beträgt beispielsweise 2 nm. Die Wachstumsbedingungen der Deckschicht 18 sind zum Beispiel: eine Temperatur von 1050°C; ein Druck von 70 mbar; ein V/III-Verhältnis von 500; und eine Verwendung von Wasserstoff als Trägergas. Nachdem die Deckschicht 18 ausgebildet ist, werden auf einer Seite der oberen Oberfläche eines Wafers Elektroden ausgebildet und wird der Wafer zerteilt, wodurch ermöglicht wird, dass eine Vielzahl von Halbleiterchips erhalten wird.
  • 2 ist ein Zeitablaufdiagramm, das Wachstumsbedingungen der Barrierenschicht 16, der Übergangsschicht 17 und der Deckschicht 18 zeigt. 2 zeigt eine Wachstumstemperatur, das Vorhandensein oder Fehlen eines AI-Quellenmaterials, eines In-Quellenmaterials und eines Ga-Quellenmaterials und dergleichen beim Ausbilden jeder der Schichten. Dicke Linien in der Figur repräsentieren Zuführungsvorgänge von Materialgasen, und gestrichelte Linien repräsentieren Stopps der Zuführungsvorgänge. Während des Wachstums der Barrierenschicht 16, der Übergangsschicht 17 und der Deckschicht 18 werden ein Trägergas und ein N-Quellenmaterial kontinuierlich zugeführt.
  • Während des Wachstums der Übergangsschicht 17 wird ein allmählicher Temperaturanstieg von der Wachstumstemperatur der Barrierenschicht 16 zur Wachstumstemperatur der Deckschicht 18 durchgeführt. Das heißt, die Übergangsschicht 17 wird auf der Barrierenschicht 16 aus InGaN gebildet, während die Wachstumstemperatur erhöht wird. In diesem Fall ist es nicht notwendig, die Temperatur linear zu erhöhen. Beispielsweise kann es möglich sein, dass in einem Zustand, in dem die Wachstumstemperatur der Deckschicht 18 erreicht wird, indem man die Temperatur während des Wachstums der Übergangsschicht 17 so schnell wie möglich erhöht, in einem gewissen Maße InGaN aufgewachsen wird. Alternativ dazu kann die Temperatur während des Wachstums der Übergangsschicht 17 stufenweise erhöht werden. In jedem Fall wird die Wachstumstemperatur während des Wachstums der Übergangsschicht 17 erhöht. Indem man die Wachstumstemperatur während des Wachstums der Übergangsschicht 17 erhöht, kann die Konzentration von In in einem oberen Teil der Übergangsschicht 17 gesenkt werden.
  • Außerdem ist es, wie in 2 gezeigt ist, vorzuziehen, die Zufuhrmenge des In-Quellenmaterials während des Wachstums der Übergangsschicht 17 zu reduzieren. Indem man die Übergangsschicht 17 ausbildet, während die Zufuhrmenge des In-Quellenmaterials reduziert wird, kann ein viel In enthaltender Teil abgedünnt werden. Ein Verfahren zum Reduzieren der Zufuhrmenge des In-Quellenmaterials kann darin bestehen, die Zufuhrmenge von der Zufuhrmenge des In-Quellenmaterials beim Wachstum der Barrierenschicht 16 auf eine Zufuhrmenge einer unteren Grenze einer Leistungsfähigkeit einer Vorrichtung zur Zufuhrsteuerung linear zu reduzieren. Das Verfahren zum Reduzieren der Zufuhrmenge des In-Quellenmaterials ist nicht sonderlich beschränkt; beispielsweise kann eine stufenweise Reduzierung möglich sein oder kann unter Berücksichtigung einer Reduzierung der Einbringungsmenge von In bei einem Temperaturanstieg der Reduzierungsbetrag allmählich verringert werden.
  • Indem man die Wachstumstemperatur während des Wachstums der Übergangsschicht 17 erhöht, wird die Einbringungsmenge von In reduziert. Daher kann die Einbringungsmenge von In in die Übergangsschicht 17 reduziert werden, ohne die Zufuhrmenge des In-Quellenmaterials während des Wachstums der Übergangsschicht 17 zu reduzieren. Als ein Verfahren, um die Einbringungsmenge von In signifikant zu reduzieren, kann die Zufuhrmenge des In-Quellenmaterials reduziert werden.
  • Indem man ein Temperaturanstiegsprofil und ein Profil der Reduzierung der Zufuhrmenge eines In-Quellenmaterials während des Wachstums der Übergangsschicht 17 steuert, kann außerdem auch ein Zusammensetzungsprofil in einer Tiefenrichtung der Übergangsschicht 17 eingestellt werden. Unter Berücksichtigung der Stabilität und Steuerbarkeit bei der Herstellung ist es jedoch vorzuziehen, dass das Temperaturanstiegsprofil und das Profil der Reduzierung einer Zufuhrmenge des In-Quellenmaterials linear sind.
  • Der Wachstumsdruck der Übergangsschicht 17 kann beispielsweise 70 mbar betragen. Da die Zufuhrmenge des In-Quellenmaterials während der Ausbildung der Übergangsschicht 17 reduziert wird, ist das V/III-Verhältnis der Übergangsschicht 17 nicht gleichmäßig. Jedoch ist es vorzuziehen, dass die Zufuhrmenge des N-Quellenmaterials mit einer Reduzierung der Zufuhrmenge des In-Quellenmaterials ebenfalls reduziert wird, so dass das V/III-Verhältnis nicht übermäßig hoch wird. Das heißt, die Übergangsschicht 17 kann ausgebildet werden, während die Zufuhrmenge des N-Quellenmaterials reduziert wird. Alternativ dazu wird die Zufuhrmenge des Ga-Quellenmaterials mit einer Reduzierung der Zufuhrmenge des In-Quellenmaterials erhöht, so dass verhindert werden kann, dass das V/III-Verhältnis übermäßig hoch wird. Das heißt, die Übergangsschicht 17 kann gebildet werden, während die Zufuhrmenge des Ga-Quellenmaterials erhöht wird. Diese Ansätze können verhindern, dass aufgrund eines übermäßigen V/III-Verhältnisses der Effekt einer Verbesserung der Ebenheit unzureichend wird. Es ist erforderlich, dass die Dicke der Übergangsschicht 17 größer als eine Dicke ist, die erforderlich ist, um Ebenheit sicherzustellen, und geringer als eine Dicke ist, die einen nachteiligen Effekt einer Gitterfehlanpassung verursacht. Konkret beträgt die Dicke der Übergangsschicht 17 bevorzugt 0,5 nm oder mehr und 3 nm oder weniger.
  • Durch den oben erwähnten Prozess wird der epitaktische Wafer aus einem Gruppe-III-V-Nitrid-Halbleiter hergestellt. 3 ist eine Ansicht, die ein Atomkonzentrationsprofil von In, AI und Ga in der Barrierenschicht 16, der Übergangsschicht 17 und der Deckschicht 18 des epitaktischen Wafers aus einem Gruppe-III-V-Nitrid-Halbleiter zeigt, der mittels des Verfahrens zum Herstellen einer Halbleitervorrichtung der ersten Ausführungsform hergestellt wurde. Die Zusammensetzung der Übergangsschicht 17 wird durch InxGa1-xN unter Verwendung von x repräsentiert, das größer als 0 und kleiner als 1 ist. Es kann festgestellt werden, dass das x in diesem Ausdruck an einer Position näher zur Deckschicht 18 ein kleinerer Wert ist. Es sollte besonders erwähnt werden, dass in 3 der Zweckmäßigkeit halber Linien so gezeichnet sind, dass sie einander nicht überlappen.
  • In dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform lässt man In als grenzflächenaktiven Stoff fungieren, wodurch ermöglicht wird, dass eine Planarisierung eines Films erreicht wird. Obgleich eine Anfangsphase des Wachstums der Übergangsschicht 17 ein Wachstum bei niedriger Temperatur ist, ist es daher möglich, eben zu wachsen. Während der Ausbildung der Übergangsschicht 17 wird die Temperatur erhöht, während der Effekt des grenzflächenaktiven Stoffes von In genutzt wird, wodurch ermöglicht wird, dass die Ebenheit der Übergangsschicht 17 gewährleistet wird. Die sichergestellte Ebenheit liefert einen Effekt der Reduzierung einer Gateleckage.
  • 4 und 5 sind Ansichten, die Beispiele eines C-Konzentrationsprofils für die Barrierenschicht 16, die Übergangsschicht 17 und die Deckschicht 18 der Halbleitervorrichtung der ersten Ausführungsform zeigen. In 4 und 5 ist die C-Konzentration in der Deckschicht 18 niedriger als die C-Konzentration in der Barrierenschicht 16. Außerdem ist in 5 die C-Konzentration in der Übergangsschicht 17 niedriger als die C-Konzentration in der Barrierenschicht 16. In 4 und 5 ist die C-Konzentration in der Deckschicht 18 niedriger als die C-Konzentration in der Übergangsschicht 17. Sowohl die C-Konzentration in der Deckschicht 18, die niedriger als die C-Konzentration in der Barrierenschicht 16 ist, als auch die C-Konzentration in der Übergangsschicht 17, die niedriger als die C-Konzentration in der Barrierenschicht 16 ist, bewirken, dass die C-Konzentration in der Deckschicht 18 verringert wird, was dadurch zur Vermeidung eines Stromkollapses beiträgt. Der oben erwähnte Effekt kann erhalten werden, selbst wenn nur entweder die C-Konzentration in der Deckschicht 18, die niedriger als die C-Konzentration in der Barrierenschicht 16 ist, oder die C-Konzentration in der Übergangsschicht 17, die niedriger als die C-Konzentration in der Barrierenschicht 16 ist, erreicht wird; es ist jedoch vorzuziehen, dass die beiden erreicht werden.
  • Das C-Konzentrationsprofil muss nicht notwendigerweise wie in 4 und 5 gezeigt vorliegen. Der obige Effekt kann ungeachtet der Beziehung der C-Konzentrationsniveaus der Übergangsschicht 17 und der Deckschicht 18 erhalten werden. Wenn das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform genutzt wird, ist jedoch die C-Konzentration in der Deckschicht 18 normalerweise niedriger als die C-Konzentration in der Übergangsschicht 17. Dies gilt, da die Wachstumstemperatur der Deckschicht 18 höher als die Wachstumstemperatur der Übergangsschicht 17 ist.
  • Indem man die Deckschicht 18 bei einer hohen Temperatur wachsen lässt, kann man die C-Konzentration in der Deckschicht 18 niedriger als die C-Konzentration in der Barrierenschicht 16 einrichten. Außerdem wächst die Übergangsschicht 17, während die Temperatur erhöht wird, und daher kann man die C-Konzentration in der Übergangsschicht 17 niedriger als die C-Konzentration in der Barrierenschicht 16 einrichten. Dies verhindert einen Stromkollaps. Um einen Stromkollaps zu verhindern, ist es wichtig, die C-Konzentration in einer Schicht zu reduzieren, die auf einer Seite der Vorderfläche in Bezug auf die Barrierenschicht 16 liegt und aus einem Material mit einer kleinen Bandlücke besteht.
  • Die Übergangsschicht 17 wird aufgewachsen, während die Temperatur erhöht wird, und daher wird die C-Konzentration in der aus GaN gebildeten Deckschicht 18 grundsätzlich niedriger als die C-Konzentration in der aus InGaN gebildeten Übergangsschicht 17. Je nach der Einstellung des V/III-Verhältnisses kann man jedoch die C-Konzentration in der Deckschicht höher als diejenige in der Übergangsschicht einrichten, während das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dieser Ausführungsform und einer zweiten Ausführungsform verwendet wird.
  • Es ist keine erforderliche Konfiguration, dass die C-Konzentration in der Deckschicht niedriger als die C-Konzentration in der Übergangsschicht ist. Außerdem ist es nicht notwendig, dass die C-Konzentration in der Übergangsschicht 17 konstant ist; beispielsweise kann sie in Richtung einer Seite der Vorderfläche niedriger werden. Im Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform wird die Wachstumstemperatur der Übergangsschicht 17 erhöht, und daher wird die C-Konzentration in der Übergangsschicht 17 in Richtung der Seite der Vorderfläche in vielen Fällen niedriger.
  • Das Verfahren zum Herstellen einer Halbleitervorrichtung und die Halbleitervorrichtung gemäß der ersten Ausführungsform können innerhalb eines Bereichs ohne Verlust von deren Charakteristiken vielfältig modifiziert werden. Beispielsweise ist das Substrat 10 nicht auf SiC beschränkt und kann auch Si oder Saphir sein. Die aus AIN gebildete Keimbildungsschicht 12 ist ein Beispiel einer Pufferschicht zum Aufwachsen einer GaN-Schicht auf dessen oberem Teil. Als die Keimbildungsschicht 12 kann ein anderes AlxGayInzN (x+y+z=1) verwendet werden; oder eine mehrlagige Pufferschicht, in der Schichten aus AlxGayInzN (x+y+z=1) mit einer Vielzahl von Zusammensetzungen laminiert sind, kann verwendet werden. Beispielsweise kann, nachdem ein Material wie etwa SiN auf einem Substrat bereitgestellt ist, AlxGayInzN (x+y+z=1) aufgewachsen werden.
  • Die Schicht 13 mit hohem Widerstand wurde als aus mit Fe dotiertem GaN bestehend beschrieben; jedoch kann als die Schicht mit hohem Widerstand mit C dotiertes GaN verwendet werden, oder die Schicht mit hohem Widerstand an sich muss nicht vorgesehen werden. Ein Beispiel für die Barrierenschicht 16 kann InAIN oder InAIGaN sein. Wenn InAIGaN genutzt wird, wird in einer Periode zum Ausbilden der Barrierenschicht 16 in 2 Ga zugeführt wird.
  • In 1 sind die Barrierenschicht 16, die Übergangsschicht 17 und die Deckschicht 18 kontinuierlich aufgewachsen; jedoch müssen sie nicht notwendigerweise kontinuierlich aufgewachsen werden. Ein Zeitraum einer Wachstumsunterbrechung, um eine Steilheit einer Grenzfläche zu verbessern, zu einer Wachstumsbedingung für jede Schicht überzugehen, einen Gasstrom nach Umschalten eines Trägergases zu stabilisieren und dergleichen, kann vorgesehen werden.
  • Als das AI-Quellenmaterial, das Ga-Quellenmaterial und das N-Quellenmaterial können beispielsweise Trimethylaluminium, Trimethylgallium bzw. Ammoniak verwendet werden. Außerdem ist es vorzuziehen, dass, wenn die Barrierenschicht 16 aus InAIN aufgewachsen wird, als Trägergas Stickstoff verwendet wird und wenn andere Schichten als die Barrierenschicht 16 aufgewachsen werden, als Trägergas Wasserstoff genutzt wird. Jedoch können andere Quellenmaterialien oder ein anderes Trägergas als jene verwendet werden. Ferner müssen Strukturen und Wachstumsbedingungen, welche nicht mit den Charakteristiken des Verfahrens zum Herstellen einer Halbleitervorrichtung und der Halbleitervorrichtung in der ersten Ausführungsform zusammenhängen, nicht jene sein, die oben beschrieben wurden.
  • Der Wachstumsdruck der Barrierenschicht 16 ist bevorzugt 100 mbar oder niedriger. Dies verhält sich so, da, wenn der Wachstumsdruck höher als 100 mbar erhöht wird, das AI-Quellenmaterial in einer Gasphase reagiert und kein normales Wachstum erreicht werden kann. Falls auf der anderen Seite der Wachstumsdruck zu sehr verringert wird, wird die Einbringungsmenge bei einer C-Konzentration zu groß, und daher ist der Wachstumsdruck der Barrierenschicht 16 vorzugsweise 25 mbar oder höher.
  • Zweite Ausführungsform
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung und eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform haben mit der ersten Ausführungsform viel gemeinsam, und daher werden vorwiegend Unterschiede gegenüber der ersten Ausführungsform beschrieben. 6 ist ein Zeitablaufdiagramm, das eine Sequenz von der Ausbildung einer Barrierenschicht 16 bis zur Ausbildung einer Deckschicht 18 gemäß der zweiten Ausführungsform beschreibt. Nachdem die Barrierenschicht 16 aufgewachsen ist, wird ein Ofendruck erhöht, und danach wird eine Übergangsschicht 17 ausgebildet. Ein Zeitraum von der Zeit t2 bis zur Zeit t3 nach dem Wachstum der Barrierenschicht 16 ist ein Zeitraum einer Wachstumsunterbrechung. Während dieses Zeitraums der Wachstumsunterbrechung wird der Ofendruck so erhöht, dass die Wachstumsdrücke bei dem Wachstum der Übergangsschicht 17 und dem Wachstum der Deckschicht 18 höher sind als der Wachstumsdruck beim Wachstum der Barrierenschicht 16. Das heißt, der Ofendruck wird erhöht.
  • Indem man die Wachstumsdrücke der Übergangsschicht 17 und der Deckschicht 18 höher als den Wachstumsdruck der Barrierenschicht 16 einrichtet, können die C-Konzentrationen der Übergangsschicht 17 und der Deckschicht 18 weiter als jene in der ersten Ausführungsform reduziert werden. Der Druck kann erhöht werden, da InGaN für die Übergangsschicht 17 verwendet wird. Falls ein AI enthaltendes Material wie etwa InAIGaN für die Übergangsschicht 17 verwendet wird, reagiert ein AI-Quellenmaterial in einer Gasphase und kann kein normales Wachstum erreicht werden. Folglich hat der Erfinder eine optimale Struktur und ein optimales Herstellungsverfahren gefunden, um viele Probleme zu lösen, die Hindernisse dabei, eine Gateleckage und einen Stromkollaps zu verhindern, darstellen können.
  • Die Wachstumsdrücke beim Wachstum der Übergangsschicht 17 und beim Wachstum der Deckschicht 18 sind vorzugsweise 150 mbar oder höher. Dies ermöglicht, dass die C-Konzentration ausreichend gesenkt wird, um keinen Stromkollaps hervorzurufen. Falls der Wachstumsdruck zu stark erhöht wird, tritt auf der anderen Seite eine Gasphasenreaktion selbst ohne Verwendung eines AI-Quellenmaterials auf und kann kein normales Wachstum erreicht werden. Daher betragen die Wachstumsdrücke beim Wachstum der Übergangsschicht 17 und beim Wachstum der Deckschicht 18 vorzugsweise 400 mbar oder weniger.
  • Um einen Stromkollaps ausreichend zu verhindern, ist die C-Konzentration in der Deckschicht 18 vorzugsweise 5×1016 [cm-3] oder niedriger und ist die C-Konzentration in der Übergangsschicht 17 vorzugsweise 1×1017 [cm-3] oder niedriger. Selbst nachdem die Übergangsschicht 17 aufgewachsen ist, kann ein Zeitraum einer Wachstumsunterbrechung vorgesehen werden. Wie bei der ersten Ausführungsform müssen außerdem Strukturen oder Wachstumsbedingungen, die nicht mit den Effekten der vorliegenden Erfindung zusammenhängen, nicht wie in der Ausführungsform beschrieben vorliegen.
  • 7 ist eine Querschnittsansicht einer Halbleitervorrichtung, in der Elektroden auf einem mittels des Verfahrens der ersten Ausführungsform oder der zweiten Ausführungsform gebildeten Wafer ausgebildet sind. Auf der Deckschicht 18 sind eine Gateelektrode 20, eine Sourceelektrode 22 und eine Drainelektrode 24 vorgesehen. Eine Bandlücke der Barrierenschicht 16 ist größer als eine Bandlücke der Kanalschicht 14; und, indem man eine Spannung an die Elektroden anlegt, wird ein zweidimensionales Elektronengas auf der Kanalschicht 14 erzeugt. Dies ermöglicht, dass ein Transistor mit hoher Elektronenbeweglichkeit konfiguriert wird.
  • Bezugszeichenliste
  • 16 Barrierenschicht, 17 Übergangsschicht, 18 Deckschicht
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP H9186363 A [0006]

Claims (16)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, aufweisend: ein Ausbilden einer Barrierenschicht mittels InAIN oder InAIGaN über einer Kanalschicht; ein Ausbilden einer Übergangsschicht mittels InGaN auf der Barrierenschicht, während eine Wachstumstemperatur erhöht wird; und ein Ausbilden einer Deckschicht mittels GaN auf der Übergangsschicht.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei die Übergangsschicht gebildet wird, während eine Zufuhrmenge eines In-Quellenmaterials reduziert wird.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 oder 2, wobei nachdem eine Barrierenschicht gewachsen ist, ein Ofendruck erhöht wird und dann die Übergangsschicht gebildet wird.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die Übergangsschicht gebildet wird, während eine Zufuhrmenge eines N-Quellenmaterials reduziert wird.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Übergangsschicht gebildet wird, während eine Zufuhrmenge eines Ga-Quellenmaterials erhöht wird.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei ein Wachstumsdruck der Barrierenschicht 25 mbar oder höher und 100 mbar oder niedriger ist.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei ein Wachstumsdruck der Deckschicht 150 mbar oder höher und 400 mbar oder niedriger ist.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei ein Wachstumsdruck der Übergangsschicht 150 mbar oder höher und 400 mbar oder niedriger ist.
  9. Halbleitervorrichtung, aufweisend: ein Substrat; eine Kanalschicht, die über dem Substrat ausgebildet ist; eine Barrierenschicht aus InAIN oder InAIGaN, die über der Kanalschicht ausgebildet ist; eine Übergangsschicht aus InGaN, die auf der Barrierenschicht ausgebildet ist; eine Deckschicht, die mittels GaN auf der Übergangsschicht ausgebildet ist; wobei eine Zusammensetzung der Übergangsschicht durch InxGa1-xN unter Verwendung von x repräsentiert wird, wobei das x größer als 0 und kleiner als 1 ist, wobei das x an einer Position näher zur Deckschicht ein kleinerer Wert ist.
  10. Halbleitervorrichtung nach Anspruch 9, wobei eine C-Konzentration in der Deckschicht niedriger als eine C-Konzentration in der Barrierenschicht ist.
  11. Halbleitervorrichtung nach Anspruch 9 oder 10, wobei eine C-Konzentration in der Übergangsschicht niedriger als eine C-Konzentration in der Barrierenschicht ist.
  12. Halbleitervorrichtung nach Anspruch 10 oder 11, wobei eine C-Konzentration in der Deckschicht niedriger als eine C-Konzentration in der Übergangsschicht ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 9 bis 12, wobei eine C-Konzentration in der Deckschicht 5×1016 [cm-3] oder niedriger ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 9 bis 13, wobei eine C-Konzentration in der Übergangsschicht 1×1017 [cm-3] oder niedriger ist.
  15. Halbleitervorrichtung nach einem der Ansprüche 9 bis 14, wobei eine Filmdicke der Übergangsschicht 0,5 nm oder mehr und 3 nm oder weniger beträgt.
  16. Halbleitervorrichtung nach einem der Ansprüche 9 bis 15, aufweisend: eine Gateelektrode, die auf der Deckschicht vorgesehen ist; eine Sourceelektrode, die auf der Deckschicht vorgesehen ist; und eine Drainelektrode, die auf der Deckschicht vorgesehen ist; wobei eine Bandlücke der Barrierenschicht größer als eine Bandlücke der Kanalschicht ist; wobei somit ein Transistor mit hoher Elektronenbeweglichkeit gebildet wird.
DE112017008243.9T 2017-12-01 2017-12-01 Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung Withdrawn DE112017008243T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/043345 WO2019106843A1 (ja) 2017-12-01 2017-12-01 半導体装置の製造方法、半導体装置

Publications (1)

Publication Number Publication Date
DE112017008243T5 true DE112017008243T5 (de) 2020-08-13

Family

ID=66665520

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017008243.9T Withdrawn DE112017008243T5 (de) 2017-12-01 2017-12-01 Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US11444172B2 (de)
JP (1) JP6841344B2 (de)
KR (1) KR102293962B1 (de)
CN (1) CN111406306B (de)
DE (1) DE112017008243T5 (de)
WO (1) WO2019106843A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI671801B (zh) * 2018-08-01 2019-09-11 環球晶圓股份有限公司 磊晶結構
CN110643934A (zh) * 2019-09-20 2020-01-03 深圳市晶相技术有限公司 一种半导体设备
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置
TWI767425B (zh) * 2020-11-27 2022-06-11 合晶科技股份有限公司 氮化物磊晶片及其製造方法
TWI795022B (zh) * 2021-10-12 2023-03-01 世界先進積體電路股份有限公司 高電子遷移率電晶體
US12002857B2 (en) 2021-11-30 2024-06-04 Vanguard International Semiconductor Corporation High electron mobility transistor

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273125A (ja) * 1994-03-29 1995-10-20 Fujitsu Ltd 半導体装置の製造方法
JPH0856044A (ja) * 1994-08-10 1996-02-27 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザ装置
JPH09186363A (ja) 1995-12-27 1997-07-15 Toshiba Corp 半導体発光素子及びその製造方法
JP3420028B2 (ja) * 1997-07-29 2003-06-23 株式会社東芝 ＧａＮ系化合物半導体素子の製造方法
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
KR101058031B1 (ko) * 2005-02-01 2011-08-19 독립행정법인 산업기술종합연구소 고밀도 기록 매체 형성 방법, 패턴 형성 방법 및 그 기록매체
JP2007165431A (ja) * 2005-12-12 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタおよびその製造方法
JP2007214257A (ja) 2006-02-08 2007-08-23 Rohm Co Ltd 半導体発光素子およびその製造方法
US7935985B2 (en) * 2007-03-29 2011-05-03 The Regents Of The University Of Califonia N-face high electron mobility transistors with low buffer leakage and low parasitic resistance
KR100994116B1 (ko) * 2008-08-20 2010-11-15 삼성모바일디스플레이주식회사 유기 발광 소자
JP5136437B2 (ja) * 2009-01-23 2013-02-06 住友電気工業株式会社 窒化物系半導体光素子を作製する方法
US20100270591A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor
US8344421B2 (en) * 2010-05-11 2013-01-01 Iqe Rf, Llc Group III-nitride enhancement mode field effect devices and fabrication methods
CN103003931B (zh) * 2010-07-29 2016-01-13 日本碍子株式会社 半导体元件用外延基板、半导体元件、pn接合二极管元件以及半导体元件用外延基板的制造方法
CN101976667B (zh) * 2010-09-06 2012-07-18 清华大学 一种高性能cmos器件
US20120315742A1 (en) 2011-06-08 2012-12-13 Sumitomo Electric Industries, Ltd. Method for forming nitride semiconductor device
JP5914999B2 (ja) 2011-06-08 2016-05-11 住友電気工業株式会社 半導体装置の製造方法
WO2013109884A1 (en) * 2012-01-18 2013-07-25 Iqe Kc, Llc Iiii -n- based double heterostructure field effect transistor and method of forming the same
US8975666B2 (en) * 2012-08-22 2015-03-10 United Microelectronics Corp. MOS transistor and process thereof
US20140167058A1 (en) * 2012-08-28 2014-06-19 Iqe, Kc, Llc Compositionally graded nitride-based high electron mobility transistor
JP6318474B2 (ja) 2013-06-07 2018-05-09 住友電気工業株式会社 半導体装置の製造方法
US9076854B2 (en) * 2013-08-26 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
JP6283250B2 (ja) * 2014-04-09 2018-02-21 サンケン電気株式会社 半導体基板及び半導体素子
US9337278B1 (en) * 2015-02-25 2016-05-10 Triquint Semiconductor, Inc. Gallium nitride on high thermal conductivity material device and method
US20160293596A1 (en) * 2015-03-30 2016-10-06 Texas Instruments Incorporated Normally off iii-nitride transistor
JP6540461B2 (ja) * 2015-10-30 2019-07-10 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2017139390A (ja) * 2016-02-04 2017-08-10 富士通株式会社 半導体装置、電源装置及び増幅器
US10396274B2 (en) * 2016-03-08 2019-08-27 Tohoku University Spin electronics element and method of manufacturing thereof
US10128364B2 (en) 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
CN105895526B (zh) * 2016-04-26 2019-02-01 中国科学院微电子研究所 一种GaN基功率电子器件及其制备方法
CN107785243B (zh) * 2016-08-26 2023-06-20 住友电工光电子器件创新株式会社 形成氮化物半导体层的工艺
JP7019942B2 (ja) * 2016-09-28 2022-02-16 富士通株式会社 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
US11101379B2 (en) * 2016-11-16 2021-08-24 Theregenis Of The University Of California Structure for increasing mobility in a high electron mobility transistor
US10290713B2 (en) * 2017-07-31 2019-05-14 Qorvo Us, Inc. Field-effect transistor

Also Published As

Publication number Publication date
KR102293962B1 (ko) 2021-08-25
CN111406306A (zh) 2020-07-10
US11444172B2 (en) 2022-09-13
KR20200066726A (ko) 2020-06-10
JP6841344B2 (ja) 2021-03-10
US20200243668A1 (en) 2020-07-30
CN111406306B (zh) 2024-03-12
WO2019106843A1 (ja) 2019-06-06
JPWO2019106843A1 (ja) 2020-10-08

Similar Documents

Publication Publication Date Title
DE112017008243T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE19905516C2 (de) Lichtemittierende Diode mit dotierter Grenzflächenschicht zum Steuern von Verunreinigungen und Verfahren zum Herstellen derselben
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE102008013755B4 (de) Gruppe-III-Nitrid-HEMT mit Deckschichten beinhaltend Aluminiumnitrid und Verfahren zu deren Herstellung
DE69120116T2 (de) Heterostruktur-Halbleiteranordnung
DE112007002162T5 (de) Verfahren zur Herstellung eines Halbleiterepitaxialkristallsubstrats
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE102017111974A1 (de) Iii-nitrid-halbleiterbauelement mit dotierten epi-strukturen
DE112016005028T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE112014003533T5 (de) Halbleiterwafer und Verfahren zur Herstellung des Halbleiterwafers
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102019008579A1 (de) ELEKTRONISCHE VORRICHTUNG EINSCHLIEßLICH EINES HEMT MIT EINEM VERGRABENEN BEREICH
DE112018003057T5 (de) Gan-transistor im anreicherungsmodus mit selektiven und nicht selektiven ätzschichten für verbesserte gleichförmigkeit der gan-spacerdicke
EP1908099A1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
DE102014108625A1 (de) Gate-stack für selbstsperrenden verbundhalbleitertransistor
DE102012201917A1 (de) Nitrid-Halbleitersubstrat und Verfahren zu dessen Herstellung
DE102019004466A1 (de) PROZESS ZUM BILDEN EINER ELEKTRONISCHEN VORRICHTUNG EINSCHLIEßLICH EINES ZUGANGSBEREICHS
DE102015213196A1 (de) Halbleiterkomponente, die ein mit Kohlenstoff dotiertes Substrat aufweist
DE112013002033T5 (de) Epitaxialsubstrat, Halbleitervorrichtung, und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE69231688T2 (de) Epitaktisch gezüchtet Verbindungshalbleiterkristalle mit Pufferschichten
DE102017113461A1 (de) III-Nitrid-Halbleiterkomponente mit niedriger Versetzungsdichte
DE112016005025T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE102017103879B4 (de) Halbleiterkomponenten mit Aluminiumsiliziumnitridschichten
DE112011105130T5 (de) Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R120 Application withdrawn or ip right abandoned