JP5914999B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5914999B2 JP5914999B2 JP2011128648A JP2011128648A JP5914999B2 JP 5914999 B2 JP5914999 B2 JP 5914999B2 JP 2011128648 A JP2011128648 A JP 2011128648A JP 2011128648 A JP2011128648 A JP 2011128648A JP 5914999 B2 JP5914999 B2 JP 5914999B2
- Authority
- JP
- Japan
- Prior art keywords
- gan layer
- layer
- temperature
- inaln
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
原料ガス:TMA(トリメチルアルミニウム)、NH3(アンモニア)
成長温度:1050℃
膜厚 :20nm
原料ガス:TMG(トリメチルガリウム)、NH3
成長温度:1050℃
膜厚 :1μm
原料ガス:TMA、NH3
成長温度:1050℃
膜厚 :1nm
原料ガス :TMI(トリメチルインジウム)、TMA、NH3
成長温度 :700℃
In組成比:17%
膜厚 :5nm
原料ガス:TMG、NH3
成長温度:700℃
膜厚 :15nm
原料ガス:TMG、NH3
成長温度:1050℃
膜厚 :4nm
0.05×t≦T≦0.05×t+1
となる条件のもと、第1のGaN層20を形成する場合が好ましい。
2.55α+3.11β+3.19γ+3.55(1−α−β−γ)=3.55x+3.11(1−x)
12 シード層
14 GaN電子走行層
16 スペーサ層
18 InAlN電子供給層
20 第1のGaN層
22 第2のGaN層
24 保護膜
26 ゲート電極
28 ソース電極
30 ドレイン電極
Claims (10)
- 基板上に窒化物半導体からなる電子走行層を形成する工程と、
前記電子走行層上にInAlN層を形成する工程と、
前記InAlN層上に、前記InAlN層を形成する際の温度よりも50℃を越えない温度で、第1のGaN層を形成する工程と、
前記第1のGaN層上に、前記InAlN層および前記第1のGaN層を形成した際の温度よりも高い温度で、第2のGaN層を形成する工程と、
前記InAlN層上に、ゲート電極と、前記ゲート電極を挟むソース電極およびドレイン電極と、を形成する工程と、を有し、
前記第1のGaN層を形成する工程は、前記第2のGaN層を形成する工程で形成する前記第2のGaN層の厚さよりも厚い前記第1のGaN層を形成し、
前記第2のGaN層が形成された後において、前記第1のGaN層の厚さは前記第2のGaN層よりも薄いことを特徴とする半導体装置の製造方法。 - 前記第1のGaN層を形成する際の温度から前記第2のGaN層を形成する際の温度に昇温するまでの昇温時間をt秒とした場合に、前記第1のGaN層の厚さT(nm)が、
T≧0.05×t
となる条件のもと、前記第1のGaN層を形成することを特徴とする請求項1記載の半導体装置の製造方法。 - 前記第1のGaN層の厚さT(nm)が、
T≦0.05×t+1
となる条件のもと、前記第1のGaN層を形成することを特徴とする請求項2記載の半導体装置の製造方法。 - 前記InAlN層を形成する際の温度よりも100℃を下回らない温度で、前記第1のGaN層を形成することを特徴とする請求項1から3のいずれか一項記載の半導体装置の製造方法。
- 前記第2のGaN層を900℃以上の温度で形成することを特徴とする請求項1から4のいずれか一項記載の半導体装置の製造方法。
- 前記第2のGaN層を形成する温度への昇温が終了した後における前記第1のGaN層の厚さは、前記第2のGaN層を形成する温度への昇温を開始する前における前記第1のGaN層の厚さよりも薄いことを特徴とする請求項1から5のいずれか一項記載の半導体装置の製造方法。
- 前記第2のGaN層が形成された後、前記第1のGaN層の膜厚は1nm以下であることを特徴とする請求項1から6のいずれか一項記載の半導体装置の製造方法。
- InAlN層を成長する工程と、
前記InAlN層上に、前記InAlN層を形成する際の温度よりも50℃を越えない温度で、第1のGaN層を成長する工程と、
前記第1のGaN層上に、前記InAlN層および前記第1のGaN層の成長温度よりも高い温度で、第2のGaN層を成長する工程と、を有し、
前記第1のGaN層を成長する工程は、前記第2のGaN層を成長する工程で成長する前記第2のGaN層の厚さよりも厚い前記第1のGaN層を成長し、
前記第2のGaN層が形成された後において、前記第1のGaN層の厚さは前記第2のGaN層よりも薄いことを特徴とする半導体装置の製造方法。 - 前記第2のGaN層を形成する温度への昇温が終了した後における前記第1のGaN層の厚さは、前記第2のGaN層を形成する温度への昇温を開始する前における前記第1のGaN層の厚さよりも薄いことを特徴とする請求項8記載の半導体装置の製造方法。
- 前記第2のGaN層が形成された後、前記第1のGaN層の膜厚は1nm以下であることを特徴とする請求項8または9記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011128648A JP5914999B2 (ja) | 2011-06-08 | 2011-06-08 | 半導体装置の製造方法 |
US13/489,647 US20120315742A1 (en) | 2011-06-08 | 2012-06-06 | Method for forming nitride semiconductor device |
US14/983,864 US20160111274A1 (en) | 2011-06-08 | 2015-12-30 | Method for forming nitride semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011128648A JP5914999B2 (ja) | 2011-06-08 | 2011-06-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012256704A JP2012256704A (ja) | 2012-12-27 |
JP5914999B2 true JP5914999B2 (ja) | 2016-05-11 |
Family
ID=47528025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011128648A Active JP5914999B2 (ja) | 2011-06-08 | 2011-06-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5914999B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6318474B2 (ja) | 2013-06-07 | 2018-05-09 | 住友電気工業株式会社 | 半導体装置の製造方法 |
JP6179266B2 (ja) * | 2013-08-12 | 2017-08-16 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2016143824A (ja) * | 2015-02-04 | 2016-08-08 | 富士通株式会社 | 化合物半導体エピタキシャル基板及び化合物半導体装置 |
JP6268229B2 (ja) * | 2016-06-27 | 2018-01-24 | 株式会社サイオクス | 窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法 |
WO2019106843A1 (ja) | 2017-12-01 | 2019-06-06 | 三菱電機株式会社 | 半導体装置の製造方法、半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3728332B2 (ja) * | 1995-04-24 | 2005-12-21 | シャープ株式会社 | 化合物半導体発光素子 |
JPH09186363A (ja) * | 1995-12-27 | 1997-07-15 | Toshiba Corp | 半導体発光素子及びその製造方法 |
JP2007165431A (ja) * | 2005-12-12 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果型トランジスタおよびその製造方法 |
JP5190923B2 (ja) * | 2007-07-24 | 2013-04-24 | 独立行政法人産業技術総合研究所 | GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法 |
JP5487631B2 (ja) * | 2009-02-04 | 2014-05-07 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP5343910B2 (ja) * | 2010-04-09 | 2013-11-13 | 富士通株式会社 | 化合物半導体装置の製造方法 |
-
2011
- 2011-06-08 JP JP2011128648A patent/JP5914999B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012256704A (ja) | 2012-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6318474B2 (ja) | 半導体装置の製造方法 | |
JP5785103B2 (ja) | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ | |
JP6731584B2 (ja) | 窒化物半導体装置および窒化物半導体基板 | |
JP6729416B2 (ja) | 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法 | |
JP7013710B2 (ja) | 窒化物半導体トランジスタの製造方法 | |
US8546813B2 (en) | Semiconductor substrate and semiconductor device | |
JP2012015304A (ja) | 半導体装置 | |
JP5914999B2 (ja) | 半導体装置の製造方法 | |
JP2016207748A (ja) | 半導体装置の製造方法および半導体装置 | |
US20150084163A1 (en) | Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device | |
JP5817283B2 (ja) | 半導体装置の製造方法 | |
JP6305137B2 (ja) | 窒化物半導体積層物および半導体装置 | |
JP2017168627A (ja) | 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法 | |
JP2013145782A (ja) | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ | |
JP5776344B2 (ja) | 半導体装置 | |
JP5803303B2 (ja) | 半導体装置の製造方法 | |
JP2014090065A (ja) | 窒化物系半導体エピタキシャルウエハ及び窒化物系電界効果型トランジスタ | |
JP2016219590A (ja) | 半導体基板の製造方法、及び半導体装置の製造方法 | |
Mrad et al. | H2 based etching of GaN for re-grown gallium-free InAlN barriers giving very low 2DEG sheet resistance of 185 Ω/sq | |
JP4329984B2 (ja) | Iii−v族窒化物半導体の層構造体、その製造方法 | |
JP6205497B2 (ja) | 窒化物半導体の製造方法 | |
JP6480244B2 (ja) | 気相成長方法 | |
JP5455875B2 (ja) | エピタキシャル基板の製造方法 | |
JP4972879B2 (ja) | 電界効果トランジスタ、半導体素子、及びエピタキシャル基板 | |
TW202029522A (zh) | 氮化物半導體基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160321 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5914999 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |