JPH09186363A - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法Info
- Publication number
- JPH09186363A JPH09186363A JP34169295A JP34169295A JPH09186363A JP H09186363 A JPH09186363 A JP H09186363A JP 34169295 A JP34169295 A JP 34169295A JP 34169295 A JP34169295 A JP 34169295A JP H09186363 A JPH09186363 A JP H09186363A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- light emitting
- semiconductor light
- inalgan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 この発明は、ＩｎＡｌＧａＮ層上にそれより
も成長温度が高いＧａＮ層を積層したヘテロ構造の形成
において、ＩｎＡｌＧａＮ層の組成や膜厚などの特性を
安定に積層することができ、かつＩｎＡｌＧａＮ層を活
性層とした半導体発光素子及びその製造方法を提供する
ことを課題とする。 【解決手段】 この発明は、ＩｎＡｌＧａＮ層上にその
成長温度よりも高い成長温度のＧａＮ層を積層する際
に、ＩｎＡｌＧａＮ層の直上に再昇温保護ＧａＮ層を設
けることにより、ＩｎＡｌＧａＮ層の結晶特性を変化さ
せずにＩｎＡｌＧａＮ層上にその成長温度よりも高い成
長温度のＧａＮ層を積層することができるように構成さ
れる。
も成長温度が高いＧａＮ層を積層したヘテロ構造の形成
において、ＩｎＡｌＧａＮ層の組成や膜厚などの特性を
安定に積層することができ、かつＩｎＡｌＧａＮ層を活
性層とした半導体発光素子及びその製造方法を提供する
ことを課題とする。 【解決手段】 この発明は、ＩｎＡｌＧａＮ層上にその
成長温度よりも高い成長温度のＧａＮ層を積層する際
に、ＩｎＡｌＧａＮ層の直上に再昇温保護ＧａＮ層を設
けることにより、ＩｎＡｌＧａＮ層の結晶特性を変化さ
せずにＩｎＡｌＧａＮ層上にその成長温度よりも高い成
長温度のＧａＮ層を積層することができるように構成さ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体発光素子及
びその製造方法に関し、特に、ＩｎＡｌＧａＮ系半導体
から構成される半導体発光素子及びその製造方法に関す
る。
びその製造方法に関し、特に、ＩｎＡｌＧａＮ系半導体
から構成される半導体発光素子及びその製造方法に関す
る。
【０００２】
【従来の技術】ＩｎＡｌＧａＮ系半導体はその光学遷移
が直接遷移型であることから高効率発光再結合が可能で
あり、またその遷移エネルギーも２〜６．２ｅＶと広い
ことから、短波長半導体レーザあるいは高輝度可視ＬＥ
Ｄなどの高効率発光素子材料として開発が行われてい
る。特にＬＥＤ開発においては、これまで紫色から緑色
波長領域で高効率発光が得られていないことからＩｎＡ
ｌＧａＮ系半導体への期待は高くなっている。
が直接遷移型であることから高効率発光再結合が可能で
あり、またその遷移エネルギーも２〜６．２ｅＶと広い
ことから、短波長半導体レーザあるいは高輝度可視ＬＥ
Ｄなどの高効率発光素子材料として開発が行われてい
る。特にＬＥＤ開発においては、これまで紫色から緑色
波長領域で高効率発光が得られていないことからＩｎＡ
ｌＧａＮ系半導体への期待は高くなっている。
【０００３】ＩｎＡｌＧａＮ系半導体は、ＧａＮ、Ａｌ
Ｎ、ＩｎＮ等の基本構成２元半導体の組み合わせにより
構成されるが、その中でもＧａＮについての開発が盛ん
に行われている。
Ｎ、ＩｎＮ等の基本構成２元半導体の組み合わせにより
構成されるが、その中でもＧａＮについての開発が盛ん
に行われている。
【０００４】ＧａＮは、融点が１７００℃以上と高く、
また成長温度における窒素の平衡蒸気圧も極めて高いこ
とから、バルク単結晶の成長は困難であり、そのため、
単結晶成長にはハイドライド気相成長（ＨＶＰＥ）法や
有機金属気相成長（ＭＯＣＶＤ）法が主として用いら
れ、特にＭＯＣＶＤ法により、ＧａＮにＩｎあるいはＡ
ｌを混ぜたＩｎX Ｇａ1-X ＮやＡｌY Ｇａ1-Y Ｎの３元
混晶が得られている。
また成長温度における窒素の平衡蒸気圧も極めて高いこ
とから、バルク単結晶の成長は困難であり、そのため、
単結晶成長にはハイドライド気相成長（ＨＶＰＥ）法や
有機金属気相成長（ＭＯＣＶＤ）法が主として用いら
れ、特にＭＯＣＶＤ法により、ＧａＮにＩｎあるいはＡ
ｌを混ぜたＩｎX Ｇａ1-X ＮやＡｌY Ｇａ1-Y Ｎの３元
混晶が得られている。
【０００５】これら材料のヘテロ接合を用いれば発光効
率の向上が可能となり、さらに、注入キャリアの閉じ込
めや光の閉じ込めに有効なダブルヘテロ構造を形成する
ことにより、高輝度ＬＥＤや短波長ＬＤを実現すること
ができる。
率の向上が可能となり、さらに、注入キャリアの閉じ込
めや光の閉じ込めに有効なダブルヘテロ構造を形成する
ことにより、高輝度ＬＥＤや短波長ＬＤを実現すること
ができる。
【０００６】また、特にＩｎX Ｇａ1-X Ｎは、そのＩｎ
組成比Ｘを変化させることによりバンドギャップエネル
ギーをＧａＮの３．４ｅＶからＩｎＮの２ｅＶまで変え
ることができるので、可視の発光素子用の活性層として
も用いることができる。
組成比Ｘを変化させることによりバンドギャップエネル
ギーをＧａＮの３．４ｅＶからＩｎＮの２ｅＶまで変え
ることができるので、可視の発光素子用の活性層として
も用いることができる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記Ｉ
ｎX Ｇａ1-X Ｎの３元混晶には以下のような問題点があ
った。
ｎX Ｇａ1-X Ｎの３元混晶には以下のような問題点があ
った。
【０００８】上記３元混晶はＧａＮとＩｎＮの組み合わ
せで構成することができるが、ＧａＮは結晶品質を高め
るために１０００℃以上の成長温度を必要とするのに対
し、比較的蒸気圧の高いＩｎを含むＩｎＮは上記ＧａＮ
の成長温度よりも低い温度で成長させなければならな
い。
せで構成することができるが、ＧａＮは結晶品質を高め
るために１０００℃以上の成長温度を必要とするのに対
し、比較的蒸気圧の高いＩｎを含むＩｎＮは上記ＧａＮ
の成長温度よりも低い温度で成長させなければならな
い。
【０００９】このため、ＩｎX Ｇａ1-X Ｎの成長におい
てもＩｎ組成Ｘを比較的高く制御するためには成長温度
をＧａＮよりも低くする必要がある（App1.Phys.Lett.5
9.2251(1991)）。
てもＩｎ組成Ｘを比較的高く制御するためには成長温度
をＧａＮよりも低くする必要がある（App1.Phys.Lett.5
9.2251(1991)）。
【００１０】これに対し、ＡｌＧａＮの成長ではＧａＮ
と同等の高い成長温度で成長が可能である（App1.Phys.
Lett.64.1535(1994)）。
と同等の高い成長温度で成長が可能である（App1.Phys.
Lett.64.1535(1994)）。
【００１１】従って、例えばＧａＮあるいはＡｌＧＮク
ラッド層でＩｎＧａＮ活性層を挟み込んだダブルヘテロ
構造では成長時にその界面で成長温度を変える必要があ
る。ところが、このような方法によると、ＩｎＧａＮ成
長後の再昇温によってＩｎＧａＮ層の表面から蒸気圧の
高いＩｎの蒸発が起こり、ＩｎＧａＮ層の品質の劣化や
クラッド層との界面の劣化につながり、引いては素子特
性の変化や劣化につながってしまうのである。
ラッド層でＩｎＧａＮ活性層を挟み込んだダブルヘテロ
構造では成長時にその界面で成長温度を変える必要があ
る。ところが、このような方法によると、ＩｎＧａＮ成
長後の再昇温によってＩｎＧａＮ層の表面から蒸気圧の
高いＩｎの蒸発が起こり、ＩｎＧａＮ層の品質の劣化や
クラッド層との界面の劣化につながり、引いては素子特
性の変化や劣化につながってしまうのである。
【００１２】本発明は上記事情を考慮してなされたもの
で、その目的とするところは、ＩｎＧａＮ上に該ＩｎＧ
ａＮよりも成長温度が高いＧａＮあるいはＡｌＧａＮを
積層したヘテロ構造の形成において、ＩｎＧａＮの組成
や膜厚などの特性を安定に積層することができ、かつＩ
ｎＧａＮを活性層とした半導体発光素子及びその製造方
法を提供することにある。
で、その目的とするところは、ＩｎＧａＮ上に該ＩｎＧ
ａＮよりも成長温度が高いＧａＮあるいはＡｌＧａＮを
積層したヘテロ構造の形成において、ＩｎＧａＮの組成
や膜厚などの特性を安定に積層することができ、かつＩ
ｎＧａＮを活性層とした半導体発光素子及びその製造方
法を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に本発明は、基板上に組成式ＩｎX ＡｌY Ｇａ1-X-YＮ
（０≦Ｘ≦１，０≦Ｙ≦１）で表される材料で構成され
た複数の層を順次積層して成る半導体発光素子であっ
て、少なくとも、組成式ＩｎX ＡｌY Ｇａ1-X-YＮ（０
＜Ｘ≦１，０≦Ｙ≦１）で表される材料で構成された第
１の層上に組成式ＩｎX ＡｌY Ｇａ1-X-Y Ｎ（０≦Ｘ≦
１，０≦Ｙ≦１）で表される材料で構成された第２の層
が積層されている半導体発光素子において、前記第１の
層と前記第２の層の間には、組成式ＩｎX ＡｌY Ｇａ
1-X-Y Ｎ（０≦Ｘ≦１，０≦Ｙ≦１）で表される材料で
構成された第３の層を有することを特徴とする。
に本発明は、基板上に組成式ＩｎX ＡｌY Ｇａ1-X-YＮ
（０≦Ｘ≦１，０≦Ｙ≦１）で表される材料で構成され
た複数の層を順次積層して成る半導体発光素子であっ
て、少なくとも、組成式ＩｎX ＡｌY Ｇａ1-X-YＮ（０
＜Ｘ≦１，０≦Ｙ≦１）で表される材料で構成された第
１の層上に組成式ＩｎX ＡｌY Ｇａ1-X-Y Ｎ（０≦Ｘ≦
１，０≦Ｙ≦１）で表される材料で構成された第２の層
が積層されている半導体発光素子において、前記第１の
層と前記第２の層の間には、組成式ＩｎX ＡｌY Ｇａ
1-X-Y Ｎ（０≦Ｘ≦１，０≦Ｙ≦１）で表される材料で
構成された第３の層を有することを特徴とする。
【００１４】上記構成によれば、第１の層上に熱的に比
較的安定な第３の層を積層したので、成長温度の高い上
層の積層を行う場合にも第１の層からのＩｎの蒸発が抑
制され、これにより、第１の層のＩｎ組成や膜厚などの
特性を変化させることなくヘテロ接合を形成することが
できる。ここで、第３の層は、第１の層からＩｎが蒸発
しないように、第１の層及び第２の層の成長温度よりも
低い温度で形成することが必要である。
較的安定な第３の層を積層したので、成長温度の高い上
層の積層を行う場合にも第１の層からのＩｎの蒸発が抑
制され、これにより、第１の層のＩｎ組成や膜厚などの
特性を変化させることなくヘテロ接合を形成することが
できる。ここで、第３の層は、第１の層からＩｎが蒸発
しないように、第１の層及び第２の層の成長温度よりも
低い温度で形成することが必要である。
【００１５】例えば、ＩｎＡｌＧａＮ層上にそれより成
長温度の高い単結晶ＧａＮ層を積層するヘテロ結合の作
製において、ＩｎＡｌＧａＮ層の直上にそれと同じ成長
温度あるいは単結晶ＧａＮ（またはＡｌＧａＮ）層の成
長温度よりも低い成長温度でＧａＮ（またはＡｌＮ、Ａ
ｌＧａＮ）層を成長させた後、高温成長温度による単結
晶ＧａＮ層の成長を行うのである。
長温度の高い単結晶ＧａＮ層を積層するヘテロ結合の作
製において、ＩｎＡｌＧａＮ層の直上にそれと同じ成長
温度あるいは単結晶ＧａＮ（またはＡｌＧａＮ）層の成
長温度よりも低い成長温度でＧａＮ（またはＡｌＮ、Ａ
ｌＧａＮ）層を成長させた後、高温成長温度による単結
晶ＧａＮ層の成長を行うのである。
【００１６】なお、ＩｎＡｌＧａＮ層を発光素子の発光
層として用いる場合には、第３の層の膜厚はＩｎＡｌＧ
ａＮ層の膜厚よりも薄くし、またＧａＮ層の導電型はこ
の上部に積層する単結晶ＧａＮ層の導電型と同じにする
ことが望ましい。
層として用いる場合には、第３の層の膜厚はＩｎＡｌＧ
ａＮ層の膜厚よりも薄くし、またＧａＮ層の導電型はこ
の上部に積層する単結晶ＧａＮ層の導電型と同じにする
ことが望ましい。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。
を用いて説明する。
【００１８】図１は本発明の実施の形態に係るＩｎＡｌ
ＧａＮ／ＧａＮ系積層構造の断面図である。
ＧａＮ／ＧａＮ系積層構造の断面図である。
【００１９】図１において、本発明の実施の形態に係る
ＩｎＡｌＧａＮ／ＧａＮ系積層構造は、サファイア基板
１０１の一主面上にＧａＮ層１０３，ＩｎＡｌＧａＮ層
(第１の層) １０５，本発明の特徴である再昇温保護Ｇ
ａＮ層（第３の層）１０７，ＧａＮ層 (第２の層) １０
９が順次積層して構成されている。これらの層はＭＯＣ
ＶＤ法を用いて積層し、それぞれの層の膜厚、成長温度
は以下の通りである。
ＩｎＡｌＧａＮ／ＧａＮ系積層構造は、サファイア基板
１０１の一主面上にＧａＮ層１０３，ＩｎＡｌＧａＮ層
(第１の層) １０５，本発明の特徴である再昇温保護Ｇ
ａＮ層（第３の層）１０７，ＧａＮ層 (第２の層) １０
９が順次積層して構成されている。これらの層はＭＯＣ
ＶＤ法を用いて積層し、それぞれの層の膜厚、成長温度
は以下の通りである。
【表１】 ＧａＮ １０３………２．００μｍ、１０５０℃ ＩｎＡｌＧａＮ １０５………１．００μｍ、 ８００℃ ＧａＮ １０７………０．０５μｍ、 ８００℃ ＧａＮ １０９………０．５０μｍ、１０５０℃ 次に、本発明の特徴である再昇温保護ＧａＮ層１０７に
ついて説明する。
ついて説明する。
【００２０】ＧａＮ系半導体は成長温度によりその結晶
形状が異なり、例えばここで成長温度が１０５０℃と高
温での成長では単結晶化した層が得られるが、８００℃
と比較的低温での成長ではアモルファス状あるいは結晶
の一部がアモルファス化した層が成長される。従って、
Ｉｎを含むＧａＮ系半導体の成長では、そのＩｎの蒸気
圧が比較的高いため低温での成長に強いられることか
ら、完全な単結晶を得ることは難しい。
形状が異なり、例えばここで成長温度が１０５０℃と高
温での成長では単結晶化した層が得られるが、８００℃
と比較的低温での成長ではアモルファス状あるいは結晶
の一部がアモルファス化した層が成長される。従って、
Ｉｎを含むＧａＮ系半導体の成長では、そのＩｎの蒸気
圧が比較的高いため低温での成長に強いられることか
ら、完全な単結晶を得ることは難しい。
【００２１】しかしながら、上記で示した本発明に係る
構造のように、ＩｎＡｌＧａＮ層１０５とＧａＮ層１０
９の間に再昇温保護ＧａＮ層１０７を形成することによ
り、ＩｎＧａＮ系の半導体の完全な単結晶を得ることが
可能となる。
構造のように、ＩｎＡｌＧａＮ層１０５とＧａＮ層１０
９の間に再昇温保護ＧａＮ層１０７を形成することによ
り、ＩｎＧａＮ系の半導体の完全な単結晶を得ることが
可能となる。
【００２２】図２は、図１で示した積層構造の２次イオ
ン質量分析によるＩｎの膜厚方向の濃度プロファイルの
測定結果である。ここでは比較のため再昇温保護ＧａＮ
層１０７を積層していないサンプルに対する同測定結果
を重ねて示す。
ン質量分析によるＩｎの膜厚方向の濃度プロファイルの
測定結果である。ここでは比較のため再昇温保護ＧａＮ
層１０７を積層していないサンプルに対する同測定結果
を重ねて示す。
【００２３】再昇温保護層ＧａＮ１０７が無いサンプル
のＩｎ濃度プロファイルではＩｎＡｌＧａＮ層１０５の
膜厚に対応する厚さだけＩｎのプロファイルが見られ
ず、ＩｎＡｌＧａＮ層１０５が薄くなっていることがわ
かる。また、同サンプルでは表面に近い方のプロファイ
ルが低下しており膜厚方向に濃度分布があることがわか
る。これはＩｎＡｌＧａＮ層１０５上に高温成長ＧａＮ
層１０９を積層するために成長温度を８００℃から１０
５０℃に変える必要があり、このプロセス中にＩｎの濃
度、分布が変化したものである。つまり、ＩｎＡｌＧａ
Ｎ１０５を積層した後、Ｖ族原料であるＮＨ３の雰囲気
中で成長温度を変えるプロセスを行っているが、蒸気圧
の高いＩｎがこの間に蒸発してしまい、また表面に近い
程その効果が大きいことにより、膜厚の低下および濃度
分布が表われるのである。
のＩｎ濃度プロファイルではＩｎＡｌＧａＮ層１０５の
膜厚に対応する厚さだけＩｎのプロファイルが見られ
ず、ＩｎＡｌＧａＮ層１０５が薄くなっていることがわ
かる。また、同サンプルでは表面に近い方のプロファイ
ルが低下しており膜厚方向に濃度分布があることがわか
る。これはＩｎＡｌＧａＮ層１０５上に高温成長ＧａＮ
層１０９を積層するために成長温度を８００℃から１０
５０℃に変える必要があり、このプロセス中にＩｎの濃
度、分布が変化したものである。つまり、ＩｎＡｌＧａ
Ｎ１０５を積層した後、Ｖ族原料であるＮＨ３の雰囲気
中で成長温度を変えるプロセスを行っているが、蒸気圧
の高いＩｎがこの間に蒸発してしまい、また表面に近い
程その効果が大きいことにより、膜厚の低下および濃度
分布が表われるのである。
【００２４】これに対し、再昇温保護ＧａＮ層１０７を
積層した本実施の形態に係る積層構造ではこのようなＩ
ｎＡｌＧａＮ１０５の膜厚やＩｎ濃度の変化は見られ
ず、再昇温保護ＧａＮ層１０７が再昇温によるＩｎ蒸発
を効果的に防いでいることが分かる。
積層した本実施の形態に係る積層構造ではこのようなＩ
ｎＡｌＧａＮ１０５の膜厚やＩｎ濃度の変化は見られ
ず、再昇温保護ＧａＮ層１０７が再昇温によるＩｎ蒸発
を効果的に防いでいることが分かる。
【００２５】ここではＩｎＡｌＧａＮ層上へのＧａＮ層
の積層構造作成について示したが、Ｉｎを含むＧａＮ系
半導体（例えばＩｎＧａＮ、ＩｎＡｌＮ）上への積層構
造作製においては同様のＩｎ組成や膜厚の変化が見られ
るため、上記再昇温保護層を積層することは非常に有効
である。
の積層構造作成について示したが、Ｉｎを含むＧａＮ系
半導体（例えばＩｎＧａＮ、ＩｎＡｌＮ）上への積層構
造作製においては同様のＩｎ組成や膜厚の変化が見られ
るため、上記再昇温保護層を積層することは非常に有効
である。
【００２６】次に、本発明の実施の形態に係るＩｎＡｌ
ＧａＮ／ＧａＮ系積層構造を実際のＬＥＤに用いた場合
について説明する。図３は、本発明の実施の形態に係る
ＩｎＡｌＧａＮ／ＧａＮ系積層構造を用いたＬＥＤの概
略断面構造を示す図である。
ＧａＮ／ＧａＮ系積層構造を実際のＬＥＤに用いた場合
について説明する。図３は、本発明の実施の形態に係る
ＩｎＡｌＧａＮ／ＧａＮ系積層構造を用いたＬＥＤの概
略断面構造を示す図である。
【００２７】図３において、このＬＥＤの構成層は、サ
ファイア基板３０１上に積層され、それぞれの膜厚およ
び成長温度は以下の通りである。
ファイア基板３０１上に積層され、それぞれの膜厚およ
び成長温度は以下の通りである。
【表２】 ｎ−ＧａＮコンタクト層 ３０３……４．００μｍ，１０５０℃ ｎ−ＩｎＡｌＧａＮクラッド層 ３０５……１．００μｍ，１０５０℃ undoped-ＩｎＧａＮ活性層 ３０７……０．１０μｍ， ８００℃ ｐ−ＧａＮ再昇温保護層 ３０９……０．０５μｍ， ８００℃ ｐ−ＩｎＡｌＧａＮクラッド層 ３１１……１．００μｍ，１０５０℃ ｐ−ＧａＮコンタクト層 ３１３……０．５０μｍ，１０５０℃
【００２８】なお、電流注入用の電極３１５および３１
７はそれぞれｎ−ＧａＮコンタクト層３０３およびｐ−
ＧａＮコンタクト層３１３上の一部に形成されている。
７はそれぞれｎ−ＧａＮコンタクト層３０３およびｐ−
ＧａＮコンタクト層３１３上の一部に形成されている。
【００２９】本構造が従来構造と異なる点はＩｎＧａＮ
活性層３０７上にｐ−ＧａＮ再昇温保護層３０９を積層
したことである。
活性層３０７上にｐ−ＧａＮ再昇温保護層３０９を積層
したことである。
【００３０】ｐ−ＧａＮ再昇温保護層３０９が積層され
ていない従来構造のＬＥＤでは、その発光特性はｐ−Ｉ
ｎＡｌＧａＮクラッド層３１１の積層する際の再昇温の
影響でＩｎＧａＮ３０７活性層の膜厚およびＩｎ組成の
分布が大きくなり、そのため、発光効率の低下および発
光波長のばらつき、あるいは発光スペクトルのブロード
化が起こっていた。
ていない従来構造のＬＥＤでは、その発光特性はｐ−Ｉ
ｎＡｌＧａＮクラッド層３１１の積層する際の再昇温の
影響でＩｎＧａＮ３０７活性層の膜厚およびＩｎ組成の
分布が大きくなり、そのため、発光効率の低下および発
光波長のばらつき、あるいは発光スペクトルのブロード
化が起こっていた。
【００３１】これに対し、図３に示すＬＥＤ構造では、
ｐ−ＩｎＡｌＧａＮクラッド層３１１を積層する際に必
要な再昇温によってもｐ−ＧａＮ再昇温保護層３０９の
存在によりＩｎＧａＮ３０７活性層の結晶特性変化は起
こらなかった。
ｐ−ＩｎＡｌＧａＮクラッド層３１１を積層する際に必
要な再昇温によってもｐ−ＧａＮ再昇温保護層３０９の
存在によりＩｎＧａＮ３０７活性層の結晶特性変化は起
こらなかった。
【００３２】また、図３に示すＬＥＤ構造を用い、Ｉｎ
ＧａＮ活性層３０７のＩｎ組成比Ｘを０から０．６まで
変化させることにより可視光として紫色から緑色波長ま
での発光が確認でき、組成の変化により発光波長制御が
可能であると共に狭発光スペクトルが実現できた。
ＧａＮ活性層３０７のＩｎ組成比Ｘを０から０．６まで
変化させることにより可視光として紫色から緑色波長ま
での発光が確認でき、組成の変化により発光波長制御が
可能であると共に狭発光スペクトルが実現できた。
【００３３】なお、本発明は上述した実施例に限定され
るものではない。実施例では再昇温保護膜としてＧａＮ
を用いたが、ＡｌＧａＮやＩｎＡｌＧａＮによって構成
しても同様の効果が得られる。また、その成長温度につ
いてもＩｎＧａＮ活性層と同じ温度で積層したが、Ｉｎ
ＧａＮ活性層の結晶特性に影響を与えない温度であれば
同様の効果が得られる。さらにその膜厚についても上述
の実施例で示した限りではなく、保護層として十分な厚
さでありかつ活性層よりも薄く構成されていれば効果に
変化はない。また、実施例ではＩｎ混晶上に窒化カリウ
ム系半導体を積層する場合について示したが、昇温プロ
セスが伴う酸化膜や金属等の積層においても本発明は効
果的である。また、本発明は発光ダイオードに限らずレ
ーザに適用することも可能である。さらに、ＧａＡｓＮ
系、ＧａＰＮ系半導体により構成することも可能であ
る。その他、本発明の要旨を逸脱しない範囲で種々変形
して実施可能である。
るものではない。実施例では再昇温保護膜としてＧａＮ
を用いたが、ＡｌＧａＮやＩｎＡｌＧａＮによって構成
しても同様の効果が得られる。また、その成長温度につ
いてもＩｎＧａＮ活性層と同じ温度で積層したが、Ｉｎ
ＧａＮ活性層の結晶特性に影響を与えない温度であれば
同様の効果が得られる。さらにその膜厚についても上述
の実施例で示した限りではなく、保護層として十分な厚
さでありかつ活性層よりも薄く構成されていれば効果に
変化はない。また、実施例ではＩｎ混晶上に窒化カリウ
ム系半導体を積層する場合について示したが、昇温プロ
セスが伴う酸化膜や金属等の積層においても本発明は効
果的である。また、本発明は発光ダイオードに限らずレ
ーザに適用することも可能である。さらに、ＧａＡｓＮ
系、ＧａＰＮ系半導体により構成することも可能であ
る。その他、本発明の要旨を逸脱しない範囲で種々変形
して実施可能である。
【００３４】
【発明の効果】上述したように本発明によれば、Ｉｎを
含む窒化ガリウム系半導体の上部にその成長温度よりも
高い成長温度の半導体層あるいは酸化膜や金属等を積層
する場合において、上記窒化ガリウム系半導体の直上に
再昇温保護層を設けることにより、上記窒化ガリウム系
半導体のＩｎ組成等の結晶特性を変化させることなく積
層構造を構成することができる。
含む窒化ガリウム系半導体の上部にその成長温度よりも
高い成長温度の半導体層あるいは酸化膜や金属等を積層
する場合において、上記窒化ガリウム系半導体の直上に
再昇温保護層を設けることにより、上記窒化ガリウム系
半導体のＩｎ組成等の結晶特性を変化させることなく積
層構造を構成することができる。
【００３５】また、本発明によれば、発光波長の制御を
容易に行うことができ、発光特性が安定したＬＥＤを構
成することができる。
容易に行うことができ、発光特性が安定したＬＥＤを構
成することができる。
【図１】本発明の実施の形態に係るＩｎＡｌＧａＮ／Ｇ
ａＮ系積層構造の断面図である。
ａＮ系積層構造の断面図である。
【図２】図１で示した積層構造の２次イオン質量分析に
よるＩｎの膜厚方向の濃度プロファイルの測定結果を示
す図である。
よるＩｎの膜厚方向の濃度プロファイルの測定結果を示
す図である。
【図３】図１で示した積層構造を用いたＬＥＤの概略断
面構造を示す図である。
面構造を示す図である。
１０１、３０１ サファイア基板 １０３、１０９ ＧａＮ層 １０５ ＩｎＡｌＧａＮ層 １０７ 再昇温保護ＧａＮ層 ３０３ ｎ−ＧａＮコンタクト層 ３０５ ｎ−ＩｎＡｌＧａＮクラッド層 ３０９ ｐ−ＧａＮ再昇温保護層 ３１１ ｐ−ＩｎＡｌＧａＮクラッド層 ３１３ ｐ−ＧａＮコンタクト層 ３１５、３１７ 電流注入用の電極
Claims (5)
- 【請求項１】 基板上に組成式ＩｎX ＡｌY Ｇａ1-X-Y
Ｎ（０≦Ｘ≦１，０≦Ｙ≦１）で表される材料で構成さ
れた複数の層を順次積層して成る半導体発光素子であっ
て、少なくとも、組成式ＩｎX ＡｌY Ｇａ1-X-Y Ｎ（０
＜Ｘ≦１，０≦Ｙ≦１）で表される材料で構成された第
１の層上に組成式ＩｎX ＡｌY Ｇａ1- X-Y Ｎ（０≦Ｘ≦
１，０≦Ｙ≦１）で表される材料で構成された第２の層
が積層されている半導体発光素子において、 前記第１の層と前記第２の層の間には、組成式ＩｎX Ａ
ｌY Ｇａ1-X-Y Ｎ（０≦Ｘ≦１，０≦Ｙ≦１）で表され
る材料で構成された第３の層を有することを特徴とする
半導体発光素子。 - 【請求項２】 前記第３の層は、前記第１の層及び前記
第２の層の成長温度よりも低い温度で形成され、少なく
とも一部はアモルファス状であることを特徴とする請求
項１記載の半導体発光素子。 - 【請求項３】 前記第１の層がＩｎＡｌＧａＮ層、前記
第２の層及び前記第３の層がＧａＮ層であるこを特徴と
する請求項１又は２記載の半導体発光素子。 - 【請求項４】 基板上に組成式ＩｎX ＡｌY Ｇａ1-X-Y
Ｎ（０≦Ｘ≦１，０≦Ｙ≦１）で表される材料で構成さ
れた複数の層を順次積層する半導体発光素子の製造方法
であって、少なくとも、組成式ＩｎX ＡｌY Ｇａ1-X-Y
Ｎ（０＜Ｘ≦１，０≦Ｙ≦１）で表される材料で構成さ
れた第１の層上に組成式ＩｎX ＡｌYＧａ1-X-Y Ｎ（０
≦Ｘ≦１，０≦Ｙ≦１）で表される材料で構成された第
２の層を積層する半導体発光素子の製造方法において、 １０００℃以上の温度で、前記第１の層を形成する工程
と、 前記第１の層の成長温度よりも低い温度で、組成式Ｉｎ
X ＡｌY Ｇａ1-X-Y Ｎ（０≦Ｘ≦１，０≦Ｙ≦１）で表
される材料で構成された第３の層を前記第１の層上に形
成する工程と、 １０００℃以上の温度で、前記第２の層を前記第３の層
上に形成する工程とを有することを特徴とする半導体発
光素子の製造方法。 - 【請求項５】 前記第１の層がＩｎＡｌＧａＮ層、前記
第２の層及び前記第３の層がＧａＮ層であることを特徴
とする請求項４記載の半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34169295A JPH09186363A (ja) | 1995-12-27 | 1995-12-27 | 半導体発光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34169295A JPH09186363A (ja) | 1995-12-27 | 1995-12-27 | 半導体発光素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186363A true JPH09186363A (ja) | 1997-07-15 |
Family
ID=18348043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34169295A Pending JPH09186363A (ja) | 1995-12-27 | 1995-12-27 | 半導体発光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09186363A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667185B2 (en) | 1999-10-21 | 2003-12-23 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating nitride semiconductor device |
| WO2007032182A1 (ja) * | 2005-09-13 | 2007-03-22 | Nec Corporation | 光送信モジュールおよびその製造方法 |
| USRE42074E1 (en) | 1996-04-26 | 2011-01-25 | Sanyo Electric Co., Ltd. | Manufacturing method of light emitting device |
| US20120315742A1 (en) * | 2011-06-08 | 2012-12-13 | Sumitomo Electric Industries, Ltd. | Method for forming nitride semiconductor device |
| JP2012256705A (ja) * | 2011-06-08 | 2012-12-27 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| JP2012256704A (ja) * | 2011-06-08 | 2012-12-27 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2013074045A (ja) * | 2011-09-27 | 2013-04-22 | Sumitomo Electric Ind Ltd | 半導体装置 |
| KR20200066726A (ko) | 2017-12-01 | 2020-06-10 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법, 반도체 장치 |
-
1995
- 1995-12-27 JP JP34169295A patent/JPH09186363A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE42074E1 (en) | 1996-04-26 | 2011-01-25 | Sanyo Electric Co., Ltd. | Manufacturing method of light emitting device |
| US6867112B1 (en) | 1999-10-21 | 2005-03-15 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating nitride semiconductor device |
| US6667185B2 (en) | 1999-10-21 | 2003-12-23 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating nitride semiconductor device |
| US8609445B2 (en) | 2005-09-13 | 2013-12-17 | Nec Corporation | Optical transmission module and manufacturing method of the same |
| US7977127B2 (en) | 2005-09-13 | 2011-07-12 | Nec Corporation | Optical transmission module and manufacturing method of the same |
| WO2007032182A1 (ja) * | 2005-09-13 | 2007-03-22 | Nec Corporation | 光送信モジュールおよびその製造方法 |
| US20120315742A1 (en) * | 2011-06-08 | 2012-12-13 | Sumitomo Electric Industries, Ltd. | Method for forming nitride semiconductor device |
| JP2012256705A (ja) * | 2011-06-08 | 2012-12-27 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| JP2012256704A (ja) * | 2011-06-08 | 2012-12-27 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| US20160111274A1 (en) * | 2011-06-08 | 2016-04-21 | Sumitomo Electric Industries, Ltd. | Method for forming nitride semiconductor device |
| JP2013074045A (ja) * | 2011-09-27 | 2013-04-22 | Sumitomo Electric Ind Ltd | 半導体装置 |
| KR20200066726A (ko) | 2017-12-01 | 2020-06-10 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법, 반도체 장치 |
| US11444172B2 (en) | 2017-12-01 | 2022-09-13 | Mitsubishi Electric Corporation | Method for producing semiconductor device and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6162656A (en) | Manufacturing method of light emitting device | |
| JP2778405B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| EP1788619A2 (en) | Semiconductor device and method of fabricating the same | |
| Shatalov et al. | Deep ultraviolet light-emitting diodes using quaternary AlInGaN multiple quantum wells | |
| JP4631884B2 (ja) | 閃亜鉛鉱型窒化物半導体自立基板、閃亜鉛鉱型窒化物半導体自立基板の製造方法、及び閃亜鉛鉱型窒化物半導体自立基板を用いた発光装置 | |
| JP2006108585A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| JP2002043617A (ja) | Ｉｉｉ族窒化物系化合物半導体素子 | |
| JP2003229645A (ja) | 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法 | |
| JP2010010678A (ja) | 量子ドットデバイスおよびその製造方法 | |
| KR100542870B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| JP2001230447A (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| JP2004288893A (ja) | ３族窒化物半導体の積層構造、その製造方法、及び３族窒化物半導体装置 | |
| KR101644156B1 (ko) | 양자우물 구조의 활성 영역을 갖는 발광 소자 | |
| US6881601B2 (en) | Nitride compound semiconductor, nitride compound semiconductor light emitting device and method of manufacturing the same | |
| JP2000150959A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| US20100051939A1 (en) | Nitride based semiconductor device and method of manufacturing the same | |
| KR20050104454A (ko) | 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법 | |
| JPH09186363A (ja) | 半導体発光素子及びその製造方法 | |
| JP2000261035A (ja) | ＧａＮ系の半導体素子 | |
| KR100475005B1 (ko) | 질화물반도체소자 | |
| JP2000077783A (ja) | インジウムを含む窒化物半導体結晶の成長方法 | |
| JP2008066550A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JPH10270756A (ja) | 窒化ガリウム系化合物半導体装置 | |
| JP2001210861A (ja) | 窒化ガリウム系半導体発光素子及びその製造方法 | |
| JPH10284802A (ja) | 窒化物系化合物半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050111 |