KR20050104454A

KR20050104454A - 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법

Info

Publication number: KR20050104454A
Application number: KR1020040029477A
Authority: KR
Inventors: 김민호; 코이케마사요시; 함헌주
Original assignee: 삼성전기주식회사
Priority date: 2004-04-28
Filing date: 2004-04-28
Publication date: 2005-11-03
Also published as: KR100616543B1; JP2005317909A; US20050241571A1; CN100352002C; CN1691283A

Abstract

본 발명은 실리콘상에 질화물 단결정성장방법과 이를 이용한 발광소자제조방법에 관한 것으로서, 결정방향이 (111)인 상면을 갖는 실리콘기판을 마련하는 단계와, 상기 실리콘기판의 상면에 Si_xGe_1-x층(0<x ≤1)으로 이루어진 버퍼층을 형성하는 단계와, 상기 버퍼층 상에 질화물 단결정을 형성하는 단계를 포함하는 질화물 단결정 성장방법을 제공한다. 또한, 본 발명은 이를 이용하여 제조된 질화물 반도체 발광소자 및 제조방법을 제공한다.

상술한 바와 같이, 본 발명에 따르면, 실리콘(Si) 기판 상에 Si와 Ge을 포함한 버퍼층을 이용하여 고품질 질화물 단결정을 성장시킴으로써, 고가인 사파이어기판 또는 SiC기판을 대체하여 실리콘기판을 포함한 질화물 반도체 발광소자를 제조할 수 있다.

Description

실리콘기판 상에 질화물 단결정성장방법, 이를 이용한 질화물 반도체 발광소자 및 그 제조방법{METHOD OF GROWING A NITRIDE SINGLE CRYSTAL ON SILICON WAFER, NITRIDE SEMICONDUCTOR LIGHT EMITTING DIODE MANUFACTURED USING THE SAME AND THE MANUFACTURING METHOD}

본 발명은 질화물 단결정 성장방법에 관한 것으로서, 보다 상세하게는 실리콘 기판 상에 고품질 질화물 단결정을 성장시키는 방법과 이를 이용한 질화물 반도체 발광소자와 그 제조방법에 관한 것이다.

질화물 반도체 발광소자는 청색 또는 녹색 등의 단파장광을 생성하여 풀컬러 구현을 가능하게 한 고출력 광소자로서, 관련 기술분야에서 크게 각광을 받고 있다. 일반적으로 질화물 반도체 발광소자는 Al_xIn_yGa_(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 질화물 단결정으로 제조된다.

이러한 질화물 반도체 발광소자를 제조하기 위해서는, 고품위의 질화물 단결정을 성장시키는 기술이 필수적으로 요구된다. 하지만, 질화물 단결정의 격자상수 및 열팽창계수에 적합한 질화물 단결정 성장용 기판이 보편적이지 않다는 문제가 있다.

주로, 질화물 단결정은 사파이어(Al₂O₃) 기판 또는 SiC 기판과 같은 이종 기판 상에 MOCVD(Metal Organic Chemical Vapor Deposition)법, HVPE(Hydride Vapor Phase Epitaxy)법 등의 기상 성장법 또는 MBE(Molecular Beam Epitaxy)법으로 성장된다.

그러나, 단결정 사파이어기판이나 SiC기판은 기판이 고가일 뿐만 아니라, 그 사이즈도 2인치 또는 3인치 정도로 매우 제한되어 있으므로, 대량 생산에 적합하지 못하다는 문제가 있다.

따라서, 당 기술분야에서는 발광소자외의 반도체산업에서 기판으로서 가장 보편적으로 사용되는 Si기판을 사용하는 것이 요구된다. 하지만, Si기판과 GaN 단결정 사이의 격자상수 차이와 열팽창계수 차이로 인해, GaN층은 실용화될 수 없을 정도로 크랙이 발생하기 쉽다. 이를 완화하는 방안으로서 Si기판 상에 버퍼층을 채용하는 방안이 고려될 수 있으나, 이 또한 적절한 해결방안으로 제시되지 못하고 있다. 도1a 및 도1b는 종래의 AlN버퍼층 및 AlN 버퍼층와 AlGaN중간층의 조합된 버퍼구조를 이용하여 성장된 GaN 단결정을 나타낸다.

우선, 도1a와 같이, 종래의 AlN버퍼층(12)을 Si기판(11)의 (111)면에 형성한 후에, 2㎛의 GaN 단결정(15)을 성장시킨 상태를 도시한다. 도2a는 도1a에서 성장된 GaN 단결정(15) 표면을 광학현미경으로 촬영한 사진이다. 도2a에 나타난 바와 같이, 다수의 크랙이 발생한 것을 확인할 수 있다. 이러한 크랙은 격자상수와 열팽창계수의 차이가 거의 완화되지 않아 발생된 것으로서 소자의 성능 및 수명을 저하시킬 뿐만 아니라, 거의 실용화될 수 없다는 문제가 있다.

다음으로, 도1b는, Si기판(11)의 (111)면 상에 AlN버퍼층(13)을 형성한 후에, Al_xGa_1-xN 중간층(13)을 Al성분비(x)를 대략 0.87 내지 0.07정도로 변화시켜 전체 두께 300㎚로 형성하고, 2㎛의 GaN 단결정(15)을 성장시킨 상태를 도시한다. 도2b는 도1b에서 성장된 GaN 단결정(15) 표면을 광학현미경으로 촬영한 사진이다. 도2b에 나타난 바와 같이, 도2a에 비해 다소 크랙수는 감소하였으나 여전히 많은 크랙이 발생한 것을 확인할 수 있다. 도1b에 제안된 버퍼구조에서도 역시 고품질 단결정을 성장시킬 수 있는 조건이 되지 못한다.

따라서, 당 기술분야에서는 Si기판 상에 크랙이 발생되지 않는 고품질 질화물 단결정층을 성장시키는 방법과, 이를 이용하여 제조된 질화물 반도체 발광소자가 요구되어 왔다.

본 발명은 상술한 종래 기술의 문제를 해결하기 위한 것으로서, 그 목적은 실리콘(Si) 기판 상에 고품질 질화물 단결정을 성장시킬 수 있도록 Si와 Ge을 포함한 버퍼층을 이용한 질화물 단결정 성장방법을 제공하는데 있다.

또한, 본 발명의 다른 목적은 실리콘 기판 상에 성장된 질화물 단결정층을 포함한 질화물 발광소자 및 그 제조방법을 제공하는데 있다.

상기한 기술적 과제를 달성하기 위해서, 본 발명은

결정방향이 (111)인 상면을 갖는 실리콘기판을 마련하는 단계와, 상기 실리콘기판의 상면에 Si_xGe_1-x(0<x ≤1)물질로 이루어진 버퍼층을 형성하는 단계와, 상기 버퍼층 상에 질화물 단결정을 형성하는 단계를 포함하는 질화물 단결정 성장방법을 제공한다.

바람직하게는, 상기 질화물 단결정을 형성하는 단계 전에, 상기 버퍼층 상에 Al_yIn_zGa_(1-y-z)N(0≤y≤1, 0≤z≤1, 0≤y+z≤1)물질로 이루어진 중간층을 형성하는 단계를 더 포함할 수 있다.

또한, 상기 버퍼층의 Si성분비(x)는 약 0.1 ∼ 약 0.2인 것이 바람직하며, 상기 버퍼층의 Si성분비는 약 0.14인 것이 보다 바람직하다.

상기 실리콘 기판과 상기 질화물 단결정의 격자상수 차이와 열팽창계수를 효과적으로 완화시키기 위해서, 상기 버퍼층의 Si성분비(x)는 상기 실리콘기판에 접하는 부분에서 최상부까지 점진적으로 감소하는 것이 바람직하다. 보다 바람직하게는, 상기 버퍼층의 Si성분비(x)를 1에서 0.1까지 점진적으로 감소시키며, 가장 바람직하게는, 1에서 0.14까지 점진적으로 감소시킨다.

본 발명에서 채용되는 버퍼층은 완충기능을 충분히 보장하기 위해서, 적어도 20㎚의 두께를 갖는 것이 바람직하다.

또한, 본 발명은 상기 질화물 단결정 성장방법을 이용하여 제조될 수 있는 질화물 반도체 발광소자를 제공한다. 상기 질화물 반도체 발광소자는, 결정방향이 (111)인 상면을 갖는 실리콘기판과, 상기 실리콘기판 상에 형성된 Si_xGe_1-x(0< x ≤1)물질로 이루어진 버퍼층과, 상기 버퍼층 상에 형성된 제1 도전형 질화물 반도체층과, 상기 제1 도전형 질화물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제2 도전형 질화물 반도체층을 포함하여 구성된다.

나아가, 본 발명은 상기 질화물 단결정 성장방법을 이용한 질화물 반도체 발광소자 제조방법을 제공한다. 상기 방법은, 결정방향이 (111)인 상면을 갖는 실리콘기판을 마련하는 단계와, 상기 실리콘기판의 상면에 Si_xGe_1-x(0< x ≤1)물질로 이루어진 버퍼층을 형성하는 단계와, 상기 버퍼층 상에 제1 도전형 질화물 반도체층을 형성하는 단계와, 상기 제1 도전형 질화물 반도체층 상에 활성층을 형성하는 단계와, 상기 활성층 상에 제2 도전형 질화물 반도체층을 형성하는 단계를 포함한다.

본 발명에서 실리콘기판 상에 질화물 단결정을 성장시키기 위해서 채용되는 버퍼층은 Si_xGe_1-x층(0<x ≤1)을 포함하여 이루어진다. Si_xGe_1-x층은 Si와 Ge이 서로 완전한 용해도를 가지므로, Si성분비 또는 Ge성분비를 0에서부터 1까지 연속적으로 변화시킬 수 있다는 장점이 있다.

또한, 종래의 AlN버퍼층의 경우에, GaN-AlN는 24.8%의 열팽창계수차이가 존재하고, AlN-Si도 40.7%의 열팽창계수차이가 존재하므로, 열팽창계수의 차이로 인한 크랙발생이 심각한 문제가 되는데 반해, Si_0.14Ge₀₈₆버퍼층은 GaN의 열팽창계수와 거의 동일하므로, 열팽창계수의 차이로 인한 문제를 효과적으로 해결할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명을 보다 상세하게 설명하기로 한다.

도3a 및 도3b는 본 발명에서 채용되는 SiGe버퍼층을 이용하여 성장된 GaN 단결정구조를 도시한다.

도3a에 도시된 바와 같이, 본 실시형태에서는 실리콘기판(31) 상에 Si_xGe_1-x(0<x ≤1)층을 버퍼층(34)으로 제공한다. 여기서, 상기 실리콘기판(31) 상면은 (111)결정면을 갖는다. 상기 Si_xGe_1-x층(34) 상에는 MOCVD공정과 같은 공지된 질화물 단결정 성장공정을 이용하여 GaN 단결정(35)이 성장된다. 본 발명에서 채용되는 Si_xGe_1-x층(34)은 Si성분비(x)가 0.1 내지 0.2인 층을 포함하는 것이 바람직하며, Si성분비(x)가 약 0.14를 갖는 층(34)을 포함하도록 형성하는 것이 보다 바람직하다. Si성분비가 0.14인 경우에는 GaN와 열팽창계수차이가 거의 0이므로, 열팽창계수 차이로 인한 응력발생을 크게 저감시킬 수 있다.

상기 Si_xGe_1-x층(34)은 SiGe 단일층일 수도 있으며, Si/SiGe층으로 구성될 수도 있다. 바람직하게는, Si_xGe_1-x층(34)은 Si와 Ge이 완전고용이 가능하여, Si성분비를 점진적으로 제어할 수 있으므로, Si_xGe_1-x층(34)은 실리콘기판(31)에 접하는 부분에서 상부(GaN단결정(35)이 형성될 부분)까지 Si성분비(x)가 감소하도록 형성한다. Si성분비의 증가범위는 실리콘기판(31)과 접하는 부분에서부터 상부까지 1부터 0.1로, 보다 바람직하게는 1부터 0.14로 형성한다.

또한, 상기 Si_xGe_1-x층(34)은 종래의 AlN버퍼층과 달리, 이종물질간의 완화효과를 충분히 보장할 수 있는 두께로 성장시킬 수 있다. 예를 들어, 종래의 AlN버퍼층인 경우에, 1㎛이상으로 성장시키기 곤란하여 충분한 완화영역을 보장하는데 어려움이 있었으나, 상기 Si_xGe_1-x층(34)은 수십㎛범위까지 성장시킬 수 있다. 충분한 완화영역을 확보하기 위해서, 상기 Si_xGe_1-x층(34)은 적어도 20㎛으로 성장시키는 것이 바람직하다.

또한, 본 발명은 도3b에 도시된 실시형태로 구현될 수도 있다. 도3b는 도3a와 유사하게, 실리콘기판(31)의 (111)결정면인 상면에 Si_xGe_1-x(0<x ≤1)층(34)을 형성한 후에, 상기 SiGe층(34) 상에 Al_yIn_zGa_(1-y-z)N(0≤y≤1, 0≤z≤1, 0≤y+z≤1)로 이루어진 중간층(33)을 제공할 수도 있다. 상기 AlInGaN중간층(33)은 도1b에서 설명된 AlGaN층(13)과 유사한 버퍼층 역할을 한다. 본 실시형태에 따르면, SiGe층(34)에 의해 열팽창계수로 인한 응력발생을 제거한 상태에서 AlInGaN중간층(35)을 이용하여 보다 양질의 질화물 단결정층(35)의 성장을 도모할 수 있다.

도4는 본 발명의 다른 특징에 따른 질화물 반도체 발광소자를 나타내는 측단면도이다.

도4을 참조하면, 본 발명에 따른 질화물 반도체 발광소자(40)는 실리콘기판(41) 상에 형성된 Si_xGe_1-x(0< x ≤1)버퍼층(44)을 포함한다. 상기 버퍼층(44) 상에는 제1 도전형 반도체층(45), 활성층(46)과 제2 도전형 반도체층(47)이 순차적으로 형성된다. 제2 도전형 질화물 반도체층(47)과 활성층(46) 중 일부가 제거된 제1 도전형 질화물 반도체층(45)의 상면에는 n측 전극(49a)이 형성되고, 제2 도전형 질화물 반도체층(47) 상에는 접촉저항을 개선하기 위한 투명전극(48)과 p측 전극(49b)이 형성된다.

상기 제1 도전형 질화물 반도체층(45)은 상기 Si_xGe_1-x버퍼층(44) 상에 형성된 제1 도전형 GaN층과 그 위에 형성된 제1 도전형 AlGaN층으로 구성될 수 있으며, 상기 제2 도전형 질화물 반도체층(47)은 상기 활성층(46) 상에 형성된 제2 도전형 AlGaN층과 그 위에 형성된 제2 도전형 AlGaN층으로 구성될 수 있다. 또한, 상기 활성층(46)은 다중우물구조를 갖는 GaN/InGaN 활성층일 수 있다.

본 실시형태에서 채용되는 Si_xGe_1-x층(44)은 Si성분비(x)가 0.1 내지 0.2인 층을 포함하는 것이 바람직하며, Si성분비(x)가 약 0.14를 갖는 층(44)을 포함하도록 형성하는 것이 보다 바람직하다. Si성분비가 0.14인 경우에는 GaN와 열팽창계수차이가 거의 0이므로, 열팽창계수 차이로 인한 응력발생을 획기적으로 저감시킬 수 있다.

또한, 이에 한정되지 않고, 통상적으로 발생되는 인장응력에 한정되지 않으므로, Si성분비를 0.14이하로 감소시키더라도 다른 층간의 영역에서 발생되는 인장응력이 상보되도록 압축응력을 고의적으로 발생되도록 설계할 수도 있다.

바람직하게는, Si_xGe_1-x층(44)은 Si와 Ge이 완전고용이 가능하여, Si성분비를 점진적으로 제어할 수 있으므로, Si_xGe_1-x층(44)은 실리콘기판(41)에 접하는 부분에서 제1 도전형 질화물 반도체층(45)과 접한 부분까지 Si성분비(x)가 감소하도록 형성한다. Si성분비의 증가범위는 실리콘기판(41)과 접하는 부분에서부터 상부까지 1부터 0.1로, 보다 바람직하게는 1부터 0.14로 형성한다. 상기 Si_xGe_1-x층(34)은 수십㎛범위까지 성장시킬 수 있으므로, 충분한 완화영역이 확보되도록, 상기 Si_xGe_1-x층(44)은 적어도 20㎛으로 성장시킬 수 있다.

또한, 질화물 반도체 발광소자의 제조공정에서, Si_xGe_1-x버퍼층은 에칭이 용이하므로, 필요에 따라 Si기판을 리프트오프시키는데 유리하다는 장점도 기대할 수 있다.

나아가, 도4에 도시된 구조는 SiGe버퍼층만을 채용한 구조로 도시되어 있으나, 도3b에서 제시된 실시형태와 유사하게 실리콘기판(41)의 (111)결정면인 상면에 Si_xGe_1-x(0<x ≤1)층(44)을 형성한 후에, 상기 SiGe층(44) 상에 Al_yIn _zGa_(1-y-z)N(0≤y≤1, 0≤z≤1, 0≤y+z≤1)로 이루어진 중간층을 추가적으로 제공할 수도 있다.

이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 명백할 것이다.

상술한 바와 같이, 본 발명에 따르면, 실리콘(Si) 기판 상에 Si와 Ge을 포함한 버퍼층을 이용하여 고품질 질화물 단결정을 성장시키는 방안을 제공한다. 본 발명에서 제안된 버퍼층은 GaN 단결정과 열팽창계수가 거의 동일하며, 성장두께를 충분히 보장할 수 있을 뿐만 아니라, 다른 영역에서 발생되는 인장응력의 상쇄를 위해 고의적인 압축응력을 발생할 수 있는 물질로서, Si기판 상에 고품질의 질화물 단결정을 성장시킬 수 있다.

따라서, 질화물 반도체 발광소자를 제조하는데 있어서, 고가인 사파이어기판 또는 SiC기판을 대체하여 질화물 단결정성장용 기판으로서 실리콘기판을 실용화시킬 수 있다.

도1a 및 도1b는 종래의 방법으로 실리콘기판 상에 성장된 질화물 단결정구조를 나타낸다.

도2a 및 도2b는 도1a 및 도1b에 도시된 질화물 단결정의 표면을 광학현미경으로 촬영한 사진이다.

도3a 및 도3b는 각각 본 발명의 다른 실시형태에 따라 실리콘 기판 상에 성장된 질화물 단결정구조를 나타낸다.

도4는 본 발명의 일실시형태에 따른 질화물 반도체 발광소자를 나타내는 측단면도이다.

<도면의 주요부분에 대한 부호설명>

41: Si기판 44: Si_xGe_1-x버퍼층

45: 제1 도전형 질화물반도체층 46: 활성층

47: 제2 도전형 질화물 반도체층 49a,49b: 제1 및 제2 전극

Claims

결정방향이 (111)인 상면을 갖는 실리콘기판을 마련하는 단계;

상기 실리콘기판의 상면에 Si_xGe_1-x(0<x ≤1)로 이루어진 버퍼층을 형성하는 단계; 및,

상기 버퍼층 상에 질화물 단결정을 형성하는 단계를 포함하는 질화물 단결정 성장방법.
제1항에 있어서,

상기 질화물 단결정을 형성하는 단계 전에, 상기 버퍼층 상에 Al_yIn_zGa_(1-y-z)N(0≤y≤1, 0≤z≤1, 0≤y+z≤1)로 이루어진 중간층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물 단결정 성장방법.
제1항에 있어서,

상기 버퍼층의 Si성분비(x)는 약 0.1 ∼ 약 0.2인 것을 특징으로 하는 질화물 단결정 성장방법.
제1항에 있어서,

상기 버퍼층의 Si성분비(x)는 상기 실리콘기판에 접하는 부분에서 최상부까지 점진적으로 감소하는 것을 특징으로 하는 질화물 단결정 성장방법.
제4항에 있어서,

상기 버퍼층의 Si성분비(x)는 상기 실리콘기판에 접하는 부분에서는 1이며, 점진적으로 감소하여 최상부에서는 0.1인 것을 특징으로 하는 질화물 단결정 성장방법.
제4항에 있어서,

상기 버퍼층의 Si성분비(x)는 상기 실리콘기판에 접하는 부분에서는 1이며, 점진적으로 감소하여 최상부에서는 0.14인 것을 특징으로 하는 질화물 단결정 성장방법.
제1항에 있어서,

상기 버퍼층은 적어도 20㎚의 두께를 갖는 것을 특징으로 하는 질화물 단결정 성장방법.
결정방향이 (111)인 상면을 갖는 실리콘기판;

상기 실리콘기판 상에 형성된 Si_xGe_1-x(0< x ≤1)로 이루어진 버퍼층;

상기 버퍼층 상에 형성된 제1 도전형 질화물 반도체층;

상기 제1 도전형 질화물 반도체층 상에 형성된 활성층; 및,

상기 활성층 상에 형성된 제2 도전형 질화물 반도체층을 포함하는 질화물 반도체 발광소자.
제8항에 있어서,

상기 버퍼층 상에 Al_yIn_zGa_(1-y-z)N(0≤y≤1, 0≤z≤1, 0≤y+z≤1)로 이루어진 중간층을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
제8항에 있어서,

상기 버퍼층의 Si성분비(x)는 약 0.1 ∼ 약 0.2인 것을 특징으로 하는 질화물 반도체 발광소자.
제8항에 있어서,

상기 버퍼층의 Si성분비(x)는 상기 실리콘기판에 접하는 부분에서 최상부까지 점진적으로 감소하는 것을 특징으로 하는 질화물 반도체 발광소자.
제11항에 있어서,

상기 버퍼층의 Si성분비(x)는 상기 실리콘기판에 접하는 부분에서는 1이며, 점진적으로 감소하여 최상부에서는 0.1인 것을 특징으로 하는 질화물 반도체 발광소자.
제11항에 있어서,

상기 버퍼층의 Si성분비(x)는 상기 실리콘기판에 접하는 부분에서는 1이며, 점진적으로 감소하여 최상부에서는 0.14인 것을 특징으로 하는 질화물 반도체 발광소자.
제8항에 있어서,

상기 버퍼층은 적어도 20㎚의 두께를 갖는 것을 특징으로 하는 질화물 반도체 발광소자.
결정방향이 (111)인 상면을 갖는 실리콘기판을 마련하는 단계;

상기 실리콘기판의 상면에 Si_xGe_1-x(0< x ≤1)로 이루어진 버퍼층을 형성하는 단계;

상기 버퍼층 상에 제1 도전형 질화물 반도체층을 형성하는 단계;

상기 제1 도전형 질화물 반도체층 상에 활성층을 형성하는 단계; 및,

상기 활성층 상에 제2 도전형 질화물 반도체층을 형성하는 단계를 포함하는 질화물 반도체 발광소자 제조방법.
제15항에 있어서,

상기 제1 도전형 질화물 반도체층을 형성하는 단계 전에, 상기 버퍼층 상에 Al_yIn_zGa_(1-y-z)N(0≤y≤1, 0≤z≤1, 0≤y+z≤1)로 이루어진 중간층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
제15항에 있어서,

상기 버퍼층의 Si성분비(x)는 약 0.1 ∼ 약 0.2인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
제15항에 있어서,

상기 버퍼층의 Si성분비(x)는 상기 실리콘기판에 접하는 부분에서 최상부까지 점진적으로 감소하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
제18항에 있어서,

상기 버퍼층의 Si성분비(x)는 상기 실리콘기판에 접하는 부분에서는 1이며, 점진적으로 감소하여 최상부에서는 0.1인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
제18항에 있어서,

상기 버퍼층의 Si성분비(x)는 상기 실리콘기판에 접하는 부분에서는 1이며, 점진적으로 감소하여 최상부에서는 0.14인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
제15항에 있어서,

상기 버퍼층은 적어도 20㎚의 두께를 갖는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.