JPH1140847A - 窒化ガリウム系半導体素子およびその製造方法 - Google Patents
窒化ガリウム系半導体素子およびその製造方法Info
- Publication number
- JPH1140847A JPH1140847A JP19096897A JP19096897A JPH1140847A JP H1140847 A JPH1140847 A JP H1140847A JP 19096897 A JP19096897 A JP 19096897A JP 19096897 A JP19096897 A JP 19096897A JP H1140847 A JPH1140847 A JP H1140847A
- Authority
- JP
- Japan
- Prior art keywords
- gallium nitride
- layer
- buffer layer
- based semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 シリコン基板などの各種基板上に、高品質か
つ膜厚の厚い窒化ガリウム系半導体層を積層してなる半
導体素子およびその製造方法を提供することを目的とす
る。 【解決手段】 シリコン基板上に低温成長バッファ層を
介してインジウムを含んだ窒化ガリウム系半導体の緩衝
層を堆積することにより、その上に高品質の窒化ガリウ
ム系半導体層を厚く成長することができる。低温バッフ
ァ層は、条件に応じて設けなくて良い場合がある。ま
た、緩衝層をブラッグ反射鏡とすれば、高効率の発光素
子を実現できる。
つ膜厚の厚い窒化ガリウム系半導体層を積層してなる半
導体素子およびその製造方法を提供することを目的とす
る。 【解決手段】 シリコン基板上に低温成長バッファ層を
介してインジウムを含んだ窒化ガリウム系半導体の緩衝
層を堆積することにより、その上に高品質の窒化ガリウ
ム系半導体層を厚く成長することができる。低温バッフ
ァ層は、条件に応じて設けなくて良い場合がある。ま
た、緩衝層をブラッグ反射鏡とすれば、高効率の発光素
子を実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、窒化ガリウム系半
導体素子およびその製造方法に関する。より詳しくは、
本発明は、シリコン基板などの各種基板上に高品質な窒
化ガリウム系化合物半導体層が形成されてなる半導体素
子およびその製造方法に関する。
導体素子およびその製造方法に関する。より詳しくは、
本発明は、シリコン基板などの各種基板上に高品質な窒
化ガリウム系化合物半導体層が形成されてなる半導体素
子およびその製造方法に関する。
【０００２】
【従来の技術】窒化ガリウム系半導体は、その光学遷移
が直接遷移型であるために、高効率で発光再結合を生じ
させることが可能である。また、その遷移エネルギの範
囲は、２〜６．２エレクトロンボルトと広い。したがっ
て、各種の短波長半導体レーザあるいは高輝度可視ＬＥ
Ｄなどの半導体素子の材料として、その開発が進められ
ている。
が直接遷移型であるために、高効率で発光再結合を生じ
させることが可能である。また、その遷移エネルギの範
囲は、２〜６．２エレクトロンボルトと広い。したがっ
て、各種の短波長半導体レーザあるいは高輝度可視ＬＥ
Ｄなどの半導体素子の材料として、その開発が進められ
ている。
【０００３】なお、本明細書において「窒化ガリウム系
半導体」とは、Ｉｎx Ａｌy Ｇａ1- x-y Ｎ（０≦ｘ≦
１，０≦ｙ≦１，ｘ＋ｙ≦１）なる化学式において組成
比ｘ及びｙをそれぞれの範囲内で変化させたすべての組
成の半導体を含むものとする。例えば、ＩｎＧａＮ（ｘ
＝０．４、ｙ＝０）も「窒化ガリウム系化合物半導体」
に含まれるものとする。
半導体」とは、Ｉｎx Ａｌy Ｇａ1- x-y Ｎ（０≦ｘ≦
１，０≦ｙ≦１，ｘ＋ｙ≦１）なる化学式において組成
比ｘ及びｙをそれぞれの範囲内で変化させたすべての組
成の半導体を含むものとする。例えば、ＩｎＧａＮ（ｘ
＝０．４、ｙ＝０）も「窒化ガリウム系化合物半導体」
に含まれるものとする。
【０００４】従来の窒化ガリウム系化合物半導体素子
は、低温で成長したバッファ層を介してサファイア（Ａ
ｌ2 Ｏ3 ）基板上に形成されていた。この方法を開示す
る参考文献としては、例えば、特開平２−２２９４７６
号公報や特開平８−８２１７号公報を挙げることができ
る。しかし、サファイアは硬度が９と極めて硬いため
に、基板のエッチングや劈開が困難である。また、現在
の段階で容易に入手できる基板サイズは、２インチ径の
ものであり、それより大型の基板は入手が困難である。
また、その価格も高いという問題があった。これらの問
題に対する解決策として、シリコンなどの加工が容易で
大口径のウェーハが入手できる基板上に窒化ガリウム系
半導体を成長する試みがなされている。
は、低温で成長したバッファ層を介してサファイア（Ａ
ｌ2 Ｏ3 ）基板上に形成されていた。この方法を開示す
る参考文献としては、例えば、特開平２−２２９４７６
号公報や特開平８−８２１７号公報を挙げることができ
る。しかし、サファイアは硬度が９と極めて硬いため
に、基板のエッチングや劈開が困難である。また、現在
の段階で容易に入手できる基板サイズは、２インチ径の
ものであり、それより大型の基板は入手が困難である。
また、その価格も高いという問題があった。これらの問
題に対する解決策として、シリコンなどの加工が容易で
大口径のウェーハが入手できる基板上に窒化ガリウム系
半導体を成長する試みがなされている。
【０００５】
【発明が解決しようとする課題】図４は、従来のシリコ
ン基板を用いた窒化ガリウム系半導体素子の断面構造を
表す概略図である。同図は、上述した参考文献に開示さ
れているバッファ層をシリコン基板に成長した一例を表
す。すなわち、シリコン基板１１０の上に比較的低い成
長温度でＧａx Ａｌ1-x Ｎ（０≦ｘ≦１）バッファ層１
２０を成長し、その上に所定の窒化ガリウム系半導体層
１３０がエピタキシャル成長されている。しかし、図４
に示したような構造では、窒化ガリウム系半導体層１３
０の層厚を１ミクロン以上とすると、ウェーハ全体が反
ったり、結晶層にクラックがはいり、良質の結晶層を成
長することができないという問題があった。これは、窒
化ガリウム系半導体とシリコン基板との熱膨張率の差に
起因していると考えられる。それぞれの熱膨張率をみる
と、サファイアは約７．５×１０-6であるのに対して、
窒化ガリウムは約５．６×１０-6、シリコンは約３．６
×１０-6である。すなわち、高温で窒化ガリウムを成長
した後に室温まで冷却すると、サファイア基板上の窒化
ガリウムには、圧縮応力が負荷されるのに対して、シリ
コン基板上の窒化ガリウムでは引っ張り応力が負荷さ
れ、クラックの原因となる。
ン基板を用いた窒化ガリウム系半導体素子の断面構造を
表す概略図である。同図は、上述した参考文献に開示さ
れているバッファ層をシリコン基板に成長した一例を表
す。すなわち、シリコン基板１１０の上に比較的低い成
長温度でＧａx Ａｌ1-x Ｎ（０≦ｘ≦１）バッファ層１
２０を成長し、その上に所定の窒化ガリウム系半導体層
１３０がエピタキシャル成長されている。しかし、図４
に示したような構造では、窒化ガリウム系半導体層１３
０の層厚を１ミクロン以上とすると、ウェーハ全体が反
ったり、結晶層にクラックがはいり、良質の結晶層を成
長することができないという問題があった。これは、窒
化ガリウム系半導体とシリコン基板との熱膨張率の差に
起因していると考えられる。それぞれの熱膨張率をみる
と、サファイアは約７．５×１０-6であるのに対して、
窒化ガリウムは約５．６×１０-6、シリコンは約３．６
×１０-6である。すなわち、高温で窒化ガリウムを成長
した後に室温まで冷却すると、サファイア基板上の窒化
ガリウムには、圧縮応力が負荷されるのに対して、シリ
コン基板上の窒化ガリウムでは引っ張り応力が負荷さ
れ、クラックの原因となる。
【０００６】つまり、熱膨張率からみて、シリコン上に
成長する窒化ガリウム層には、引っ張り応力が負荷さ
れ、このような引っ張り応力は、窒化ガリウム膜厚が厚
くなるほど強くなるために、クラックも膜厚を厚くする
につれてより顕著に発生するようになる。
成長する窒化ガリウム層には、引っ張り応力が負荷さ
れ、このような引っ張り応力は、窒化ガリウム膜厚が厚
くなるほど強くなるために、クラックも膜厚を厚くする
につれてより顕著に発生するようになる。
【０００７】ＬＥＤや半導体レーザなどの半導体素子
は、１ミクロン以上の半導体層を積層する必要がある場
合が多い。従って、このように膜厚が厚く良質の結晶が
得られないと半導体素子を作成することができないとい
う問題があった。
は、１ミクロン以上の半導体層を積層する必要がある場
合が多い。従って、このように膜厚が厚く良質の結晶が
得られないと半導体素子を作成することができないとい
う問題があった。
【０００８】本発明は、かかる点に鑑みてなされたもの
である。すなわち、本発明は、シリコン基板などの各種
基板上に、高品質かつ膜厚の厚い窒化ガリウム系半導体
層を積層してなる半導体素子およびその製造方法を提供
することを目的とするものである。
である。すなわち、本発明は、シリコン基板などの各種
基板上に、高品質かつ膜厚の厚い窒化ガリウム系半導体
層を積層してなる半導体素子およびその製造方法を提供
することを目的とするものである。
【０００９】
【課題を解決するための手段】すなわち、本発明によれ
ば、基板と、前記基板の上に積層された少なくともイン
ジウムを含む窒化ガリウム系半導体緩衝層と、前記緩衝
層の上に積層された窒化ガリウム系半導体層と、を備
え、前記基板と前記窒化ガリウム系半導体層との熱膨張
率の差に起因する応力が前記緩衝層により緩和されるよ
うにしたものとして構成することにより、シリコンなど
の基板上に高品質の窒化ガリウム系半導体層を安定して
成長することができる。
ば、基板と、前記基板の上に積層された少なくともイン
ジウムを含む窒化ガリウム系半導体緩衝層と、前記緩衝
層の上に積層された窒化ガリウム系半導体層と、を備
え、前記基板と前記窒化ガリウム系半導体層との熱膨張
率の差に起因する応力が前記緩衝層により緩和されるよ
うにしたものとして構成することにより、シリコンなど
の基板上に高品質の窒化ガリウム系半導体層を安定して
成長することができる。
【００１０】また、前記基板と前記緩衝層との間に窒化
ガリウム系半導体バッファ層をさらに設けることによっ
て、緩衝層を安定して形成することができる。
ガリウム系半導体バッファ層をさらに設けることによっ
て、緩衝層を安定して形成することができる。
【００１１】さらに、前記基板としては、シリコン、ス
ピネル、６Ｈ型ＳｉＣ、ＧａＰおよびＧａＡｓのうちの
いずれかを用いることにより、素子化プロセスが容易と
なり種々の半導体素子を実現することができる。
ピネル、６Ｈ型ＳｉＣ、ＧａＰおよびＧａＡｓのうちの
いずれかを用いることにより、素子化プロセスが容易と
なり種々の半導体素子を実現することができる。
【００１２】また、前記バッファ層は、ＧａＮからな
り、前記緩衝層は、ＩｎＧａＮからなるものとすれば、
従来の成長条件を利用して、直ちに本発明を実施するこ
とができる。
り、前記緩衝層は、ＩｎＧａＮからなるものとすれば、
従来の成長条件を利用して、直ちに本発明を実施するこ
とができる。
【００１３】また、緩衝層に、ブラッグ反射鏡としての
役割も持たせることにより、高効率の発光素子を実現す
ることができる。
役割も持たせることにより、高効率の発光素子を実現す
ることができる。
【００１４】
【発明の実施の形態】本発明は、シリコン基板上に低温
成長バッファ層を介してインジウムを含んだ窒化ガリウ
ム系半導体の緩衝層を堆積することにより、その上に高
品質の窒化ガリウム系半導体層を厚く成長することを実
現するものである。
成長バッファ層を介してインジウムを含んだ窒化ガリウ
ム系半導体の緩衝層を堆積することにより、その上に高
品質の窒化ガリウム系半導体層を厚く成長することを実
現するものである。
【００１５】以下に図面を参照しつつ、本発明の実施の
形態について説明する。図１は、本発明による窒化ガリ
ウム系半導体素子を例示する断面構造を表す概略図であ
る。すなわち、同図に示した半導体素子１０は、シリコ
ン基板１１の上に第１バッファ層１２、第２バッファ層
１３、緩衝層１４、窒化ガリウム系半導体層１５がこの
順序で堆積されている。
形態について説明する。図１は、本発明による窒化ガリ
ウム系半導体素子を例示する断面構造を表す概略図であ
る。すなわち、同図に示した半導体素子１０は、シリコ
ン基板１１の上に第１バッファ層１２、第２バッファ層
１３、緩衝層１４、窒化ガリウム系半導体層１５がこの
順序で堆積されている。
【００１６】ここで、シリコン基板１１としては、（１
１１）基板を用いることができる。（１１１）シリコン
基板上には、通常、（０００１）面を表面に有する窒化
ガリウム系半導体がエピタキシャル成長する。第１バッ
ファ層１２は、シリコン基板１１と窒化ガリウム系半導
体との格子定数の差を緩和する役割を有する。その材料
は、例えばＧａＮとすることができ、後に詳述するよう
に、比較的低温で成長することが必要とされる。第２バ
ッファ層は、成長表面を平坦化する役割を有し、比較的
高温で成長したバッファ層である。その材料は、例えば
ＧａＮとすることができ、その膜厚は５００〜１０００
ｎｍとすることが望ましい。これより薄いと、成長表面
が十分に平坦化せず、これよりも厚いと成長層にクラッ
クが生ずることがあるからである。
１１）基板を用いることができる。（１１１）シリコン
基板上には、通常、（０００１）面を表面に有する窒化
ガリウム系半導体がエピタキシャル成長する。第１バッ
ファ層１２は、シリコン基板１１と窒化ガリウム系半導
体との格子定数の差を緩和する役割を有する。その材料
は、例えばＧａＮとすることができ、後に詳述するよう
に、比較的低温で成長することが必要とされる。第２バ
ッファ層は、成長表面を平坦化する役割を有し、比較的
高温で成長したバッファ層である。その材料は、例えば
ＧａＮとすることができ、その膜厚は５００〜１０００
ｎｍとすることが望ましい。これより薄いと、成長表面
が十分に平坦化せず、これよりも厚いと成長層にクラッ
クが生ずることがあるからである。
【００１７】なお、ＭＯＣＶＤ（有機金属化学気相成
長）法により窒化ガリウム系半導体をエピタキシャル成
長する場合には、通常、前述した第１バッファ層および
第２バッファ層を設けることが多い。これは、これらの
バッファ層を設けることにより、その上に形成する窒化
ガリウム系半導体層の品質を改善することができるから
である。しかし、本発明においては、これらのバッファ
層は、必要に応じて設ければ良く、設ける必要がない場
合もある。すなわち、成長条件や成長方法によって、シ
リコン基板１１の上に緩衝層１４を直接成長することが
できるような場合には、第１バッファ層１２および第２
バッファ層１３を省略することができる。緩衝層１４
は、シリコン基板１１と窒化ガリウム系半導体層１５と
の熱膨張率の差に起因する応力を緩和する役割を有す
る。その材料としては、インジウムを含んだ窒化ガリウ
ム系半導体を用いることが望ましく、その膜厚は、１原
子層以上とすることが望ましい。窒化ガリウム系半導体
層１５はＬＥＤやレーザなどの種々の素子構成部に対応
する層である。すなわち、図１においては、単一の層と
して表されているが、この層１５は、組成の異なる複数
の窒化ガリウム系半導体層からなる任意の積層構造であ
っても良い。
長）法により窒化ガリウム系半導体をエピタキシャル成
長する場合には、通常、前述した第１バッファ層および
第２バッファ層を設けることが多い。これは、これらの
バッファ層を設けることにより、その上に形成する窒化
ガリウム系半導体層の品質を改善することができるから
である。しかし、本発明においては、これらのバッファ
層は、必要に応じて設ければ良く、設ける必要がない場
合もある。すなわち、成長条件や成長方法によって、シ
リコン基板１１の上に緩衝層１４を直接成長することが
できるような場合には、第１バッファ層１２および第２
バッファ層１３を省略することができる。緩衝層１４
は、シリコン基板１１と窒化ガリウム系半導体層１５と
の熱膨張率の差に起因する応力を緩和する役割を有す
る。その材料としては、インジウムを含んだ窒化ガリウ
ム系半導体を用いることが望ましく、その膜厚は、１原
子層以上とすることが望ましい。窒化ガリウム系半導体
層１５はＬＥＤやレーザなどの種々の素子構成部に対応
する層である。すなわち、図１においては、単一の層と
して表されているが、この層１５は、組成の異なる複数
の窒化ガリウム系半導体層からなる任意の積層構造であ
っても良い。
【００１８】本発明によれば、緩衝層１４が熱膨張率の
差に起因する応力を緩和するために、窒化ガリウム系半
導体層１５を１ミクロン以上の膜厚に成長しても、基板
が反ったり、クラックが入ったりすることがなく、高品
質の窒化ガリウム系半導体層１５を安定して成長するこ
とができる。このように、緩衝層１４が応力を緩和する
理由は、緩衝層１４がインジウムを含み、その結果とし
て結晶が「軟らかく」なるからであると考えられる。す
なわち、シリコン基板と窒化ガリウム系半導体層との間
で生ずる応力を「軟らかい」緩衝層が吸収することによ
り、ウェーハの反りや成長層のクラックが防止されるも
のと考えられる。
差に起因する応力を緩和するために、窒化ガリウム系半
導体層１５を１ミクロン以上の膜厚に成長しても、基板
が反ったり、クラックが入ったりすることがなく、高品
質の窒化ガリウム系半導体層１５を安定して成長するこ
とができる。このように、緩衝層１４が応力を緩和する
理由は、緩衝層１４がインジウムを含み、その結果とし
て結晶が「軟らかく」なるからであると考えられる。す
なわち、シリコン基板と窒化ガリウム系半導体層との間
で生ずる応力を「軟らかい」緩衝層が吸収することによ
り、ウェーハの反りや成長層のクラックが防止されるも
のと考えられる。
【００１９】本発明者の実験によれば、緩衝層１４のイ
ンジウム組成が高いほど、応力の緩和効果が顕著になる
傾向が見られた。一般に、ＭＯＣＶＤ（有機金属化学気
相成長）法により成長する場合には、例えば、Ｉｎx Ｇ
ａ1-x Ｎ層におけるインジウム組成ｘとして、ｘ＝０〜
０．１５程度の範囲までは比較的容易に成長することが
できる。しかし、この範囲内の組成を有する結晶を緩衝
層１４としても用いた場合であっても、クラックは観察
されず、電気的・光学的な特性も極めて高品質な窒化ガ
リウム系半導体層１５を得ることができた。インジウム
組成をこれよりも高くすると、応力を緩和する効果はさ
らに向上すると考えられる。
ンジウム組成が高いほど、応力の緩和効果が顕著になる
傾向が見られた。一般に、ＭＯＣＶＤ（有機金属化学気
相成長）法により成長する場合には、例えば、Ｉｎx Ｇ
ａ1-x Ｎ層におけるインジウム組成ｘとして、ｘ＝０〜
０．１５程度の範囲までは比較的容易に成長することが
できる。しかし、この範囲内の組成を有する結晶を緩衝
層１４としても用いた場合であっても、クラックは観察
されず、電気的・光学的な特性も極めて高品質な窒化ガ
リウム系半導体層１５を得ることができた。インジウム
組成をこれよりも高くすると、応力を緩和する効果はさ
らに向上すると考えられる。
【００２０】本発明によれば、このようにシリコン基板
上に高品質の窒化ガリウム系半導体層を安定して成長す
ることができるために、基板を加工する素子化プロセス
が従来よりもはるかに容易になる。すなわち、従来用い
られてきたサファイア基板と比較してシリコン基板は、
エッチングや劈開などの加工が極めて容易である。従っ
て、半導体レーザをはじめとする種々の半導体素子を容
易に実現することができるようになる。
上に高品質の窒化ガリウム系半導体層を安定して成長す
ることができるために、基板を加工する素子化プロセス
が従来よりもはるかに容易になる。すなわち、従来用い
られてきたサファイア基板と比較してシリコン基板は、
エッチングや劈開などの加工が極めて容易である。従っ
て、半導体レーザをはじめとする種々の半導体素子を容
易に実現することができるようになる。
【００２１】また、本発明によれば、シリコン基板上に
形成する窒化ガリウム系半導体素子を、同一基板上に形
成するその他の電子素子や発光素子などとモノリシック
に形成することができる。このようにして、小型で高性
能の半導体装置を作成することができるようになる。
形成する窒化ガリウム系半導体素子を、同一基板上に形
成するその他の電子素子や発光素子などとモノリシック
に形成することができる。このようにして、小型で高性
能の半導体装置を作成することができるようになる。
【００２２】また、本発明によれば、大口径の基板上に
窒化ガリウム系半導体素子を形成することができるよう
になり、製造コストを低減することができる。すなわ
ち、従来用いられてきたサファイア基板は、せいぜい２
インチ径のものであったが、シリコン基板では、８イン
チ径以上の大口径の基板が容易に得られる。従って、製
造コストをはるかに低減することができるようになる。
窒化ガリウム系半導体素子を形成することができるよう
になり、製造コストを低減することができる。すなわ
ち、従来用いられてきたサファイア基板は、せいぜい２
インチ径のものであったが、シリコン基板では、８イン
チ径以上の大口径の基板が容易に得られる。従って、製
造コストをはるかに低減することができるようになる。
【００２３】さらに、本発明によれば、安価なシリコン
基板を用いることができ、原料コストも低減することが
できる。
基板を用いることができ、原料コストも低減することが
できる。
【００２４】次に、図１に示した半導体素子の製造方法
について説明する。
について説明する。
【００２５】まず、例えばＭＯＣＶＤ装置の成長室にシ
リコン基板１１を導入し、水素ガスを流しながら、基板
１１を約１１００℃で約１０分間加熱し、基板表面に形
成されている酸化物を除去する。
リコン基板１１を導入し、水素ガスを流しながら、基板
１１を約１１００℃で約１０分間加熱し、基板表面に形
成されている酸化物を除去する。
【００２６】次に、基板温度を５５０℃まで冷却し、ト
リメチル・ガリウム（ＴＭＧ）、アンモニアおよびキャ
リアガスである水素ガスを流して、第１バッファ層１２
としてＧａＮ層を成長する。このようにして成長された
ＧａＮ層は、多結晶である。
リメチル・ガリウム（ＴＭＧ）、アンモニアおよびキャ
リアガスである水素ガスを流して、第１バッファ層１２
としてＧａＮ層を成長する。このようにして成長された
ＧａＮ層は、多結晶である。
【００２７】次に、基板温度を１１００℃まで加熱し、
ＴＭＧ、アンモニアおよび水素キャリア・ガスを流し
て、第２バッファ層１３として、膜厚約７００ｎｍのＧ
ａＮ層を成長する。ここで、基板温度を１１００℃まで
上昇すると、多結晶であった第１バッファ層１２が再結
晶化して単結晶膜となるが、その表面状態は十分に平坦
ではない。しかし、高温で第２バッファ層を成長するこ
とにより、その成長表面を平坦化することができる。
ＴＭＧ、アンモニアおよび水素キャリア・ガスを流し
て、第２バッファ層１３として、膜厚約７００ｎｍのＧ
ａＮ層を成長する。ここで、基板温度を１１００℃まで
上昇すると、多結晶であった第１バッファ層１２が再結
晶化して単結晶膜となるが、その表面状態は十分に平坦
ではない。しかし、高温で第２バッファ層を成長するこ
とにより、その成長表面を平坦化することができる。
【００２８】次に、基板温度を８００℃まで冷却し、Ｔ
ＭＧ、トリメチル・インジウム（ＴＭＩ）、アンモニア
および窒素キャリア・ガスを流して、緩衝層１４とし
て、膜厚約１００ｎｍのＩｎＧａＮ層を成長する。ここ
で、基板温度を８００℃まで下げるのは、インジウムを
含む結晶の平衡蒸気圧が比較的高く、分解しやすいから
である。
ＭＧ、トリメチル・インジウム（ＴＭＩ）、アンモニア
および窒素キャリア・ガスを流して、緩衝層１４とし
て、膜厚約１００ｎｍのＩｎＧａＮ層を成長する。ここ
で、基板温度を８００℃まで下げるのは、インジウムを
含む結晶の平衡蒸気圧が比較的高く、分解しやすいから
である。
【００２９】次に、基板温度を所定の温度まで上げて、
所定の層構造を有する窒化ガリウム系半導体層１５を成
長する。ここでは、一例として、基板温度を約１１００
℃とし、ＴＭＧ、アンモニアおよび水素キャリア・ガス
を流して、膜厚が約４ミクロンのＧａＮ層を成長する。
最後に、室温まで冷却して図１に示した半導体素子を得
ることができる。
所定の層構造を有する窒化ガリウム系半導体層１５を成
長する。ここでは、一例として、基板温度を約１１００
℃とし、ＴＭＧ、アンモニアおよび水素キャリア・ガス
を流して、膜厚が約４ミクロンのＧａＮ層を成長する。
最後に、室温まで冷却して図１に示した半導体素子を得
ることができる。
【００３０】本発明者は、前述の方法により成長した半
導体素子と、緩衝層１４を設けない半導体素子とを試作
して比較した。その結果、緩衝層１４を設けない半導体
素子では、肉眼による観察でも表面が白濁しており、多
数のクラックが観察された。しかし、本発明により緩衝
層１４を設けた半導体素子では、顕微鏡によってもクラ
ックは全く観察されず、その窒化ガリウム系半導体層１
５の電気的・光学的な諸特性は、サファイア基板上に成
長したものと比較しても何ら遜色のないことが分かっ
た。
導体素子と、緩衝層１４を設けない半導体素子とを試作
して比較した。その結果、緩衝層１４を設けない半導体
素子では、肉眼による観察でも表面が白濁しており、多
数のクラックが観察された。しかし、本発明により緩衝
層１４を設けた半導体素子では、顕微鏡によってもクラ
ックは全く観察されず、その窒化ガリウム系半導体層１
５の電気的・光学的な諸特性は、サファイア基板上に成
長したものと比較しても何ら遜色のないことが分かっ
た。
【００３１】次に、本発明による窒化ガリウム系半導体
素子の具体例について説明する。
素子の具体例について説明する。
【００３２】図２は、本発明による窒化ガリウム系半導
体ＬＥＤの断面構造を表す概略図である。すなわち、同
図に示したＬＥＤ２０は、シリコン基板２１の上に、第
１バッファ層２２、第２バッファ層２３、緩衝層２４、
ｎ型コンタクト層２５、ｎ型クラッド層２６、発光層２
７、ｐ型クラッド層２８およびｐ型コンタクト層２９が
順次積層された構造を有する。
体ＬＥＤの断面構造を表す概略図である。すなわち、同
図に示したＬＥＤ２０は、シリコン基板２１の上に、第
１バッファ層２２、第２バッファ層２３、緩衝層２４、
ｎ型コンタクト層２５、ｎ型クラッド層２６、発光層２
７、ｐ型クラッド層２８およびｐ型コンタクト層２９が
順次積層された構造を有する。
【００３３】第１バッファ層２２としては、例えば、前
述したような比較的低温で成長したＧａＮ層とすること
ができる。第２バッファ層２３としては、例えば、前述
したような比較的高温で成長したＧａＮ層とすることが
できる。また、その膜厚は、５００ｎｍ以上１０００ｎ
ｍ以下とすることが望ましい。なお、図１に関して前述
したように、場合によっては、これらの第１および第２
バッファ層は省略することもできる。
述したような比較的低温で成長したＧａＮ層とすること
ができる。第２バッファ層２３としては、例えば、前述
したような比較的高温で成長したＧａＮ層とすることが
できる。また、その膜厚は、５００ｎｍ以上１０００ｎ
ｍ以下とすることが望ましい。なお、図１に関して前述
したように、場合によっては、これらの第１および第２
バッファ層は省略することもできる。
【００３４】緩衝層２４としては、インジウムを含んだ
窒化ガリウム系半導体を用い、例えば、前述したＩｎx
Ｇａ1-x Ｎ層を用いることができる。また、その膜厚
は、数原子層以上であれば良く、例えば１００ｎｍとす
ることができる。
窒化ガリウム系半導体を用い、例えば、前述したＩｎx
Ｇａ1-x Ｎ層を用いることができる。また、その膜厚
は、数原子層以上であれば良く、例えば１００ｎｍとす
ることができる。
【００３５】ｎ型コンタクト層２５は、ｎ側の電極コン
タクトを確保するための層であり、例えばｎ型ＧａＮ層
とすることができる。
タクトを確保するための層であり、例えばｎ型ＧａＮ層
とすることができる。
【００３６】ｎ型クラッド層２６は、光と注入キャリア
とを発光層２７に閉じこめるための層であり、例えば、
ｎ型のＧａＡｌＮ層とすることができる。
とを発光層２７に閉じこめるための層であり、例えば、
ｎ型のＧａＡｌＮ層とすることができる。
【００３７】発光層２７は、注入されたキャリアが再結
合して発光を生ずる層であり、例えばアンドープのＩｎ
ＧａＮ層とすることができる。
合して発光を生ずる層であり、例えばアンドープのＩｎ
ＧａＮ層とすることができる。
【００３８】ｐ型クラッド層２８は、光と注入キャリア
とを発光層２７に閉じこめるための層であり、例えば、
ｐ型のＧａＡｌＮ層とすることができる。
とを発光層２７に閉じこめるための層であり、例えば、
ｐ型のＧａＡｌＮ層とすることができる。
【００３９】ｐ型コンタクト層２９は、ｐ側の電極コン
タクトを確保するための層であり、例えばｐ型ＧａＮ層
とすることができる。
タクトを確保するための層であり、例えばｐ型ＧａＮ層
とすることができる。
【００４０】以上説明した積層構造は、その一部が表面
からｎ型コンタクト層２５までエッチングされ、ｎ側電
極３０が設けられている。また、ｐ型コンタクト層２９
の上には透光性を有するｐ側電極３１が設けられてい
る。さらに、それぞれの電極には、ボンディング・パッ
ド３２が接続され、発光素子の表面は、保護膜３６およ
び３８で覆われている。
からｎ型コンタクト層２５までエッチングされ、ｎ側電
極３０が設けられている。また、ｐ型コンタクト層２９
の上には透光性を有するｐ側電極３１が設けられてい
る。さらに、それぞれの電極には、ボンディング・パッ
ド３２が接続され、発光素子の表面は、保護膜３６およ
び３８で覆われている。
【００４１】従来は、シリコン基板上にこのような積層
構造を形成すると、クラックが発生して、ＬＥＤを作成
することが不可能であった。しかし、本発明によれば、
緩衝層２４を設けることにより、クラックは全く発生せ
ず、良好な特性を有するＬＥＤを作成することができ
る。すなわち、本発明者の試作結果によれば、図２のＬ
ＥＤは、発光ピーク波長は４５０ｎｍであり、８°の指
向性を有するレンズ形状により２カンデラの輝度を得る
ことができた。
構造を形成すると、クラックが発生して、ＬＥＤを作成
することが不可能であった。しかし、本発明によれば、
緩衝層２４を設けることにより、クラックは全く発生せ
ず、良好な特性を有するＬＥＤを作成することができ
る。すなわち、本発明者の試作結果によれば、図２のＬ
ＥＤは、発光ピーク波長は４５０ｎｍであり、８°の指
向性を有するレンズ形状により２カンデラの輝度を得る
ことができた。
【００４２】次に、本発明による窒化ガリウム系半導体
素子のもう一つの具体例について説明する。
素子のもう一つの具体例について説明する。
【００４３】図３は、本発明による第２の窒化ガリウム
系半導体ＬＥＤの断面構造を表す概略図である。すなわ
ち、同図に示したＬＥＤ２０Ａは、シリコン基板２１の
上に、第１バッファ層２２、第２バッファ層２３、緩衝
層２４Ａ、ｎ型コンタクト層２５、ｎ型クラッド層２
６、発光層２７、ｐ型クラッド層２８およびｐ型コンタ
クト層２９が順次積層された構造を有する。図３のそれ
ぞれの層については、図２において前述した層と同一の
ものについては、図中に同一の符合を付して説明を省略
する。
系半導体ＬＥＤの断面構造を表す概略図である。すなわ
ち、同図に示したＬＥＤ２０Ａは、シリコン基板２１の
上に、第１バッファ層２２、第２バッファ層２３、緩衝
層２４Ａ、ｎ型コンタクト層２５、ｎ型クラッド層２
６、発光層２７、ｐ型クラッド層２８およびｐ型コンタ
クト層２９が順次積層された構造を有する。図３のそれ
ぞれの層については、図２において前述した層と同一の
ものについては、図中に同一の符合を付して説明を省略
する。
【００４４】ここで、ＬＥＤ２０Ａが前述したＬＥＤ２
０と異なる点は、緩衝層２４Ａが多層膜からなるブラッ
グ反射鏡を構成している点である。すなわち、緩衝層２
４Ａは、屈折率が互いに異なる２種類の薄膜層を交互に
積層させた構造とすることができる。この場合に、この
２種類の薄膜層は、それぞれの屈折率ｎの差がなるべく
大きくなるように選択されることが望ましい。また、そ
れぞれの薄膜層の膜厚は、反射する光の波長の１／（４
ｎ）とすることが望ましい。
０と異なる点は、緩衝層２４Ａが多層膜からなるブラッ
グ反射鏡を構成している点である。すなわち、緩衝層２
４Ａは、屈折率が互いに異なる２種類の薄膜層を交互に
積層させた構造とすることができる。この場合に、この
２種類の薄膜層は、それぞれの屈折率ｎの差がなるべく
大きくなるように選択されることが望ましい。また、そ
れぞれの薄膜層の膜厚は、反射する光の波長の１／（４
ｎ）とすることが望ましい。
【００４５】このように、緩衝層２４Ａとして、ブラッ
グ反射鏡の構成を採用すると、緩衝層としての前述した
効果に加えて、分布帰還型反射鏡としての効果も得るこ
とができるようになる。すなわち、発光層２６からの光
を高い反射率で図中の上方に向けて反射し、光の取り出
し効率を顕著に改善することができる。
グ反射鏡の構成を採用すると、緩衝層としての前述した
効果に加えて、分布帰還型反射鏡としての効果も得るこ
とができるようになる。すなわち、発光層２６からの光
を高い反射率で図中の上方に向けて反射し、光の取り出
し効率を顕著に改善することができる。
【００４６】本発明者の試作結果によれば、ＭＯＣＶＤ
法により成長温度８００℃でＩｎＧａＮ層と、ＧａＮ層
との積層構造として緩衝層２４Ａを形成してＬＥＤを作
成した結果、図２に示したＬＥＤ２０と比較して１．９
倍の輝度が得られた。
法により成長温度８００℃でＩｎＧａＮ層と、ＧａＮ層
との積層構造として緩衝層２４Ａを形成してＬＥＤを作
成した結果、図２に示したＬＥＤ２０と比較して１．９
倍の輝度が得られた。
【００４７】以上、本発明の実施の形態について具体例
を参照しつつ説明したが、本発明はこれに限定されるも
のではない。この他にも、例えば、本発明によれば、基
板としてシリコン以外の種々の材料を用いて高品質の窒
化ガリウム系半導体層を成長することができるようにな
る。例えば、従来用いられてきたサファイア（Ａｌ２Ｏ
３）について本発明を適用すれば、従来よりもさらに高
品質の窒化ガリウム系半導体層を得ることができる。ま
た、その他にも、スピネル（ＭｇＡｌ２Ｏ４）、６Ｈ型
ＳｉＣ、ＧａＰ、ＧａＡｓなどの基板を用いて、高品質
な窒化ガリウム系半導体層をエピタキシャル成長するこ
とができるようになる。
を参照しつつ説明したが、本発明はこれに限定されるも
のではない。この他にも、例えば、本発明によれば、基
板としてシリコン以外の種々の材料を用いて高品質の窒
化ガリウム系半導体層を成長することができるようにな
る。例えば、従来用いられてきたサファイア（Ａｌ２Ｏ
３）について本発明を適用すれば、従来よりもさらに高
品質の窒化ガリウム系半導体層を得ることができる。ま
た、その他にも、スピネル（ＭｇＡｌ２Ｏ４）、６Ｈ型
ＳｉＣ、ＧａＰ、ＧａＡｓなどの基板を用いて、高品質
な窒化ガリウム系半導体層をエピタキシャル成長するこ
とができるようになる。
【００４８】また、本発明における緩衝層は、ＩｎＧａ
Ｎ層に限定されるものではない。この他にも、例えば、
ＩｎＧａＰ、ＩｎＢＮ、ＩｎＡｌＡｓなど、Ｉｎを含
み、ＩＩＩ族元素としてＡｌ、Ｇａ、Ｂのうちのいずれ
かと、Ｖ族元素としてＮ、Ｐ、Ａｓ、Ｓｂのうちのいず
れかとが組み合わされた化合物であれば、同様に用いる
ことができる。
Ｎ層に限定されるものではない。この他にも、例えば、
ＩｎＧａＰ、ＩｎＢＮ、ＩｎＡｌＡｓなど、Ｉｎを含
み、ＩＩＩ族元素としてＡｌ、Ｇａ、Ｂのうちのいずれ
かと、Ｖ族元素としてＮ、Ｐ、Ａｓ、Ｓｂのうちのいず
れかとが組み合わされた化合物であれば、同様に用いる
ことができる。
【００４９】また、図２および図３では、ＬＥＤを例に
挙げて説明したが、本発明は窒化ガリウム系半導体を用
いた半導体レーザについても同様に適用することができ
る。その他、本発明の要旨を逸脱しない範囲で種々に変
形して実施することが可能である。
挙げて説明したが、本発明は窒化ガリウム系半導体を用
いた半導体レーザについても同様に適用することができ
る。その他、本発明の要旨を逸脱しない範囲で種々に変
形して実施することが可能である。
【００５０】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に説明する効果を奏する。
施され、以下に説明する効果を奏する。
【００５１】まず、本発明によれば、緩衝層が熱膨張率
の差に起因する応力を緩和するために、窒化ガリウム系
半導体層を１ミクロン以上の膜厚に成長しても、基板が
反ったり、クラックが入ったりすることがなく、高品質
の窒化ガリウム系半導体層を安定して成長することがで
きる。
の差に起因する応力を緩和するために、窒化ガリウム系
半導体層を１ミクロン以上の膜厚に成長しても、基板が
反ったり、クラックが入ったりすることがなく、高品質
の窒化ガリウム系半導体層を安定して成長することがで
きる。
【００５２】また、本発明によれば、このようにシリコ
ン基板上に高品質の窒化ガリウム系半導体層を安定して
成長することができるために、基板を加工する素子化プ
ロセスが従来よりもはるかに容易になる。すなわち、従
来用いられてきたサファイア基板と比較してシリコン基
板は、エッチングや劈開などの加工が極めて容易であ
る。従って、半導体レーザをはじめとする種々の半導体
素子を容易に実現することができるようになる。
ン基板上に高品質の窒化ガリウム系半導体層を安定して
成長することができるために、基板を加工する素子化プ
ロセスが従来よりもはるかに容易になる。すなわち、従
来用いられてきたサファイア基板と比較してシリコン基
板は、エッチングや劈開などの加工が極めて容易であ
る。従って、半導体レーザをはじめとする種々の半導体
素子を容易に実現することができるようになる。
【００５３】また、本発明によれば、シリコン基板上に
形成する窒化ガリウム系半導体素子を、同一基板上に形
成するその他の電子素子や発光素子などとモノリシック
に形成することができる。このようにして、小型で高性
能の半導体装置を作成することができるようになる。
形成する窒化ガリウム系半導体素子を、同一基板上に形
成するその他の電子素子や発光素子などとモノリシック
に形成することができる。このようにして、小型で高性
能の半導体装置を作成することができるようになる。
【００５４】また、本発明によれば、大口径の基板上に
窒化ガリウム系半導体素子を形成することができるよう
になり、製造コストを低減することができる。すなわ
ち、従来用いられてきたサファイア基板は、せいぜい２
インチ径のものであったが、シリコン基板では、８イン
チ径以上の大口径の基板が容易に得られる。従って、製
造コストをはるかに低減することができるようになる。
窒化ガリウム系半導体素子を形成することができるよう
になり、製造コストを低減することができる。すなわ
ち、従来用いられてきたサファイア基板は、せいぜい２
インチ径のものであったが、シリコン基板では、８イン
チ径以上の大口径の基板が容易に得られる。従って、製
造コストをはるかに低減することができるようになる。
【００５５】さらに、本発明によれば、安価なシリコン
基板を用いることができ、原料コストも低減することが
できる。
基板を用いることができ、原料コストも低減することが
できる。
【００５６】また、本発明によれば、緩衝層として、ブ
ラッグ反射鏡の構成を採用することにより、緩衝層とし
ての前述した効果に加えて、発光層からの光を高い反射
率で反射し、発光素子の光の取り出し効率を顕著に改善
することができるようになる。
ラッグ反射鏡の構成を採用することにより、緩衝層とし
ての前述した効果に加えて、発光層からの光を高い反射
率で反射し、発光素子の光の取り出し効率を顕著に改善
することができるようになる。
【００５７】このように、本発明によれば、高品質の窒
化ガリウム系半導体層をシリコンなどの種々の基板上に
安定して成長することができるようになり、産業上のメ
リットは多大である。
化ガリウム系半導体層をシリコンなどの種々の基板上に
安定して成長することができるようになり、産業上のメ
リットは多大である。
【図１】本発明による窒化ガリウム系半導体素子を例示
する断面構造を表す概略図である。
する断面構造を表す概略図である。
【図２】本発明による窒化ガリウム系半導体ＬＥＤの断
面構造を表す概略図である。
面構造を表す概略図である。
【図３】本発明による第２の窒化ガリウム系半導体ＬＥ
Ｄの断面構造を表す概略図である。
Ｄの断面構造を表す概略図である。
【図４】従来のシリコン基板を用いた窒化ガリウム系半
導体素子の断面構造を表す概略図である。
導体素子の断面構造を表す概略図である。
１０、１００ 窒化ガリウム系半導体素子 １１、１１０ シリコン基板 １２ 第１バッファ層 １３ 第２バッファ層 １４ 緩衝層 １５ 窒化ガリウム系半導体層 ２０、２０Ａ ＬＥＤ ２１ シリコン基板 ２２ 第１バッファ層 ２３ 第２バッファ層 ２４、２４Ａ 緩衝層 ２５ ｎ型コンタクト層 ２６ ｎ型クラッド層 ２７ 発光層 ２８ ｐ型クラッド層 ２９ ｐ型コンタクト層 ３０ ｎ側電極 ３１ ｐ側電極 ３６、３８ 保護膜
Claims (8)
- 【請求項１】基板と、 前記基板の上に積層された少なくともインジウムを含む
窒化ガリウム系半導体緩衝層と、 前記緩衝層の上に積層された窒化ガリウム系半導体層
と、 を備え、前記基板と前記窒化ガリウム系半導体層との熱
膨張率の差に起因する応力が前記緩衝層により緩和され
るようにしたものとして構成されていることを特徴とす
る窒化ガリウム系半導体素子。 - 【請求項２】前記基板と前記緩衝層との間に積層された
窒化ガリウム系半導体バッファ層をさらに備えたことを
特徴とする請求項１記載の半導体素子。 - 【請求項３】前記基板は、シリコン、スピネル、６Ｈ型
ＳｉＣ、ＧａＰおよびＧａＡｓからなる群のうちから選
択されたひとつにより構成されていることを特徴とする
請求項１または２に記載の半導体素子。 - 【請求項４】前記バッファ層は、ＧａＮからなり、 前記緩衝層は、ＩｎＧａＮからなることを特徴とする請
求項２または３に記載の半導体素子。 - 【請求項５】前記緩衝層は、Ｇａx Ａｌ1-x Ｎ（０≦ｘ
≦１）層と、Ｉｎy Ｇａz Ａｌ1-y- z Ｎ（０＜ｙ≦１、
０≦ｚ≦１、ｙ＋ｚ≦１）層とを交互に複数層づつ積層
させたブラッグ反射鏡を構成していることを特徴とする
１〜３のいずれか１つに記載の半導体素子。 - 【請求項６】基板上に、少なくともインジウムを含む窒
化ガリウム系半導体緩衝層を成長する工程と、 前記緩衝層の上に、窒化ガリウム系半導体層を成長する
工程と、 を備え、前記基板と前記窒化ガリウム系半導体層との熱
膨張率の差に起因する応力を前記緩衝層により緩和する
ようにしたものとして構成されていることを特徴とする
窒化ガリウム系半導体素子の製造方法。 - 【請求項７】前記緩衝層を成長する工程の前に、前記基
板上に窒化ガリウム系半導体からなるバッファ層を成長
する工程をさらに備えたことを特徴とする請求項６記載
の方法。 - 【請求項８】前記基板は、シリコン、スピネル、６Ｈ型
ＳｉＣ、ＧａＰおよびＧａＡｓからなる群のうちから選
択されたひとつにより構成されていることを特徴とする
請求項６または７に記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19096897A JP3505357B2 (ja) | 1997-07-16 | 1997-07-16 | 窒化ガリウム系半導体素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19096897A JP3505357B2 (ja) | 1997-07-16 | 1997-07-16 | 窒化ガリウム系半導体素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140847A true JPH1140847A (ja) | 1999-02-12 |
| JP3505357B2 JP3505357B2 (ja) | 2004-03-08 |
Family
ID=16266684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19096897A Expired - Fee Related JP3505357B2 (ja) | 1997-07-16 | 1997-07-16 | 窒化ガリウム系半導体素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3505357B2 (ja) |
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002198562A (ja) * | 2000-12-27 | 2002-07-12 | Showa Denko Kk | Ｉｉｉ族窒化物半導体発光ダイオード及びその製造方法 |
| WO2002048434A3 (en) * | 2000-12-14 | 2003-01-16 | Nitronex Corp | Gallium nitride materials and methods for forming layers thereof |
| JP2003037287A (ja) * | 2001-07-26 | 2003-02-07 | Sanken Electric Co Ltd | 発光素子 |
| KR100680423B1 (ko) * | 1999-02-26 | 2007-02-08 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| US7229866B2 (en) | 2004-03-15 | 2007-06-12 | Velox Semiconductor Corporation | Non-activated guard ring for semiconductor devices |
| US7436039B2 (en) | 2005-01-06 | 2008-10-14 | Velox Semiconductor Corporation | Gallium nitride semiconductor device |
| US7825417B2 (en) | 2003-08-04 | 2010-11-02 | Ngk Insulators, Ltd. | Epitaxial wafers, method for manufacturing of epitaxial wafers, method of suppressing bowing of these epitaxial wafers and semiconductor multilayer structures using these epitaxial wafers |
| US8076694B2 (en) | 2005-05-02 | 2011-12-13 | Nichia Corporation | Nitride semiconductor element having a silicon substrate and a current passing region |
| US8169003B2 (en) | 2007-03-20 | 2012-05-01 | Power Integrations, Inc. | Termination and contact structures for a high voltage GaN-based heterojunction transistor |
| US8395165B2 (en) | 2011-07-08 | 2013-03-12 | Bridelux, Inc. | Laterally contacted blue LED with superlattice current spreading layer |
| US8564010B2 (en) | 2011-08-04 | 2013-10-22 | Toshiba Techno Center Inc. | Distributed current blocking structures for light emitting diodes |
| JP2013254939A (ja) * | 2012-06-07 | 2013-12-19 | Lg Innotek Co Ltd | 発光素子及び発光素子パッケージ |
| JP2014003056A (ja) * | 2012-06-15 | 2014-01-09 | Nagoya Institute Of Technology | 半導体積層構造およびこれを用いた半導体素子 |
| US8629525B2 (en) | 2005-11-15 | 2014-01-14 | Power Integrations, Inc. | Second contact schottky metal layer to improve GaN schottky diode performance |
| US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
| US8686430B2 (en) | 2011-09-07 | 2014-04-01 | Toshiba Techno Center Inc. | Buffer layer for GaN-on-Si LED |
| US8853668B2 (en) | 2011-09-29 | 2014-10-07 | Kabushiki Kaisha Toshiba | Light emitting regions for use with light emitting devices |
| US8865565B2 (en) | 2011-08-02 | 2014-10-21 | Kabushiki Kaisha Toshiba | LED having a low defect N-type layer that has grown on a silicon substrate |
| US8916906B2 (en) | 2011-07-29 | 2014-12-23 | Kabushiki Kaisha Toshiba | Boron-containing buffer layer for growing gallium nitride on silicon |
| US8916929B2 (en) | 2004-06-10 | 2014-12-23 | Power Integrations, Inc. | MOSFET having a JFET embedded as a body diode |
| US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
| US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
| US9012939B2 (en) | 2011-08-02 | 2015-04-21 | Kabushiki Kaisha Toshiba | N-type gallium-nitride layer having multiple conductive intervening layers |
| US9012921B2 (en) | 2011-09-29 | 2015-04-21 | Kabushiki Kaisha Toshiba | Light emitting devices having light coupling layers |
| US9142743B2 (en) | 2011-08-02 | 2015-09-22 | Kabushiki Kaisha Toshiba | High temperature gold-free wafer bonding for light emitting diodes |
| US9159869B2 (en) | 2011-08-03 | 2015-10-13 | Kabushiki Kaisha Toshiba | LED on silicon substrate using zinc-sulfide as buffer layer |
| US9178114B2 (en) | 2011-09-29 | 2015-11-03 | Manutius Ip, Inc. | P-type doping layers for use with light emitting devices |
| JP2016058512A (ja) * | 2014-09-09 | 2016-04-21 | 住友電気工業株式会社 | エピ層付ＧａＮ膜複合基板およびその製造方法 |
| US9343641B2 (en) | 2011-08-02 | 2016-05-17 | Manutius Ip, Inc. | Non-reactive barrier metal for eutectic bonding process |
| US9617656B2 (en) | 2011-07-25 | 2017-04-11 | Toshiba Corporation | Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow |
| US9691712B2 (en) | 2000-08-04 | 2017-06-27 | The Regents Of The University Of California | Method of controlling stress in group-III nitride films deposited on substrates |
| US11469333B1 (en) | 2020-02-19 | 2022-10-11 | Semiq Incorporated | Counter-doped silicon carbide Schottky barrier diode |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8698163B2 (en) | 2011-09-29 | 2014-04-15 | Toshiba Techno Center Inc. | P-type doping layers for use with light emitting devices |
| US20130082274A1 (en) | 2011-09-29 | 2013-04-04 | Bridgelux, Inc. | Light emitting devices having dislocation density maintaining buffer layers |
-
1997
- 1997-07-16 JP JP19096897A patent/JP3505357B2/ja not_active Expired - Fee Related
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680423B1 (ko) * | 1999-02-26 | 2007-02-08 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| US9691712B2 (en) | 2000-08-04 | 2017-06-27 | The Regents Of The University Of California | Method of controlling stress in group-III nitride films deposited on substrates |
| US8105921B2 (en) | 2000-12-14 | 2012-01-31 | International Rectifier Corporation | Gallium nitride materials and methods |
| WO2002048434A3 (en) * | 2000-12-14 | 2003-01-16 | Nitronex Corp | Gallium nitride materials and methods for forming layers thereof |
| US6617060B2 (en) | 2000-12-14 | 2003-09-09 | Nitronex Corporation | Gallium nitride materials and methods |
| US6649287B2 (en) | 2000-12-14 | 2003-11-18 | Nitronex Corporation | Gallium nitride materials and methods |
| JP2002198562A (ja) * | 2000-12-27 | 2002-07-12 | Showa Denko Kk | Ｉｉｉ族窒化物半導体発光ダイオード及びその製造方法 |
| JP2003037287A (ja) * | 2001-07-26 | 2003-02-07 | Sanken Electric Co Ltd | 発光素子 |
| US7825417B2 (en) | 2003-08-04 | 2010-11-02 | Ngk Insulators, Ltd. | Epitaxial wafers, method for manufacturing of epitaxial wafers, method of suppressing bowing of these epitaxial wafers and semiconductor multilayer structures using these epitaxial wafers |
| US7229866B2 (en) | 2004-03-15 | 2007-06-12 | Velox Semiconductor Corporation | Non-activated guard ring for semiconductor devices |
| US8916929B2 (en) | 2004-06-10 | 2014-12-23 | Power Integrations, Inc. | MOSFET having a JFET embedded as a body diode |
| US7863172B2 (en) | 2005-01-06 | 2011-01-04 | Power Integrations, Inc. | Gallium nitride semiconductor device |
| US7436039B2 (en) | 2005-01-06 | 2008-10-14 | Velox Semiconductor Corporation | Gallium nitride semiconductor device |
| US8076694B2 (en) | 2005-05-02 | 2011-12-13 | Nichia Corporation | Nitride semiconductor element having a silicon substrate and a current passing region |
| JP5136765B2 (ja) * | 2005-05-02 | 2013-02-06 | 日亜化学工業株式会社 | 窒化物系半導体素子及びその製造方法 |
| US8629525B2 (en) | 2005-11-15 | 2014-01-14 | Power Integrations, Inc. | Second contact schottky metal layer to improve GaN schottky diode performance |
| US8169003B2 (en) | 2007-03-20 | 2012-05-01 | Power Integrations, Inc. | Termination and contact structures for a high voltage GaN-based heterojunction transistor |
| US8395165B2 (en) | 2011-07-08 | 2013-03-12 | Bridelux, Inc. | Laterally contacted blue LED with superlattice current spreading layer |
| US10174439B2 (en) | 2011-07-25 | 2019-01-08 | Samsung Electronics Co., Ltd. | Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow |
| US9617656B2 (en) | 2011-07-25 | 2017-04-11 | Toshiba Corporation | Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow |
| US8916906B2 (en) | 2011-07-29 | 2014-12-23 | Kabushiki Kaisha Toshiba | Boron-containing buffer layer for growing gallium nitride on silicon |
| US9142743B2 (en) | 2011-08-02 | 2015-09-22 | Kabushiki Kaisha Toshiba | High temperature gold-free wafer bonding for light emitting diodes |
| US9343641B2 (en) | 2011-08-02 | 2016-05-17 | Manutius Ip, Inc. | Non-reactive barrier metal for eutectic bonding process |
| US8865565B2 (en) | 2011-08-02 | 2014-10-21 | Kabushiki Kaisha Toshiba | LED having a low defect N-type layer that has grown on a silicon substrate |
| US9012939B2 (en) | 2011-08-02 | 2015-04-21 | Kabushiki Kaisha Toshiba | N-type gallium-nitride layer having multiple conductive intervening layers |
| US9159869B2 (en) | 2011-08-03 | 2015-10-13 | Kabushiki Kaisha Toshiba | LED on silicon substrate using zinc-sulfide as buffer layer |
| US8564010B2 (en) | 2011-08-04 | 2013-10-22 | Toshiba Techno Center Inc. | Distributed current blocking structures for light emitting diodes |
| US9070833B2 (en) | 2011-08-04 | 2015-06-30 | Kabushiki Kaisha Toshiba | Distributed current blocking structures for light emitting diodes |
| US8686430B2 (en) | 2011-09-07 | 2014-04-01 | Toshiba Techno Center Inc. | Buffer layer for GaN-on-Si LED |
| US8853668B2 (en) | 2011-09-29 | 2014-10-07 | Kabushiki Kaisha Toshiba | Light emitting regions for use with light emitting devices |
| US9012921B2 (en) | 2011-09-29 | 2015-04-21 | Kabushiki Kaisha Toshiba | Light emitting devices having light coupling layers |
| US9178114B2 (en) | 2011-09-29 | 2015-11-03 | Manutius Ip, Inc. | P-type doping layers for use with light emitting devices |
| US9299881B2 (en) | 2011-09-29 | 2016-03-29 | Kabishiki Kaisha Toshiba | Light emitting devices having light coupling layers |
| US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
| US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
| JP2013254939A (ja) * | 2012-06-07 | 2013-12-19 | Lg Innotek Co Ltd | 発光素子及び発光素子パッケージ |
| JP2014003056A (ja) * | 2012-06-15 | 2014-01-09 | Nagoya Institute Of Technology | 半導体積層構造およびこれを用いた半導体素子 |
| US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
| JP2016058512A (ja) * | 2014-09-09 | 2016-04-21 | 住友電気工業株式会社 | エピ層付ＧａＮ膜複合基板およびその製造方法 |
| US11469333B1 (en) | 2020-02-19 | 2022-10-11 | Semiq Incorporated | Counter-doped silicon carbide Schottky barrier diode |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3505357B2 (ja) | 2004-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3505357B2 (ja) | 窒化ガリウム系半導体素子およびその製造方法 | |
| JP5450776B2 (ja) | 超格子構造のウェル層及び／又は超格子構造のバリア層を有する発光ダイオード | |
| JP4405085B2 (ja) | 縦型窒化インジウムガリウムｌｅｄ | |
| KR101652153B1 (ko) | 선택된 열팽창 및/또는 표면 특성들을 갖는 고체조명장치, 및 관련 방법 | |
| JP3500281B2 (ja) | 窒化ガリウム系半導体素子およびその製造方法 | |
| EP2164115A1 (en) | Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor | |
| TWI381547B (zh) | 三族氮化合物半導體發光二極體及其製造方法 | |
| KR101316492B1 (ko) | 질화물 반도체 발광소자 및 그 제조 방법 | |
| JP2003119100A (ja) | エピタキシャル処理用基板、エピタキシャルウェハ、半導体装置およびエピタキシャル成長方法 | |
| JPH10321911A (ja) | 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード | |
| US8093583B2 (en) | Light emitting diode having barrier layer of superlattice structure | |
| JP2008103665A (ja) | 窒化物半導体デバイス及びその製造方法 | |
| JP3545197B2 (ja) | 半導体素子およびその製造方法 | |
| JP2002043618A (ja) | 窒化物半導体の製造方法 | |
| KR100616543B1 (ko) | 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법 | |
| US8154038B2 (en) | Group-III nitride for reducing stress caused by metal nitride reflector | |
| US7053418B2 (en) | Nitride based semiconductor device | |
| JP2000114599A (ja) | 半導体発光素子 | |
| KR20080070656A (ko) | 실리콘 기판상에 고품질 반도체 발광 장치를 제조하는 방법 | |
| JP3765457B2 (ja) | 半導体素子 | |
| TW202123488A (zh) | 併入應變鬆弛結構的ｌｅｄ前驅物 | |
| JP3557876B2 (ja) | ＧａＮ系半導体素子及びその製造方法 | |
| KR100586959B1 (ko) | 질화물 단결정 제조방법, 질화물 반도체 발광소자 및제조방법 | |
| WO2022004146A1 (ja) | 垂直共振器面発光レーザ素子の製造方法及び垂直共振器面発光レーザ素子 | |
| JP2004247753A (ja) | ＧａＮ系半導体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |