KR100586959B1 - 질화물 단결정 제조방법, 질화물 반도체 발광소자 및제조방법 - Google Patents

질화물 단결정 제조방법, 질화물 반도체 발광소자 및제조방법 Download PDF

Info

Publication number
KR100586959B1
KR100586959B1 KR1020040022412A KR20040022412A KR100586959B1 KR 100586959 B1 KR100586959 B1 KR 100586959B1 KR 1020040022412 A KR1020040022412 A KR 1020040022412A KR 20040022412 A KR20040022412 A KR 20040022412A KR 100586959 B1 KR100586959 B1 KR 100586959B1
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
buffer layer
conductivity type
type nitride
Prior art date
Application number
KR1020040022412A
Other languages
English (en)
Other versions
KR20050096741A (ko
Inventor
조동현
함헌주
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040022412A priority Critical patent/KR100586959B1/ko
Publication of KR20050096741A publication Critical patent/KR20050096741A/ko
Application granted granted Critical
Publication of KR100586959B1 publication Critical patent/KR100586959B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 질화물 단결정 제조방법 및 질화물 반도체 발광소자에 관한 것으로서, 기판과, 상기 기판 상에 형성된 ZnO로 이루어진 제1 버퍼층과, 상기 제1 버퍼층 상에 형성된 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)로 이루어진 제2 버퍼층과, 상기 제2 버퍼층 상에 형성된 제1 도전형 질화물 반도체층과, 상기 제1 도전형 질화물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제2 도전형 질화물 반도체층과,상기 제1 및 제2 도전형 질화물 반도체층에 각각 전기적으로 연결된 제1 및 제2 전극을 포함하는 질화물 반도체 발광소자를 제공한다.
본 발명에 따른 추가적인 버퍼층은 ZnO 버퍼층의 열적분해를 방지하면서 질화물 단결정을 위한 성장조건을 제공하므로, 고품질의 질화물 단결정 또는 질화물 반도체 발광소자를 제조할 수 있을 뿐만 아니라, 자체적으로 전기적 전도성을 가지므로, 전류확산효과를 크게 향상시키며 다양한 구조(예, 수직구조 발광소자)변경을 용이하게 할 수 있다는 효과가 있다.
질화물 단결정(nitride single crystal), 티타늄(Ti), ZnO 버퍼층(ZnO buffer layer), 발광소자(light emitting diode)

Description

질화물 단결정 제조방법, 질화물 반도체 발광소자 및 제조방법{METHOD OF PRODUCING NITRIDE SINGL CRYSTAL, NITRIDE SEMICONDUCTOR LIGHT EMITTING DIODE AND METHOD OF PRODUCING THE SAME}
도1은 종래의 질화물 반도체 발광소자의 측단면도이다.
도2a 내지 도2d는 본 발명에 따른 질화물 단결정 제조방법을 설명하기 위한 공정단면도이다.
도3은 본 발명의 일실시형태에 따른 질화물 반도체 발광소자의 측단면도이다.
도4는 본 발명의 다른 실시형태에 따른 질화물 반도체 발광소자의 측단면도이다.
도5a 내지 도5e는 본 발명의 또 다른 실시형태에 따른 질화물 반도체 발광소자의 제조방법을 설명하기 위한 공정단면도이다.
<도면의 주요부분에 대한 부호설명>
31,41,51: 기판
32,42,52: ZnO 버퍼층( 또는 제1 버퍼층)
34,44,54: Ti(Al,Ga,In)N 버퍼층( 또는 제2 버퍼층)
35,45,55: n형 질화물 반도체층 36,46,56: 활성층
37,47,57: p형 질화물 반도체층 39a,49a,59a: n측 전극
39b,49b,59b: p측 전극
본 발명은 질화물 반도체 발광소자에 관한 것으로서, 보다 상세하게는, 고온에서 취약한 ZnO버퍼층을 보완할 수 있는 새로운 버퍼층를 이용한 질화물 단결정 제조방법과, 이를 이용한 질화물 반도체 발광소자 및 제조방법에 관한 것이다.
일반적으로, 질화물 반도체 단결정은 가시광선대역의 범위뿐만 아니라, 청색 또는 자외선 영역의 단파장광을 생성할 수 있다는 장점이 있다, 예를 들어, InxGa1-xN 화합물반도체의 경우에, x값의 결정에 따라, 에너지밴드갭이 넓은 범위에서 가변되므로, 청자색부터 적색까지 발광대역의 변화를 나타낸다. 따라서, 상기 질화물 반도체는 풀컬러를 위한 발광다이오드(Light Emitting Diode) 또는 레이저다이오드(Laser Diode) 등의 발광소자로서 각광받고 있다.
이러한 질화물 반도체 단결정은 보다 고효율의 광소자를 제조하기 위해서, 고품위의 단결정 박막으로 성장시키는 기술이 필수적으로 요구된다. 하지만, 질화물 반도체는 그 격자상수 및 열팽창계수에 적합한 기판이 보편적이지 않으므로, 단결정 박막을 성장하는데 있어서 많은 제약사항이 따른다.
일반적으로, 질화물 반도체 결정성장을 위한 기판으로는, 사파이어(Al2O3)기판 또는 실리콘카바이드(SiC)기판와 같은 제한된 이종기판이 이용된다. 이러한 이종기판 상에 유기금속화학기상증착법(MOCVD) 및 분자빔 에피택시법(MBE) 등을 이용한 헤테로-에피택시(heteroepitaxy)성장법을 통해 질화물 반도체 단결정을 성장시킬 수 있다.
그러나, 상기 제한된 이종 기판을 사용하더라도, 격자상수 및 열팽창계수의 불일치로 인하여 고품질의 질화물 반도체 단결정을 성장하는데 어려움이 있다. 예를 들어, 사파이어기판인 경우에는 GaN와 16%의 격자상수차이와 35%정도의 열팽창계수 차이를 갖는다. 따라서, 계면 사이에 스트레인에 의한 결함이 발생되어 고품질 질화물 단결정의 성장을 기대하기 어렵다. 또한, SiC기판은 사파이어기판에 비해 격자상수 및 열팽창계수 차이가 작지만, 성장된 GaN층에 원하지 않는 미세파이프(micropipe)가 생성되어 역시 고품질 단결정성장을 기대하기 어렵다.
이러한 문제를 보완하기 위해서, 상기 이종기판 상에 추가적인 버퍼층을 제공하는 방안이 사용되고 있다. 종래의 버퍼층으로는 AlxGa1-xN(0<x<1)로 이루어진 저온핵생성층과 ZnO와 같은 층이 사용된다. 도1은 종래의 질화물 반도체 발광소자를 나타내는 측단면도이다.
도1에 도시된 바와 같이, 종래의 질화물 반도체 발광소자(10)는 사파이어 기판(11) 상에 n형 질화물 반도체층(15), 활성층(16) 및 p형 질화물 반도체층(17)을 포함한다. 상기 p형 질화물 반도체층(17)과 상기 활성층(16)의 일부영역이 제거되어 노출된 n형 질화물 반도체층(15)영역에는 n측 전극(19a)이 형성되고, p형 GaN 반도체층(17) 상에는 Ni과 Au을 포함한 투명전극(18)과 p측 전극(19b)이 형성된다.
또한, 종래의 질화물 반도체 발광소자(10)는 상기 사파이어 기판(11) 상에 형성된 버퍼층(12)을 포함한다. 상기 버퍼층은 고품질 단결정을 형성하기 위한 층으로서, 상기 버퍼층(12)은 AlxGa1-xN(0<x<1)의 저온핵생성층 또는 ZnO층일 수 있다.
특히, ZnO 버퍼층은 왕수 등에 이용하여 산에칭할 수 있으므로, 사파이어기판의 분리가 필요한 경우에 유익하게 채용될 수 있다. 예를 들어 질화물 단결정기판 제조공정이나, 수직구조 발광소자 제조공정에서 ZnO층은 유용한 버퍼층으로 사용될 수 있다.
하지만, ZnO 버퍼층은 상기 고유한 잇점에도 불구하고, 질화물 단결정의 성장온도인 1000℃이상에서 Zn의 재증발이 심하게 발생되어 표면결함이 심각해지는 치명적인 문제가 있다. 이러한 열적 불안정성에 의해 후속공정에서 성장된 질화물 반도체층이 ZnO층과 밀착력이 떨어져 들뜨거나, 심지어 이탈되는 현상도 발생되는 문제가 있다.
본 발명은 상술된 종래 기술의 문제를 해결하기 위한 것으로서, 그 목적은 ZnO 버퍼층의 열적 불안정성을 해소할 수 있는 추가적인 버퍼층을 형성하는 질화물 단결정 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 ZnO 버퍼층의 열적 불안정성을 해소할 수 있는 추가적인 버퍼층을 형성하는 질화물 단결정 제조방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위해서, 본 발명은
기판 상에 ZnO로 이루어진 제1 버퍼층을 형성하는 단계와, 상기 제1 버퍼층 상에 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)로 이루어진 제2 버퍼층을 형성하는 단계와, 상기 제2 버퍼층 상에 질화물 단결정을 형성하는 단계를 포함하는 질화물 단결정 제조방법을 제공한다.
바람직하게는, 상기 제1 버퍼층을 에칭하여 상기 기판으로부터 상기 제2 버퍼층을 포함한 질화물 단결정층을 분리시키는 단계를 더 포함하여, 질화물 단결정 기판으로 사용가능한 질화물 단결정층을 얻을 수 있다.
본 발명의 다른 형태는, 기판과, 상기 기판 상에 형성된 ZnO로 이루어진 제1 버퍼층과, 상기 제1 버퍼층 상에 형성된 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)로 이루어진 제2 버퍼층과, 상기 제2 버퍼층 상에 형성된 제1 도전형 질화물 반도체층과, 상기 제1 도전형 질화물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제2 도전형 질화물 반도체층과, 상기 제1 및 제2 도전형 반도체층에 각각 전기적으로 연결된 제1 및 제2 전극을 포함하는 질화물 반도체 발광소자를 제공한다.
본 발명에서 사용되는 제2 버퍼층은 전기적 전도성을 갖는 도전층이므로, 바람직하게, 상기 제1 전극은 상기 제1 및 제2 도전형 반도체층과 상기 활성층의 일부영역이 제거되어 노출된 제2 버퍼층 상면에 형성될 수 있다.
또한, 상기 제1 도전형 반도체층은 p형 질화물 반도체층이며, 상기 제2 도전형 반도체층은 n형 질화물 반도체층일 수 있으며, 본 실시형태에서는 전기적 저항이 상대적으로 낮은 n형 질화물 반도체층이 주된 광방출부(상부)에 제공되므로, 투과율이 낮은 투명전극을 채용하지 않아도 된다는 잇점이 있다.
상기 제2 버퍼층은 다른 특성 저하를 야기하지 않으면서, 충분한 전기적 전도성을 갖기 위해서, 상기 제2 버퍼층의 Ti함량은 0.001∼0.5범위로 하는 것이 바람직하며, 상기 제2 버퍼층의 두께는 적어도 0.001㎛범위로 하는 것이 바람직하다.
나아가, 본 발명은, 새로운 수직구조를 갖는 질화물 반도체 발광소자를 제공한다. 상기 발광소자는, AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)로 이루어진 도 전층과, 상기 도전층 상에 형성된 제1 도전형 질화물 반도체층과, 상기 제1 도전형 질화물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제2 도전형 질화물 반도체층과, 상기 도전층 하면과 상기 제2 도전형 질화물 반도체층 상면에 각각 형성된 제1 및 제2 전극을 포함한다.
나아가, 본 발명은 새로운 질화물 반도체 발광소자의 제조방법을 제공한다. 상기 방법은, 기판 상에 ZnO로 이루어진 제1 버퍼층을 형성하는 단계와, 상기 제1 버퍼층 상에 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)로 이루어진 제2 버퍼층을 형성하는 단계와, 상기 제2 버퍼층 상에 제1 도전형 질화물 반도체층을 형성하는 단계와, 상기 제1 도전형 질화물 반도체층 상에 활성층을 형성하는 단계와, 상기 활성층 상에 제2 도전형 질화물 반도체층을 형성하는 단계와, 상기 제1 및 제2 도전형 반도체층에 각각 전기적으로 연결된 제1 및 제2 전극을 형성하는 단계를 포함한다.
본 발명에 따른 방법의 일실시예에서는, 상기 제1 전극을 형성하는 단계를, 제2 버퍼층의 일부상면이 노출되도록, 상기 제1 및 제2 도전형 반도체층과 상기 활성층의 일부영역을 제거하는 단계와, 상기 제2 버퍼층의 노출된 상면에 상기 제1 전극을 형성하는 단계로 구현될 수 있다.
또한, 본 발명에 따른 방법의 다른 실시예에서는, 상기 제2 도전형 질화물 반도체층을 형성하는 단계 후에, 상기 제2 버퍼층의 하면이 노출되도록, 상기 제1 버퍼층을 에칭함으로써 상기 기판을 제거하는 단계를 추가적으로 실시하고, 상기 제1 및 제2 전극을 형성하는 단계를, 상기 제2 버퍼층의 하면과 상기 제2 도전형 질화물 반도체층의 상면에 각각 상기 제1 및 제2 전극을 각각 형성하는 단계로 구현함으로써 수직구조를 갖는 발광소자를 제공할 수 있다.
본 발명은 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)물질(이하, Ti(Al,Ga, In)N이라 표기함)을 이용하여 추가적인 버퍼층을 제공한다는데 그 특징이 있다. Ti(Al,Ga,In)N 버퍼층는 ZnO 버퍼층 상부에 추가적으로 제공되어, Ti와 함께 다른 Al,Ga,In 조성을 조절하여 격자상수 및 열팽창계수가 작은 우수한 버퍼층의 역할을 하는 동시에, 질화물 성장시에 고온에서 열적 분해로 인한 ZnO 버퍼층에 대한 보호층과 ZnO 결함발생면에 대한 버퍼층으로서의 역할을 수행할 수 있다.
또한, Ti(Al,Ga,In)N 버퍼층은 Ti조성을 포함하고 있어, 자체적으로 전기적 전도성을 가지므로, 보다 우수한 효율을 갖도록 발광소자를 용이하게 변경시킬 수 있다는 장점이 있다. 대표적으로, n형 질화물 반도체층을 활성층 상부에 배치하는 발광소자 및/또는 수직구조 발광소자로 용이하게 구현되어, 추가적으로 우수한 효과를 기대할 수 있다.
이하, 첨부된 도면을 참조하여, 본 발명의 다양한 실시형태를 보다 상세히 설명하기로 한다.
도2a 내지 도2d는 본 발명에 따른 질화물 단결정 제조방법을 설명하기 위한 공정단면도이다.
우선, 도2a와 같이, 기판(21) 상에 ZnO로 이루어진 제1 버퍼층(22)을 형성한다. 상기 기판(21)은 질화물 반도체 결정을 성장하는데 통상적으로 사용되는 기판일 수 있다. 예를 들어, 상기 기판(21)은 사파이어기판 또는 SiC기판일 수 있다. 본 발명에서 제1 버퍼층(22)으로 사용되는 ZnO는 열적 안정성이 낮으므로, 질화물 성장온도(1000℃∼)에서 Zn 성분이 증발되어 표면결함을 야기하는 문제가 있다. 따라서, 본 발명에서는 추가적인 제2 버퍼층을 제공한다.
도2b를 참조하면, 상기 제1 버퍼층(22) 상에 형성된 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)로 이루어진 제2 버퍼층(24)이 도시되어 있다. 상기 제2 버퍼층(24)으로 사용되는 Ti(Al,Ga,In)N물질은 Ti 등의 조성을 조절하여 ZnO보다 우수한 격자정합 및 열팽창계수차이의 완화를 기대할 수 있다. 또한, 앞서 설명한 ZnO 버퍼층(22)이 고온환경에서 열적 분해가 쉽게 이루어지지 않도록 보호층의 역할을 수행한다.
이어, 도2c와 같이, 상기 제2 버퍼층(24) 상에 질화물 단결정층(25)을 형성한다. 상기 질화물 단결정층(25)은 MOCVD, MBE, HPVE공정과 같은 헤테로-에피택시성장법으로 형성될 수 있다. 상기 질화물 단결정층(25)은 AlxGayInzN(0≤x,y,z≤1, x+y+z=1)결정층일 수 있으며, GaN단결정기판을 제조하기 위한 GaN층일 수 있다. 이와 같이, 상기 제2 버퍼층(24) 위에 형성된 질화물 단결정층(25)은 추가적으로 완화된 성장조건을 갖는 제2 버퍼층(24) 상에 형성되므로, 보다 고품질의 질화물 단결정으로 제조될 수 있다.
다음으로, 도2d와 같이, 추가적으로 상기 제1 버퍼층(22)을 에칭하여 상기 기판(21)으로부터 상기 제2 버퍼층(24)을 포함한 질화물 단결정층(25)을 분리시킬 수 있다. 상기 ZnO인 제1 버퍼층(22)은 왕수와 같은 적절한 공지의 에칭액을 이용하여 쉽게 제거될 수 있으며, 결과적으로 하면에 제2 버퍼층(24)인 Ti(Al,Ga,In)N층이 마련된 질화물 단결정기판이 제공될 수 있다. 이 과정에서 ZnO일부(22')가 잔류할 수도 있으나, 적어도 상기 제2 버퍼층(24) 상에 잔류한 ZnO는 모두 제거하는 것이 바람직하다. 또한, 상기 Ti(Al,Ga,In)N층(24)은 전기적 전도성을 갖는 층이므로, 굳이 제거되지 않고 남아있더라도, 발광소자와 같은 다양한 전기적 소자제조시에 바람직하게 응용될 수 있다. 보다 구체적으로, Ti성분과 층두께를 조절하여 전도성을 높힐 경우에는, 접촉저항을 개선하므로, 순수한 질화물 단결정층에 비해 보다 유익하게 사용될 수 있다.
도3은 본 발명의 일실시형태에 따른 질화물 반도체 발광소자(30)의 측단면도이다.
본 실시형태에 따른 질화물 반도체 발광소자(30)는, 기판(31) 상에 형성된 제1 및 제2 버퍼층(32,34)을 구비하며, 상기 제2 버퍼층(34) 상에 n형 질화물 반도체층(35), 활성층(36) 및 p형 질화물 반도체층(37)이 순차적으로 형성된 구조를 갖는다. 상기 기판(31)은 사파이어기판 또는 SiC기판 등의 통상의 기판일 수 있으며, 상기 p형 및 n형 질화물 반도체층(35,37)은 각각 p형 및 n형 AlGaInN층일 수 있다. 또한, 상기 활성층(36)은 다중양자우물구조일 수 있으며, 복수의 InGaN/GaN층으로 구성될 수 있다. n측 전극(39a)은 상기 p형 질화물 반도체층(37)과 활성층(36)의 일부영역이 제거되어 노출된 n형 질화물 반도체층(35) 상에 형성되며, p측 전극(39b)은 p형 질화물 반도체층(37)에 형성된 Ni/Au층과 같은 투명전극(38) 상에 형성될 수 있다.
상기 기판(31) 상에 형성된 제1 버퍼층(32)은 ZnO로 이루어지며, 상기 제1 버퍼층(32) 상에 형성된 제2 버퍼층(34)은 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)으로 이루어진다. 상기 제2 버퍼층(34)으로 채용되는 Ti(Al,Ga,In)N층은 Ti와 함께 다른 Al,Ga,In 조성을 조절하여 격자상수 및 열팽창계수가 작은 우수한 버퍼역할을 하며, 나아가, 질화물단결정 성장시에 고온에서 열적 분해로 인한 ZnO 버퍼층에 대한 보호층 역할과 ZnO 결함발생면에 대한 추가적인 양질의 버퍼층으로서 작용할 수 있다
도4는 본 발명의 다른 실시형태에 따른 질화물 반도체 발광소자(40)의 측단면도이다.
본 실시형태에 따른 질화물 반도체 발광소자(40)는, 기판(41) 상에 형성된 제1 및 제2 버퍼층(42,44)을 구비하며, 상기 제2 버퍼층(44) 상에 p형 질화물 반도체층(47), 활성층(46) 및 n형 질화물 반도체층(45)이 순차적으로 형성된 구조를 갖는다. 도3에 도시된 실시형태와 유사하게, 상기 기판(41)은 사파이어기판 또는 SiC기판일 수 있으며, 상기 p형 및 n형 질화물 반도체층(47,45)은 AlGaInN층일 수 있다. 또한, 상기 활성층(46)은 다중양자우물구조를 갖는 복수의 InGaN/GaN층으로 구성될 수 있다.
다만, 본 실시형태에서는 도3에 도시된 실시형태와 달리, 상기 활성층(46) 상부에 n형 질화물 반도체층(45)이 형성된 구조를 갖는다. 또한, 상기 n측 전극(49a)은 n형 도전형 반도체층(45)에 형성되며, p측 전극(49b)은 상기 p형 및 n형 질화물 반도체층(47,45)과 활성층(46)의 일부영역이 제거되어 노출된 제2 버퍼층(44) 상에 형성된다.
ZnO물질인 제1 버퍼층(42) 상에 형성된 제2 버퍼층(44)은 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)으로 이루어진다. 상기 제2 버퍼층(44)은 도2에 도시된 실시형태와 유사하게 추가적인 버퍼역할과 함께 ZnO인 제1 버퍼층(42)을 보호 하는 역할을 하며, Ti를 함유하고 있어, 전기적인 전도성을 가지므로, 추가적으로 도전층기능도 수행한다. 따라서, p측 전극(49b)은 도전층인 제2 버퍼층(44)을 p형 질화물 반도체층(47)에 전기적으로 연결될 수 있다.
본 실시형태의 제2 버퍼층(44)과 같이, 도전층 기능을 효과적으로 수행하기 위해서, Ti조성의 함량 및/또는 층두께(t)를 적절히 한정하는 것이 바람직하다.
보다 구체적으로, 도전층으로서의 제2 버퍼층(44)은 0.001∼0.5범위의 Ti함량을 갖는 것이 바람직하다. Ti함량이 0.001미만인 경우에는 충분한 전도성을 갖기 어려우며, Ti함량이 0.5초과하는 경우에는 결정성이 문제가 되어 버퍼역할을 충분히 수행하기 어렵다. 상기 제2 버퍼층(44)은 0.001㎛ 범위의 두께(t)를 갖는 것이 바람직하다. 상기 제2 버퍼층의 두께(t)가 0.001미만인 경우에는 충분한 버퍼 및 보호층역할을 기대하기 어렵다. 다만, 박막성장시간과 특성을 고려하여 제2 버퍼층(44)의 두께는 500㎛를 초과하지 않는 것이 바람직하다.
또한, AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)인 제2 버퍼층(44)은 상부롤 갈수록, 그 혼합비를 결정하는 x,y,z가 점진적으로 증가하는 것이 바람직하다. x,y,z가 점진적으로 증가할수록 제2 버퍼층(44)의 표면부근은 GaN와 격자상수가 거의 동일한 (Al)Ga(In)N가 형성되어, 후속 결정성장이 유리한 조건을 마련할 수 있다.
이와 같이, 본 실시형태에서는, 상기 제2 버퍼층(44)은 p측 전극(49b)을 위 한 접촉저항개선층으로 사용될 수 있다. 따라서, p측 전극(49b)으로부터의 전류확산효율이 크게 향상될 수 있으므로, 동일한 조건의 종래 발광소자에 비해 p측 전극(49b)을 형성하기 위한 메사에칭부분의 면적(S)을 감소시킬 수 있으며, 이에 따라 활성층 제거면적이 감소되므로 유효발광면적을 증가시켜 전체적인 발광효율을 크게 향상시킬 수 있다.
또한, 상기 제2 버퍼층(44)의 접촉저항개선층으로서의 채용여부는, 도3과 같은 p형 질화물 반도체층(37)이 상부에 배치되는 구조에서도 고려될 수 있다. 즉, 도3과 유사한 구조에서 p형 및 n형 질화물 반도체층(37,35)과 활성층(36)을 제거하고, 상기 제2 버퍼층(34) 상에 n측 전극(39a)을 형성함으로써, 동일한 원리로 전류확산효율과 그로 인한 발광효율을 크게 향상시킬 수 있다.
도5a 내지 도5e는 본 발명의 또 다른 실시형태에 따른 질화물 반도체 발광소자의 제조방법을 설명하기 위한 공정단면도이다.
우선, 도5a와 같이, 기판(51) 상에 ZnO로 이루어진 제1 버퍼층(52)을 형성한다. 상기 기판(51)은 질화물 반도체 결정을 성장하는데 통상적으로 사용되는 기판일 수 있다. 예를 들어, 상기 기판은 사파이어기판 또는 SiC기판일 수 있다.
이어, 도5b와 같이, 상기 제1 버퍼층(52) 상에 AlxGayInzTi1-(x+y+z) N(0≤x,y,z ≤1, 0<x+y+z<1)로 이루어진 제2 버퍼층(54)을 형성한다. 상기 제2 버퍼층(54)으로 사용되는 Ti(Al,Ga,In)N물질은 Ti 등의 조성을 조절하여 ZnO보다 우수한 격자정합 및 열팽창계수차이에 대해 추가적인 완화효과를 기대할 수 있다. 또한, ZnO인 제1 버퍼층이 고온환경에서도 열적 분해가 쉽게 이루어지지 않도록 보호층의 역할로 작용할 수 있다.
다음으로, 상기 제2 버퍼층(54) 상에 제1 도전형 질화물 반도체층(55), 활성층(56) 및 제2 도전형 질화물 반도체층(57)을 순차적으로 형성한다. 상기 제1 및 제2 도전형 질화물 반도체층(55,57)과 활성층(56)은 MOCVD, MBE, HPVE공정과 같은 헤테로-에피택시성장법으로 형성될 수 있다. 상기 제2 버퍼층(54) 위에 형성된 질화물 단결정층(55,56,57)은 제1 버퍼층(52)상면보다 향상된 성장조건(격자정합 및 열팽창계수차이)에서 보다 고품질의 질화물 단결정으로 제조될 수 있다.
이어, 도5d와 같이, 상기 제2 버퍼층(54)의 하면이 노출되도록, 상기 제1 버퍼층(52)을 에칭한다. 본 에칭공정에서 ZnO인 제1 버퍼층(52)이 제거되어(적어도 부분적으로 제거됨), 상기 기판(51)은 제거될 수 있으며, ZnO일부(52')가 잔류한 경우에는 그와 함께 제거시킬 수 있다. ZnO물질인 제1 버퍼층(52)에 대한 에칭은 왕수와 같은 공지의 에칭액을 이용하여 실시될 수 있다.
다음으로, 도5e와 같이, 상기 제2 버퍼층(54)의 하면과 상기 제2 도전형 질 화물 반도체층(57)의 상면에 각각 상기 제1 및 제2 전극(59a,59b)을 각각 형성한다. 상기 제2 버퍼층(54)은 앞서 설명한 바와 같이, 도전층의 기능을 효과적으로 수행하기 위해서, 도2d 단계에서 Ti조성의 함량 및/또는 층두께(t)를 적절히 한정하여 형성하는 것이 바람직하다. 보다 구체적으로, 도전층으로서의 제2 버퍼층(54)은 0.001∼0.5범위의 Ti함량을 갖는 것이 바람직하며, 또한, 적어도 0.001㎛인 두께를 갖는 것이 바람직하다.
도5a 내지 도5e을 통해 수직구조 발광소자의 제조방법을 설명하였으나, 상기 공정과 유사하게 도3 또는 도4와 같은 측방향 전류흐름을 갖는 수평구조 발광소자의 제조방법을 제공할 수 있다.
본 발명의 다른 실시형태인 수평구조 발광소자의 제조방법에서는, 도5a 내지 도5c와 유사한 방식으로 질화물 단결정층들(55,56,57)을 성장한 후에, 상기 제2 버퍼층(54)의 일부상면이 노출되도록, 상기 제2 도전형 질화물 반도체층(57)과 상기 활성층(56)의 일부영역(제1 전극(59a)을 제2 버퍼층(54) 상에 형성하는 경우에는 제1 도전형 반도체층(55)의 일부도 포함)을 제거하고, 상기 제1 도전형 질화물 반도체층(55)(또는 제2 버퍼층(54))과 상기 제2 도전형 질화물 반도체층(57) 상에 제1 및 제2 전극(59a,59b)을 각각 형성하는 방법으로도 구현될 수 있다.
이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명 의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 명백할 것이다.
상술한 바와 같이, 본 발명에 따르면, ZnO 버퍼층 상에 AlxGayInzTi1-(x+y+z) N(0≤x,y,z≤1, 0<x+y+z<1)물질로 추가적인 버퍼층을 형성함으로써 ZnO 버퍼층의 열적분해를 방지하면서 질화물 단결정을 위한 성장조건을 제공할 수 있다. 따라서, 고품질의 질화물 단결정 또는 질화물 반도체 발광소자를 제조할 수 있으며, 나아가, Ti조성을 포함한 본 발명에 따른 버퍼층은 자체적으로 전기적 전도성을 가지므로, 전류확산효과를 크게 향상시키며 다양한 구조(예, 수직구조 발광소자)변경을 용이하게 할 수 있다는 잇점을 제공한다.

Claims (16)

  1. 기판 상에 ZnO로 이루어진 제1 버퍼층을 형성하는 단계;
    상기 제1 버퍼층 상에 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)로 이루어진 제2 버퍼층을 형성하는 단계; 및,
    상기 제2 버퍼층 상에 질화물 단결정층을 형성하는 단계를 포함하는 질화물 단결정 제조방법.
  2. 제1항에 있어서,
    상기 제1 버퍼층을 에칭하여 상기 기판으로부터 상기 제2 버퍼층을 포함한 질화물 단결정층을 분리시키는 단계를 더 포함하는 질화물 단결정 제조방법.
  3. 기판;
    상기 기판 상에 형성된 ZnO로 이루어진 제1 버퍼층;
    상기 제1 버퍼층 상에 형성된 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)로 이루어진 제2 버퍼층;
    상기 제2 버퍼층 상에 형성된 제1 도전형 질화물 반도체층;
    상기 제1 도전형 질화물 반도체층 상에 형성된 활성층;
    상기 활성층 상에 형성된 제2 도전형 질화물 반도체층; 및,
    상기 제1 및 제2 도전형 질화물 반도체층에 각각 전기적으로 연결된 제1 및 제2 전극을 포함하는 질화물 반도체 발광소자.
  4. 제3항에 있어서,
    상기 제1 전극은, 상기 제2 버퍼층을 통해 상기 제1 도전형 질화물 반도체층과 전기적으로 연결되도록, 상기 제1 및 제2 도전형 질화물 반도체층과 상기 활성층의 일부영역이 제거되어 노출된 제2 버퍼층 상면에 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
  5. 제4항에 있어서,
    상기 제1 도전형 질화물 반도체층은 p형 질화물 반도체층이며, 상기 제2 도전형 질화물 반도체층은 n형 질화물 반도체층인 것을 특징으로 하는 질화물 반도체 발광소자.
  6. 제4항에 있어서,
    상기 제2 버퍼층의 Ti함량은 0.001∼0.5인 것을 특징으로 하는 질화물 반도체 발광소자.
  7. 제4항에 있어서,
    상기 제2 버퍼층의 두께는 적어도 0.001㎛인 것을 특징으로 하는 질화물 반 도체 발광소자.
  8. AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)로 이루어진 도전층;
    상기 도전층 상에 형성된 제1 도전형 질화물 반도체층;
    상기 제1 도전형 질화물 반도체층 상에 형성된 활성층;
    상기 활성층 상에 형성된 제2 도전형 질화물 반도체층; 및,
    상기 도전층 하면과 상기 제2 도전형 질화물 반도체층 상면에 각각 형성된 제1 및 제2 전극을 포함하는 질화물 반도체 발광소자.
  9. 제8항에 있어서,
    상기 도전층의 Ti함량은 0.001∼0.5인 것을 특징으로 하는 질화물 반도체 발광소자.
  10. 제8항에 있어서,
    상기 도전층의 두께는 적어도 0.001㎛인 것을 특징으로 하는 질화물 반도체 발광소자.
  11. 기판 상에 ZnO로 이루어진 제1 버퍼층을 형성하는 단계;
    상기 제1 버퍼층 상에 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)로 이루어 진 제2 버퍼층을 형성하는 단계;
    상기 제2 버퍼층 상에 제1 도전형 질화물 반도체층을 형성하는 단계;
    상기 제1 도전형 질화물 반도체층 상에 활성층을 형성하는 단계;
    상기 활성층 상에 제2 도전형 질화물 반도체층을 형성하는 단계; 및
    상기 제1 및 제2 도전형 질화물 반도체층에 각각 전기적으로 연결된 제1 및 제2 전극을 형성하는 단계를 포함하는 질화물 반도체 발광소자 제조방법.
  12. 제11항에 있어서,
    상기 제1 전극을 형성하는 단계는,
    상기 제2 버퍼층의 일부상면이 노출되도록, 상기 제1 및 제2 도전형 반도체층과 상기 활성층의 일부영역을 제거하는 단계와,
    상기 제2 버퍼층을 통해 상기 제1 도전형 반도체층과 전기적으로 연결되도록, 상기 제2 버퍼층의 노출된 상면에 상기 제1 전극을 형성하는 단계를 특징으로 하는 질화물 반도체 발광소자 제조방법.
  13. 제12항에 있어서,
    상기 제1 도전형 질화물 반도체층은 p형 질화물 반도체층이며, 상기 제2 도전형 질화물 반도체층은 n형 질화물 반도체층인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  14. 제11항에 있어서,
    상기 제2 도전형 질화물 반도체층을 형성하는 단계 후에, 상기 제2 버퍼층의 하면이 노출되도록, 상기 제1 버퍼층을 에칭함으로써 상기 기판을 제거하는 단계를 더 포함하며,
    상기 제1 및 제2 전극을 형성하는 단계는, 상기 제2 버퍼층의 하면과 상기 제2 도전형 질화물 반도체층의 상면에 각각 상기 제1 및 제2 전극을 각각 형성하는 단계를 포함하는 질화물 반도체 발광소자 제조방법.
  15. 제12항 또는 제14항에 있어서,
    상기 제2 버퍼층의 Ti함량은 0.001∼0.5인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  16. 제12항 또는 제14항에 있어서,
    상기 제2 버퍼층의 두께는 적어도 0.001㎛인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
KR1020040022412A 2004-03-31 2004-03-31 질화물 단결정 제조방법, 질화물 반도체 발광소자 및제조방법 KR100586959B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040022412A KR100586959B1 (ko) 2004-03-31 2004-03-31 질화물 단결정 제조방법, 질화물 반도체 발광소자 및제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040022412A KR100586959B1 (ko) 2004-03-31 2004-03-31 질화물 단결정 제조방법, 질화물 반도체 발광소자 및제조방법

Publications (2)

Publication Number Publication Date
KR20050096741A KR20050096741A (ko) 2005-10-06
KR100586959B1 true KR100586959B1 (ko) 2006-06-07

Family

ID=37276765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040022412A KR100586959B1 (ko) 2004-03-31 2004-03-31 질화물 단결정 제조방법, 질화물 반도체 발광소자 및제조방법

Country Status (1)

Country Link
KR (1) KR100586959B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020945B1 (ko) 2009-12-21 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101039946B1 (ko) 2009-12-21 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101014071B1 (ko) 2010-04-15 2011-02-10 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Also Published As

Publication number Publication date
KR20050096741A (ko) 2005-10-06

Similar Documents

Publication Publication Date Title
US7569461B2 (en) Method of fabricating nitride-based compound layer, GaN substrate and vertical structure nitride-based semiconductor light emitting device
KR101066760B1 (ko) 양자 우물과 초격자를 가진 ⅲ족 나이트라이드계 발광 다이오드 구조
EP2383846B1 (en) Light emitting device and manufacturing method thereof
JP3505357B2 (ja) 窒化ガリウム系半導体素子およびその製造方法
US8664687B2 (en) Nitride semiconductor light-emitting device and process for producing the same
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
KR100770441B1 (ko) 질화물 반도체 발광소자
JP3500281B2 (ja) 窒化ガリウム系半導体素子およびその製造方法
JP2008205514A (ja) Ｉｉｉ−ｖ族窒化物半導体素子
US20120145992A1 (en) Light-emitting diode having an interlayer with high voltage density and method for manufacturing the same
US20070141741A1 (en) Semiconductor laminated structure and method of manufacturing nitirde semiconductor crystal substrate and nitirde semiconductor device
JPH07273367A (ja) 半導体基板の製造方法および発光素子の製造方法
KR101510377B1 (ko) 질화물 반도체 및 수직형 발광 소자의 제조방법
KR100616543B1 (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
KR102147587B1 (ko) 완화 층 상에 성장된 ⅲ-질화물 발광 디바이스
JPH11274560A (ja) 半導体素子およびその製造方法
JPH09194299A (ja) 窒化ガリウムの結晶成長方法
KR100586959B1 (ko) 질화물 단결정 제조방법, 질화물 반도체 발광소자 및제조방법
KR100773555B1 (ko) 저결함 반도체 기판 및 그 제조방법
KR20050096010A (ko) 질화물 반도체 발광소자 및 그 제조방법
JPH10284802A (ja) 窒化物系化合物半導体発光素子
JP3792041B2 (ja) 半導体素子及びその製造方法
JPH10178201A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee