JP2003119100A - エピタキシャル処理用基板、エピタキシャルウェハ、半導体装置およびエピタキシャル成長方法 - Google Patents

エピタキシャル処理用基板、エピタキシャルウェハ、半導体装置およびエピタキシャル成長方法

Info

Publication number
JP2003119100A
JP2003119100A JP2002202695A JP2002202695A JP2003119100A JP 2003119100 A JP2003119100 A JP 2003119100A JP 2002202695 A JP2002202695 A JP 2002202695A JP 2002202695 A JP2002202695 A JP 2002202695A JP 2003119100 A JP2003119100 A JP 2003119100A
Authority
JP
Japan
Prior art keywords
substrate
layer
epitaxial
sapphire
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002202695A
Other languages
English (en)
Inventor
Tetsuzo Ueda
テツゾウ ウエダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of JP2003119100A publication Critical patent/JP2003119100A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 基板上にＩＩＩ−Ｖ族窒化物を成長させた後
も平坦で、続いて行う高性能装置の高歩留まり処理に適
したウェハを提供する。 【解決手段】 熱膨張係数（ＴＥＣ）が異なる少なくと
も２つの層を有する基板を、続いて行う半導体のエピタ
キシャル成長に使用する。一般的な例は、サファイア２
１０の上でのＩＩＩ−Ｖ族窒化物（ＩｎＧａＡｌＢＮＡ
ｓＰ合金半導体）のエピタキシャル成長である。エピタ
キシャル処理を行ったウェハは、ＩＩＩ−Ｖ族窒化物エ
ピタキシャル層２１４とサファイア２１０の温度の不一
致に起因して成長後の冷却時に凸状に反ってしまう恐れ
がある。層状基板は、エピタキシャル層２１４と基板の
上層２１０の温度の不一致を補償し、次の処理に適する
平坦なウェハを高い歩留まりで実現することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は層状基板に関し、特
に、続いて行うＩＩＩ−Ｖ族窒化物半導体のエピタキシ
ャル成長のために基板を使用した際に基板にかかる応力
を補償する方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】本発
明は、ＩＩＩ−Ｖ族窒化物半導体をエピタキシャル成長
させるための層状基板構造に関する。このＩＩＩ−Ｖ族
窒化物半導体は、元素として窒素を含むＩＩＩ−Ｖ族化
合物半導体であり、これをＩｎＧａＡｌＢＮＡｓＰ合金
（ＩｎxＧａyＡｌzＢwＮαＡｓβＰγ合金、但し、ｘ＋
ｙ＋ｚ＋ｗ＝１、α＋β＋γ＝１、０≦ｘ、ｙ、ｚ、
ｗ、α、β、γ≧１）と表記する。大きなバンドギャッ
プを持つＩＩＩ−Ｖ族窒化物は、可視光発光ダイオード
（ＬＥＤ）用に様々な用途で広く使用されている。青色
ＬＥＤ又は紫外線ＬＥＤを用いた蛍光物質の励起により
白色光の発光が可能になり、これにより現在使用されて
いる電球に代わって、より寿命が長い電球の使用が可能
になる。また、高密度の光学ディスク装置は、ＩＩＩ−
Ｖ族窒化物を使用した青色ＬＥＤ又は紫外線ＬＥＤ半導
体レーザーの応用例として有望である。現在、ＩＩＩ−
Ｖ族窒化物紫外線レーザーを使った高密度の光学ディス
クの試験装置が使用可能である。
【０００３】従来のＩＩＩ−Ｖ族窒化物形成用基板とし
ては、ＭＯＣＶＤ法（有機金属気相成長法）によって上
面にＩＩＩ−Ｖ族窒化物を成長させたサファイア基板が
ある。基板と高温成長によって形成する層との間に低温
成長によって形成するバッファ層を挿入することによっ
て、結晶品質が向上することがわかっている。他にも基
板として炭化ケイ素（ＳｉＣ）があげられるが、ＳｉＣ
のほうが結晶欠陥を多く含むにも関わらずサファイアと
比べ高価である。
【０００４】基板とそれに続いてＩＩＩ−Ｖ族窒化物を
使ったＭＯＣＶＤ法による従来のエピタキシャル成長方
法を図１、図２(ａ)、図２（ｂ）および図４を用いて説
明する。図１には従来のＩＩＩ−Ｖ族窒化物エピタキシ
ャル成長用ＭＯＣＶＤ装置を示す。原料ガス１１２とし
ては、トリメチルガリウム（ＴＭＧａ）、トリメチルア
ルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭ
Ｉｎ）およびアンモニア（ＮＨ3）が、キャリアガス１
１３としては水素が使用される。サファイア基板１１０
は、高周波（ＲＦ）誘導加熱装置１１８によって加熱さ
れるサセプタ１１６上に置かれる。一般的に、サセプタ
１１６はグラファイトで構成される。基板１１０とサセ
プタ１１６は、共に水冷反応管１１４に収容される。Ｒ
Ｆ誘導加熱装置１１８は誘導コイルを有する。
【０００５】図２において、処理の流れを示す断面図に
見るように、サファイア基板１１０の上にＩＩＩ−Ｖ族
窒化物層１２２を成長させる。一般的に、サファイア基
板１１０の厚さは３００μｍである。窒化物層１２２と
しては、ＧａＮ層、ＩｎＧａＮ層、および／又はＡｌＧ
ａＮ層等がある。まず、厚さ５０ｎｍのＡｌＮバッファ
層をサファイア基板１１０上に約５００℃で成長させ
る。そして、ＩｎＡｌＧａＮ合金のｐｎ接合面を含むＩ
ＩＩ−Ｖ族窒化物のエピタキシャル層をＡｌＮバッファ
層上に成長させる。一般的に、エピタキシャル層はＡｌ
ＧａＮクラッド層とＩｎＧａＮ量子井戸活性層を含んで
いる。ＩＩＩ−Ｖ族窒化物層を成長させた後、得られた
ウェハを室温まで冷却し、反応管１１４から取り出す。
このとき、図２に示すように、ウェハは凸状に反ってい
る。この反りは、（１）サファイア基板１１０と窒化物
層１２２間の温度の不一致や（２）窒化物層１２２をサ
ファイア基板１１０へ高温で添加することによって生じ
る。
【０００６】図３に示すように、この反りの半径は、オ
ルセンらによる簡単なモデルを使って計算することがで
きる。オルセンらのモデルでは、温度の不一致に起因す
る力の釣合いと運動量が考慮されている。図３は、オル
センモデルをもとに計算した様々な厚さのＧａＮの反り
を示している。この計算では、簡単な二層モデルが使用
されている。窒化物層１２２が厚くなるとこの反りが顕
著に現れ、大幅な歩留まり低下の原因となりうる。
【０００７】図４に示すように、ウェハをフォトリソグ
ラフィー法でパターン形成した後、メタライゼーショ
ン、誘電膜の堆積、その他の工程を行う。このような反
ったウェハの場合、周辺部に精巧なパターン形成を行う
ことは難しく、そのため、ウェハ全体に製造される装置
の歩留まりは低くなる。図４は、この方法でヘテロ構造
のＩｎＧａＮ／ＡｌＧａＮから製造した発光ダイオード
（ＬＥＤ）の一例を断面図に示す。サファイア基板１１
０上には、ｐｎ接合構造を成長させている。サファイア
は絶縁物質であるため、ｐ型層１３６と活性層１３４が
選択的にエッチングされ、ｐ電極１４０とｎ電極１３８
が形成される。一般的に、ｐ型層１３６はＧａＮ又はＡ
ｌＧａＮで、また、活性層１３４はＩｎＧａＮで構成さ
れる。
【０００８】エピタキシャル層の厚み１３９は、温度の
不一致によるウェハの反りを減らすために数μｍ程度に
限定される。非常に薄いｎ型層１３２に電流が流れるた
め、ＬＥＤの直列抵抗１３０は高く、したがって、高電
圧動作となる。一般的に、ｎ型層１３２はＡｌＧａＮ又
はＧａＮで構成される。小型の装置チップでも凸状に反
ってしまう場合もあり、高い精度でダイボンディングを
行うことは極めて難しい。
【０００９】このため、ＩＩＩ−Ｖ族窒化物の成長後も
平坦で、続いて行う高性能装置の高歩留まり処理に適し
たウェハを提供することが大いに望まれている。したが
って、本発明はＩＩＩ−Ｖ族窒化物装置の高歩留まり処
理に適する平坦状ウェハを提供するとともに、従来技術
における上記の制限の多くを克服するための構造と方法
を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の一実施形態で
は、ＩＩＩ−Ｖ族窒化物をエピタキシャル成長させるた
めに層状基板を使用する。この層状基板において、
（１）各層の熱膨張係数（ＴＥＣ）は異なっており、
（２）ＴＥＣが異なったままだと反りが起こってしまう
ため、これを補うために異なる層間でＴＥＣを合致させ
ている。少し異なる適用例では、本発明の層状基板を使
用し、続いて行う半導体のエピタキシャル成長処理用の
第１の基板としてもよい。このような構成では、第１の
基板はＴＥＣが異なる少なくとも２つの層を有する。
【００１１】本発明の方法を使用して第１の半導体装置
を得てもよい。第１の半導体装置は、少なくとも２つの
層のＴＥＣが異なる層状基板上にデバイス層を有する。
別の実施形態では、本発明は第１のエピタキシャル成長
方法を提供する。第１のエピタキシャル成長方法は、少
なくとも２つの層のＴＥＣが異なる層状基板に対してエ
ピタキシャル成長を行う工程と、エピタキシャル成長後
に基板を除去する工程とを備えている。
【００１２】さらに、本発明は、高温で基板の上面に対
してエピタキシャル成長を行う工程と、基板上面に対し
てエピタキシャル成長を行う前又は後に、室温まで冷却
することなしに基板の裏面に対して成膜又はエピタキシ
ャル成長を行う工程を備えた第２のエピタキシャル成長
方法を提供する。第２のエピタキシャル成長方法による
と、基板上面のエピタキシャル成長と裏面のエピタキシ
ャル成長は室温まで冷却することなく行われる。
【００１３】本発明は、第３のエピタキシャル成長方法
を提供する。第３のエピタキシャル成長方法は、各層の
ＴＥＣが互いに異なる層状基板を、熱シンク材を使わず
放射熱源によって直接加熱する工程を備えている。
【００１４】他の方法では、本発明は、さらに、基板の
両面に同時に膜を成長させるエピタキシャル成長方法を
提供する。このような構成では、基板の各面がエピタキ
シャル成長装置のサセプタブロックにもどの部分にも覆
われないように基板をエピタキシャル成長装置内に配置
する。
【００１５】したがって、本発明は、歩留まりの高いＩ
ＩＩ−Ｖ族窒化物装置処理用の平坦状ウェハを提供す
る。また、本発明は、従来技術における上記制限の多く
を克服する構造と方法を提供する。
【００１６】一実施形態において、本発明はＩＩＩ−Ｖ
族窒化物エピタキシャル成長のために層状基板を使用す
る。この層状基板では、（１）熱膨張係数（ＴＥＣ）が
各層で異なり、（２）様々な層間のＴＥＣが異なったま
までは反りが生じてしまうため、反りを補正するために
層間でＴＥＣを合致させている。例えば、基板の下層
が、基板の上面に成長させた窒化物と基板上層との間の
温度の不一致を補正する場合がある。他の例としては、
基板が層を三層以上含んでおり、含まれる層のうち少な
くとも二層でＴＥＣが異ならせるようにしてもよい。２
つの層で構成される基板の場合は、（１）基板の上層の
ＴＥＣがエピタキシャル層や基板の下層のＴＥＣよりも
大きくなるように配置されているか、（２）基板の上層
のＴＥＣがエピタキシャル層や基板の下層のＴＥＣより
も小さくなるように配置されているかのいずれかであ
る。
【００１７】発光装置用のｐｎ接合等の素子構造又はト
ランジスタ構造は、層状基板上に形成することができ
る。エピタキシャル層は、基板全体を除去するか、基板
の上層を選択的に除去することによって基板から分離さ
せることができる。エピタキシャル層と基板下層は、室
温まで冷却することなく基板上に形成することができ
る。基板の両面に膜を形成するために特別な成長方法を
使用することができる。反りのある層状基板は基板と放
射熱源の間に熱シンク材を介することなく放射熱源によ
り直接加熱される。成長用の反応種は、元の基板の上面
および下面に別々に供給される。この成長用反応種の分
離は物理的な仕切り又は不活性ガス流によって行うこと
ができる。
【００１８】本発明による方法の結果得られる層状基板
によって、続いて層状基板上に半導体をエピタキシャル
成長させた後も平坦な層又は構造を維持できる。このた
め、本発明による平坦なエピタキシャル層によって、装
置製造時にウェハの周辺部であっても精度の高いパター
ン形成が可能になり、これにより高い製造歩留まりを得
ることができる。
【００１９】直接加熱を行うことで、基板における各層
の温度の不一致によって元々反っている層状基板を均一
に加熱することができる。
【００２０】ウェハの両面に二種類の反応種群を別々に
供給することで、室温まで冷却せずにエピタキシャル層
と基板下層を形成することができ、その結果、結晶欠陥
や微小割れが減少する。
【００２１】少し異なる適応例では、本発明の層状基板
を用いて、続いて行う半導体のエピタキシャル成長用の
第一の基板としてもよい。このような構成において、第
一の基板は、ＴＥＣが異なる少なくとも２つの層を有し
ている。第一の基板によって、エピタキシャル層を層状
基板上に成長させる。基板の下層は、エピタキシャル層
と基板の上層との間の温度の不一致を補償する。これに
より、エピタキシャル成長後に平坦なエピタキシャルウ
ェハを形成することが可能になり、また、ウェハの上面
全体に均一なマスクパターンを形成して装置の製造歩留
まりを向上させることができる。
【００２２】本発明の別の実施形態では、層状基板の上
のエピタキシャル層は、ＧａＮ合金，ＡｌＮ合金、Ｉｎ
ＧａＮ合金、ＡｌＧａＮ合金等のＩＩＩ−Ｖ族窒化物半
導体で構成される。このような構成において、ＧａＮ合
金又はＩＩＩ−Ｖ族窒化物合金の基板は自然には手に入
らないため、通常、ＩＩＩ−Ｖ族窒化物は温度が一致し
ていない層状基板上に成長させる。
【００２３】従来、窒化物層よりも大きなＴＥＣを持つ
サファイアは基板として最適である。ＧａＮとサファイ
アのＴＥＣはそれぞれ５．４６×１０-6／ｄｅｇ、７．
５×１０-6／ｄｅｇである。サファイア基板上にＧａＮ
膜をエピタキシャル成長させた後、ウェハは温度の不一
致のため室温で凸状に反ってしまう。本発明に従って、
続いて行うＩＩＩ−Ｖ族成長に層状基板を使用すること
で、エピタキシャル層の成長後に平坦状ウェハを製造す
ることが可能になる。
【００２４】少なくともいくつかの実施形態において、
層を構成する物質の１つが、サファイア、シリコン、炭
化ケイ素、酸化亜鉛、ガリウムヒ素、ガリウムリン、リ
ン化インジウム、ＬｉＧａＯ2およびＬｉＡｌＯ2のうち
のいずれか１つであることが好ましい。これらの９つの
物質は、ＩＩＩ−Ｖ族窒化物のエピタキシャル成長用の
基板として使用される。この基板上には、単結晶のＩＩ
Ｉ−Ｖ族窒化物を成長させる。サファイアは現在ＩＩＩ
−Ｖ族窒化物用に使用される最適な基板として公知であ
る。高品質の単結晶基板が、Ｓｉ、ＧａＡｓ、ＧａＰお
よびＩｎＰ用に入手可能である。さらに、ＳｉＣ、Ｚｎ
Ｏ、ＬｉＧａＯ2およびＬｉＡｌＯ2は、ほぼ格子整合状
態のＩＩＩ−Ｖ族窒化物用基板であり、ＩＩＩ−Ｖ族窒
化物を上面に成長させることができる、結晶欠陥の少な
い基板である。
【００２５】本発明の一構成例において、基板は上層と
下層の２つの層を有し、エピタキシャル層に付着してい
る上層はエピタキシャル層および基板下層よりもＴＥＣ
が大きいことが好ましい。基板上層のＴＥＣがエピタキ
シャル層のＴＥＣよりも大きい場合、上層に付着し、上
層よりＴＥＣが小さい下層によって、エピタキシャル層
の成長後に平坦状ウェハを形成することが可能になる。
下層がない場合は、ウェハはエピタキシャル層の成長後
に凸状に反ってしまう。別の構成例においては、基板は
上層と下層の２つの層で構成され、エピタキシャル層に
付着している上層はエピタキシャル層および基板下層よ
りもＴＥＣが小さいことが好ましい。このように、基板
上層のＴＥＣがエピタキシャル層のＴＥＣよりも小さい
場合、上層に付着し、上層よりＴＥＣが大きい下層によ
って、エピタキシャル層の成長後に平坦なウェハを形成
することが可能になる。下層がない場合、エピタキシャ
ル層の成長後、ウェハは凹状に反ってしまう。
【００２６】さらに別の構成例においては、エピタキシ
ャル層をＩＩＩ−Ｖ族窒化物合金で構成するとともに、
基板を、シリコン上にサファイアを積層したもの、ＩＩ
Ｉ−Ｖ族窒化物合金上にサファイアを積層したもの、酸
化亜鉛上にサファイアを積層したもの、炭化ケイ素上に
サファイアを積層したもののうちのいずれか１つから構
成してもよい。このエピタキシャル層と基板の４つの組
合せにおいて、基板上層はエピタキシャル層および基板
下層よりもＴＥＣが大きいか小さいかのどちらかであ
る。したがって、ここに列挙した基板構造を使用するこ
とで、基板上にエピタキシャルＩＩＩ−Ｖ族窒化物層を
有する平坦状ウェハを形成することができる。
【００２７】本発明の方法を使用し、第一の半導体装置
を製造することができる。第一の半導体装置は、少なく
とも２つの層のＴＥＣが異なる層状基板上に積層したデ
バイス層を有する。第一の半導体装置によれば、半導体
装置が層状基板上に成長させられる。基板下層がデバイ
ス層と基板上層の間の温度の不一致を補償するため、得
られる素子構造は反りがなく極めて平坦になる。これに
より、高い歩留まりで高精度かつ再現可能にダイをパッ
ケージに実装することが可能になる。
【００２８】本発明は第一のエピタキシャル成長方法を
提供する。第一のエピタキシャル成長方法は、少なくと
も２つの層のＴＥＣが異なる層状基板に対してエピタキ
シャル成長を行う工程と、このエピタキシャル成長後に
基板を除去する工程とを備えている。この第一のエピタ
キシャル成長方法によれば、エピタキシャル層が基板か
ら分離される。この分離した層では、温度の不一致によ
る反りが生じない。ＩＩＩ−Ｖ族窒化物用の基板には熱
伝導率又は電気伝導率が低い材料もあり、この除去工程
によって、素子の熱管理をうまく向上させること、ある
いは、直列抵抗を低下させることができる。このため、
寿命の延長、高性能動作又は低電圧動作を実現すること
ができる。
【００２９】本発明の少なくともいくつかの構成におい
て、基板上層を選択的に除去することによってエピタキ
シャル層を分離することが好ましい。この上層の選択的
除去によって、下層を他のエピタキシャル成長に再利用
することが可能になる。したがって、この分離したエピ
タキシャル層を形成するための費用を削減することがで
きる。
【００３０】本発明は、さらに、基板の上面に高温でエ
ピタキシャル成長を行う工程と、基板上面にエピタキシ
ャル成長を行う前又は後に、基板を室温まで冷却するこ
となく基板の裏面に対して成膜又はエピタキシャル成長
を行う工程を備えた第二のエピタキシャル成長方法を提
供する。第二のエピタキシャル成長方法によると、室温
まで冷却することなく基板の上面と裏面にエピタキシャ
ル成長が行われる。基板の片面に層を成長させ室温まで
冷却する場合、ウェハが反りを生じ、成長した層に微小
割れや結晶欠陥を起こす可能性がある。したがって、第
二のエピタキシャル成長方法は冷却工程を省くことによ
り、エピタキシャル層の結晶品質を向上させることがで
きる。
【００３１】本発明に関連する態様において、２つの層
を同時に形成することもできる。このような構成におい
ては、同時に層を成長させることで、層成長後の冷却時
に生じる、温度の不一致による応力の影響を最小限に抑
えることができる。
【００３２】本発明は第三のエピタキシャル成長方法を
提供する。第三のエピタキシャル成長方法は、各層のＴ
ＥＣが異なる層状基板を、熱シンク材を使わずに放射熱
源によって直接加熱する工程を備えている。第三のエピ
タキシャル成長方法によると、反ったウェハがどのよう
なものであっても均一に加熱することができる。基板の
層間の温度の不一致に起因して、エピタキシャル成長前
に層状基板が反ってしまうことがあるが、第三のエピタ
キシャル成長方法によって、反った層を均一に加熱し、
基板上で均一なエピタキシャル成長を行うことが可能に
なる。
【００３３】別の構成では、本発明は、さらに、基板の
両面に同時に膜を成長させるエピタキシャル成長方法を
提供する。このような構成では、基板の各面がエピタキ
シャル成長装置のサセプタブロックにもどの部分にも覆
われないように基板をエピタキシャル成長装置内に配置
する。そうすると、一組の反応種が基板の一方の面に供
給され、もう一組の反応種が他方の面に供給される。そ
の場合、二組の反応種は物理的な仕切り又は不活性ガス
流によって分離される。このように同時に層を成長させ
ることで、成長後の冷却時にエピタキシャル層と基板の
間の温度が一致しないために生じる応力の影響を最小限
に抑えることができる。少なくともいくつかの構成にお
いては、二組の反応種はいずれも窒素源およびIII族金
属源を含むことが好ましい。それにより、ＩＩＩ−Ｖ族
窒化物を基板の両面に同時に成長させて、結晶欠陥や微
小割れのない平坦状エピタキシャルウェハを室温で形成
することができる。また、反応種の一方は窒素源および
III族金属源を、他方はシリコン源を含んでいてもよ
い。
【００３４】
【発明の実施の形態】（第１の実施形態）まず、図５を
参照することにより、本発明の方法の一実施形態をより
詳しく理解することができる。特に、図５は、シリコン
２１２をサファイア基板２１０の一方の面に化学気相成
長法等によって約１０００℃で成長させる、平坦なエピ
タキシャルウェハの処理の流れを概略的に示している。
一般的に、基板２１０の厚さは３００μｍである。シリ
コン２１２は、ウェハボンディングによって高温下でサ
ファイア基板２１０に接着してもよい。図５（ｂ）に示
すように、サファイアとシリコンの間の温度が一致しな
いため、冷却後にウェハが凸状に反ってしまう。
【００３５】次に、ＧａＮ合金、ＩｎＧａＡｌＮ合金、
ＩｎＧａＮ合金、又はＡｌＧａＮ合金をベースとしたデ
バイス層（エピタキシャル層）２１４を基板２１０のも
う一方の面に、有機金属化学気相成長法（ＭＯＣＶＤ
法）等によって約１０００℃で成長させる。高温成長を
行う前にＡｌＮ低温バッファ層を成長させて、結晶欠陥
や表面の凸凹を低減させてもよい。一般的に、ＧａＮを
成長させるためにトリメチルガリウム（ＴＭＧａ）とア
ンモニア（ＮＨ3）を供給する。さらに、合金を成長さ
せるためにトリメチルアルミニウム（ＴＭＡｌ）とトリ
メチルインジウム（ＴＭＩｎ）を供給する。
【００３６】上記のような成長を行った後、エピタキシ
ャルウェハは極めて平坦になる。これは、ＧａＮのＴＥ
Ｃがサファイアよりも小さいためであり、従って、エピ
タキシャル成長によって、シリコン上に元々存在してい
たサファイアの反りを抑えることができる。各層の厚さ
を慎重に調整することによって、従来技術の方法で見ら
れる反りの特徴を事実上取り除くことができる。この方
法で得たエピタキシャルウェハによれば、大口径のもの
であっても、ウェハ全体に精巧なマスクパターンを形成
することが可能になる。このため、装置製造において高
い歩留まりを得ることができる。
【００３７】図６に示すように、上記のウェハの反りは
オルセンらによる簡単なモデルを使って計算することが
できる（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４８（１９７７）
２５４３）。図６に、計算の基本モデル（以下、これを
オルセンモデルと称す）を概略的に示す。以下の数式は
反りを計算するために使われるものである。
【式１】 Ｌはウェハの長さを示し、Ｗはウェハの幅を示す。各層
について、厚さをｔi、ヤング率をＥi、ＴＥをＣαiと
する。Ｆi、Ｍiはそれぞれ温度の不一致による各層への
力と運動量を示す。Ｒはウェハの反りの半径である。オ
ルセンモデルでは、力の総計と運動量の総計は０であ
り、また、界面における結晶のひずみは温度の不一致に
のみ起因して生じると想定する。
【００３８】図７に示すように、オルセンモデルに基づ
いて、ＧａＮ／サファイア／シリコン構造に関して成長
後のウェハの反りを計算する。その計算結果を図７に示
す。ＧａＮとシリコンの形成温度はどちらも１０００℃
とする。また、サファイア基板２１０の厚さは３００μ
ｍとする。サファイア基板２１０の裏面のシリコンの厚
さを調整することによって、平坦なウェハが得られるこ
とが分かる。最適なシリコンの厚さはシリコンの形成温
度に依存する場合があるが、その場合、反りを補償する
最適なシリコンの厚さを個々の処理毎に調節する必要が
ある。このような調整は、半導体ウェハ処理に精通する
当業者ならば容易に行うことができる。ＩＩＩ−Ｖ族窒
化物の成長に使用できる層の材料特性に関するデータを
表１にまとめている。このデータは図３および図７に示
す結果を得るために使われる。
【００３９】
【表１】
【００４０】（第２の実施形態）次に、図８において、
第２の実施形態による平坦状エピタキシャルＧａＮ層の
処理の流れを概略的に示す。図５に示す処理の流れにし
たがって、ＧａＮ／サファイア／シリコンの平坦なエピ
タキシャルウェハを形成する。その際、まず、図８
（ｂ）に示すように、シリコン３２０をサファイア基板
３１０の裏面に付着させ、その後、図８（ｃ）に示すよ
うに、ＧａＮ層又はＩｎＧａＮ／ＡｌＧａＮデバイス層
３３０をサファイア基板３１０の上面に成長させる。一
般的に、サファイア基板３１０の厚さは３００μｍであ
る。さらに、図８（ｂ）に示すように、ウェハ冷却後に
ウェハの反りが生じる。
【００４１】その後、図８（ｄ）に示すように、ボンデ
ィングワックス３４０を使って、図８（ｅ）に示す続い
て行うサファイア／シリコンの機械研磨のためにウェハ
ホルダ３５０を接着する。研磨にかける前のウェハは平
坦なため、ウェハをウェハホルダ３５０に容易接着でき
る。機械研磨処理時には、膜内の応力によって、ウェハ
の反りが再び生じやすくなる。研磨中にウェハホルダか
らウェハが分離することを防ぐために、接着力の高いボ
ンディングワックス３４０を使うことができる。このよ
うな方法により、サファイアを含まず、熱伝導率又は電
気伝導率が高いＧａＮ層３３０が得られ、これにより高
性能動作又は低電圧動作を行う高性能装置を得ることが
できる。
【００４２】（第３の実施形態）次に、図９に本発明の
処理による半導体装置を示す。図９は、特に、サファイ
ア／シリコン基板上のＩｎＧａＮ／ＡｌＧａＮ発光ダイ
オード（ＬＥＤ）の断面を示す。シリコン４１０に付着
させられたサファイア基板４２０上にｐｎ接合構造を成
長させる。ウェハとチップは極めて平坦で、エピタキシ
ャル層（デバイス層）は適度な平坦さを維持するために
数μｍ以上の厚み４９０を有する。サファイア基板４２
０は絶縁物質であるので、ｐ型層４５０と活性層４４０
を選択的にエッチングし、ｎ電極４６０とｐ電極４７０
を形成する。ｐ型層４５０は、一般的に、ＧａＮ又はＡ
ｌＧａＮで構成される。また活性層４４０は、一般的
に、ＩｎＧａＮで構成される。活性層の下に比較的厚い
ｎ型層４３０を設けると、ＬＥＤの直列抵抗４８０を低
くすることができる。ｎ型層４３０は、一般的に、Ａｌ
ＧａＮ又はＧａＮで構成される。
【００４３】このような方法で製造されたＬＥＤは、低
電力で作動できる。さらに、チップダイをパッケージに
極めて正確にボンディングすることができる。
【００４４】（第４の実施形態）図１０は、別の実施形
態を示しており、ＩＩＩ−Ｖ族窒化物をエピタキシャル
成長させるＭＯＣＶＤ装置を示す。シリコン上にサファ
イアを積層した凹状に反った基板５３０を、底面方向か
ら放射熱源５６０によってウェハが直接加熱されるよ
う、大きな開口部を有するウェハホルダ５１０上に配置
する。放射熱源５６０は赤外線ランプであってもよい。
また、反射体５２０が反応炉５８０の外側に配置されて
おり、不活性ガス流５７０が放射熱源５６０付近に供給
される。図１に示すような熱シンク材を使用する従来の
ＭＯＣＶＤ装置に比べ、本発明のＭＯＣＶＤ装置による
と、反ったウェハを均一に加熱することが可能になる。
トリメチルガリウム（ＴＭＧａ）、ＴＭＡｌ、ＴＭＩｎ
およびアンモニア（ＮＨ3）等の反応種ガス５４０が、
サファイア面上に供給される。仕切り５５０によって、
反応ガス流５４０と不活性ガス流５７０は分離される。
【００４５】（第５の実施形態）図１１において、第５
の構成は、ＩＩＩ−Ｖ族窒化物をエピタキシャル成長さ
せるＭＯＣＶＤ装置を示しており、この装置では図１０
に示す直接加熱装置と同様の装置を使用するが、図１０
に示す装置に加え、もう一組の反応種ガス６１０をサフ
ァイア基板５３０の裏面に供給する。サファイア基板５
３０を、ウェハホルダ５１０上に配置し、放射熱源５６
０で直接加熱することにより、サファイア基板５３０の
両面にエピタキシャル層を同時に成長させる。裏面に成
長させるのは、シリコン又はＩＩＩ−Ｖ族窒化物のいず
れかである。また反射体５２０が反応炉５８０の外側に
配置されており、トリメチルガリウム（ＴＭＧａ）、Ｔ
ＭＡｌ、ＴＭＩｎおよびアンモニア（ＮＨ3）等の反応
種ガス５４０がサファイア面に供給される。裏面成長用
の反応種ガス６１０は、シリコン成長用のＳｉＨ4、又
は、トリメチルガリウム（ＴＭＧａ）、ＴＭＡｌ、ＴＭ
Ｉｎおよびアンモニア（ＮＨ3）等、ＧａＮ成長用のＩ
ＩＩ族金属と窒素源の組合せを含んでいてもよい。同時
に層を成長させることによって、エピタキシャル層中の
結晶欠陥や微小割れが減少する。これは、一連の成長処
理の間に熱サイクルが加えられないためである。上記二
組の反応種ガス５４０と６１０は、図１１に示す物理的
な仕切り５５０、又は不活性ガス流によって分離され
る。
【００４６】−結論− 本発明は層状基板に関し、特に、続いて行うＩＩＩ−Ｖ
族半導体のエピタキシャル成長のために基板を使用した
際に基板にかかる応力を補償する方法に関する。
【００４７】本発明の好ましい実施形態および様々な異
なる形態を詳しく説明したが、当業者には、本願明細書
にあげる教示によって、他の多くの形態や同等物が本発
明から逸脱することなく存在することが理解できるだろ
う。したがって、本発明は、上記の説明によってではな
く特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【図１】従来のＩＩＩ−Ｖ族窒化物エピタキシャル成長
装置を示す概略図。
【図２】サファイア上にＧａＮを成長させる従来の処理
工程の流れを示す図。
【図３】ＧａＮの様々な厚さに関して、層成長後のＧａ
Ｎ／サファイア系の反りを計算した結果を示すグラフ。
【図４】ＩｎＧａＮ／ＧａＮ／ＡｌＧａＮ発光ダイオー
ド層をサファイア上に成長させた従来の半導体装置を示
す断面図。
【図５】本発明の一実施形態として、シリコン上に積層
したサファイアの上にＧａＮを成長させた平坦なエピタ
キシャルウェハの処理工程の流れを示す図。
【図６】温度が一致していない系におけるウェハの反り
と応力を計算するための基本モデルを示す図。
【図７】ＧａＮとシリコンの様々な厚さに関して、層成
長後のＧａＮ／サファイア／シリコン系の反りを計算し
た結果を示すグラフ。
【図８】シリコン上に積層したサファイアの上にＧａＮ
を成長させ、シリコン上のサファイアを機械研磨するこ
とによってＧａＮ層を分離させた、本発明の一実施形態
にかかる平坦なエピタキシャルウェハの処理工程の流れ
を示す図。
【図９】本発明の方法に従い、シリコン上のサファイア
基板にＩｎＧａＮ／ＧａＮ／ＡｌＧａＮ発光ダイオード
層を成長させた半導体装置の一実施形態を示す断面図。
【図１０】基板を直接加熱する本発明にかかるエピタキ
シャル成長装置を示す概略図。
【図１１】本発明の一実施形態として、２組の反応種を
基板の両面に別々に供給するエピタキシャル成長装置の
別の構成を示す概略図。
【符号の説明】
２１０ サファイア基板 ２１２ シリコン ２１４ デバイス層（デバイス層） ３１０ サファイア基板 ３２０ シリコン ３３０ ＧａＮ層 ３４０ ボンディングワックス ３５０ ウェハホルダ ４１０ シリコン ４２０ サファイア基板 ４３０ ｎ型層 ４４０ 活性層 ４５０ ｐ型層 ４６０ ｎ電極 ４７０ ｐ電極 ４９０ 厚み ５２０ 反射体 ５３０ 基板 ５４０ 反応種ガス ５５０ 物理的な仕切り ５６０ 放射熱源 ５７０ 不活性ガス流 ５８０ 反応炉 ６１０ 反応種ガス
フロントページの続き Ｆターム(参考） 4G077 AA03 BE15 DB08 EA02 ED04 ED06 EF03 HA02 TA04 TB05 TK01 TK11 TK13 5F041 AA40 CA04 CA40 CA65 5F045 AA04 AB14 AB18 AC08 AC12 AD14 AF02 AF03 AF04 AF09 AF19 BB11 CA10 CA11 CA12

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 異なる物質で構成される少なくとも２つ
    の層を有し、これら少なくとも２つの層の熱膨張係数が
    異なる半導体基板。
  2. 【請求項２】 上記の層のうち１つを構成する物質は、
    サファイア、シリコン、炭化ケイ素、酸化亜鉛、ガリウ
    ムヒ素、ガリウムリン、リン化インジウム、ＬｉＧａＯ
    2およびＬｉＡｌＯ2のうちのいずれか１つである請求項
    １記載の半導体基板。
  3. 【請求項３】 層状基板上に形成されたエピタキシャル
    層を備え、上記層状基板は、それぞれ異なる熱膨張係数
    を有する異なる物質からなる少なくとも２つの層を有し
    ている平坦状エピタキシャルウェハ。
  4. 【請求項４】 上記基板は上層と下層の２つの層を有
    し、上記エピタキシャル層に付着している基板上層は上
    記エピタキシャル層および上記基板の下層よりも熱膨張
    係数が大きい請求項３記載の平坦状エピタキシャルウェ
    ハ。
  5. 【請求項５】 上記基板は上層と下層の２つの層を有
    し、上記エピタキシャル層に付着している基板上層は上
    記エピタキシャル層および上記基板の下層よりも熱膨張
    係数が小さい請求項３記載の平坦状エピタキシャルウェ
    ハ。
  6. 【請求項６】 上記エピタキシャル層はＩＩＩ−Ｖ族窒
    化物合金を有し、上記基板の上層を構成する物質は、サ
    ファイア、シリコン、炭化ケイ素、酸化亜鉛、ガリウム
    ヒ素、ガリウムリン、リン化インジウム、ＬｉＧａＯ2
    およびＬｉＡｌＯ2のうちのいずれか１つである請求項
    ３記載の平坦状エピタキシャルウェハ。
  7. 【請求項７】 上記エピタキシャル層はＩＩＩ−Ｖ族窒
    化物合金を有し、上記基板は、シリコン上にあるサファ
    イア、ＩＩＩ−Ｖ族窒化物上にあるサファイア、酸化亜
    鉛上にあるサファイア、および炭化ケイ素上にあるサフ
    ァイアのうちのいずれか１つである請求項３記載の平坦
    状エピタキシャルウェハ。
  8. 【請求項８】 層状基板上に形成されたデバイス層を備
    え、上記層状基板はそれぞれ異なる熱膨張係数を有する
    少なくとも２つの層を有している半導体装置。
  9. 【請求項９】 上記デバイス層はＩＩＩ−Ｖ族窒化物合
    金を有し、上記基板の上層を構成する物質は、サファイ
    ア、シリコン、炭化ケイ素、酸化亜鉛、ガリウムヒ素、
    ガリウムリン、リン化インジウム、ＬｉＧａＯ2および
    ＬｉＡｌＯ2のうちのいずれか１つである請求項８記載
    の半導体装置。
  10. 【請求項１０】 上記デバイス層はＩＩＩ−Ｖ族窒化物
    合金を有し、上記基板は、シリコン上にあるサファイ
    ア、ＩＩＩ−Ｖ族窒化物上にあるサファイア、酸化亜鉛
    上にあるサファイア、および炭化ケイ素上にあるサファ
    イアのうちのいずれか１つである請求項８記載の半導体
    装置。
  11. 【請求項１１】 熱膨張係数が互いに異なる少なくとも
    ２つの層を有する層状基板上に、エピタキシャル層を成
    長させる工程と、 上記エピタキシャル層を成長させた後に上記層状基板を
    除去する工程とを備えているエピタキシャル成長方法。
  12. 【請求項１２】 上記除去工程は、上記層状基板の上層
    を選択的にエッチングする工程を備えている請求項１１
    記載のエピタキシャル成長方法。
  13. 【請求項１３】 上記エピタキシャル層はＩＩＩ−Ｖ族
    窒化物合金を有し、上記層状基板の上層を構成する物質
    は、サファイア、シリコン、炭化ケイ素、酸化亜鉛、ガ
    リウムヒ素、ガリウムリン、リン化インジウム、ＬｉＧ
    ａＯ2およびＬｉＡｌＯ2のうちのいずれか１つである請
    求項１１記載のエピタキシャル成長方法。
  14. 【請求項１４】 上記エピタキシャル層はＩＩＩ−Ｖ族
    窒化物合金を有し、上記基板は、シリコン上にあるサフ
    ァイア、ＩＩＩ−Ｖ族窒化物上にあるサファイア、酸化
    亜鉛上にあるサファイア、および炭化ケイ素上にあるサ
    ファイアのうちのいずれか１つである請求項１１記載の
    エピタキシャル成長方法。
  15. 【請求項１５】 基板の一方の面上に、高温で、エピタ
    キシャル層を成長させる工程と、 室温まで冷却することなく、上記基板の他方の面上に、
    エピタキシャル層を成長させる工程とを備えたエピタキ
    シャル成長方法。
  16. 【請求項１６】 上記基板の一方の面上に成長させるエ
    ピタキシャル層と、上記基板の他方の面上に成長させる
    エピタキシャル層とを、同時に成長させる請求項１５記
    載のエピタキシャル成長方法。
  17. 【請求項１７】 上記基板はサファイアであり、上記基
    板の一方の面上に成長させるエピタキシャル層はＩＩＩ
    −Ｖ族窒化物合金を有し、上記基板の他方の面上に成長
    させる上記エピタキシャル層はシリコン、酸化亜鉛、炭
    化ケイ素およびＩＩＩ−Ｖ族窒化物合金のいずれか１つ
    である請求項１５記載のエピタキシャル成長方法。
  18. 【請求項１８】 層状基板を、熱シンク材を使用せず、
    放射熱源によって直接加熱する工程を備え、 上記層状基板の各層は、異なる熱膨張係数を持つエピタ
    キシャル成長方法。
  19. 【請求項１９】 基板をシステムに、当該基板の各面が
    どの部分にもサセプタブロックにも完全には覆われない
    ように、配置する工程と、上記基板の片方の面に、一組
    の反応種を供給する工程と、上記基板の他方の面に、も
    う一組の反応種を供給する工程と、上記二組の反応種の
    混合を防止する工程とを備えたエピタキシャル成長方
    法。
  20. 【請求項２０】 上記混合防止工程は、物理的な仕切り
    によって上記二組の反応種の混合を防ぐ工程を備えてい
    る請求項１９記載のエピタキシャル成長方法。
  21. 【請求項２１】 上記混合防止工程は、不活性ガス流に
    よって二組の反応種の混合を防ぐ工程を備えている請求
    項１９記載のエピタキシャル成長方法。
  22. 【請求項２２】 上記二組の反応種は、いずれも、窒素
    源およびＩＩＩ族金属源を有している請求項１９記載の
    エピタキシャル成長方法。
  23. 【請求項２３】 上記二組の反応種のうち、一方は、窒
    素源およびＩＩＩ族金属源を有しており、他方はシリコ
    ン源を有している請求項１９記載のエピタキシャル成長
    方法。
JP2002202695A 2001-07-11 2002-07-11 エピタキシャル処理用基板、エピタキシャルウェハ、半導体装置およびエピタキシャル成長方法 Pending JP2003119100A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/904,131 2001-07-11
US09/904,131 US7198671B2 (en) 2001-07-11 2001-07-11 Layered substrates for epitaxial processing, and device

Publications (1)

Publication Number Publication Date
JP2003119100A true JP2003119100A (ja) 2003-04-23

Family

ID=25418615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002202695A Pending JP2003119100A (ja) 2001-07-11 2002-07-11 エピタキシャル処理用基板、エピタキシャルウェハ、半導体装置およびエピタキシャル成長方法

Country Status (2)

Country Link
US (1) US7198671B2 (ja)
JP (1) JP2003119100A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166945A (ja) * 2003-12-02 2005-06-23 Nichia Chem Ind Ltd 半導体レーザ素子の製造方法及び半導体レーザ素子
JP2005343736A (ja) * 2004-06-02 2005-12-15 Crystal System:Kk 単結晶製造方法とその装置
JP2009295685A (ja) * 2008-06-03 2009-12-17 Sumitomo Electric Ind Ltd 成膜装置
WO2011067893A1 (ja) * 2009-12-04 2011-06-09 パナソニック株式会社 基板およびその製造方法
KR101209487B1 (ko) * 2010-07-14 2012-12-07 서울대학교산학협력단 반도체 발광소자 및 그 제조방법
JP2013012750A (ja) * 2008-03-20 2013-01-17 Siltronic Ag ヘテロエピタキシャル層を備えた半導体ウェハ及び前記ウェハの製造方法
JP2013513944A (ja) * 2009-12-11 2013-04-22 ナショナル セミコンダクター コーポレーション ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
JP2013201397A (ja) * 2012-03-26 2013-10-03 Fujitsu Ltd 半導体装置の製造方法、半導体装置及び半導体結晶成長用基板
JP2021034586A (ja) * 2019-08-26 2021-03-01 住友電気工業株式会社 半導体素子およびその製造方法
JP2021166308A (ja) * 2019-04-16 2021-10-14 日機装株式会社 窒化物半導体発光素子の製造方法

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343717A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 半導体結晶の製造方法
DE10334202A1 (de) * 2003-07-24 2005-02-17 Aixtron Ag CVD-Verfahren zum Abscheiden mindestens einer III-V-N-Schicht auf einem Substrat
US20050040212A1 (en) * 2003-08-23 2005-02-24 Kuang-Neng Yang Method for manufacturing nitride light-emitting device
US7276779B2 (en) 2003-11-04 2007-10-02 Hitachi Cable, Ltd. III-V group nitride system semiconductor substrate
JP4557542B2 (ja) * 2003-12-24 2010-10-06 ▲さん▼圓光電股▲ふん▼有限公司 窒化物発光装置及び高発光効率窒化物発光装置
FR2864970B1 (fr) * 2004-01-09 2006-03-03 Soitec Silicon On Insulator Substrat a support a coefficient de dilatation thermique determine
KR101119019B1 (ko) * 2004-12-14 2012-03-12 주식회사 엘지실트론 질화갈륨 반도체 및 이의 제조 방법
JP4862442B2 (ja) * 2006-03-15 2012-01-25 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法
US7575982B2 (en) * 2006-04-14 2009-08-18 Applied Materials, Inc. Stacked-substrate processes for production of nitride semiconductor structures
US20070241351A1 (en) * 2006-04-14 2007-10-18 Applied Materials, Inc. Double-sided nitride structures
US7470599B2 (en) * 2006-04-14 2008-12-30 Applied Materials, Inc. Dual-side epitaxy processes for production of nitride semiconductor structures
US20100047959A1 (en) * 2006-08-07 2010-02-25 Emcore Solar Power, Inc. Epitaxial Lift Off on Film Mounted Inverted Metamorphic Multijunction Solar Cells
US20080206902A1 (en) * 2007-02-26 2008-08-28 Applied Materials, Inc., A Delaware Corporation Stress measurements during large-mismatch epitaxial processes
KR101335713B1 (ko) * 2007-02-28 2013-12-04 신에쓰 가가꾸 고교 가부시끼가이샤 접합 기판의 제조방법 및 접합 기판
FR2914488B1 (fr) * 2007-03-30 2010-08-27 Soitec Silicon On Insulator Substrat chauffage dope
EP2281300A4 (en) * 2008-05-30 2013-07-17 Alta Devices Inc METHOD AND DEVICE FOR A CHEMICAL STEAM SEPARATION REACTOR
US8008174B2 (en) * 2008-10-10 2011-08-30 Alta Devices, Inc. Continuous feed chemical vapor deposition
US8309432B2 (en) 2008-05-30 2012-11-13 Alta Devices, Inc. Epitaxial lift off stack having a universally shrunk handle and methods thereof
US20090301388A1 (en) * 2008-06-05 2009-12-10 Soraa Inc. Capsule for high pressure processing and method of use for supercritical fluids
US8097081B2 (en) 2008-06-05 2012-01-17 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8871024B2 (en) * 2008-06-05 2014-10-28 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US20090320745A1 (en) * 2008-06-25 2009-12-31 Soraa, Inc. Heater device and method for high pressure processing of crystalline materials
JP5343419B2 (ja) * 2008-06-27 2013-11-13 住友電気工業株式会社 成膜方法
US9404197B2 (en) 2008-07-07 2016-08-02 Soraa, Inc. Large area, low-defect gallium-containing nitride crystals, method of making, and method of use
TWI495141B (zh) 2008-08-01 2015-08-01 Epistar Corp 晶圓發光結構之形成方法及光源產生裝置
US8124996B2 (en) 2008-08-04 2012-02-28 Soraa, Inc. White light devices using non-polar or semipolar gallium containing materials and phosphors
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8430958B2 (en) * 2008-08-07 2013-04-30 Soraa, Inc. Apparatus and method for seed crystal utilization in large-scale manufacturing of gallium nitride
US8323405B2 (en) * 2008-08-07 2012-12-04 Soraa, Inc. Process and apparatus for growing a crystalline gallium-containing nitride using an azide mineralizer
US8021481B2 (en) 2008-08-07 2011-09-20 Soraa, Inc. Process and apparatus for large-scale manufacturing of bulk monocrystalline gallium-containing nitride
US8979999B2 (en) * 2008-08-07 2015-03-17 Soraa, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US7976630B2 (en) 2008-09-11 2011-07-12 Soraa, Inc. Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture
US8354679B1 (en) 2008-10-02 2013-01-15 Soraa, Inc. Microcavity light emitting diode method of manufacture
US20100295088A1 (en) * 2008-10-02 2010-11-25 Soraa, Inc. Textured-surface light emitting diode and method of manufacture
WO2010042931A2 (en) * 2008-10-10 2010-04-15 Alta Devices, Inc. Mesa etch method and composition for epitaxial lift off
US8455894B1 (en) 2008-10-17 2013-06-04 Soraa, Inc. Photonic-crystal light emitting diode and method of manufacture
KR20110099029A (ko) * 2008-12-08 2011-09-05 알타 디바이씨즈, 인크. 에피택셜 리프트 오프를 위한 다중 스택 증착
US8878230B2 (en) * 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
US9589792B2 (en) 2012-11-26 2017-03-07 Soraa, Inc. High quality group-III metal nitride crystals, methods of making, and methods of use
US20100147210A1 (en) * 2008-12-12 2010-06-17 Soraa, Inc. high pressure apparatus and method for nitride crystal growth
US8987156B2 (en) 2008-12-12 2015-03-24 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
US8461071B2 (en) * 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
USRE47114E1 (en) 2008-12-12 2018-11-06 Slt Technologies, Inc. Polycrystalline group III metal nitride with getter and method of making
TW201030802A (en) * 2008-12-17 2010-08-16 Alta Devices Inc Tape-based epitaxial lift off apparatuses and methods
KR101008284B1 (ko) * 2008-12-24 2011-01-13 주식회사 에피밸리 3족 질화물 반도체층을 성장시키는 방법
US20110100291A1 (en) * 2009-01-29 2011-05-05 Soraa, Inc. Plant and method for large-scale ammonothermal manufacturing of gallium nitride boules
US8778199B2 (en) 2009-02-09 2014-07-15 Emoore Solar Power, Inc. Epitaxial lift off in inverted metamorphic multijunction solar cells
EP2401768A4 (en) 2009-02-27 2013-07-17 Alta Devices Inc SUBSTRATES COVERED FOR EPITAXIAL DEPOSITION AND REMOVAL METHODS
US8252662B1 (en) 2009-03-28 2012-08-28 Soraa, Inc. Method and structure for manufacture of light emitting diode devices using bulk GaN
US8299473B1 (en) 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
EP2251897B1 (en) * 2009-05-13 2016-01-06 Siltronic AG A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side
US9800017B1 (en) 2009-05-29 2017-10-24 Soraa Laser Diode, Inc. Laser device and method for a vehicle
US9250044B1 (en) 2009-05-29 2016-02-02 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser diode dazzling devices and methods of use
US8509275B1 (en) 2009-05-29 2013-08-13 Soraa, Inc. Gallium nitride based laser dazzling device and method
US8435347B2 (en) 2009-09-29 2013-05-07 Soraa, Inc. High pressure apparatus with stackable rings
US9175418B2 (en) 2009-10-09 2015-11-03 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
US11393683B2 (en) 2009-10-14 2022-07-19 Utica Leaseco, Llc Methods for high growth rate deposition for forming different cells on a wafer
US9834860B2 (en) * 2009-10-14 2017-12-05 Alta Devices, Inc. Method of high growth rate deposition for group III/V materials
US8691663B2 (en) * 2009-11-06 2014-04-08 Alliance For Sustainable Energy, Llc Methods of manipulating stressed epistructures
US20110177638A1 (en) * 2010-01-15 2011-07-21 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with curvature control layer
TWI562195B (en) 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
US8729559B2 (en) 2010-10-13 2014-05-20 Soraa, Inc. Method of making bulk InGaN substrates and devices thereon
US8723185B2 (en) * 2010-11-30 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing wafer distortion through a high CTE layer
KR101034667B1 (ko) * 2010-12-03 2011-05-16 주식회사 나노케이 자립형 질화물 반도체 제조방법 및 이를 이용한 자립형 질화물 반도체 웨이퍼
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
JP5853389B2 (ja) * 2011-03-28 2016-02-09 ソニー株式会社 半導体装置及び半導体装置の製造方法。
US8492185B1 (en) 2011-07-14 2013-07-23 Soraa, Inc. Large area nonpolar or semipolar gallium and nitrogen containing substrate and resulting devices
US9694158B2 (en) 2011-10-21 2017-07-04 Ahmad Mohamad Slim Torque for incrementally advancing a catheter during right heart catheterization
US10029955B1 (en) 2011-10-24 2018-07-24 Slt Technologies, Inc. Capsule for high pressure, high temperature processing of materials and methods of use
US8482104B2 (en) 2012-01-09 2013-07-09 Soraa, Inc. Method for growth of indium-containing nitride films
US10145026B2 (en) 2012-06-04 2018-12-04 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
US9275912B1 (en) 2012-08-30 2016-03-01 Soraa, Inc. Method for quantification of extended defects in gallium-containing nitride crystals
US9299555B1 (en) 2012-09-28 2016-03-29 Soraa, Inc. Ultrapure mineralizers and methods for nitride crystal growth
WO2014095373A1 (en) * 2012-12-18 2014-06-26 Element Six Limited Substrates for semiconductor devices
US9449818B2 (en) * 2013-03-14 2016-09-20 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Double sided Si(Ge)/Sapphire/III-nitride hybrid structure
US9650723B1 (en) 2013-04-11 2017-05-16 Soraa, Inc. Large area seed crystal for ammonothermal crystal growth and method of making
US20150035123A1 (en) * 2013-08-01 2015-02-05 International Business Machines Corporation Curvature compensated substrate and method of forming same
US9691680B2 (en) 2014-04-10 2017-06-27 Sensor Electronic Technology, Inc. Structured substrate
US9620461B2 (en) * 2014-06-09 2017-04-11 Globalwafers Co., Ltd. Laminar structure of semiconductor and manufacturing method thereof
CN104555907B (zh) * 2015-01-29 2017-01-04 苏州晶方半导体科技股份有限公司 键合方法以及键合结构
EP3314658A4 (en) * 2015-06-26 2019-06-26 INTEL Corporation GAN DEVICES ON MODIFIED SILICON SUBSTRATES
US10818611B2 (en) 2015-07-01 2020-10-27 Ii-Vi Delaware, Inc. Stress relief in semiconductor wafers
CN105405945A (zh) * 2015-10-28 2016-03-16 聚灿光电科技股份有限公司 一种复合衬底及利用其制备GaN基LED的方法
CN109312491B (zh) * 2016-06-16 2021-10-12 赛奥科思有限公司 氮化物半导体模板、氮化物半导体模板的制造方法以及氮化物半导体自支撑基板的制造方法
US10347591B2 (en) * 2016-09-16 2019-07-09 Ii-Vi Delaware, Inc. Metallic, tunable thin film stress compensation for epitaxial wafers
CN106784073A (zh) * 2016-12-29 2017-05-31 苏州爱彼光电材料有限公司 电光器件
CN106601840A (zh) * 2016-12-30 2017-04-26 苏州爱彼光电材料有限公司 光电器件
CN106910672A (zh) * 2017-02-10 2017-06-30 江苏能华微电子科技发展有限公司 一种半导体生长工艺
US10174438B2 (en) 2017-03-30 2019-01-08 Slt Technologies, Inc. Apparatus for high pressure reaction
US12046471B1 (en) 2018-06-06 2024-07-23 United States Of America As Represented By The Secretary Of The Air Force Optimized thick heteroepitaxial growth of semiconductors with in-situ substrate pretreatment
US11421843B2 (en) 2018-12-21 2022-08-23 Kyocera Sld Laser, Inc. Fiber-delivered laser-induced dynamic light system
US11239637B2 (en) 2018-12-21 2022-02-01 Kyocera Sld Laser, Inc. Fiber delivered laser induced white light system
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
US12000552B2 (en) 2019-01-18 2024-06-04 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system for a vehicle
US11884202B2 (en) 2019-01-18 2024-01-30 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system
TWI698914B (zh) * 2019-07-19 2020-07-11 環球晶圓股份有限公司 半導體磊晶結構及其形成方法
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
EP4104201A1 (en) 2020-02-11 2022-12-21 SLT Technologies, Inc. Improved group iii nitride substrate, method of making, and method of use
CN114804006A (zh) * 2021-01-29 2022-07-29 华为技术有限公司 封装结构、基板、封装方法
US11894477B2 (en) * 2021-05-17 2024-02-06 Raytheon Company Electrical device with stress buffer layer and stress compensation layer
CN113948390B (zh) * 2021-08-30 2024-03-19 西安电子科技大学 一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法
CN116504609B (zh) * 2023-06-28 2023-09-15 北京无线电测量研究所 一种翘曲晶圆应力消除方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922703A (en) * 1974-04-03 1975-11-25 Rca Corp Electroluminescent semiconductor device
JPS6047202B2 (ja) * 1976-01-13 1985-10-21 東北大学金属材料研究所長 超硬高純度の配向多結晶質窒化珪素
JPS5328374A (en) * 1976-08-30 1978-03-16 Hitachi Ltd Wafer production
JPS5827663B2 (ja) * 1979-06-04 1983-06-10 富士通株式会社 半導体装置の製造方法
US4395438A (en) * 1980-09-08 1983-07-26 Amdahl Corporation Low pressure chemical vapor deposition of silicon nitride films
DE3308365A1 (de) * 1982-03-11 1983-09-15 Nobuo Mikoshiba Akustische oberflaechenwellen bildende vorrichtung
JPS60154524A (ja) * 1984-01-24 1985-08-14 Rohm Co Ltd エピタキシヤル層の成長法
US4830984A (en) * 1987-08-19 1989-05-16 Texas Instruments Incorporated Method for heteroepitaxial growth using tensioning layer on rear substrate surface
US4835116A (en) * 1987-11-13 1989-05-30 Kopin Corporation Annealing method for III-V deposition
US4846931A (en) * 1988-03-29 1989-07-11 Bell Communications Research, Inc. Method for lifting-off epitaxial films
JPH088214B2 (ja) * 1990-01-19 1996-01-29 三菱電機株式会社 半導体装置
US5164359A (en) * 1990-04-20 1992-11-17 Eaton Corporation Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US5227331A (en) * 1992-02-10 1993-07-13 Micron Technology, Inc. CVD method for semiconductor manufacture using rapid thermal pulses
JPH07202265A (ja) * 1993-12-27 1995-08-04 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体の製造方法
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5562770A (en) * 1994-11-22 1996-10-08 International Business Machines Corporation Semiconductor manufacturing process for low dislocation defects
US6165812A (en) * 1996-01-19 2000-12-26 Matsushita Electric Industrial Co., Ltd. Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor
JPH09246202A (ja) * 1996-03-07 1997-09-19 Shin Etsu Handotai Co Ltd 熱処理方法および半導体単結晶基板
US6110279A (en) * 1996-03-29 2000-08-29 Denso Corporation Method of producing single-crystal silicon carbide
US5753551A (en) * 1996-11-25 1998-05-19 Vanguard International Semiconductor Corporation Memory cell array with a self-aligned, buried bit line
US6153010A (en) * 1997-04-11 2000-11-28 Nichia Chemical Industries Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
JPH10335700A (ja) * 1997-06-04 1998-12-18 Toshiba Corp 半導体発光素子およびその製造方法
EP1007771A4 (en) * 1997-07-03 2003-03-05 Cbl Technologies COMPENSATION OF THERMAL DIFFERENCES FOR THE PRODUCTION OF FREE-STANDING SUBSTRATES BY EPITAXIAL DEPOSITION
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6110811A (en) * 1998-06-11 2000-08-29 Chartered Semiconductor Manufacturing Ltd. Selective CVD TiSi2 deposition with TiSi2 liner
EP1120818A4 (en) * 1998-09-25 2005-09-14 Asahi Chemical Ind SEMICONDUCTOR SUBSTRATE AND METHOD FOR MANUFACTURING SAME, SEMICONDUCTOR DEVICE COMPRISING SUCH A SUBSTRATE, AND METHOD FOR MANUFACTURING THE SAME
DE19847101C1 (de) * 1998-10-13 2000-05-18 Wacker Siltronic Halbleitermat CVD-Reaktor und Verfahren zur Herstellung einer mit einer epitaktischen Schicht versehenen Halbleiterscheibe
KR100388011B1 (ko) * 2000-01-17 2003-06-18 삼성전기주식회사 ＧａＮ박막 ＳＡＷ필터 및 이를 제조하는 방법

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4626143B2 (ja) * 2003-12-02 2011-02-02 日亜化学工業株式会社 半導体レーザ素子の製造方法及び半導体レーザ素子
JP2005166945A (ja) * 2003-12-02 2005-06-23 Nichia Chem Ind Ltd 半導体レーザ素子の製造方法及び半導体レーザ素子
JP2005343736A (ja) * 2004-06-02 2005-12-15 Crystal System:Kk 単結晶製造方法とその装置
JP2013012750A (ja) * 2008-03-20 2013-01-17 Siltronic Ag ヘテロエピタキシャル層を備えた半導体ウェハ及び前記ウェハの製造方法
JP2009295685A (ja) * 2008-06-03 2009-12-17 Sumitomo Electric Ind Ltd 成膜装置
US8663802B2 (en) 2009-12-04 2014-03-04 Panasonic Corporation Substrate and method for fabricating the same
WO2011067893A1 (ja) * 2009-12-04 2011-06-09 パナソニック株式会社 基板およびその製造方法
US8268153B2 (en) 2009-12-04 2012-09-18 Panasonic Corporation Substrate and method for fabricating the same
JP2013513944A (ja) * 2009-12-11 2013-04-22 ナショナル セミコンダクター コーポレーション ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
KR101209487B1 (ko) * 2010-07-14 2012-12-07 서울대학교산학협력단 반도체 발광소자 및 그 제조방법
JP2013201397A (ja) * 2012-03-26 2013-10-03 Fujitsu Ltd 半導体装置の製造方法、半導体装置及び半導体結晶成長用基板
JP2021166308A (ja) * 2019-04-16 2021-10-14 日機装株式会社 窒化物半導体発光素子の製造方法
JP2021034586A (ja) * 2019-08-26 2021-03-01 住友電気工業株式会社 半導体素子およびその製造方法
JP7363193B2 (ja) 2019-08-26 2023-10-18 住友電気工業株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
US7198671B2 (en) 2007-04-03
US20030033974A1 (en) 2003-02-20

Similar Documents

Publication Publication Date Title
JP2003119100A (ja) エピタキシャル処理用基板、エピタキシャルウェハ、半導体装置およびエピタキシャル成長方法
US8143702B2 (en) Group III-V nitride based semiconductor substrate and method of making same
US8709846B2 (en) Solid state lighting devices and associated methods of manufacturing
KR101535764B1 (ko) 고체 상태 조명 장치들을 위한 질화 갈륨 웨이퍼 기판, 및 관련된 시스템들 및 방법들
JP3505357B2 (ja) 窒化ガリウム系半導体素子およびその製造方法
US9166107B2 (en) Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
JP3620269B2 (ja) ＧａＮ系半導体素子の製造方法
JPH11145516A (ja) 窒化ガリウム系化合物半導体の製造方法
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
JPH10114600A (ja) 発光素子および発光素子用ウエハならびにその製造方法
JP2009505938A (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP2007070154A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JPH11135832A (ja) 窒化ガリウム系化合物半導体及びその製造方法
JP2000091253A (ja) 窒化ガリウム系化合物半導体の製造方法
KR20090041536A (ko) 화합물 반도체 기판 제조 방법
US20060124956A1 (en) Quasi group III-nitride substrates and methods of mass production of the same
EP2519982B1 (en) Epitaxial wafer, method for manufacturing the same and method for manufacturing led chip
JP3890416B2 (ja) 窒化物半導体基板及びその製造方法
JP4214859B2 (ja) 窒化ガリウム（ＧａＮ）基板の製造方法
JP5238924B2 (ja) 単結晶基板及び窒化物半導体単結晶の製造方法
JP2009023853A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス
JP4055303B2 (ja) 窒化ガリウム系化合物半導体及び半導体素子
JP2002367909A (ja) 窒化物半導体膜およびその製造方法
JP2000150388A (ja) Ｉｉｉ族窒化物半導体薄膜およびその製造方法
JP2003264314A (ja) 半導体装置及びその製造方法