KR101652153B1 - 선택된 열팽창 및/또는 표면 특성들을 갖는 고체조명장치, 및 관련 방법 - Google Patents

선택된 열팽창 및/또는 표면 특성들을 갖는 고체조명장치, 및 관련 방법 Download PDF

Info

Publication number
KR101652153B1
KR101652153B1 KR1020137020824A KR20137020824A KR101652153B1 KR 101652153 B1 KR101652153 B1 KR 101652153B1 KR 1020137020824 A KR1020137020824 A KR 1020137020824A KR 20137020824 A KR20137020824 A KR 20137020824A KR 101652153 B1 KR101652153 B1 KR 101652153B1
Authority
KR
South Korea
Prior art keywords
ssl
forming structure
silicon
cte
solid state
Prior art date
Application number
KR1020137020824A
Other languages
English (en)
Other versions
KR20130096330A (ko
Inventor
박지수
Original Assignee
쿼라 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿼라 테크놀로지, 인크 filed Critical 쿼라 테크놀로지, 인크
Publication of KR20130096330A publication Critical patent/KR20130096330A/ko
Application granted granted Critical
Publication of KR101652153B1 publication Critical patent/KR101652153B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

선택된 열팽창 및/또는 표면 특성들을 갖는 고체조명장치, 및 관련 방법이 개시되어 있다. 특정 실시예에 따른 방법은 형성 구조물의 열팽창계수(CTE)를 갖는 SSL(고체조명) 형성 구조물을 형성하는 단계, 기판 CTE보다 큰 제1 물질 CTE를 갖도록 인터레이어 구조물의 제1 물질을 선택하는 단계, 및 제1 물질 CTE보다 작은 제2 물질 CTE를 갖는 제2 물질에 적어도 부분적으로 기초하여 인터레이어 구조물의 제2 물질을 선택하는 단계를 포함한다. 이 방법은 또한 (적어도) 제1 물질의 제1층을 SSL 형성 구조물 위에 배치하고, 제2 물질의 일부를 제1 물질 위에 배치하고, 및 제1 물질의 제2층을 제2 물질 위에 배치함으로써 SSL 형성 구조물 위에 인터레이어 구조물을 형성하는 단계를 포함할 수 있다. SSL 형성 구조물은 SSL 이미터 물질을 지지하고, 이 방법은 또한 제2 물질 CTE와 제1 물질 CTE 사이의 차이를 이용하여, 제1 물질에 의해 형성 구조물상에 발생한 힘을 중화하는 단계를 포함한다. 다른 실시예에서, SSL 형성 구조물은 약 4.5도까지의 0이 아닌(non-zero) 값을 갖는 오프-컷 각도(off-cut angle)를 가질 수 있다.

Description

선택된 열팽창 및/또는 표면 특성들을 갖는 고체조명장치, 및 관련 방법{SOLID STATE LIGHTING DEVICES WITH SELECTED THERMAL EXPANSION AND/OR SURFACE CHARACTERISTICS, AND ASSOCIATED METHODS}
본 개시내용은 선택된 열팽창 특성들, 및/또는 표면 특성들을 갖는 고체조명(solid sate lighting, SSL)장치, 및 제조방법을 포함하는 관련 방법에 관한 것이다.
모바일 폰, 개인 휴대용 정보 단말기(PDA), 디지털 카메라, MP3 플레이어, 및 기타 휴대용 전자기기들은 배경 조명을 위해 SSL 디바이스들(예로서, LED)을 이용한다. SSL 디바이스들은 또한 신호체계(signage), 실내조명, 실외조명, 및 일반 조명의 기타 형식에 사용된다. 도 1a는 측방향 접점들을 갖는 종래 SSL 디바이스(10a)의 횡단면도이다. 도 1a에 도시된 바와 같이, SSL 디바이스(10a)는 예를 들어 N-형 GaN(15)과 P-형 GaN(16) 사이에 배치된, 갈륨 질화물/인듐 갈륨 질화물(GaN/InGaN) 다중 양자 우물들(multiple quantum wells("MQWs"))을 포함하는 활성 영역(14)을 갖는 LED 구조물(11)을 운반하는 기판(20)을 포함한다. 또한 SSL 디바이스(10a)는 P-형 GaN(16)상에 제1 접점(17), 및 N-형 GaN(15)상에 제2 접점(19)을 포함한다. 제1 접점(17)은 통상적으로 빛이 LED 구조물(11)로부터 방출되도록 투명한 전도성 물질(예로서, 인듐 주석 산화물(ITO))을 포함한다. 도 1b는 다른 종래 LED 디바이스(10b)의 횡단면도로서, 제1 및 제2 접점(17, 19)이 예로서 측방향 형태보다는 수직방향에서 서로 대향한다. LED 디바이스(10b)에서, 제1 접점(17)은 통상적으로 빛을 N-형 GaN(15)을 향해 지향시키기 위해 반사성 및 전도성 물질(예로서 알루미늄)을 포함한다.
이하에 상세히 설명된 바와 같이, SSL 디바이스들의 다양한 소자들(elements)은 통상적으로 다른 열팽창계수(coefficients of thermal expansion, CTE)를 갖는다. 제조 공정들 및/또는 사용 중에 발생하는 온도 편위(temperature excursions) 동안, 디바이스 소자들의 CTE들의 차이가 소자들을 얇은 층으로 분리시키는 원인이 될 수 있다. 덧붙여, 이하에 더 상세히 설명된 바와 같이, SSL 디바이스의 여러 소자들은 기판(20)상에서 에피택셜 성장된다. 따라서 생산되는(resulting) 디바이스의 성능 및 신뢰성을 향상시키는 방법으로 상기 소자들을 형성하는 물질들의 성장을 제어하는 것이 바람직하다.
본 발명의 일측면에서, 고체조명(SSL)장치 제조방법으로서, 실리콘 SSL 기판을 지지부재에 접합하는 단계로서, 상기 SSL 기판은 약 4.5°까지의 0이 아닌 값을 갖는 오프-컷 각도를 갖는, 상기 접합 단계; 및 SSL 기판이 상기 SSL 기판의 SSL 형성 구조물을 갖도록 하는 단계를 포함하고, 상기 SSL 구조물은 P-형 영역, N-형 영역, 및 상기 P-형 영역과 상기 N-형 영역 사이의 활성 영역을 포함하는, 고체조명장치 제조방법을 제공할 수 있다.
본 발명의 일측면에서, 인터레이어 구조물의 제1 및 제2 물질들을 선택하는 것 및/또는 SSL 기판 및 생산되는 형성 구조물에 대해 적절한 오프-컷 각도를 선택하는 것은 생산되는 SSL 디바이스의 신뢰성, 효율, 및/또는 생산성을 향상시킬 수 있다.
도 1a는 종래 기술에 따른 SSL 디바이스의 개략적 횡단면도.
도 1b는 종래 기술에 따른 다른 SSL 디바이스의 개략적 횡단면도.
도 2a는 본 기술의 실시예들에 따른 SSL 디바이스의 횡단면도.
도 2b는 본 기술의 실시예들에 따라 오프-컷되어 있는 SSL 기판의 일부분의 개략도.
도 2c는 본 기술에 따른 SSL 기판들에 사용하기에 적절한 오프-컷 각도들의 범위를 도시하는 그래프.
도 3a는 4.5°오프-컷 각도를 갖는 SSL 기판상에 오버레이어(overlayer) 내에 형성된 웨이브들의 확대된 도면.
도 3b는 0.5°오프-컷 각도를 갖는 SSL 기판상에 오버레이어의 확대된 도면.
도 4a는 도 3a에 도시된 구조물의 더욱 확대된 도면.
도 4b는 도 3b에 도시된 구조물의 더욱 확대된 도면.
도 5a는 본 기술에 따라 지지부재에 SSL 기판을 접합하기 위한 프로세스의 개략도.
도 5b는 도 5a에서 실시된 프로세스로부터 초래되는 구조물의 개략도.
도 5c 내지 도 5e는 본 기술에 따라 인터레이어 구조물을 형성하기 위한 프로세스를 도시한다.
도 6a는 도 5e에 도시된 인터레이어 구조물의 소자들상에서의 힘들의 개략도.
도 6b는 본 기술의 다른 실시예에 따라 배열된 소자들을 갖는 인터레이어 구조물의 개략도.
도 7은 본 기술의 실시예에 따라 구성된 SSL 디바이스의 소자들의 개략도.
특별히 선택된 열팽창계수 및/또는 표면 특성들을 갖는 SSL 디바이스들 및 관련 방법들에 대한 여러 실시예들이 아래에 설명되어 있다. 이하에 사용된 바와 같이, 용어 "SSL 디바이스"는 일반적으로, 발광 다이오드("LED"), 유기 발광 다이오드("OLED"), 레이저 다이오드("LD"), 고분자 발광 다이오드("PLED"), 및/또는 전기 필라멘트, 플라즈마 또는 가스 이외의 기타 적절한 조명원을 지칭한다. 관련 기술에 숙련된 자는 또한 이 기술이 추가의 실시예들을 가질 수 있으며, 그리고 이 기술이 도 2a 내지 도 7을 참고하여 아래에 설명된 실시예들의 여러 세부들 없이 실시될 수 있음을 이해할 것이다.
도 2a는 이 기술의 실시예에 따라 측방향 접점들을 갖는 SSL 디바이스(110)의 개략 횡단면도이다. 도 2a에 도시된 바와 같이, SSL 디바이스(110)는 지지부재(130)에 의해 운반되는 SLL 형성 구조물(120)을 포함할 수 있다. SSL 디바이스(110)는 선택사양의 버퍼 물질(152)을 더 포함할 수 있다. SSL 형성 구조물(120)은 제1 반도체 물질(115)과 제2 반도체 물질(116) 사이에 직렬로 배치된, 활성 영역(114)(예로서, SSL 이미터 물질)을 포함하는 SSL 구조물(111)을 갖는다. 또한 SSL 디바이스(110)는 SSL 구조물(111)에 전력을 공급하기 위해 제1 반도체 물질(115)상에 제1 접점(117)과 제2 반도체 물질(116)상에 제2 접점(119)을 포함할 수 있다. 도시된 실시예에서, 제1 및 제2 접점들(117, 119)은 서로에 대하여 측방향으로 배열된다. 다른 실시예들에서, 접점들(117, 119)은 서로에 대해 수직방향으로 배열될 수 있고, 또는 기타 적절한 형태들을 가질 수 있다. 이러한 실시예들의 어떤 실시예에도, SSL 디바이스(110)는 선택사양으로 반사성 물질(예로서 은막), 캐리어 물질(예로서, 세라믹 기판), 광학 컴포넌트(예로서, 시준기), 및/또는 방출된 광의 질을 제한하지 않고 포함하여, SSL 디바이스(110)의 효율 및/또는 기타 특성들을 강화하기 위한 기타 적절한 컴포넌트들을 포함할 수 있다.
어떤 실시예들에서, SSL 형성 구조물(120)은 실리콘(Si)을 포함할 수 있고, 적어도 실리콘의 일부분은 Si(1,1,1) 결정방위를 갖는다. 다른 실시예들에서, 형성 구조물(120)은 기타 결정방위들(예로서, Si(1,0,0)), 알루미늄 갈륨 질화물(AlGaN), 질화갈륨(GaN), 실리콘 탄화물(SiC), 사파이어(Al2O3), 산화아연(ZnO2), 상기 물질들 및/또는 다른 적절한 물질들의 조합을 갖는 실리콘을 포함할 수 있다. 도시된 실시예에서, SSL 형성 구조물(120)은 도 2b 내지 도 2c를 참고하여 이하에서 더 상세히 설명된 바와 같이, 오프-컷되어 있는 선택사양의 버퍼 물질(152)에 근접한 제1 표면(121)을 갖는다. 다른 실시예들에서, 형성 구조물(120)의 제1 표면(121)은 다른 특성들, 예로서 도 2a에 도시되지 않은, 개구들, 채널들, 및/또는 기타 표면 형태들을 가질 수 있다.
선택사양의 버퍼 물질(152)은 SSL 형성 구조물(120)상에 제1 및 제2 반도체 물질(115, 116) 및 활성 영역(114)의 형성을 용이하게 할 수 있다. 어떤 실시예들에서, 선택사양의 버퍼 물질(152)은 알루미늄 질화물(AlN), AlGaN, 아연 질화물(ZnN), GaN, 및/또는 기타 적절한 물질들 중 적어도 하나를 포함할 수 있다. 다른 실시예들에서, 선택사양의 버퍼 물질(152)은 생략될 수 있고, 제1 반도체 물질(115)이 직접 형성 구조물(120)상에, 또는 중간의 인터레이어 구조물상에 형성될 수 있으며, 이는 도 5d 내지 도 6b를 참고하여 이하에 더 상세히 설명되어 있다.
제1 및 제2 반도체 물질들(115, 116)은 활성 영역(114)을 위한 클래딩(cladding) 컴포넌트들로서 구성될 수 있다. 어떤 실시예들에서, 제1 반도체 물질(115)은 N-형 GaN(예로서, 실리콘(Si)으로 도핑된)을 포함할 수 있고, 제2 반도체 물질(116)은 P-형 GaN(예로서, 마그네슘(Mg)으로 도핑된)을 포함할 수 있다. 다른 실시예들에서, 제1 반도체 물질(115)은 P-형 GaN을 포함할 수 있고, 제2 반도체 물질(116)은 N-형 GaN을 포함할 수 있다. 더 다른 실시예들에서, 제1 및 제2 반도체 물질들(115, 116)은 각각 갈륨 비소(GaAs), 알루미늄 갈륨 비소(AlGaAs), 갈륨 비소 인화물(GaAsP), 갈륨(Ⅲ) 인화물(GaP), 아연 셀렌화물(ZnSe), 붕소 질화물(BN), AlGaN, 및/또는 기타 적절한 반도체 물질들 중 적어도 하나를 포함할 수 있다. 덧붙여, P-형 GaN 및/또는 N-형 GaN도 역시 실리콘으로 도핑될 수 있다.
활성 영역(114)은 단일 양자우물("SQW"), 다중 양자 우물들("MQWs"), 및/또는 벌크 반도체 물질을 포함할 수 있다. 이하에 사용된 바와 같이, "벌크 반도체 물질"은 일반적으로 약 10 나노미터보다 크고 최대 약 500 나노미터의 두께를 갖는 단일 그레인(grain) 반도체 물질(예로서, InGaN)을 지칭한다. 어떤 실시예들에서, 활성 영역(114)은 InGaN SQW, GaN/InGaN MQWs, 및/또는 InGaN 벌크 물질을 포함할 수 있다. 다른 실시예들에서, 활성 영역(114)은 알루미늄 갈륨 인듐 인화물(AlGaInP), 알루미늄 갈륨 인듐 질화물(AlGaInN), 및/또는 기타 적절한 물질 또는 형태들을 포함할 수 있다.
어떤 실시예들에서, 제1 반도체 물질(115), 활성 영역(114), 제2 반도체 물질(116), 및 선택사양의 버퍼 물질(152)은 금속 유기 화학증기증착("MOCVD"), 분자빔 에피택시("MBE"), 액상 에피택시("LPE"), 및/또는 하이브리드 증기상 에피택시("HVPE")를 이용하여 형성 구조물(120)상에 형성될 수 있다. 다른 실시예들에서, 상기 컴포넌트들의 적어도 하나는 다른 적절한 에피택셜 성장기술들을 이용하여 형성될 수 있다. 이하에 더 상세히 설명된 바와 같이, 조립체가 에피택셜 프로세스들을 따라 냉각됨에 따라 형성 구조물(120)과 적어도 제1 반도체 물질(115) 사이에 상당히 큰 내부 응력들이 발생된다.
어떤 실시예들에서, 제1 접점(117)은 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 및/또는 기타 적절한 전도성 물질을 포함할 수 있다. 다른 실시예들에서, 제1 접점(117)은 ITO, 알루미늄 아연 산화물("AZO"), 불소도핑된 주석 산화물("FTO"), 및/또는 기타 적절한 투명한 전도성 산화물들("TCOs")을 포함할 수 있다. 제1 접점(117)을 형성하는 기술들은 MOCVD, MBE, 분무열분해법(spray pyrolysis), 펄스 레이저 증착, 스퍼터링, 전기도금, 및/또는 기타 적절한 증착 기술들을 포함할 수 있다. 제2 접점(119)은 적절한 전도성 물질(112)과, 제2 반도체 물질(108)과 상기 전도성 물질(112) 사이에 적절한 접점 물질(113)을 포함할 수 있다. 전도성 물질(112)은 예를 들어 투명한 전도성 물질이 될 수 있다.
도 2b는 본 기술의 실시예들에 따라 오프-컷되어 있는 SSL 기판(126)의 일부의 부분 개략 확대도이다. 기판(126)은 상술한 SSL 형성 구조물(120)을 생성하기 위해 후속 프로세스 단계에서 박리된다. SSL 기판(126)은 제1 표면(121'), 및 상기 제1 표면(121')으로부터 멀리 떨어져서 대면하는 제2 표면(122)을 갖는다. 제1 표면(121')(및, 적어도 일부 실시예들에서는 제2 표면(122))은 선택된 오프-컷 각도 A에서, 관련 기술에서 통상의 숙련자들에게 공지된 기술들을 사용하여 오프-컷된다. 이러한 방법으로 SSL 기판(126)을 오프-컷하면 제1 표면(121')에서 일련의 테라스(terrace)(123)를 만들 수 있고, 각각의 테라스는 테라스 길이 L을 갖는다.
도 2c는 테라스 길이 L을 오프-컷 각도 A의 함수로서 예시하는 그래프이다. 도 2c는 얕은 오프-컷 각도들 A에 대해 테라스 길이 L이 비교적 크고, 급준한 오프-컷 각도들 A에서는 테라스 길이 L이 비교적 짧은 것을 예시하고 있다. 특정 실시예들에서, A1과 A2 사이의 오프-컷 각도들 A는 이하에 더 설명된 유리한 효과들을 생성한다. 이러한 실시예들의 다른 특정 양상에서, 오프-컷 각도 범위 A1의 하부 경계(bound)는 어떠한 0이 아닌(non-zero) 값이고, 여전히 다른 특정 양상에서는 약 0.5°의 값을 갖는다. 각도 A2로 구별된 오프-컷 각도 범위의 상부 경계는 약 4.5°보다 작거나 적어도 많지 않은 값을 가질 수 있고, 특정 실시예에서는 약 4°의 각도를 가질 수 있다. 여전히 다른 특정 실시예에서, A2는 약 2°의 값을 가질 수 있다.
도 3a 및 도 3b는 물질들이 다른 오프-컷 각도들을 갖는 SSL 기판들상에 배치될 때 얻어진 결과들을 비교하고 있다. 예를 들어, 도 3a는 제1 표면상에 배치된 오버레이어(150)를 갖는 제1 SSL 기판을 도시한다. 특정 실시예에서, 제1 SSL 기판은 4인치 실리콘 웨이퍼를 포함할 수 있고, 오버레이어(150)는 단일 실리콘 질화물(예로서 S3N4 또는 SiNx) 인터레이어(interlayer)를 갖는 2-미크론 n-GaN을 포함할 수 있다. 제1 SSL 기판은 4.5°의 각도에서 오프-컷 되었고, 오버레이어(150)에서 일련의 웨이브(151)들을 생성하며, 이는 도 3a에 명료하게 확대되었다. 대조적으로, 0.5°오프-컷 각도(도 3b에 도시됨)를 갖는 제2 SSL 기판은 동일한 배율 레벨에서 보이지 않는 웨이브들(waves)을 생성한다.
도 4a 및 도 4b는 각각 제1 SSL 기판 및 제2 SSL 기판의 부분들의 다른 확대도들이다. 도 4a는 제1 SSL 기판이 4.5°의 각도에서 오프-컷될 때 오버레이어(150)에 생성된 웨이브(151)들 중 대표적인 하나를 예시한다. 도 4b는 동일한 배율 레벨에서 웨이브들이 더 작거나 심지어 없는, 제2 SSL 기판(0.5°에서 오프-컷)상에 배치된 오버레이어(150)의 유사한 영역을 도시한다. 이에 따라, 본 기술에 따른 방법은 오버레이어(150)에서 웨이브들의 한계 레벨을 생성할 것으로 예상된 각도보다 작은 오프-컷 각도를 선택하는 것을 포함한다. 하나의 실시예에서, 한계 레벨은 제로이고, 다른 실시예에서 한계 레벨은 0이 아닌 값을 갖는다.
상기 범위들(예로서, 4.5°보다 작은 0이 아닌 값, 또는 약 0.5°와 약 2°사이의 값) 내의 값에서 SSL 기판(126)을 오프-컷 함으로써 생산되는 SSL 형성 구조물(120)상에 배치된 층들의 특성들은 강화될 수 있는 것으로 예상된다. 특히, AlN 및/또는 GaN과 같이 SSL 형성 구조물(120)상에서 성장된 결정 구조물들은 더 안정 상태로 정렬될 수 있는 것으로 예상된다. 그 결과, 적절한 정도의 오프-컷에 의해 생성된 정렬된 결정 구조물들은 후속으로 형성된 층들에서 결함을 감소시킬 수 있는 것으로 예상된다. 예를 들어, 상기 방법은 LED 디바이스들의 형성 동안에 SSL 형성 구조물(120)에 도포된 하나 이상의 GaN 층들의 정렬 및 균일성을 향상시킬 수 있다. 선택된 실시예들에서, 인터레이어 구조물에서 SiNx의 형성 동안에 나타난 더 높은 온도 및/또는 증가된 질소 대 갈륨 비는 도 3a 및 도 4a에 도시된 웨이브들을 발생하는 스텝 번칭(step bunching) 효과를 강화시킬 수 있다. 4.5°보다 크지 않고 대체로 4.5°보다 작은 0이 아닌 오프-컷 각도를 선택하면 이러한 효과를 감소 또는 제거할 수 있다. 인터레이어 구조물에서의 SiNx의 양은 오프-컷 각도를 결정할 수 있다. 예를 들어, SiNx는 비교적 두껍게 분포되어 더 작은 오프-컷 각도를 갖는 SSL 형성 구조물들에 대해 더 큰 표면적을 덮을 수 있고, 더 얇게 분포되어 더 큰 오프-컷 각도를 갖는 SSL 형성 구조물에 대해 더 작은 표면적을 덮을 수 있다. 인터레이어 형성 프로세스에서의 추가의 단계들은 도 5a 내지 도 5e를 참고하여 이하에 설명되어 있다.
이제 도 5a를 참고하면, 오프-컷된 제1 표면(121')을 갖는 SSL 기판(126)은 지지부재(130) 위에 배치된 것으로 도시되어 있다. 지지부재(130)는 연속적 프로세싱 단계들 동안에 SSL 기판(126)상에 형성된 층들의 CTE들에 일치하도록 또는 적어도 적절하게 근접하도록 선택된 열팽창계수(CTE)를 갖는 적절한 물질을 포함할 수 있다. SSL 기판(126)은 예를 들어 SSL 기판(126)이 실리콘을 포함하며 후속층이 GaN을 포함할 때 연속적으로 형성된 층들의 CTE와 현저하게 다른 CTE를 가질 수 있다. 따라서, 지지부재(130)의 CTE는 SSL 기판(126)의 CTE와 동일하기 보다는 후속층들의 CTE에 더 가깝게 되도록 선택될 수 있고, 지지부재(130)의 두께는 얇은 SSL 형성 구조물(120)의 열팽창을 제어하기 위해 SSL 기판(126)으로부터 얻어진 형성 구조물의 두께에 비하여 충분히 크게 될 수 있다. 따라서, 연속적으로 형성된 층들이 GaN을 포함할 때, 지지부재(130)는 GaN, 몰리브덴, 또는 특정 실시예에서 폴리알루미늄 질화물(pAlN)을 포함할 수 있으며, 폴리알루미늄 질화물은 비용 효율적인 방법으로 버퍼 물질 및/또는 연속적으로 형성된 반도체 물질들의 열팽창에 더 근접하도록 SSL 형성 구조물의 열팽창을 제어하는 것으로 예상된다.
제1 접합층(124a)은 SSL 기판(126)의 제2 표면(122)상에 배치되고, 대응하는 제2 접합층(124b)은 지지부재(130)상에 배치된다. 도 5b에 도시된 바와 같이, 2개의 접합층들(124a, 124b)은 SSL 기판(126)과 지지부재(130) 사이에 접합 영역(131)을 형성하기 위해 서로 접촉하게 된다. 적용예에 따라, 기판(126)의 일부분(점선으로 도시된)은 지지 기판(130)에 접합된 기판(126)의 얇은 SSL 형성 구조물(120)을 남겨두기 위해 공지된 박리 프로세스들을 사용하여 제거된다. SSL 형성 구조물(120)은 노출된 제1 표면(121)을 갖는다.
도 5c는 SSL 형성 구조물(120)의 제1 표면(121)상에 선택사양의 버퍼 물질(152)의 형성을 도시하고 있다. 버퍼 물질(152)은 AlN, AlGaN, 또는 SSL 형성 구조물(120)상에 성장되는 다른 적절한 물질을 포함할 수 있다. 상술한 바와 같이, 제1 표면(121)에서의 오프-컷 각도는 더 안정 상태로 버퍼 물질(152)의 결정들을 정렬할 수 있다.
도 5d 및 도 5e는 SSL 형성 구조물(120)에 의해 운반되는 인터레이어 구조물(140)의 형성을 도시한다. 특정 실시예에서, 인터레이어 구조물(140)은 버퍼 물질(152)상에 형성된다. 버퍼 물질(152)이 생략되어 있는 다른 실시예들에서, 인터레이어 구조물(140)은 직접 SSL 형성 구조물(120)상에 형성될 수 있다. 인터레이어 구조물(140)은 도 5d에 도시된 적어도 2개의 물질, 즉 제1 물질(141)과 제2 물질(142)를 포함한다. 대표적인 실시예에서, 제1 물질(141)은 GaN을 포함하고, 제2 물질(142)은 실리콘 질화물을 포함하고, 그러나 다른 실시예들에서 이러한 물질들은 다른 원소들/컴파운드들을 포함할 수 있다. 제1 물질(141)은 대체로 균일한 층을 형성하기 위해 SSL 형성 구조물(120) 위에 성장된다. 제2 물질(142)은 통상적으로 균일한 연속적 층을 형성하지 않고, 대신에 제1 물질(141)상에 불연속의 독립된 및/또는 이격된(spaced-apart) 체적들을 형성한다. 제2 물질(142)의 한 가지 목적은 제1 물질(141)의 하위층(underlying layer)에 형성된 전위(dislocations) 또는 다른 결함들을 차단하여 제1 물질(141)의 연속적으로 성장된 층들 또는 제1 물질(141)의 하위층들상에 성장된 다른 물질들 내로 전파되지 않게 하는 것이다. 따라서, 제1 물질(141)의 다중 층들은, 각각 연속적으로 커지는 층 두께 및 감소된 결함 레벨을 가지는 상태로 그리고 각각 제2 물질(142)의 양만큼 이웃으로부터 분리된 상태로, 적절한 두께와 결함들의 허용가능하게 작은 수 및/또는 밀도를 갖는 제1 물질 층이 얻어질 때까지 SSL 형성 구조물(120)상에 적층된 방법으로 성장될 수 있다.
도 5e에서, 제1 물질(141)의 제2층이 제2 물질(142)상에 배치되고, 그리고(제2 물질(142)이 하위 제1 물질(141)을 덮지 않는 경우) 하위 제1 물질(141)상에 배치된다. 2개의 제1 물질층들(141)과 개재된 제2 물질(142)의 조합은 대표적인 인터레이어 구조물(140)을 형성한다. 상기 프로세스는 제1 물질(141)의 추가 층들을 생성하기 위해 반복될 수 있고, 동시에 각각 연속적인 제1 물질층이 대체로 더 작은 결함들(아래 제2 물질(142)에 의해 제공된 차단효과 때문에) 및 연속적으로 증가하는 두께를 갖는다.
도 6a는 도 5e에 도시된 인터레이어 구조물(140)의 일부분의 확대도이며, 여기서 제1 및 제2 물질들(141, 142)의 특성들은 생산되는 SSL 디바이스를 강화시키도록 선택되었다. 특정 실시예에서, 제1 물질(141)(예로서, GaN)는 SSL 형성 구조물(120)의 CTE와 상당히 다른(예로서 큰) CTE를 갖는다. 따라서, 생산되는 SSL 디바이스(110)(도 2a)가 온도 편위를 경험할 때, SSL 디바이스(110) 내의 층들은 다른 양만틈 팽창 또는 수축하여 다른 물질들 사이에 박리력을 유도할 것이다. 버퍼 물질, 반도체 물질들, 및 인터레이어 구조물(140)은 고온에서 형성된다. 그 결과, 생산되는 SSL 디바이스(110)가 에픽택셜 또는 다른 고온 프로세스들 후에 냉각될 때, 제1 물질(141)은 SSL 형성 구조물(120)보다 더 많이 수축될 것이다. 이것이 제1 물질(141)에서 장력을 유도하고, SSL 형성 구조물(120)에서 압축을 유도한다. 제1 물질(141)의 CTE보다 더 작게 제2 물질(142)의 CTE를 선택함으로써, 제2 물질(142)은 제1 물질(141)의 층들이 변형, 박리, 및/또는 다른 방법으로 피해적인 또는 파괴적인 프로세스를 경험하는 경향을 감소시키는 저항력을 제공할 수 있다. 따라서, 제1 물질(141)상의 힘(화살표 F1으로 지시된)은 필요한 복합체 CTE를 생성하도록 제2 물질(142)에 의해 제공된 대향 방향의 힘(화살표 F2로 지시된)에 의해 저항을 받을 수 있다. 예를 들어, 제2 물질(142)은 제1 물질(141)의 CTE보다 작지만 여전히 SSL 형성 구조물(120)의 CTE보다 큰 CTE를 갖도록 선택될 수 있다. 특정 실례에서, 제1 물질(141)가 GaN을 포함할 때 제2 물질(142)은 SiNx를 포함할 수 있다. 다른 실시예들에서, 이러한 물질들은 다른 구성물을 가질 수 있다. 여전히 다른 실시예들에서, 제1 물질(141)과 제2 물질(142)의 조합된 또는 복합체 CTE가 SSL 형성 구조물(120)의 CTE보다 조금 작아서 제1 물질(141)에서 압축 (인장이 아닌) 응력을 초래하는 한, 제2 물질(142)은 제1 물질(141)과 SSL 형성 구조물(120) 모두의 CTE보다 작은 CTE를 갖도록 선택될 수 있다.
인터레이어 구조물(140)을 제조하는 기술은 제1 물질(141)에서 응력들을 또한 감소시키는 다른 특징부들(features)을 포함할 수 있다. 예로서, 제1 물질(141)는 예로서 제1 물질(141)의 층들 사이에 제2 물질(142)을 삽입하는 것에 부가하여, 실리콘 및/또는 다른 적절한 물질로 도핑될 수 있다. 다른 실시예들에서, 제1 물질은 적절한 SSL 형성 구조물(120)의 다른 성분들로 도핑될 수 있다.
도 5d 내지 도 5e를 참고하여 위에서 설명된 특정 실시예에서, 제1 물질(141)은 버퍼 물질(152)상에 직접 배치되고, 또는 버퍼 물질(152)이 생략되면 SSL 형성 구조물(120)상에 직접 배치된다. 도 6b에 도시된 다른 실시예에서, 제2 물질(142)은 버퍼 물질(152)상에 형성될 수 있고, 또는 버퍼 물질(152)이 생략되면 SSL 형성 구조물(120)상에 직접 형성될 수 있다. 어느 실시예에서도, 인터레이어 구조물(140)은 제1 물질(141)의 적어도 두 층들을 포함하고, 동시에 제2 물질(142)은 상기 두 층들 사이에 배치된다.
상기 실시예들 중 어떤 것에서, 제1 물질(141)상의 힘들은 제2 물질(142)을 SSL 형성 구조물(120)에 가까이 배치함으로써 더욱 효율적으로 감소될 수 있다. 따라서, 제2 물질(142)을 직접 SSL 형성 구조물(120)상에 배치하거나, 또는 직접 버퍼 물질(152)상에 배치하는 것이 유익할 수 있다. 인터레이어 구조물에서의 제2 물질(142)의 제1 양이 직접 SSL 형성 구조물(120)상에 또는 직접 버퍼 물질(152)상에 배치되지 않으면, 그럼에도 불구하고 제2 물질(142)을 SSL 형성 구조물(120)과 버퍼 물질(152) 모두에 밀접하게 예로서 버퍼 물질(152)의 300 nm 이내에 배치하는 것이 유익할 수 있다.
도 7은 SSL 구조물(111)이 인터레이어 구조물(140)상에 형성된 후에 SSL 디바이스(110)의 개략도이다. SSL 구조물(111)은 제1 반도체 물질(115)(예로서, N-형 GaN), 활성 영역(114)(예로서 InGaN을 포함), 및 제2 반도체 물질(116)(예로서 P-형 GaN)을 포함할 수 있다. SSL 구조물(111)은 제1 접점(117)(예로서, P-형 접점)을 더 포함할 수 있다. 특정 실시예에서, 제1 접점(117)의 일부분, 제2 반도체 물질(116), 및 활성 영역(114)은 아래에 있는 제1 반도체 물질(115)의 일부분을 노출시키도록 제거될 수 있고, 따라서 도 2a에 도시된 바와 같이 제2 접점(119)의 형성을 허용한다. 이 실시예에서, 전체 구조물은 최종 소비자 디바이스로 패키징되어 통합될 수 있고, 또는 인터레이어 구조물(140) 및 그 아래의 소자들이 분리선(118)으로 지시한 바와 같이 SSL 디바이스(110)의 잔여부로부터 분리될 수 있다. SSL 디바이스(110)가 분리선(118)에서 분리되면, 제1 반도체 물질(115)의 하부 표면이 노출되고, 측방향 방위가 아닌 수직방향에서 제2 접점의 형성을 가능하게 한다. 상기 실시예들 중 어떤 것에서, 인터레이어 구조물(140)의 제1 및 제2 물질들(141, 142)을 선택하는 것 및/또는 SSL 기판(126) 및 생산되는 형성 구조물(120)에 대해 적절한 오프-컷 각도를 선택하는 것은 생산되는 SSL 디바이스(110)의 신뢰성, 효율, 및/또는 생산성을 향상시킬 수 있는 것으로 예상된다.
위에서 설명한 것으로부터, 본 기술의 특정한 실시예들이 예시의 목적으로 본원에서 설명되었지만 여러 가지 변경이 기술로부터 이탈하지 않고 만들어질 수 있음을 이해할 것이다. 예를 들어, 인터레이어 구조물은 특정한 실시 및/또는 다른 인자들에 따라 도면들에 도시된 것 외에 층들의 다른 개수 및/또는 배열을 가질 수 있다. SiNx 이외의 물질들이 인터레이어 구조물의 GaN(또는 다른) 층들상에 저항력을 제공하기 위해 사용될 수 있다. 그러한 물질들은 실리콘 산화물, 알루미늄 산화물 및 갈륨 산화물을 포함하지만 이것으로 제한하지 않는다. 특정 실시예들의 문맥에서 설명된 기술의 어떤 양상들은 다른 실시예들에 조합되거나 제거될 수 있다. 예를 들어, 버퍼 물질(152)은 일부 실시예들에서 제거될 수 있다. 일부 실시예들에서, SSL 디바이스(110)는 오프-컷 SSL 형성 구조물을 또한 포함하지 않고, CTE 특성들에 기초하여 선택된 제1 및 제2 물질을 갖는 인터레이어 구조물을 포함할 수 있다. 다른 실시예들에서, SSL 디바이스는 CTE 특성들에 기초하여 선택된 물질들을 포함하는 인터레이어 구조물이 없이, 오프-컷 SSL 형성 구조물을 포함할 수 있다. 또한, 본 기술의 어떤 실시예들과 관련된 장점들이 그들 실시예들의 문맥에서 설명된 반면에, 다른 실시예들도 역시 그러한 장점들을 발휘할 수 있으며, 모든 실시예가 반드시 본 개시내용의 범위 내에 들어가도록 그러한 장점들을 발휘할 필요는 없다. 따라서, 개시내용 및 관련 기술은 여기에 명백히 도시 또는 설명되지 않은 다른 실시예들을 포함할 수 있다.
110: SSL 디바이스 120: SLL 형성 구조물

Claims (20)

  1. 고체조명(SSL)장치로서,
    지지부재;
    상기 지지부재에 의해 지탱되는 실리콘 SSL 형성 구조물; 및
    상기 실리콘 SSL 형성 구조물에 의해 지탱되는 SSL 구조물을 포함하되,
    상기 실리콘 SSL 형성 구조물은 상기 지지부재를 향하여 대면하는 제1 표면과 상기 제1 표면으로부터 떨어져 반대로 대면하는 제2 표면을 갖고, 상기 제2 표면은 4.5°까지의 0이 아닌 값을 갖는 오프-컷 각도를 갖고,
    상기 SSL 구조물은 P-형 영역, N-형 영역, 및 상기 P-형 영역과 상기 N-형 영역 사이의 활성 영역을 포함하는, 고체조명장치.
  2. 청구항 1에 있어서,
    상기 오프-컷 각도는 0.5°내지 2°의 값을 갖는, 고체조명장치.
  3. 청구항 1에 있어서,
    상기 실리콘 SSL 형성 구조물과 상기 SSL 구조물 사이에 배치된 버퍼 물질을 더 포함하는, 고체조명장치.
  4. 청구항 1에 있어서,
    상기 실리콘 SSL 형성 구조물은 Si(1, 1, 1) 결정 방위를 갖는 실리콘 물질을 포함하는, 고체조명장치.
  5. 청구항 1에 있어서,
    상기 실리콘 SSL 형성 구조물은 Si(1, 0, 0) 결정 방위를 갖는 실리콘 물질을 포함하는, 고체조명장치.
  6. 청구항 1에 있어서, 상기 SSL 구조물은 상기 실리콘 SSL 형성 구조물과 직접 접촉하고 있는, 고체조명장치.
  7. 청구항 1에 있어서, 상기 지지 부재는 폴리알루미늄 질화물을 포함하는, 고체조명장치.
  8. 청구항 1에 있어서,
    제1 물질 및 상기 제1 물질 내에 함유된 제2 물질을 더 포함하고, 상기 제1 및 제2 물질은 상기 실리콘 SSL 형성 구조물과 상기 SSL 구조물 사이에 있는, 고체조명장치.
  9. 고체조명(SSL)장치로서,
    지지부재;
    상기 지지부재에 의해 지탱되며, 상기 지지부재를 향하여 대면하는 제1 표면과 상기 제1 표면으로부터 떨어져 반대로 대면하는 제2 표면을 갖는 SSL 형성 구조물로서, 상기 제2 표면은 4.5°까지의 0이 아닌 값을 갖는 오프-컷 각도를 갖는, SSL 형성 구조물;
    상기 SSL 형성 구조물에 의해 지탱되며, P-형 영역, N-형 영역, 및 상기 P-형 영역과 상기 N-형 영역 사이의 활성 영역을 포함하는, SSL 구조물;
    상기 SSL 형성 구조물과 상기 SSL 구조물 사이에 배치된 버퍼 물질; 및
    상기 버퍼 물질과 상기 SSL 형성 구조물 사이의 인터레이어 구조물을 포함하며,
    상기 인터레이어 구조물은 적어도 갈륨 질화물의 두 개의 층과, 상기 갈륨 질화물의 두 개의 층 사이에 있는 다량의 실리콘 질화물을 포함하는, 고체조명장치.
  10. 고체조명(SSL)장치로서,
    형성 구조물 열팽창계수(CTE)를 갖는 SSL 형성 구조물; 및
    상기 SSL 형성 구조물에 의해 지탱되는 인터레이어 구조물을 포함하며,
    상기 인터레이어 구조물은,
    상기 형성 구조물 CTE보다 큰 제1 물질 CTE를 갖는 제1 물질, 및
    상기 제1 물질에 대해 적층되고, 상기 제1 물질의 제1 부분과 상기 제1 물질의 제2 부분 사이에 배치되며, 상기 제1 물질 CTE보다 작은 제2 물질 CTE를 갖는 제2 물질을 포함하는, 고체조명장치.
  11. 청구항 10에 있어서,
    상기 제2 물질 CTE와 상기 제1 물질 CTE 사이의 차이는, 상기 제1 물질에 의해 상기 SSL 형성 구조물 상에 생성된 제2 힘을 중화하는 제1 힘을 제공하도록 선택되는, 고체조명장치.
  12. 청구항 10에 있어서,
    상기 SSL 형성 구조물은 실리콘을 포함하며,
    상기 고체조명장치는 상기 SSL 형성 구조물을 지탱하는 폴리알루미늄 질화물 지지 부재를 더 포함하는, 고체조명장치.
  13. 청구항 10에 있어서,
    상기 SSL 형성 구조물과 상기 인터레이어 구조물 사이에 버퍼 물질을 더 포함하는, 고체조명장치.
  14. 청구항 13에 있어서,
    상기 제2 물질은 상기 버퍼 물질의 300 nm 이내에 있는, 고체조명장치.
  15. 청구항 10에 있어서,
    상기 제2 물질은 상기 제2 물질의 이격된 체적들을 포함하며,
    상기 제1 물질의 제3 부분은 상기 제2 물질의 상기 이격된 체적들 사이에 배치되는, 고체조명장치.
  16. 청구항 10에 있어서,
    상기 제1 물질은 갈륨 질화물을 포함하고, 상기 제2 물질은 실리콘 질화물을 포함하는, 고체조명장치.
  17. 청구항 10에 있어서,
    상기 제1 물질은 상기 제2 물질의 성분으로 도핑되는, 고체조명장치.
  18. 청구항 10에 있어서,
    상기 제1 물질은 실리콘으로 도핑되는, 고체조명장치.
  19. 청구항 10에 있어서,
    상기 SSL 형성 구조물은 4.5°까지의 0이 아닌 값을 갖는 오프-컷 각도를 갖는, 고체조명장치.
  20. 청구항 10에 있어서,
    상기 SSL 형성 구조물은 실리콘을 포함하며,
    상기 SSL 형성 구조물은 0.5°내지 2°의 값을 갖는 오프-컷 각도를 갖는, 고체조명장치.
KR1020137020824A 2009-08-24 2010-08-24 선택된 열팽창 및/또는 표면 특성들을 갖는 고체조명장치, 및 관련 방법 KR101652153B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US23630009P 2009-08-24 2009-08-24
US61/236,300 2009-08-24
US26106509P 2009-11-13 2009-11-13
US61/261,065 2009-11-13
US12/861,706 2010-08-23
US12/861,706 US8436362B2 (en) 2009-08-24 2010-08-23 Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
PCT/US2010/046535 WO2011028546A2 (en) 2009-08-24 2010-08-24 Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127007186A Division KR101374951B1 (ko) 2009-08-24 2010-08-24 선택된 열팽창 및/또는 표면 특성들을 갖는 고체조명장치, 및 관련 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167022930A Division KR20160105528A (ko) 2009-08-24 2010-08-24 선택된 열팽창 및/또는 표면 특성들을 갖는 고체조명장치, 및 관련 방법

Publications (2)

Publication Number Publication Date
KR20130096330A KR20130096330A (ko) 2013-08-29
KR101652153B1 true KR101652153B1 (ko) 2016-08-29

Family

ID=43649898

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020137020824A KR101652153B1 (ko) 2009-08-24 2010-08-24 선택된 열팽창 및/또는 표면 특성들을 갖는 고체조명장치, 및 관련 방법
KR1020167022930A KR20160105528A (ko) 2009-08-24 2010-08-24 선택된 열팽창 및/또는 표면 특성들을 갖는 고체조명장치, 및 관련 방법
KR1020127007186A KR101374951B1 (ko) 2009-08-24 2010-08-24 선택된 열팽창 및/또는 표면 특성들을 갖는 고체조명장치, 및 관련 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020167022930A KR20160105528A (ko) 2009-08-24 2010-08-24 선택된 열팽창 및/또는 표면 특성들을 갖는 고체조명장치, 및 관련 방법
KR1020127007186A KR101374951B1 (ko) 2009-08-24 2010-08-24 선택된 열팽창 및/또는 표면 특성들을 갖는 고체조명장치, 및 관련 방법

Country Status (7)

Country Link
US (4) US8436362B2 (ko)
EP (1) EP2471112B1 (ko)
KR (3) KR101652153B1 (ko)
CN (1) CN102549779B (ko)
SG (2) SG178573A1 (ko)
TW (2) TWI584492B (ko)
WO (1) WO2011028546A2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI440210B (zh) 2007-01-22 2014-06-01 Cree Inc 使用發光裝置外部互連陣列之照明裝置及其製造方法
US8436362B2 (en) 2009-08-24 2013-05-07 Micron Technology, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
US10290674B2 (en) 2016-04-22 2019-05-14 QROMIS, Inc. Engineered substrate including light emitting diode and power circuitry
US10074567B2 (en) * 2016-10-21 2018-09-11 QROMIS, Inc. Method and system for vertical integration of elemental and compound semiconductors
CN110023080A (zh) * 2016-11-28 2019-07-16 康宁股份有限公司 灯具覆盖和包含此类覆盖的灯具
WO2019028314A1 (en) 2017-08-03 2019-02-07 Cree, Inc. HIGH DENSITY PIXELIZED LED CHIPS AND NETWORK DEVICES AND METHODS OF MANUFACTURE
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
US10734303B2 (en) * 2017-11-06 2020-08-04 QROMIS, Inc. Power and RF devices implemented using an engineered substrate structure
JP7064325B2 (ja) * 2017-12-18 2022-05-10 スタンレー電気株式会社 半導体発光装置、および、それを用いた半導体発光装置の製造方法
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
US11145689B2 (en) * 2018-11-29 2021-10-12 Creeled, Inc. Indicia for light emitting diode chips
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
WO2021087109A1 (en) 2019-10-29 2021-05-06 Cree, Inc. Texturing for high density pixelated-led chips
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009505377A (ja) 2005-08-17 2009-02-05 日本碍子株式会社 半導体積層構造とその形成方法、および発光素子
US20100052008A1 (en) 2008-02-01 2010-03-04 The Regents Of The University Of California Enhancement of optical polarization of nitride light-emitting diodes by wafer off-axis cut
US20100096615A1 (en) 2006-09-29 2010-04-22 Rohm Co., Ltd. Light-emitting device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220077A (ja) 1988-07-08 1990-01-23 Toshiba Corp 緑色発光ダイオードの製造方法
JP2914246B2 (ja) 1995-10-12 1999-06-28 昭和電工株式会社 エピタキシャルウエハおよび半導体発光素子
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
DE10032246A1 (de) 2000-07-03 2002-01-17 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip auf der Basis von InGaN und Verfahren zu dessen Herstellung
JP2003298109A (ja) 2002-04-02 2003-10-17 Sanyo Electric Co Ltd 半導体素子及びその製造方法
WO2006015185A2 (en) 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
US7846759B2 (en) 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US10374120B2 (en) 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
TW200707799A (en) 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
TWI490918B (zh) 2006-01-20 2015-07-01 Univ California 半極性氮化（鋁，銦，鎵，硼）之改良成長方法
US20070243703A1 (en) 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
RU2326993C2 (ru) * 2006-07-25 2008-06-20 Самсунг Электро-Меканикс Ко., Лтд. Способ выращивания монокристалла нитрида на кремниевой пластине, нитридный полупроводниковый светоизлучающий диод, изготовленный с его использованием, и способ такого изготовления
KR100793443B1 (ko) 2006-09-22 2008-01-11 (주)하이쏠라 질화물계 화합물 반도체용 기판 구조체 및 그 제조방법
US20080121903A1 (en) * 2006-11-24 2008-05-29 Sony Corporation Method for manufacturing light-emitting diode, light-emitting diode, lightsource cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display, and electronic apparatus
KR100878418B1 (ko) 2006-11-27 2009-01-13 삼성전기주식회사 수직구조 질화물 반도체 발광 소자 및 제조방법
JP4907476B2 (ja) 2007-03-13 2012-03-28 コバレントマテリアル株式会社 窒化物半導体単結晶
US20080224268A1 (en) 2007-03-13 2008-09-18 Covalent Materials Corporation Nitride semiconductor single crystal substrate
US7964888B2 (en) * 2007-04-18 2011-06-21 Cree, Inc. Semiconductor light emitting device packages and methods
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090085055A1 (en) 2007-09-27 2009-04-02 Hui Peng Method for Growing an Epitaxial Layer
US9086213B2 (en) 2007-10-17 2015-07-21 Xicato, Inc. Illumination device with light emitting diodes
JP2009135448A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
CN101471402A (zh) 2007-12-27 2009-07-01 深圳市方大国科光电技术有限公司 利用硅001晶面制备GaN基LED的图形衬底的方法
JP2010040692A (ja) * 2008-08-04 2010-02-18 Furukawa Electric Co Ltd:The 窒化物系半導体素子及びその製造方法
US8436362B2 (en) 2009-08-24 2013-05-07 Micron Technology, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009505377A (ja) 2005-08-17 2009-02-05 日本碍子株式会社 半導体積層構造とその形成方法、および発光素子
US20100096615A1 (en) 2006-09-29 2010-04-22 Rohm Co., Ltd. Light-emitting device
US20100052008A1 (en) 2008-02-01 2010-03-04 The Regents Of The University Of California Enhancement of optical polarization of nitride light-emitting diodes by wafer off-axis cut

Also Published As

Publication number Publication date
US9806230B2 (en) 2017-10-31
KR20130096330A (ko) 2013-08-29
US8436362B2 (en) 2013-05-07
EP2471112A2 (en) 2012-07-04
US20110121310A1 (en) 2011-05-26
US8729563B2 (en) 2014-05-20
EP2471112B1 (en) 2019-04-10
WO2011028546A2 (en) 2011-03-10
TW201123531A (en) 2011-07-01
CN102549779A (zh) 2012-07-04
TWI619265B (zh) 2018-03-21
KR20160105528A (ko) 2016-09-06
KR101374951B1 (ko) 2014-03-17
CN102549779B (zh) 2015-07-22
SG178573A1 (en) 2012-03-29
TW201711223A (zh) 2017-03-16
US9166107B2 (en) 2015-10-20
US20150008441A1 (en) 2015-01-08
SG10201405086RA (en) 2014-10-30
US20130062615A1 (en) 2013-03-14
TWI584492B (zh) 2017-05-21
KR20120045055A (ko) 2012-05-08
US20160049549A1 (en) 2016-02-18
WO2011028546A3 (en) 2011-05-12
EP2471112A4 (en) 2015-03-04

Similar Documents

Publication Publication Date Title
KR101652153B1 (ko) 선택된 열팽창 및/또는 표면 특성들을 갖는 고체조명장치, 및 관련 방법
US10431714B2 (en) Engineered substrates for semiconductor devices and associated systems and methods
US8093606B2 (en) Nitride semiconductor light emitting device
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
US8106403B2 (en) III-nitride light emitting device incorporation boron
WO2003098710A1 (en) Semiconductor light emitting element and production method therefor
JPH1140847A (ja) 窒化ガリウム系半導体素子およびその製造方法
JP4852755B2 (ja) 化合物半導体素子の製造方法
KR100689975B1 (ko) 질화물계 발광 소자의 삼원 질화물계 버퍼층 및 그 제조방법
US20070105260A1 (en) Nitride-based semiconductor device and production method thereof
TWI595683B (zh) 發光裝置及其製造方法
US8466472B2 (en) Semiconductor device, method of manufacturing the same, and electronic device including the semiconductor device
JP2009123836A (ja) 窒化物半導体発光素子
KR101745996B1 (ko) 발광소자
KR20160015731A (ko) 발광 다이오드 및 그 제조 방법
KR101681573B1 (ko) 발광소자의 제조방법
KR101199796B1 (ko) 질화물계 반도체 발광소자 및 그의 제조 방법
KR20130024482A (ko) 수직형 발광 다이오드용 기판
JP2005142545A (ja) 窒化ガリウム系化合物半導体発光素子、その正極、それを用いた発光ダイオード、およびそれを用いたランプ

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
A107 Divisional application of patent
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190729

Year of fee payment: 4