JP2914246B2 - エピタキシャルウエハおよび半導体発光素子 - Google Patents
エピタキシャルウエハおよび半導体発光素子Info
- Publication number
- JP2914246B2 JP2914246B2 JP26431795A JP26431795A JP2914246B2 JP 2914246 B2 JP2914246 B2 JP 2914246B2 JP 26431795 A JP26431795 A JP 26431795A JP 26431795 A JP26431795 A JP 26431795A JP 2914246 B2 JP2914246 B2 JP 2914246B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial
- substrate
- thin film
- silicon
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 71
- 239000010409 thin film Substances 0.000 claims description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 28
- 239000013078 crystal Substances 0.000 claims description 12
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 10
- 238000010583 slow cooling Methods 0.000 claims description 9
- 239000000110 cooling liquid Substances 0.000 claims description 7
- 239000012071 phase Substances 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 description 25
- 241001315488 Inazuma Species 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 14
- 230000002269 spontaneous effect Effects 0.000 description 11
- 238000005204 segregation Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 238000005498 polishing Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000004927 fusion Effects 0.000 description 3
- 239000007791 liquid phase Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid group Chemical group S(O)(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02623—Liquid deposition
- H01L21/02625—Liquid deposition using melted materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02623—Liquid deposition
- H01L21/02628—Liquid deposition using solutions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Led Devices (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はエピタキシャルウエ
ハおよび半導体発光素子に係わり、詳しくは徐冷法液相
エピタキシャル成長方法によって、ＧａＡｓ単結晶基板
上に、シリコンを添加したＧａＡｓあるいはＡｌＧａＡ
ｓからなるエピタキシャル薄膜を成長し、該エピタキシ
ャル薄膜中にシリコンの自然反転を利用してｐｎ接合を
形成したエピタキシャルウエハ、および該ウエハから作
製された半導体発光素子に関するものである。
ハおよび半導体発光素子に係わり、詳しくは徐冷法液相
エピタキシャル成長方法によって、ＧａＡｓ単結晶基板
上に、シリコンを添加したＧａＡｓあるいはＡｌＧａＡ
ｓからなるエピタキシャル薄膜を成長し、該エピタキシ
ャル薄膜中にシリコンの自然反転を利用してｐｎ接合を
形成したエピタキシャルウエハ、および該ウエハから作
製された半導体発光素子に関するものである。
【０００２】
【従来の技術】III −Ｖ族化合物半導体におけるドーパ
ントとしてのシリコンは、両性不純物として知られてい
る。即ち、シリコンはIV族元素であるので、半導体母体
の III 族元素を置換するとドナーになり、Ｖ族元素を
置換するとアクセプターとなる。その結果、シリコンを
添加したIII −Ｖ族化合物半導体の電導型と有効キャリ
ヤ濃度は、III 族元素を置換したシリコンの濃度とＶ族
元素を置換したシリコンの濃度の大小関係と濃度差によ
ってそれぞれ決まる。
ントとしてのシリコンは、両性不純物として知られてい
る。即ち、シリコンはIV族元素であるので、半導体母体
の III 族元素を置換するとドナーになり、Ｖ族元素を
置換するとアクセプターとなる。その結果、シリコンを
添加したIII −Ｖ族化合物半導体の電導型と有効キャリ
ヤ濃度は、III 族元素を置換したシリコンの濃度とＶ族
元素を置換したシリコンの濃度の大小関係と濃度差によ
ってそれぞれ決まる。
【０００３】徐冷法液相エピタキシャル成長方法を用い
て、シリコンを添加したＧａＡｓあるいはＡｌＧａＡｓ
からなるエピタキシャル薄膜を成長させる場合、シリコ
ンのドナーとしての偏析係数と、アクセプターとしての
偏析係数の温度依存性が異なっていることが一般に知ら
れている。そして、この現象を利用した赤外発光ダイオ
ードの製造が広くおこなわれている。
て、シリコンを添加したＧａＡｓあるいはＡｌＧａＡｓ
からなるエピタキシャル薄膜を成長させる場合、シリコ
ンのドナーとしての偏析係数と、アクセプターとしての
偏析係数の温度依存性が異なっていることが一般に知ら
れている。そして、この現象を利用した赤外発光ダイオ
ードの製造が広くおこなわれている。
【０００４】即ち、上記の赤外発光ダイオードの製造に
おいては、シリコンを添加したＧａＡｓあるいはＡｌＧ
ａＡｓからなるエピタキシャル薄膜を徐冷法液相エピタ
キシャル成長方法を用いて成長させる際に、その成長温
度が高温の場合はシリコンのドナーとしての偏析係数の
方がアクセプターとしての偏析係数よりも大きいため、
成長したエピタキシャル薄膜はｎ型となる。ところが成
長に伴う系の冷却の過程で、ある温度を境界として前記
のシリコンのドナーとしての偏析係数とアクセプターと
しての偏析係数の大小関係が逆転するため、低温で成長
したエピタキシャル薄膜はｐ型となる。その結果、エピ
タキシャル薄膜中にｐｎ接合が形成される。このような
現象は一般にシリコンの自然反転と呼ばれており、前述
の偏析係数の大小関係が逆転する温度を自然反転温度と
称する。
おいては、シリコンを添加したＧａＡｓあるいはＡｌＧ
ａＡｓからなるエピタキシャル薄膜を徐冷法液相エピタ
キシャル成長方法を用いて成長させる際に、その成長温
度が高温の場合はシリコンのドナーとしての偏析係数の
方がアクセプターとしての偏析係数よりも大きいため、
成長したエピタキシャル薄膜はｎ型となる。ところが成
長に伴う系の冷却の過程で、ある温度を境界として前記
のシリコンのドナーとしての偏析係数とアクセプターと
しての偏析係数の大小関係が逆転するため、低温で成長
したエピタキシャル薄膜はｐ型となる。その結果、エピ
タキシャル薄膜中にｐｎ接合が形成される。このような
現象は一般にシリコンの自然反転と呼ばれており、前述
の偏析係数の大小関係が逆転する温度を自然反転温度と
称する。
【０００５】このシリコンの自然反転を利用して発光ダ
イオードを製造する方法の利点は次のような点にある。
即ち、他の一般に行われている液相エピタキシャル成長
法による発光ダイオードの製造においては、ｐ型の薄膜
とｎ型の薄膜を成長するためには２つの溶液を用意しな
くてはならない。これに対して、前記の方法を用いれば
単一溶液のみでｐｎ接合が形成できる。従って、基板一
枚あたりに要する溶液槽が少ないため、同一体積のエピ
タキシャル成長炉で多数枚のエピタキシャル成長が可能
となり量産、及びコストの低減が図れるのである。
イオードを製造する方法の利点は次のような点にある。
即ち、他の一般に行われている液相エピタキシャル成長
法による発光ダイオードの製造においては、ｐ型の薄膜
とｎ型の薄膜を成長するためには２つの溶液を用意しな
くてはならない。これに対して、前記の方法を用いれば
単一溶液のみでｐｎ接合が形成できる。従って、基板一
枚あたりに要する溶液槽が少ないため、同一体積のエピ
タキシャル成長炉で多数枚のエピタキシャル成長が可能
となり量産、及びコストの低減が図れるのである。
【０００６】
【発明が解決しようとする課題】ところが、上述のよう
にシリコンの自然反転を利用して形成したエピタキシャ
ル薄膜中のｐｎ接合界面には、図１に模式的に示したよ
うなｐ層中にくさび型にｎ層が入り込んだ構造が現れる
ことがあった。このような界面の形状を持つエピタキシ
ャルウエハから発光素子を分離する際に、図１の点線５
で示したように１つの素子の中にこの構造が含まれてし
まうように素子が分離された場合、図２（ａ）に示すよ
うに本来はダイオ−ド（ｐｎ構造）であるべき素子が図
２（ｂ）に示すようなサイリスタ（ｐｎｐｎ構造）にな
り、定格電圧を印加しても電流が流れなくなるという不
具合が生じることがあった。以下ではこのｐ層中にくさ
び型にｎ層が入り込んだ構造を、その形状と特性からイ
ナズマ型サイリスタ４と呼ぶこととする。
にシリコンの自然反転を利用して形成したエピタキシャ
ル薄膜中のｐｎ接合界面には、図１に模式的に示したよ
うなｐ層中にくさび型にｎ層が入り込んだ構造が現れる
ことがあった。このような界面の形状を持つエピタキシ
ャルウエハから発光素子を分離する際に、図１の点線５
で示したように１つの素子の中にこの構造が含まれてし
まうように素子が分離された場合、図２（ａ）に示すよ
うに本来はダイオ−ド（ｐｎ構造）であるべき素子が図
２（ｂ）に示すようなサイリスタ（ｐｎｐｎ構造）にな
り、定格電圧を印加しても電流が流れなくなるという不
具合が生じることがあった。以下ではこのｐ層中にくさ
び型にｎ層が入り込んだ構造を、その形状と特性からイ
ナズマ型サイリスタ４と呼ぶこととする。
【０００７】イナズマ型サイリスタの発生原因について
は温度ゆらぎ、溶液内のシリコン濃度の不均一性などさ
まざまな要因が考えられるが、現在まで明確な結論を得
るには至っていない。本発明の目的は、このシリコンの
自然反転を利用して形成したｐｎ接合に特有の問題であ
るイナズマ型サイリスタの発生を低減または解消し、発
光素子に生じるサイリスタ構造の発生を解消することに
ある。加えて本発明の目的は、上記のイナズマ型サイリ
スタを解消する手段として本発明者が見いだした後述す
る方法に付随して、新たに発生したエピタキシャルウエ
ハの表面の凹凸という問題をも同時に解決する手段を提
供することにある。
は温度ゆらぎ、溶液内のシリコン濃度の不均一性などさ
まざまな要因が考えられるが、現在まで明確な結論を得
るには至っていない。本発明の目的は、このシリコンの
自然反転を利用して形成したｐｎ接合に特有の問題であ
るイナズマ型サイリスタの発生を低減または解消し、発
光素子に生じるサイリスタ構造の発生を解消することに
ある。加えて本発明の目的は、上記のイナズマ型サイリ
スタを解消する手段として本発明者が見いだした後述す
る方法に付随して、新たに発生したエピタキシャルウエ
ハの表面の凹凸という問題をも同時に解決する手段を提
供することにある。
【０００８】
【課題を解決するための手段】徐冷法液相エピタキシャ
ル成長方法によって、ＧａＡｓ単結晶基板上に、シリコ
ンを添加したＧａＡｓあるいはＡｌＧａＡｓからなるエ
ピタキシャル薄膜を成長する場合、従来の技術に於いて
は、ＧａＡｓ単結晶基板は（１００）面或いはそれと等
価な面が用いられるのが一般的であった。本発明者はイ
ナズマ型サイリスタの低減について検討を重ねた結果、
エピタキシャル成長に使用する基板の表面を（１００）
面或いはこれと等価な面から傾けることが、ｐｎ接合界
面の形状に影響を与えることを見いだした。即ち、基板
の表面の傾きが０．２度以内の場合はｐｎ接合界面形状
は基板面方位に傾きのない場合と同様であるが、傾きを
０．５度以上にするとイナズマ型サイリスタのエピタキ
シャル成長面と平行な方向の長さが５０μｍ以下とな
り、さらに傾きを１度以上にするとイナズマ型サイリス
タが解消されることが明らかになった。本発明者は以上
の知見に基づき、本発明に到ったものである。
ル成長方法によって、ＧａＡｓ単結晶基板上に、シリコ
ンを添加したＧａＡｓあるいはＡｌＧａＡｓからなるエ
ピタキシャル薄膜を成長する場合、従来の技術に於いて
は、ＧａＡｓ単結晶基板は（１００）面或いはそれと等
価な面が用いられるのが一般的であった。本発明者はイ
ナズマ型サイリスタの低減について検討を重ねた結果、
エピタキシャル成長に使用する基板の表面を（１００）
面或いはこれと等価な面から傾けることが、ｐｎ接合界
面の形状に影響を与えることを見いだした。即ち、基板
の表面の傾きが０．２度以内の場合はｐｎ接合界面形状
は基板面方位に傾きのない場合と同様であるが、傾きを
０．５度以上にするとイナズマ型サイリスタのエピタキ
シャル成長面と平行な方向の長さが５０μｍ以下とな
り、さらに傾きを１度以上にするとイナズマ型サイリス
タが解消されることが明らかになった。本発明者は以上
の知見に基づき、本発明に到ったものである。
【０００９】即ち本発明は、徐冷法液相エピタキシャル
成長方法によって、ＧａＡｓ単結晶基板上に、シリコン
を添加したＧａＡｓあるいはＡｌＧａＡｓからなるエピ
タキシャル薄膜を成長し、該エピタキシャル薄膜中にシ
リコンの自然反転を利用してｐｎ接合を形成したエピタ
キシャルウエハにおいて、前記ＧａＡｓ単結晶基板は、
表面が（１００）面あるいはこれと等価な面から０．５
度以上傾いていることを特徴とする。
成長方法によって、ＧａＡｓ単結晶基板上に、シリコン
を添加したＧａＡｓあるいはＡｌＧａＡｓからなるエピ
タキシャル薄膜を成長し、該エピタキシャル薄膜中にシ
リコンの自然反転を利用してｐｎ接合を形成したエピタ
キシャルウエハにおいて、前記ＧａＡｓ単結晶基板は、
表面が（１００）面あるいはこれと等価な面から０．５
度以上傾いていることを特徴とする。
【００１０】ところが一方、基板表面の低指数面からの
傾きが大きくなるにつれて、一般にエピタキシャルウエ
ハの表面は凹凸が強くなる傾向にある。このような表面
の凹凸は発光素子を製造する工程に於いて様々な不良の
原因となるので、エピタキシャルウエハ表面の凹凸はな
るべく小さいことが望ましい。本発明者は、上述の発明
を実施するに当たって、エピタキシャルウエハ表面の凹
凸が発光素子を製造する工程に於いて様々な不良の原因
となるのを防ぐために許容できる基板の傾き角度の上限
を検討した結果、傾き角度が５度以下であるならば、表
面研磨等の方法により上記の表面の凹凸が発光素子を製
造する工程に於いて様々な不良の原因となるのを防ぐこ
とができることを見いだした。
傾きが大きくなるにつれて、一般にエピタキシャルウエ
ハの表面は凹凸が強くなる傾向にある。このような表面
の凹凸は発光素子を製造する工程に於いて様々な不良の
原因となるので、エピタキシャルウエハ表面の凹凸はな
るべく小さいことが望ましい。本発明者は、上述の発明
を実施するに当たって、エピタキシャルウエハ表面の凹
凸が発光素子を製造する工程に於いて様々な不良の原因
となるのを防ぐために許容できる基板の傾き角度の上限
を検討した結果、傾き角度が５度以下であるならば、表
面研磨等の方法により上記の表面の凹凸が発光素子を製
造する工程に於いて様々な不良の原因となるのを防ぐこ
とができることを見いだした。
【００１１】そこで本発明は、徐冷法液相エピタキシャ
ル成長方法によって、ＧａＡｓ単結晶基板上に、シリコ
ンを添加したＧａＡｓあるいはＡｌＧａＡｓからなるエ
ピタキシャル薄膜を成長し、該エピタキシャル薄膜中に
シリコンの自然反転を利用してｐｎ接合を形成したエピ
タキシャルウエハにおいて、前記ＧａＡｓ単結晶基板
は、表面が（１００）面あるいはこれと等価な面から
０．５度以上かつ５度以下の範囲内で傾いていることを
特徴とするものである。
ル成長方法によって、ＧａＡｓ単結晶基板上に、シリコ
ンを添加したＧａＡｓあるいはＡｌＧａＡｓからなるエ
ピタキシャル薄膜を成長し、該エピタキシャル薄膜中に
シリコンの自然反転を利用してｐｎ接合を形成したエピ
タキシャルウエハにおいて、前記ＧａＡｓ単結晶基板
は、表面が（１００）面あるいはこれと等価な面から
０．５度以上かつ５度以下の範囲内で傾いていることを
特徴とするものである。
【００１２】
【発明の実施の形態】本発明によれば、ＧａＡｓ単結晶
基板は、表面が（１００）面あるいはこれと等価な面か
ら０．５度以上傾いている。本発明がイナズマ型サイリ
スタの発生の問題を解消し得る理由は、以下の作用によ
るものだと考えられる。
基板は、表面が（１００）面あるいはこれと等価な面か
ら０．５度以上傾いている。本発明がイナズマ型サイリ
スタの発生の問題を解消し得る理由は、以下の作用によ
るものだと考えられる。
【００１３】周知のようにエピタキシャルウエハの表面
の形態は、基板面方位の傾きに依存するが、これは基板
面方位を傾けることによって基板表面に生じる原子層ス
テップの密度が面方位の傾きの有無と大きさによって異
なるためである。即ち、基板の面方位に傾きのない基板
を使用する場合には、この原子層ステップの密度は小さ
く、また表面にランダムに存在するので、エピタキシャ
ルウエハの表面の形態には方向性がないが、基板面方位
が傾いている場合には、基板表面の原子層ステップが面
方位を傾けた方向に、傾けた角度の正接の逆数に比例し
た間隔で存在するために、エピタキシャルウエハの表面
の形態はこれに対応した方向に縞状のパターンを持つよ
うになるのである。
の形態は、基板面方位の傾きに依存するが、これは基板
面方位を傾けることによって基板表面に生じる原子層ス
テップの密度が面方位の傾きの有無と大きさによって異
なるためである。即ち、基板の面方位に傾きのない基板
を使用する場合には、この原子層ステップの密度は小さ
く、また表面にランダムに存在するので、エピタキシャ
ルウエハの表面の形態には方向性がないが、基板面方位
が傾いている場合には、基板表面の原子層ステップが面
方位を傾けた方向に、傾けた角度の正接の逆数に比例し
た間隔で存在するために、エピタキシャルウエハの表面
の形態はこれに対応した方向に縞状のパターンを持つよ
うになるのである。
【００１４】次にｐｎ接合界面形状について考えてみ
る。エピタキシャル層は全体としては基板表面と垂直に
成長するが、これに伴って先述の原子層ステップは図３
に示すように成長方向とは異なる方向８に進行する。
る。エピタキシャル層は全体としては基板表面と垂直に
成長するが、これに伴って先述の原子層ステップは図３
に示すように成長方向とは異なる方向８に進行する。
【００１５】エピタキシャル層と原子層ステップは成長
速度と成長方位が異なるので、それぞれの領域に対応す
る不純物の実効偏析係数が異なる。シリコンを添加した
ＧａＡｓの場合は、ジャーナル・オブ・アプライド・フ
ィジックス第４２巻４５１２〜４５１３頁（１９７１年
発行）記載のように、成長方位が異なると自然反転温度
が変化する。このため、エピタキシャル層と原子層ステ
ップの領域では自然反転温度が異なり、基板面方位を
（１００）面とした場合は原子層ステップの方が自然反
転温度が低くなる。このため、エピタキシャル成長の過
程において、系の温度がエピタキシャル層の自然反転温
度に達しても原子層ステップは自然反転せず、系が原子
層ステップの自然反転温度に達するまで原子層ステップ
の進行した跡のみがｎ型になる。この結果、図１のよう
なイナズマ型サイリスタが発生するものと考えられる。
速度と成長方位が異なるので、それぞれの領域に対応す
る不純物の実効偏析係数が異なる。シリコンを添加した
ＧａＡｓの場合は、ジャーナル・オブ・アプライド・フ
ィジックス第４２巻４５１２〜４５１３頁（１９７１年
発行）記載のように、成長方位が異なると自然反転温度
が変化する。このため、エピタキシャル層と原子層ステ
ップの領域では自然反転温度が異なり、基板面方位を
（１００）面とした場合は原子層ステップの方が自然反
転温度が低くなる。このため、エピタキシャル成長の過
程において、系の温度がエピタキシャル層の自然反転温
度に達しても原子層ステップは自然反転せず、系が原子
層ステップの自然反転温度に達するまで原子層ステップ
の進行した跡のみがｎ型になる。この結果、図１のよう
なイナズマ型サイリスタが発生するものと考えられる。
【００１６】基板の表面が傾いている場合には、前述の
ように原子層ステップが表面に存在する。この原子層ス
テップはエピタキシャル成長中に互いに融合するのでエ
ピタキシャル成長終了後では肉眼で確認できるようなマ
クロな構造になる。この融合が起こるタイミングは原子
ステップ密度が大きいほどエピタキシャル成長開始位置
に近い。実験結果から面方位の傾きが０．５度のときは
この融合がエピタキシャル層の自然反転温度よりも僅か
に低温側、即ちエピタキシャル成長が進行した側で起こ
る。このため、基板面方位が傾いていない場合よりもイ
ナズマ型サイリスタの長さが短くなる。さらに傾きを大
きくした場合、この原子層ステップ密度が高くなるの
で、エピタキシャル層の自然反転温度に達するよりも前
に原子層ステップが融合する。このため、イナズマ型サ
イリスタは発生しなくなるものと考えられる。
ように原子層ステップが表面に存在する。この原子層ス
テップはエピタキシャル成長中に互いに融合するのでエ
ピタキシャル成長終了後では肉眼で確認できるようなマ
クロな構造になる。この融合が起こるタイミングは原子
ステップ密度が大きいほどエピタキシャル成長開始位置
に近い。実験結果から面方位の傾きが０．５度のときは
この融合がエピタキシャル層の自然反転温度よりも僅か
に低温側、即ちエピタキシャル成長が進行した側で起こ
る。このため、基板面方位が傾いていない場合よりもイ
ナズマ型サイリスタの長さが短くなる。さらに傾きを大
きくした場合、この原子層ステップ密度が高くなるの
で、エピタキシャル層の自然反転温度に達するよりも前
に原子層ステップが融合する。このため、イナズマ型サ
イリスタは発生しなくなるものと考えられる。
【００１７】本発明者の実験によると、この原子層ステ
ップがエピタキシャル層の自然反転温度に達する以前の
段階で完全に融合するときの基板の傾きの最小値が１度
であることがあきらかになった。また基板表面の傾きが
０．５度であっても、（１００）面に垂直に成長したエ
ピタキシャル層が自然反転した直後に原子層ステップの
融合が起こるため、イナズマ型サイリスタの長さが通常
の素子サイズよりも充分小さくなるので、発光素子の作
製に支障がなくなることもあきらかになった。
ップがエピタキシャル層の自然反転温度に達する以前の
段階で完全に融合するときの基板の傾きの最小値が１度
であることがあきらかになった。また基板表面の傾きが
０．５度であっても、（１００）面に垂直に成長したエ
ピタキシャル層が自然反転した直後に原子層ステップの
融合が起こるため、イナズマ型サイリスタの長さが通常
の素子サイズよりも充分小さくなるので、発光素子の作
製に支障がなくなることもあきらかになった。
【００１８】本発明は、以上述べた作用によってイナズ
マ型サイリスタの発生の問題を解消し得るものであるた
め、本発明の効果は基板を傾ける方位には依存しない。
従って、本発明に於いては基板を傾ける方向はいずれで
も良い。
マ型サイリスタの発生の問題を解消し得るものであるた
め、本発明の効果は基板を傾ける方位には依存しない。
従って、本発明に於いては基板を傾ける方向はいずれで
も良い。
【００１９】ただし、シリコンを添加したＧａＡｓある
いはＡｌＧａＡｓエピタキシャル薄膜の成長に於いて
は、自然反転温度は基板の面方位に依存することが知ら
れている。このため、基板面方位を傾ける方位によって
エピタキシャル成長により形成されたｎ層とｐ層の層厚
の比とエピタキシャル層の表面側（ｐ側）のキャリヤ濃
度が変化する。従って基板面方位を傾ける方位によっ
て、成長したＧａＡｓあるいはＡｌＧａＡｓエピタキシ
ャル薄膜にｎ層とｐ層の層厚の比とエピタキシャル層の
表面側（ｐ側）のキャリヤ濃度に関して、以下に述べる
ような特性上の差異が生じることに留意する必要があ
る。
いはＡｌＧａＡｓエピタキシャル薄膜の成長に於いて
は、自然反転温度は基板の面方位に依存することが知ら
れている。このため、基板面方位を傾ける方位によって
エピタキシャル成長により形成されたｎ層とｐ層の層厚
の比とエピタキシャル層の表面側（ｐ側）のキャリヤ濃
度が変化する。従って基板面方位を傾ける方位によっ
て、成長したＧａＡｓあるいはＡｌＧａＡｓエピタキシ
ャル薄膜にｎ層とｐ層の層厚の比とエピタキシャル層の
表面側（ｐ側）のキャリヤ濃度に関して、以下に述べる
ような特性上の差異が生じることに留意する必要があ
る。
【００２０】すなわち、第１の場合は基板面方位を傾け
る方位を（１００）面に対して非極性面が現れる方向で
ある〔１１０〕、〔１−１０〕、〔１０１〕或いは〔１
０−１〕方向とする時で、この場合ｐ層およびｎ層の各
エピタキシャル層厚と表面キャリヤ濃度は、面方位に傾
きのない基板を使用した場合と同様になる。従ってこの
場合は、傾きのない基板を使用した場合と同じエピタキ
シャル成長条件により、傾きのない基板を使用した場合
と同じ特性のエピタキシャル薄膜を得ることができる。
る方位を（１００）面に対して非極性面が現れる方向で
ある〔１１０〕、〔１−１０〕、〔１０１〕或いは〔１
０−１〕方向とする時で、この場合ｐ層およびｎ層の各
エピタキシャル層厚と表面キャリヤ濃度は、面方位に傾
きのない基板を使用した場合と同様になる。従ってこの
場合は、傾きのない基板を使用した場合と同じエピタキ
シャル成長条件により、傾きのない基板を使用した場合
と同じ特性のエピタキシャル薄膜を得ることができる。
【００２１】第２の場合は基板面方位を傾ける方位を
（１００）面に対して〔１１１〕或いは〔１−１−１〕
方向として、（１１１）Ａ面が現れる方向とするとき
で、この場合は傾きのない基板を使用した場合と同じエ
ピタキシャル成長条件により、ｐ層が厚くなり表面キャ
リヤ濃度が増加する。
（１００）面に対して〔１１１〕或いは〔１−１−１〕
方向として、（１１１）Ａ面が現れる方向とするとき
で、この場合は傾きのない基板を使用した場合と同じエ
ピタキシャル成長条件により、ｐ層が厚くなり表面キャ
リヤ濃度が増加する。
【００２２】第３の場合は基板面方位を傾ける方位を
（１００）面に対して〔１１−１〕或いは〔１−１１〕
として（１１１）Ｂ面が現れる方向とするときで、この
場合は傾きのない基板を使用した場合と同じエピタキシ
ャル成長条件によりｐ層が薄くなり表面キャリヤ濃度が
減少する。
（１００）面に対して〔１１−１〕或いは〔１−１１〕
として（１１１）Ｂ面が現れる方向とするときで、この
場合は傾きのない基板を使用した場合と同じエピタキシ
ャル成長条件によりｐ層が薄くなり表面キャリヤ濃度が
減少する。
【００２３】第４の場合は上記第１から第３のいずれの
場合にもあてはまらない方位に基板を傾ける場合であ
る。この場合、ｐ層とｎ層のエピタキシャル層厚比、自
然反転温度は上記第１から第３の場合を混合した状態に
なる。これらいずれの場合も、製造した素子の特性に差
がないので、上記の点に留意すればどちらの方向に基板
面方位を傾けても良い。
場合にもあてはまらない方位に基板を傾ける場合であ
る。この場合、ｐ層とｎ層のエピタキシャル層厚比、自
然反転温度は上記第１から第３の場合を混合した状態に
なる。これらいずれの場合も、製造した素子の特性に差
がないので、上記の点に留意すればどちらの方向に基板
面方位を傾けても良い。
【００２４】かかる手段によりイナズマ型サイリスタが
解消されるので、かかるエピタキシャル基板から製造し
た発光素子のサイリスタが解消される。
解消されるので、かかるエピタキシャル基板から製造し
た発光素子のサイリスタが解消される。
【００２５】但し、本発明を実施するに当たって、基板
を傾けたことによって生じるエピタキシャルウエハ表面
の凹凸は、成長させるエピタキシャル薄膜の厚さによっ
てもその強弱が変化する。一般にエピタキシャルウエハ
表面の凹凸はエピタキシャル薄膜の厚さが厚いほど強く
なる傾向にある。このため、基板を傾ける角度の上限を
５度としても、成長するエピタキシャル薄膜の厚さが厚
すぎると、エピタキシャルウエハ表面の凹凸が強くなり
すぎ、発光素子を製造する工程に於いて様々な不良の原
因が生じることになりやすい。
を傾けたことによって生じるエピタキシャルウエハ表面
の凹凸は、成長させるエピタキシャル薄膜の厚さによっ
てもその強弱が変化する。一般にエピタキシャルウエハ
表面の凹凸はエピタキシャル薄膜の厚さが厚いほど強く
なる傾向にある。このため、基板を傾ける角度の上限を
５度としても、成長するエピタキシャル薄膜の厚さが厚
すぎると、エピタキシャルウエハ表面の凹凸が強くなり
すぎ、発光素子を製造する工程に於いて様々な不良の原
因が生じることになりやすい。
【００２６】本発明者は、基板を０．５度以上かつ５度
以下の範囲内で傾けたエピタキシャル薄膜において、発
光素子を製造する工程に於いて様々な不良の原因となる
程度の表面の凹凸が生じないエピタキシャル薄膜の厚さ
の上限を調査し、成長するエピタキシャル薄膜の厚さを
１５０μｍ以下とすることにより、発光素子を製造する
工程に於いて様々な不良の発生を大幅に減少できること
を見いだした。従って、本発明に於いては、成長するエ
ピタキシャル薄膜の厚さは１５０μｍ以下とするのが好
ましい。成長するエピタキシャル薄膜の厚さが１５０μ
ｍより大きいと、上述した理由により、表面の凹凸が強
くなりすぎ発光素子を製造する工程に於いて様々な不良
の原因が生じやすい。ここで、エピタキシャル薄膜の厚
さは、薄膜をエピタキシャル成長させる温度の範囲や成
長に用いる溶液の厚さを調整することにより制御でき
る。
以下の範囲内で傾けたエピタキシャル薄膜において、発
光素子を製造する工程に於いて様々な不良の原因となる
程度の表面の凹凸が生じないエピタキシャル薄膜の厚さ
の上限を調査し、成長するエピタキシャル薄膜の厚さを
１５０μｍ以下とすることにより、発光素子を製造する
工程に於いて様々な不良の発生を大幅に減少できること
を見いだした。従って、本発明に於いては、成長するエ
ピタキシャル薄膜の厚さは１５０μｍ以下とするのが好
ましい。成長するエピタキシャル薄膜の厚さが１５０μ
ｍより大きいと、上述した理由により、表面の凹凸が強
くなりすぎ発光素子を製造する工程に於いて様々な不良
の原因が生じやすい。ここで、エピタキシャル薄膜の厚
さは、薄膜をエピタキシャル成長させる温度の範囲や成
長に用いる溶液の厚さを調整することにより制御でき
る。
【００２７】なお、上に述べてきた説明はＧａＡｓから
なるエピタキシャル薄膜を例としたが、同様の現象はＡ
ｌＧａＡｓからなるエピタキシャル薄膜を積層する場合
も起こるため、本発明は、徐冷法液相エピタキシャル成
長方法によって、ＧａＡｓ単結晶基板上に、シリコン
（Ｓｉ）を添加したＡｌＧａＡｓからなるエピタキシャ
ル薄膜を成長し、該エピタキシャル薄膜中にシリコンの
自然反転を利用してｐｎ接合を形成したエピタキシャル
ウエハの場合にも同様に用いることができる。また本発
明を実施するに当たって、本発明に係わるエピタキシャ
ルウエハは、シリコン（Ｓｉ）を添加し自然反転を利用
してｐｎ接合を形成したＧａＡｓあるいはＡｌＧａＡｓ
からなるエピタキシャル薄膜以外に、例えば光の取り出
し効率を向上させるための窓層のような付加的なエピタ
キシャル薄膜を有する構造になっていても、その効果に
変わりはない。この場合は、積層するすべてのエピタキ
シャル薄膜の合計の厚さが１５０μｍ以下とすることが
好ましい。
なるエピタキシャル薄膜を例としたが、同様の現象はＡ
ｌＧａＡｓからなるエピタキシャル薄膜を積層する場合
も起こるため、本発明は、徐冷法液相エピタキシャル成
長方法によって、ＧａＡｓ単結晶基板上に、シリコン
（Ｓｉ）を添加したＡｌＧａＡｓからなるエピタキシャ
ル薄膜を成長し、該エピタキシャル薄膜中にシリコンの
自然反転を利用してｐｎ接合を形成したエピタキシャル
ウエハの場合にも同様に用いることができる。また本発
明を実施するに当たって、本発明に係わるエピタキシャ
ルウエハは、シリコン（Ｓｉ）を添加し自然反転を利用
してｐｎ接合を形成したＧａＡｓあるいはＡｌＧａＡｓ
からなるエピタキシャル薄膜以外に、例えば光の取り出
し効率を向上させるための窓層のような付加的なエピタ
キシャル薄膜を有する構造になっていても、その効果に
変わりはない。この場合は、積層するすべてのエピタキ
シャル薄膜の合計の厚さが１５０μｍ以下とすることが
好ましい。
【００２８】
【実施例】次に本発明を実施例および比較例を用いて具
体的に説明する。
体的に説明する。
【００２９】本発明の実施例として、基板の表面が、結
晶学的面方位において、（１００）面から〔１−１０〕
方向にそれぞれ０．５度、１．０度、２．０度、及び
５．０度傾いているｎ型ＧａＡｓ基板を用意した。また
比較例のために、基板の表面が、結晶学的面方位におい
て、（１００）面から〔１−１０〕方向にそれぞれ０．
２度、及び１０．０度傾いているｎ型ＧａＡｓ基板を用
意した。これらの基板上に赤外発光ダイオード構造を製
造するために、通常のスライドボート法による徐冷法液
相エピタキシャル成長方法でシリコンを添加したＧａＡ
ｓからなるエピタキシャル薄膜を積層した。
晶学的面方位において、（１００）面から〔１−１０〕
方向にそれぞれ０．５度、１．０度、２．０度、及び
５．０度傾いているｎ型ＧａＡｓ基板を用意した。また
比較例のために、基板の表面が、結晶学的面方位におい
て、（１００）面から〔１−１０〕方向にそれぞれ０．
２度、及び１０．０度傾いているｎ型ＧａＡｓ基板を用
意した。これらの基板上に赤外発光ダイオード構造を製
造するために、通常のスライドボート法による徐冷法液
相エピタキシャル成長方法でシリコンを添加したＧａＡ
ｓからなるエピタキシャル薄膜を積層した。
【００３０】エピタキシャル成長用の溶液として、溶媒
としての金属Ｇａに溶質としてのＧａＡｓ多結晶を金属
Ｇａ１ｋｇに対して１４５ｇ、及びドーパントとしての
シリコンを金属Ｇａ１ｋｇに対して２ｇをそれぞれ配合
したものを用いた。この溶液を溶液槽に入れ、またＧａ
Ａｓ基板を別に成長装置に載置した状態で、成長装置の
スライドボートを成長炉内に入れて水素雰囲気で９１０
℃まで昇温し、ＧａＡｓ多結晶とシリコンをＧａ溶液中
に完全に溶解した。続いてこの溶液を９０５℃まで降温
した後、スライドボートを摺動させて前記基板上にこの
溶液を導いた。このとき基板上のＧａ溶液の厚さは１０
ｍｍとなるように治具を設計した。その後１℃／分の冷
却速度で降温し、ＧａＡｓ基板上にエピタキシャル薄膜
を成長させた。７８５℃に到達した後、雰囲気ガスをア
ルゴンに換えて放冷した。この成長条件では約８６０℃
が前述のシリコンの自然反転温度に対応しており、この
工程によってエピタキシャル薄膜中にｐｎ接合が形成さ
れた。
としての金属Ｇａに溶質としてのＧａＡｓ多結晶を金属
Ｇａ１ｋｇに対して１４５ｇ、及びドーパントとしての
シリコンを金属Ｇａ１ｋｇに対して２ｇをそれぞれ配合
したものを用いた。この溶液を溶液槽に入れ、またＧａ
Ａｓ基板を別に成長装置に載置した状態で、成長装置の
スライドボートを成長炉内に入れて水素雰囲気で９１０
℃まで昇温し、ＧａＡｓ多結晶とシリコンをＧａ溶液中
に完全に溶解した。続いてこの溶液を９０５℃まで降温
した後、スライドボートを摺動させて前記基板上にこの
溶液を導いた。このとき基板上のＧａ溶液の厚さは１０
ｍｍとなるように治具を設計した。その後１℃／分の冷
却速度で降温し、ＧａＡｓ基板上にエピタキシャル薄膜
を成長させた。７８５℃に到達した後、雰囲気ガスをア
ルゴンに換えて放冷した。この成長条件では約８６０℃
が前述のシリコンの自然反転温度に対応しており、この
工程によってエピタキシャル薄膜中にｐｎ接合が形成さ
れた。
【００３１】このようにして得られたエピタキシャルウ
エハは、ＧａＡｓエピタキシャル薄膜の厚さが約１２０
μｍであり、そのうち基板側から約４０μｍがｎ型の電
導型、その上の約８０μｍがｐ型の電導型を示した。ま
た、ＧａＡｓエピタキシャル薄膜のキャリア濃度は、基
板との界面近傍ではｎ型でおよそ５×１０17ｃｍ-3、エ
ピタキシャル薄膜表面ではｐ型でおよそ２×１０18ｃｍ
-3であった。以上のようにして製造された赤外発光ダイ
オード用のエピタキシャルウエハの表面の形態、および
ｐｎ接合界面形状について説明する。
エハは、ＧａＡｓエピタキシャル薄膜の厚さが約１２０
μｍであり、そのうち基板側から約４０μｍがｎ型の電
導型、その上の約８０μｍがｐ型の電導型を示した。ま
た、ＧａＡｓエピタキシャル薄膜のキャリア濃度は、基
板との界面近傍ではｎ型でおよそ５×１０17ｃｍ-3、エ
ピタキシャル薄膜表面ではｐ型でおよそ２×１０18ｃｍ
-3であった。以上のようにして製造された赤外発光ダイ
オード用のエピタキシャルウエハの表面の形態、および
ｐｎ接合界面形状について説明する。
【００３２】表１に、上記の表面の傾き角度がそれぞれ
異なる基板を使用して製造したエピタキシャルウエハの
ｐｎ接合界面の形状と表面形態の良否を示した。ｐｎ接
合界面形状はエピタキシャル基板を劈開し、硫酸：過酸
化水素：水＝８：１：１の組成のエッチング液で３分間
エッチングした後に偏光顕微鏡によって観察した。表１
で接合界面形状については、イナズマ型サイリスタのま
ったく存在しないものを○印、イナズマ型サイリスタの
長さがエピタキシャル基板全域において５０μｍ未満の
ものを△印、イナズマ型サイリスタの長さが２００μｍ
以上のものが一点でも観察されたものは×印として表示
した。表面の形態については、素子工程においてエピタ
キシャルウエハの表面を研磨しなくても通常のオーミッ
ク電極が形成できる程度のものを○印、深さ１０μｍの
研磨工程を付加すれば通常のオーミック電極形成が可能
である程度のものを△印、深さ１０μｍの研磨によって
もオーミック電極形成が無理なものを×印で表示した。
異なる基板を使用して製造したエピタキシャルウエハの
ｐｎ接合界面の形状と表面形態の良否を示した。ｐｎ接
合界面形状はエピタキシャル基板を劈開し、硫酸：過酸
化水素：水＝８：１：１の組成のエッチング液で３分間
エッチングした後に偏光顕微鏡によって観察した。表１
で接合界面形状については、イナズマ型サイリスタのま
ったく存在しないものを○印、イナズマ型サイリスタの
長さがエピタキシャル基板全域において５０μｍ未満の
ものを△印、イナズマ型サイリスタの長さが２００μｍ
以上のものが一点でも観察されたものは×印として表示
した。表面の形態については、素子工程においてエピタ
キシャルウエハの表面を研磨しなくても通常のオーミッ
ク電極が形成できる程度のものを○印、深さ１０μｍの
研磨工程を付加すれば通常のオーミック電極形成が可能
である程度のものを△印、深さ１０μｍの研磨によって
もオーミック電極形成が無理なものを×印で表示した。
【００３３】
【表１】
【００３４】表１より、ｐｎ接合界面形状は基板の表面
の傾きの角度により変化し、傾き角度が０．２度では２
００μｍ以上のイナズマ型サイリスタが見られるが、傾
き角度が１．０度以上の場合はイナズマ型サイリスタが
まったく見られないことがわかる。また、傾き角度が
０．５度の場合は、イナズマ型サイリスタは発生するも
ののその長さは５０μｍ以下であることがわかる。同様
に表１より、エピタキシャルウエハ表面の形態も基板の
表面の傾きの角度により変化し、傾き角度が２．０度以
下の場合は素子工程においてエピタキシャルウエハの表
面を研磨しなくても通常のオーミック電極が形成できる
程度の良好な表面であるが、傾き角度が１０．０度の場
合は深さ１０μｍの研磨によってもオーミック電極形成
が無理な程度の強い凹凸の表面になることがわかる。ま
た、傾き角度が５．０度の場合は深さ１０μｍの研磨工
程を付加すれば通常のオーミック電極形成が可能である
程度の凹凸の表面になることがわかる。
の傾きの角度により変化し、傾き角度が０．２度では２
００μｍ以上のイナズマ型サイリスタが見られるが、傾
き角度が１．０度以上の場合はイナズマ型サイリスタが
まったく見られないことがわかる。また、傾き角度が
０．５度の場合は、イナズマ型サイリスタは発生するも
ののその長さは５０μｍ以下であることがわかる。同様
に表１より、エピタキシャルウエハ表面の形態も基板の
表面の傾きの角度により変化し、傾き角度が２．０度以
下の場合は素子工程においてエピタキシャルウエハの表
面を研磨しなくても通常のオーミック電極が形成できる
程度の良好な表面であるが、傾き角度が１０．０度の場
合は深さ１０μｍの研磨によってもオーミック電極形成
が無理な程度の強い凹凸の表面になることがわかる。ま
た、傾き角度が５．０度の場合は深さ１０μｍの研磨工
程を付加すれば通常のオーミック電極形成が可能である
程度の凹凸の表面になることがわかる。
【００３５】さらに、上述した表面の傾き角度がそれぞ
れ異なる基板を使用して製造したエピタキシャルウエハ
から発光素子を製造して、サイリスタの発生状況を比較
した。ここで発光素子の平面形状は２５０μｍ角の略正
方形とした。サイリスタの発生状況の結果を表２に示
す。ここでサンプルの個数は、基板の傾き角度毎に各々
およそ１０万個である。この結果から、基板の傾き角度
が０．５度以上である基板を用いるとサイリスタが発生
しなくなることがわかる。以上述べた結果より、本発明
の優位性はあきらかである。
れ異なる基板を使用して製造したエピタキシャルウエハ
から発光素子を製造して、サイリスタの発生状況を比較
した。ここで発光素子の平面形状は２５０μｍ角の略正
方形とした。サイリスタの発生状況の結果を表２に示
す。ここでサンプルの個数は、基板の傾き角度毎に各々
およそ１０万個である。この結果から、基板の傾き角度
が０．５度以上である基板を用いるとサイリスタが発生
しなくなることがわかる。以上述べた結果より、本発明
の優位性はあきらかである。
【００３６】
【表２】
【００３７】
【発明の効果】以上述べてきたように本発明は、シリコ
ンの自然反転を利用して形成したｐｎ接合に特有の問題
であるイナズマ型サイリスタの発生を低減または解消
し、発光素子に生じるサイリスタ構造の発生を解消する
効果を有する。同時に本発明は、上記のイナズマ型サイ
リスタを解消する手段として本発明者が見いだした、Ｇ
ａＡｓ単結晶基板の表面を（１００）面あるいはこれと
等価な面から０．５度以上傾けるという方法に付随し
て、新たに発生したエピタキシャルウエハの表面の凹凸
という問題をも同時に解決する効果を有する。
ンの自然反転を利用して形成したｐｎ接合に特有の問題
であるイナズマ型サイリスタの発生を低減または解消
し、発光素子に生じるサイリスタ構造の発生を解消する
効果を有する。同時に本発明は、上記のイナズマ型サイ
リスタを解消する手段として本発明者が見いだした、Ｇ
ａＡｓ単結晶基板の表面を（１００）面あるいはこれと
等価な面から０．５度以上傾けるという方法に付随し
て、新たに発生したエピタキシャルウエハの表面の凹凸
という問題をも同時に解決する効果を有する。
【図１】イナズマ型サイリスタを説明する模式図であ
る。
る。
【図２】エピタキシャル基板の（ａ）通常のｐｎ接合を
含む領域から製造された発光素子と（ｂ）イナズマ型サ
イリスタを含む領域から製造された発光素子とを説明す
る模式図である。
含む領域から製造された発光素子と（ｂ）イナズマ型サ
イリスタを含む領域から製造された発光素子とを説明す
る模式図である。
【図３】エピタキシャル成長の方向と原子ステップの成
長方向を説明する模式図である。
長方向を説明する模式図である。
１ ｎ型ＧａＡｓ基板 ２ ｎ型エピタキシャル薄膜 ３ ｐ型エピタキシャル薄膜 ４ イナズマ型サイリスタ ５ 素子分離の際の切断線 ６ 原子層ステップ ７ エピタキシャル成長方向 ８ 原子層ステップの進行方向
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/208 H01L 33/00
Claims (3)
- 【請求項１】 徐冷法液相エピタキシャル成長方法によ
って、ＧａＡｓ単結晶基板上に、シリコン（Ｓｉ）を添
加したＧａＡｓあるいはＡｌＧａＡｓからなるエピタキ
シャル薄膜を成長し、該エピタキシャル薄膜中にシリコ
ンの自然反転を利用してｐｎ接合を形成したエピタキシ
ャルウエハにおいて、 前記ＧａＡｓ単結晶基板は、表面が（１００）面あるい
はこれと等価な面から０．５度以上かつ５度以下の範囲
内で傾いていることを特徴とするエピタキシャルウエ
ハ。 - 【請求項２】 積層するすべてのエピタキシャル薄膜の
合計の厚さが１５０μｍ以下であることを特徴とする請
求項１記載のエピタキシャルウエハ。 - 【請求項３】 請求項１または２記載のエピタキシャル
ウエハから作製された半導体発光素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26431795A JP2914246B2 (ja) | 1995-10-12 | 1995-10-12 | エピタキシャルウエハおよび半導体発光素子 |
| DE1996127838 DE19627838A1 (de) | 1995-10-12 | 1996-07-10 | Epitaxialwafer und lichtemittierende Halbleitervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26431795A JP2914246B2 (ja) | 1995-10-12 | 1995-10-12 | エピタキシャルウエハおよび半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09106955A JPH09106955A (ja) | 1997-04-22 |
| JP2914246B2 true JP2914246B2 (ja) | 1999-06-28 |
Family
ID=17401509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26431795A Expired - Lifetime JP2914246B2 (ja) | 1995-10-12 | 1995-10-12 | エピタキシャルウエハおよび半導体発光素子 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2914246B2 (ja) |
| DE (1) | DE19627838A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001048694A (ja) * | 1999-08-02 | 2001-02-20 | Sumitomo Electric Ind Ltd | ＧａＡｓ単結晶ウエハ及びＧａＡｓ液相エピタキシャルウエハ |
| US8436362B2 (en) | 2009-08-24 | 2013-05-07 | Micron Technology, Inc. | Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods |
| RU2472248C2 (ru) * | 2010-03-03 | 2013-01-10 | Общество с ограниченной ответственностью "Интелсоб" (ООО "Интелсоб") | Высоковольтный высокотемпературный быстродействующий тиристор с полевым управлением |
| CN116169556B (zh) * | 2023-04-21 | 2023-07-04 | 深圳市星汉激光科技股份有限公司 | 一种阶梯设计的光纤耦合半导体激光器及焊接设备 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519655B2 (ja) * | 1973-08-18 | 1976-03-29 | ||
| JPS5193883A (ja) * | 1975-02-17 | 1976-08-17 | ||
| US4050964A (en) * | 1975-12-01 | 1977-09-27 | Bell Telephone Laboratories, Incorporated | Growing smooth epitaxial layers on misoriented substrates |
| JPS5334485A (en) * | 1976-09-10 | 1978-03-31 | Toshiba Corp | Manufacture for chemical compound semiconductor light emitting element |
| JPS5389367A (en) * | 1977-01-18 | 1978-08-05 | Hitachi Cable Ltd | Substrate crystal for semiconductor epitaxial growth |
| DE3334236C2 (de) * | 1983-09-22 | 1995-01-19 | Telefunken Microelectron | Verfahren zum Herstellen einer Halbleiteranordnung |
| DE3731010A1 (de) * | 1987-09-16 | 1989-03-30 | Telefunken Electronic Gmbh | Verfahren zur fluessigphasenepitaxie |
| JPH06132562A (ja) * | 1992-10-22 | 1994-05-13 | Hitachi Cable Ltd | 半導体発光素子 |
-
1995
- 1995-10-12 JP JP26431795A patent/JP2914246B2/ja not_active Expired - Lifetime
-
1996
- 1996-07-10 DE DE1996127838 patent/DE19627838A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09106955A (ja) | 1997-04-22 |
| DE19627838A1 (de) | 1997-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876210A (en) | Solution growth of lattice mismatched and solubility mismatched heterostructures | |
| EP1438739B1 (en) | Sic bipolar semiconductor devices with few crystal defects | |
| KR101216541B1 (ko) | 에피텍셜층 과성장에 의한 장치의 형성 | |
| JP2792785B2 (ja) | 半導体デバイスおよびその製造方法 | |
| US5311055A (en) | Trenched bipolar transistor structures | |
| JPH06105797B2 (ja) | 半導体基板及びその製造方法 | |
| EP0216852A1 (en) | Method for prevention of autodoping of epitaxial layers | |
| JP3267606B2 (ja) | 基体処理及びその基体を用いた半導体装置を作る方法 | |
| US4948751A (en) | Moelcular beam epitaxy for selective epitaxial growth of III - V compound semiconductor | |
| JP2914246B2 (ja) | エピタキシャルウエハおよび半導体発光素子 | |
| JPH1116840A (ja) | ＳｉＣ半導体装置とその製造方法 | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| JP3324102B2 (ja) | エピタキシャルウェーハの製造方法 | |
| US3619304A (en) | Method of manufacturing gallium phosphide electro luminescent diodes | |
| JPH02260628A (ja) | 半導体デバイスの製造方法 | |
| CN113078205A (zh) | 基于Al-N共掺的SiC外延结构及其制备方法 | |
| JP7046242B1 (ja) | リン化インジウム単結晶インゴットの製造方法及びリン化インジウム基板の製造方法 | |
| KR100403543B1 (ko) | ＧａＡｓ단결정웨이퍼 및 ＧａＡｓ액정에피택셜웨이퍼 | |
| JP2000124142A (ja) | 半導体層の製造方法 | |
| JPH0712093B2 (ja) | 発光半導体素子基板及びその製造方法 | |
| JPH09260692A (ja) | 化合物半導体ウェハ及び半導体装置 | |
| JP2003002799A (ja) | 液相エピタキシャル成長方法および半導体装置 | |
| JPH07302740A (ja) | 液相エピタキシャル成長用ＧａＡｓ単結晶基板 | |
| JPH02264489A (ja) | 埋込型半導体装置の製造方法 | |
| JPH0525396B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |