DE3334236C2 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
DE3334236C2
DE3334236C2 DE19833334236 DE3334236A DE3334236C2 DE 3334236 C2 DE3334236 C2 DE 3334236C2 DE 19833334236 DE19833334236 DE 19833334236 DE 3334236 A DE3334236 A DE 3334236A DE 3334236 C2 DE3334236 C2 DE 3334236C2
Authority
DE
Germany
Prior art keywords
semiconductor
epitaxial
layer
melt
disorientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19833334236
Other languages
English (en)
Other versions
DE3334236A1 (de
Inventor
Harald Dipl Ing Dr Matthes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Semiconductor GmbH
Original Assignee
Temic Telefunken Microelectronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Temic Telefunken Microelectronic GmbH filed Critical Temic Telefunken Microelectronic GmbH
Priority to DE19833334236 priority Critical patent/DE3334236C2/de
Publication of DE3334236A1 publication Critical patent/DE3334236A1/de
Application granted granted Critical
Publication of DE3334236C2 publication Critical patent/DE3334236C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halb­ leiteranordnung mit einer durch Flüssigphasenepitaxie abgeschie­ denen Oberflächenschicht, wobei die für die epitaktische Beschich­ tung vorgesehene Oberfläche des Halbleiterkörpers eine gering­ fügige Desorientierung von 0,2-1,5° gegenüber einer (111) oder (100) Gitterebene aufweist.
Aus "Applied Phys. Lett." 37 (11), 1. Dec. 1980, Seiten 1001-1003 bzw. aus "Applied Phys. Lett." Vol. 30 (10), 15. May 1977, Seiten 526-528 ist es bei III/V Verbindungshalbleitern mit (111) bzw. (100)-Orientierung bekannt, die epitaktische Halbleiterschicht auf eine mißorientierte Ebene (0,1-1,5°) abzuscheiden. Hierbei spielt die Struktur des pn-Überganges keine Rolle.
Die Flüssigphasenepitaxie wird beispielsweise zur Herstellung von optoelektronischen Bauelementen auf der Basis von Zweistoff- oder Dreistoff-Verbindungshalbleitern verwendet. Dabei wird üblicher­ weise von Halbleiterscheiben ausgegangen, deren beschichtete Oberflächenseite möglichst exakt mit einer niedrig indizierten Gitterebene insbesondere der (111) oder der (100) Ebene überein­ stimmt.
Es hat sich daher gezeigt, daß bei Bauelementen, die in der epi­ taktisch abgeschiedenen Halbleiterschicht einen pn-Übergang ent­ halten, der mit Hilfe amphoterer Dotierungsstoffe erzielt wird, Unregelmäßigkeiten in der Ausbildung des pn-Überganges auftreten.
Ferner weisen die optoelektronischen Kenndaten erhebliche Streuun­ gen auf, die zu einem erhöhten Ausfall führen.
Der Erfindung liegt die Erkenntnis zugrunde, daß diese Mängel of­ fensichtlich durch die Wachstumsmechanismen bei ideal orientierten Halbleiterscheiben bedingt sind. Bei der epitaktischen Abscheidung des Halbleitermaterials erfolgt das Wachstum über die Bildung ei­ nes Wachstumskeims und die anschließende laterale Anlagerung von Atomen an diese Keimstelle. Auf diese Weise wird das Material schichtenförmig abgeschieden, wodurch die Geschwindigkeit des la­ teralen Wachstums diejenige des Dickenwachstums übersteigt. Beson­ ders hohe laterale Wachstumsgeschwindigkeiten werden erreicht, wenn die zu epitaxierende Fläche exakt mit einer niedrig indizier­ ten kristallographischen Netzebene zusammenfällt. Dies kann dann zu geändertem Dotierstoffeinbau bzw. zu abweichender Dotierstoff­ konzentration führen. Ferner können Verunreinigungen oder eine Komponente des Halbleitermaterials angereichert werden. Dadurch entstehen Störungen des pn-Überganges in der epitaktischen Halb­ leiterschicht oder Oberflächenplateaus mit hoher Störstellenkon­ zentration.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Her­ stellen einer Halbleiteranordnung anzugeben, das die geschilderten Mängel nicht aufweist. Dies wird bei einem Verfahren nach dem Oberbegriff des Anspruches 1 dadurch erreicht, daß eine Halbleiterscheibe aus einem III/V-Verbindungshalbleitermaterial mit der desorientierten Halbleiteroberfläche mit in einer für die epitaktische Schichtabscheidung geeigneten Schmelze in Kontakt ge­ bracht wird, die ein amphoteres Dotierungsmaterial enthält, und daß die Schmelze während des Aufwachsens der Halbleiterschicht derart abgekühlt wird, daß in der epitaktischen Halbleiterschicht ein pn-Übergang entsteht.
Die Erfindung wird noch anhand eines Ausführungsbei­ spiels näher erläutert.
Bei der Anordnung nach der Figur wird ein Halbleiter­ körper (1) verwendet, der beispielsweise aus Gallium­ arsenid besteht. Dieser Halbleiterkörper weist an seiner Oberfläche (5) eine Desorientierung von 0,2-1,50 vor­ zugsweise von 0,2 bis 1,00 auf. Der Halbleiterkörper (2) wird in eine Galliumschmelze eingetaucht, die mit sili­ ziumdotiertem Galliumarsenid gesättigt ist.
Die Schmelze hat beim Beginn des Aufwachsprozesses eine Temperatur von ca. 860°C und wird dann langsam abgekühlt. Auf dem beispielsweise n-dotierten Substrat (2) wächst dann zunächst eine n-dotierte Halbleiterschicht (3) auf bis eine bestimmte Übergangstemperatur erreicht ist. Beim Erreichen dieser Temperatur von ca. 820°C wird die weiter aufwachsende Schicht p-leitend. Auf diese Art und Weise wird in die durch Flüssigphasenepitaxie abgeschiedene Halbleiterschicht ein pn-Übergang einge­ baut der sehr gleichmäßig ist und keine störenden Unregel­ mäßigkeiten aufweist. Dies beruht offensichtlich darauf, daß die Laufwege für das laterale Wachstum der Epitaxie­ schicht aufgrund der geringfügigen Desorientierung wesentlich reduziert wurden, so daß die aufwachsende Epitaxie­ schicht eine leicht schuppenförmige Struktur aufweist. Aufgrund der kurzen Laufwege enthält jedoch der pn-Übergang nicht mehr so viele, die elektrischen Kenn­ daten negativ beeinflussende Störungen. Durch die Verkürzung der Laufwege für die atomaren Wachstums­ stufen werden Dotierungsinhomogenitäten weitgehend ausgeschlossen.
Die Desorientierung gegenüber der niedrigindizierten Gitterebene hat sich auch bei Galliumphosphid bewährt. Bei Galliumphosphid treten bei einem exakten Zusammenfall der zu epitaxierenden Flächen mit einer niedrig indizierten kristallographischen Netzebene insbesondere plateauartige Erhebungen mit erhöhter Störstellenkonzentration auf, die Ausfallbereiche auf der Halbleiterscheibe bilden. Bei einer Desorientierung von ca. 0,2 bis 1,0 Grad werden derartige Dotierungskonzentrationen vermieden.

Claims (3)

1. Verfahren zum Herstellen einer Halbleiteranordnung mit einer durch Flüssigphasenepitaxie abgeschiedenen Oberflächenschicht, wo­ bei die für die epitaktische Beschichtung vorgesehene Oberfläche des Halbleiterkörpers eine geringfügige Desorientierung von 0,2-1,5° gegenüber einer (111) oder (100) Gitterebene aufweist, da­ durch gekennzeichnet, daß eine Halbleiterscheibe aus einem III/V-Verbindungshalbleitermaterial mit der desorientierten Halb­ leiteroberfläche mit in einer für die epitaktische Schichtabschei­ dung geeigneten Schmelze in Kontakt gebracht wird, die ein ampho­ teres Dotierungsmaterial enthält, und daß die Schmelze während des Aufwachsens der Halbleiterschicht derart abgekühlt wird, daß in der epitaktischen Halbleiterschicht ein pn-Übergang entsteht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper aus GaAs und das amphotere Dotierungsmaterial aus Silizium besteht, das in eine mit GaAs gesättigte Ga-Schmelze ein­ gebracht wird.
3. Verfahren zum Herstellen einer Halbleiteranordnung nach An­ spruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper aus GaP besteht und die zu beschichtende Halbleiteroberfläche eine Desorientierung gegenüber der (111) bzw. der (100) Gitterebene von 0,2-0,5° aufweist.
DE19833334236 1983-09-22 1983-09-22 Verfahren zum Herstellen einer Halbleiteranordnung Expired - Lifetime DE3334236C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19833334236 DE3334236C2 (de) 1983-09-22 1983-09-22 Verfahren zum Herstellen einer Halbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19833334236 DE3334236C2 (de) 1983-09-22 1983-09-22 Verfahren zum Herstellen einer Halbleiteranordnung

Publications (2)

Publication Number Publication Date
DE3334236A1 DE3334236A1 (de) 1985-04-04
DE3334236C2 true DE3334236C2 (de) 1995-01-19

Family

ID=6209752

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833334236 Expired - Lifetime DE3334236C2 (de) 1983-09-22 1983-09-22 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (1)

Country Link
DE (1) DE3334236C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19627838A1 (de) * 1995-10-12 1997-04-17 Showa Denko Kk Epitaxialwafer und lichtemittierende Halbleitervorrichtung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0196982A (ja) * 1987-10-08 1989-04-14 Sharp Corp 半導体レーザ素子
US5833749A (en) * 1995-01-19 1998-11-10 Nippon Steel Corporation Compound semiconductor substrate and process of producing same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4088514A (en) * 1975-04-17 1978-05-09 Matsushita Electric Industrial Co., Ltd. Method for epitaxial growth of thin semiconductor layer from solution
JPS5856963B2 (ja) * 1977-05-06 1983-12-17 三菱化成ポリテック株式会社 電子発光化合物半導体の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19627838A1 (de) * 1995-10-12 1997-04-17 Showa Denko Kk Epitaxialwafer und lichtemittierende Halbleitervorrichtung

Also Published As

Publication number Publication date
DE3334236A1 (de) 1985-04-04

Similar Documents

Publication Publication Date Title
DE3225398C2 (de)
DE10137369B4 (de) Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE69203736T2 (de) Kristallzuchtverfahren für Halbleiter auf Galliumnitrid-Basis.
DE3446961C2 (de)
DE68918135T2 (de) Methode zur Erzeugung einer halbleitenden Dünnschicht.
DE3119886C2 (de)
DE69120116T2 (de) Heterostruktur-Halbleiteranordnung
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE112010000953T5 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE68928286T2 (de) Verfahren zur Bildung einer Schicht aus P-Typ-Germanium auf einem Körper aus Gallium-Arsenid
DE69012520T2 (de) Halbleiterheterostruktur und Verfahren zu ihrer Herstellung.
DE2934994C2 (de)
DE112018002713T5 (de) SiC-EPITAXIE-WAFER UND VERFAHREN ZU DESSEN HERSTELLUNG
DE3300716C2 (de)
DE3012119C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2737150A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE3334236C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2154386C3 (de) Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch
EP0002658B1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69023582T2 (de) Verfahren zur Herstellung eines Halbleiterelementes mittels Ionen-Implantation.
DE3932277C2 (de)
DE69024461T2 (de) Halbleiteranordnung mit einem heteroepitaxialen Substrat
DE69009820T2 (de) Halbleiteranordnung mit eindimensionalen Dotierungsleitern und Verfahren zur Herstellung einer derartigen Halbleiteranordnung.
DE2732582C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8120 Willingness to grant licenses paragraph 23
8127 New person/name/address of the applicant

Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: VISHAY SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE