DE3408552A1 - Halbleitervorrichtung und verfahren zur herstellung derselben - Google Patents
Halbleitervorrichtung und verfahren zur herstellung derselbenInfo
- Publication number
- DE3408552A1 DE3408552A1 DE19843408552 DE3408552A DE3408552A1 DE 3408552 A1 DE3408552 A1 DE 3408552A1 DE 19843408552 DE19843408552 DE 19843408552 DE 3408552 A DE3408552 A DE 3408552A DE 3408552 A1 DE3408552 A1 DE 3408552A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconductor layer
- conductivity
- zone
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims description 137
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 11
- 239000013078 crystal Substances 0.000 description 13
- 230000007547 defect Effects 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000010354 integration Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- LQJIDIOGYJAQMF-UHFFFAOYSA-N lambda2-silanylidenetin Chemical compound [Si].[Sn] LQJIDIOGYJAQMF-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
Description
HOFFMANN · EITLE &"PART*NE1=?
Tokyo Shibaura Denki
Kabushiki Kaisha
Kawasaki-shi
Japan 39 946
Halbleitervorrichtung und Verfahren zur Herstellung derselben
Die Erfindung bezieht sich auf eine Halbleitervorrichtung mit einer verbesserten Schicht hoher Dichte, so
daß der Kollektorserienresonanzwert in dem bipolaren Transistor vermindert wird, und ein Verfahren zur Herstellung
der Halbleitervorrichtung.
Ein üblicher NPN-Typ-Transistor hat z.B. den in Fig. 1 gezeigten Aufbau. D.h., auf einem P-Typ-Halbleitersubstrat
1 ist eine N-Typ-Halbleiterschicht 3 ausgebildet, in der
eine N-Typ-Kollektorzone 5, eine P-Typ-Basiszone 7 und eine N-Typ-Emitterzone 9 hoher Dichte ausgebildet sind.
Zwischen dem Halbleitersubstrat 1 und der Halbleiterschicht 3 ist weiter eine N-Typ eingebettete Schicht 11
hoher Dichte ausgebildet, und weiter ist eine Schicht 13 hoher Dichte ausgebildet, die sich von der Oberfläche
der Halbleiterschicht 3 bis zur eingebetteten Schicht 11 hoher Dichte erstreckt. Der so ausgebildete NPN-Typ-Transistor
ist somit elektrisch von anderen Inseln mittels einer Trennzone 15 getrennt. 5
Im Fall einer Halbleitervorrichtung mit dem oben beschriebenen Aufbau sind die eingebettete Schicht 11 hoher
Dichte und die Schicht 13 hoher Dichte vorgesehen, um den Kollektorreihenwiderstand zu vermindern. Im allgemeinen
hat die N-Typ-Störstellendichte in der Schicht 13 hoher Dichte eine Oberflächenkonzentration im Bereich
19 20 —3
von 10 bis 10 cm . Die Schicht 13 hoher Dichte wird üblicherweise mittels Thermodiffusion ausgebildet. Wie beispielsweise in Fig. 2 dargestellt wird ein Oxidfilm (SiO3) 17, der auf einem Wafer mittels Lichtätzens ausgebildet wurde, an einer bestimmten Zone zur Ausbildung einer öffnung 19 entfernt. Ein N -Material hoher Dichte, wie z.B. POCl3 (Phosphoroxichlorid) wird dann beispielsweise auf dem Wafer bei einer Temperatur von 9000C bis 11OQ0C abgelagert, wie dies in Fig. 3 dargestellt ist. Darauf wird der Wafer einer Thermodiffusion in einer Stickstoffgasatmosphäre bei 9000C bis 12000C unterworfen, um die Schicht 13 hoher Dichte auszubilden.
von 10 bis 10 cm . Die Schicht 13 hoher Dichte wird üblicherweise mittels Thermodiffusion ausgebildet. Wie beispielsweise in Fig. 2 dargestellt wird ein Oxidfilm (SiO3) 17, der auf einem Wafer mittels Lichtätzens ausgebildet wurde, an einer bestimmten Zone zur Ausbildung einer öffnung 19 entfernt. Ein N -Material hoher Dichte, wie z.B. POCl3 (Phosphoroxichlorid) wird dann beispielsweise auf dem Wafer bei einer Temperatur von 9000C bis 11OQ0C abgelagert, wie dies in Fig. 3 dargestellt ist. Darauf wird der Wafer einer Thermodiffusion in einer Stickstoffgasatmosphäre bei 9000C bis 12000C unterworfen, um die Schicht 13 hoher Dichte auszubilden.
Im Fall des oben beschriebenen bekannten Verfahrens zur Ausbildung einer Schicht 13 hoher Dichte traten jedoch
Kristallfehler, wie z.B. Fehlorientierungen, Niederschläge und Versetzungen in der Nachbarschaft der Schicht
13 hoher Dichte auf, weil die Störstellen einer Diffusionsbehandlung bei hoher Temperatur unterworfen wurden.
Ebenfalls war es bei dem Verfahren zur Ausbildung der Schicht 13 hoher Dichte in dieser Art, in der die Störstellen
thermisch diffundiert wurden, schwierig, eine Schicht 13 hoher Dichte auszubilden, die ein ausreichend
geringes Widerstandsverhältnis aufwies.
Weiter ändern sich im Falle, in dem die Schicht 13 hoher Dichte auch nach der Ausbildung der Basis- und
Emitterzonen 7 und 9 ausgebildet ist, die Übergangsflächen zwischen dem Kollektor und der Basis, und
zwischen dem Emitter und der Basis, wie dies mittels gestrichelter Linie in Fig. 1 dargestellt ist, z.B. aufgrund
der Hochtemperaturbehandlung. Das bedeutet, daß eine Steuerung in den PN-Übergangsflächen fehlte. Weiter
war die Ausbeute der Halbleitervorrichtungen, die gemäß diesem Verfahren hergestellt wurden aufgrund der auftretenden
Kristallfehler und aufgrund der Änderung der PN-Übergangs
flächen schlecht. Weiter ist im Fall, daß die Halbleitervorrichtung nach dem bekannten Verfahren hergestellt
wird, d.h. daß die Halbleitervorrichtung eine Schicht 13 hoher Dichte hat, die mittels Thermodiffusion
in einem Teil der monokristallinen Halbleiterschicht 3 ausgebildet wird, weder der Widerstand der Schicht 13
hoher Dichte noch der Kollektorreihenwiderstand klein genug. Weiter sind Kristallfehler, wie z.B. Fehlorientie-0
rungen, Niederschläge und Versetzungen in der Nähe der Schicht 13 hoher Dichte vorhanden. Eine Halbleitervorrichtung
mit derartigen Kristallfehlern hat einen gesteigerten Leckstrom. Stehspannungen zwischen der Schicht
13 hoher Dichte und der Basiszone 7, zwischen der Schicht 13 hoher Dichte und der Emitterzone 9 und zwischen den
mittels der Isolierungszone 15 getrennten Inseln sind niedrig. Die Trennung zwischen diesen Schichten, Zonen
und Inseln ist nicht ausreichend. Weiter sind die Kristalldefekte eine Quelle für Rauschen. Da der Leckstrom steigt,
während die Stehspannung aufgrund der Kristalldefekte
abnimmt, ist es unmöglich, eine Schicht 13 hoher Dichte ausreichend nahe an der Basiszone 7 auszubilden, wodurch
der Integrationsgrad gering bleibt.
Um zu verhindern,, daß diese Kristallfehler ausgebildet
werden, sollten die Dichten der zu diffundierenden Stör-
- 10 -
stellen und die Temperatur bei der Diffusion niedrig sein. Wenn dies jedoch der Fall ist, wird es schwierig,
den Kollektorserienwiderstand zu erniedrigen.
Aufgabe der vorliegenden Erfindung ist daher,diese Nachteile
zu vermeiden.
Mit der Erfindung soll in vorteilhafter Weise eine Halbleitervorrichtung
geschaffen werden, die einen kleinen Kollektorserienwiderstand aufweist, die frei von Kristallfehlern
ist, die einen Leckstrom bewirken und bei der die isolierende Stehspannung und der Integrationsgrad
hoch sind.
Weiter soll mit der vorliegenden Erfindung ein Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen
werden, die einen niedrigen Kollektorserienwiderstand aufweist, die frei von Kristallfehlern ist, und die
gleichförmige Eigenschaften aufweist, wobei der Integra-0 tionsgrad und die Ausbeute hoch sind.
Diese Aufgabe wird durch die in Anspruch 1,7 und 12 gekennzeichnete Erfindung gelöst.
Gemäß der Erfindung wird eine Halbleitervorrichtung geschaffen, die ein Halbleitersubstrat einer ersten Leitfähigkeit,
einer auf dem Halbleitersubstrat ausgebildeten Halbleiterschicht einer zweiten Leitfähigkeit, eine
in der Halbleiterschicht ausgebildete Kollektorzone, 0 eine benachbart zur Kollektorzone in der Halbleiterschicht
ausgebildete Basiszone, eine in der Basiszone ausgebildete Emitterzone, eine an einem bestimmten Gebiet
zwischen dem Halbleitersubstrat und der Halbleiterschicht ausgebildete, eingebettete Schicht einer zweiten Leitfähigkeit,
und eine Schicht hoher Dichte aus einem Material, das von dem der Halbleiterschicht unterschiedlich
ist und sich von der Oberfläche der Halbleiterschicht bis mindestens zur Kollektorzone erstreckt, umfaßt.
Das erfindungsgemäße Verfahren zur Herstellung einer derartigen Halbleiterzone umfaßt das Ausbilden einer
eingebetteten Schicht einer zweiten Leitfähigkeit an einem bestimmten Gebiet in dem oberen Teil eines Halbleitersubstrats
einer ersten Leitfähigkeit, das Ausbilden einer Halbleiterschicht einer zweiten Leitfähigkeit
auf dem Halbleitersubstrat und der eingebetteten Schicht, das Ausbilden einer Basiszone einer ersten
Leitfähigkeit in der Halbleiterschicht so, daß die Basiszone eine Oberfläche aufweist, die im wesentlichen
mit der der Halbleiterschicht fluchtet, wodurch eine Kollektorzone einer zweiten Leitfähigkeit ausgebildet
wird, die die Basiszone umschließt, das Ausbilden einer Emitterzone- einer zweiten Leitfähigkeit in der
Basiszone so, daß die Emitterzone eine Oberfläche aufweist, die im wesentlichen mit der der Basiszone fluchtet,
das Ausbilden einer Nut mit einer vorbestimmten Tiefe in einem spezifizierten Gebiet der Halbleiterschicht, wobei
dieser Schritt nach einem der Verfahrensschritte des Ausbildens einer Halbleiterschicht, des Ausbildens einer
Basiszone und des Ausbildens einer Emitterzone durchgeführt wird und Ablagern -eines Materials in der Nut,
das von dem der Halbleiterschicht unterschiedlich ist, wobei dieser Schritt nach dem Ausbilden einer Nut
durchgeführt wird.
Mit der erfindungsgemäßen Halbleitervorrichtung können
folgende Vorteile erreicht werden. Irgendein Material, das ein ausreichend kleines Widerstandsverhältnis aufweist,
kann zur Ausbildung der Schicht hoher Dichte ausgewählt werden, wodurch der Kollektorserienwiderstand
ausreichend klein gemacht werden kann. In der Nähe der Schicht hoher Dichte werden keine Kristallfehler bewirkt.
WV V« WM Ο« ·
- 12 -'
Der Leckstrom zwischen den Zonen oder zwischen dem Kollektor und der Basis kann z.B. in der Halbleitervorrichtung
vermindert werden, wohingegen die Stehspannung dazwischen gesteigert werden kann, wodurch man eine
zuverlässigere Halbleitervorrichtung erhält. Aufgrund der Tatsache, daß der Leckstrom vermindert und die Stehspannung
vergrößert werden, wie oben beschrieben, kann die Schicht hoher Dichte näher an der Basiszone ausgebildet
werden, wodurch der Integrationsgrad ebenfalls verbessert wird.
Gemäß dem erfindungsgemäßen Verfahren zur Herstellung
der Halbleitervorrichtung wird eine Schicht hoher Dichte ausgebildet, wobei man ein Material verwendet, das ein
ausreichend kleines Widerstandsverhältnis aufweist, wodurch ermöglicht wird, daß die Halbleitervorrichtung
einen kleinen Kollektorreihenwiderstand aufweist. Ebenfalls ist es gemäß dem erfindungsgemäßen Verfahren nicht
notwendig, eine Schicht hoher Dichte mittels Thermodiffusion bei einer hohen Temperatur auszubilden. Daher
werden keine Kristallfehler in der Nähe der Schicht hoher Dichte bewirkt, so daß die Ausbeute der Halbleitervorrichtungen
verbessert wird. Aufgrund der Tatsache, daß keine Kristalldefekte vorhanden sind, kann die
Schicht hoher Dichte näher an der Basiszone ausgebildet werden, wodurch man eine Halbleitervorrichtung mit einer
hohen Integrationsdichte erhält. Da es weiter nicht notwendig ist, die Schicht hoher Dichte mittels Störstellendiffusion
bei hoher Temperatur auszubilden, ist die Steuerfähigkeit bezüglich der PN-Übergangsstellen, wie z.B. die
zwischen dem Emitter und der Basis und zwischen der Basis und dem Kollektor verbessert.
Ausführungsbeispiele der vorliegenden Erfindung sind in
der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 eine Schnittansicht zur Darstellung des
Aufbaus einer üblichen Halbleitervorrichtung;
Fig. 2 und 3 Schnittansichten zur Darstellung des
Verfahrens zur Herstellung der üblichen Halbleitervorrichtungen;
Fig. 4 bis 9 Schnittansichten zur Darstellung des 0 Herstellungsverfahrens einer Halbleiter
vorrichtung gemäß der vorliegenden Erfindung;
eine Schnittansicht zur Darstellung des Aufbaus einer erfindungsgemäßen Halbleitervorrichtung;
ein Diagramm zur Darstellung der Beziehung zwischen der Frequenz und dem Rauschwert
(NF) von einer gewöhnlichen Halbleitervorrichtung verglichen mit der erfindungsgemäßen
Halbleitervorrichtung;
Fig. 12 eine Schnittansicht zur Darstellung eines anderen Herstellungsverfahrens zur Her
stellung der Halbleitervorrichtung gemäß der Erfindung;
eine Schnittansicht zur Darstellung des Aufbaus der"anderen Halbleitervorrichtung
gemäß der Erfindung;
eine Schnittansicht zur Darstellung eines
weiteren Herstellungsverfahrens für eine Halbleitervorrichtung gemäß der Erfindung;
und
Fig. | 10 | |
15 | ||
Fig. | 11 | |
20 |
Fig. | 13 | |
30 | ||
Fig. | 14 | |
35 |
Fig. 15 eine Schnittansicht zur Darstellung des Aufbaus eines weiteren Ausführungsbeispiels
einer Halbleitervorrichtung gemäß der Erfindung.
■ Die in Fig. 4 dargestellte Ausführungsform der Halbleitervorrichtung umfaßt eine eingebettete Schicht 33 hoher Dichte vom N-Typ und Zonen 35, 37 hoher Dichte vom P-Typ, die mittels Diffusion im oberen Abschnitt eines Siliziumhalbleitersubstrats 31 vom P-Typ mittels Diffusion ausgebildet sind. Auf ihnen ist mittels Epitaxialwachstum eine Halbleiterschicht 39 vom N-Typ und auf der Halbleiterschicht 39 ist ein Oxidfilm (SiO2) 41 ausgebildet. Es wird angenommen, daß die Halbleiterschicht 39 5 μπι dick ist und einen spezifischen Widerstand von 1,5 bis 2,0 -Ώ- m~ hat. Um die Isolationszonen unter den in Fig. 4 gezeigten Bedingungen auszubilden, wird der Oxidfilm 41 in gewissen Gebieten zur Ausbildung von öffnungen 43 und 45, siehe Fig. 5, fotogeätzt. Dann werden Störstellen vom P-Typ, wie z.B. Bor, durch die öffnungen - 43 und 45 zur Ausbildung von Isolationszonen 47 und 49 (siehe Fig. 6) diffundiert. Die Trennung kann ebenfalls durch andere Verfahren als die Oxidfilmtrennung erreicht werden. Der Oxidfilm 41 wird wahlweise in dem Gebiet fotogeätzt, in dem eine Schicht hoher Dichte ausgebildet werden soll, um den Kollektorserienwiderstand zu vermindern, indem eine öffnung 51 ausgebildet wird, wie dies in Fig. 7 dargestellt ist. In einem Mischgas von z.B. SiCl., Cl„ und H„ wird mittels aktiven Ionen-0 ätzens ein Plasma erzeugt, so daß die Halbleiterschicht 39 wahlweise weggeätzt wird. Der Oxidfilm 41 wird dann als eine Maske verwendet. Auf diese Weise wird in der Halbleiterschicht 3 9 unter der öffnung 51 eine Nut 53 ausgebildet. Die Tiefe dieser Nut 53 ist im wesentlichen gleich der Dicke der Halbleiterschicht 39. Die Nut 53 erstreckt sich bis zur eingebetteten Schicht 33 hoher
■ Die in Fig. 4 dargestellte Ausführungsform der Halbleitervorrichtung umfaßt eine eingebettete Schicht 33 hoher Dichte vom N-Typ und Zonen 35, 37 hoher Dichte vom P-Typ, die mittels Diffusion im oberen Abschnitt eines Siliziumhalbleitersubstrats 31 vom P-Typ mittels Diffusion ausgebildet sind. Auf ihnen ist mittels Epitaxialwachstum eine Halbleiterschicht 39 vom N-Typ und auf der Halbleiterschicht 39 ist ein Oxidfilm (SiO2) 41 ausgebildet. Es wird angenommen, daß die Halbleiterschicht 39 5 μπι dick ist und einen spezifischen Widerstand von 1,5 bis 2,0 -Ώ- m~ hat. Um die Isolationszonen unter den in Fig. 4 gezeigten Bedingungen auszubilden, wird der Oxidfilm 41 in gewissen Gebieten zur Ausbildung von öffnungen 43 und 45, siehe Fig. 5, fotogeätzt. Dann werden Störstellen vom P-Typ, wie z.B. Bor, durch die öffnungen - 43 und 45 zur Ausbildung von Isolationszonen 47 und 49 (siehe Fig. 6) diffundiert. Die Trennung kann ebenfalls durch andere Verfahren als die Oxidfilmtrennung erreicht werden. Der Oxidfilm 41 wird wahlweise in dem Gebiet fotogeätzt, in dem eine Schicht hoher Dichte ausgebildet werden soll, um den Kollektorserienwiderstand zu vermindern, indem eine öffnung 51 ausgebildet wird, wie dies in Fig. 7 dargestellt ist. In einem Mischgas von z.B. SiCl., Cl„ und H„ wird mittels aktiven Ionen-0 ätzens ein Plasma erzeugt, so daß die Halbleiterschicht 39 wahlweise weggeätzt wird. Der Oxidfilm 41 wird dann als eine Maske verwendet. Auf diese Weise wird in der Halbleiterschicht 3 9 unter der öffnung 51 eine Nut 53 ausgebildet. Die Tiefe dieser Nut 53 ist im wesentlichen gleich der Dicke der Halbleiterschicht 39. Die Nut 53 erstreckt sich bis zur eingebetteten Schicht 33 hoher
Dichte vom N-Typ. Ein von dem Material der monokristallinen Halbleiterschicht 39 unterschiedliches Material
wird dann in der Nut 53 abgelagert, wie dies in Fig. dargestellt ist. Das Material ist von einem Leitfähigkeitstyp.
Dies wird durch Ablagern von polykristallinem Silizium sowohl in der Nut 53 und auf dem Oxidfilm 41
entsprechend der chemischen Dampfablagerung (CVD) verwirklicht,
wobei das polykristalline Silizium eine N-Typ-Störstelle hoher Dichte aufweist. Insbesondere
werden z.B. SiH. (Silan)-Gas und Dotiergas (z.B. PH-.,
AsH^) gleichzeitig bei einer Temperatur von 5000C bis
7000C zur Durchführung einer Pyrolyse zugeführt, so daß polykristalline Siliziumschichten 55 und 57, in
denen die Dichte der N-Typ-Störstellen hoch ist, ausgebildet werden. Die thermische Behandlung wird durchgeführt,
um die polykristalline Siliziumschicht 55 in der Nut
53 elektrisch aktiv zu machen. Dann wird ein Oxidfilm auf der polykristallinen Siliziumschicht 57 ausgebildet.
Dieser Oxidfilm wird wahlweise geätzt, um einen Oxidfilm 59 auf der polykristallinen Siliziumschicht 55
zurückzulassen. Die Siliziumschicht 57 wird geätzt, indem der Oxidfilm 59 als Reserve verwendet wird, wie dies
in Fig. 9 gezeigt ist. Eine P-Schicht (Basis) 61 für den NPN-Transistor wird nach dem bekannten Verfahren ausgebildet,
wie dies in Fig. 10 dargestellt ist. Dann wird eine N+-Schicht (Emitter 63) in der P-Schicht 61 ausgebildet.
Eine andere Zone 65 in der Halbleiterschicht dient als Kollektor. Weiter werden die Basis-, Emitter-
und Kollektorelektroden 67, 69 und 71 ausgebildet.
Eine Halbleitervorrichtung mit einem derartigen Aufbau wie in Fig. 10 gezeigt, wird durch die aufeinanderfolgenden
oben beschriebenen Verfahrensschritte hergestellt. D.h., die N-Typ-Siliziumhalbleiterschicht 39 wird auf
dem P-Typ-Siliziumhalbleitersubstrat 31 ausgebildet. Die
Kollektorzone 65 wird in der Halbleiterschicht 39 aus-
gebildet. Die P-Typ-Basiszone 61 wird im oberen Abschnitt der Kollektorzone 65 ausgebildet. Die Zone 63
hoher Dichte vom N-Typ wird als ein Emitter in der Basiszone 61 ausgebildet. Die eingebettete Schicht 33 hoher
Dichte vom N-Typ wird zwischen der Halbleiterschicht und dem Halbleitersubstrat 31 im unteren Abschnitt der
Kollektorzone 65 ausgebildet. Die Schicht 55 hoher Dichte wird aus polykristallinem Silizium hergestellt,
zu dem eine Störstelle vom N-Typ hoher Dichte hinzugefügt wird, und die Schicht 55 hoher Dichte wird so ausgebildet,
daß sie sich von der Oberfläche der Halbleiterschicht 39 bis zur eingebetteten Schicht 33 erstreckt.
Die Schicht 55 hoher Dichte besteht aus einem anderen Material als dem der monokristallinen Halbleiterschicht
39. Die Elemente, die den NPN-Typ-Transistor bilden,
sind von anderen Inseln mittels Isolationszonen 47 und 49 vom P-Typ getrennt. Die Oberfläche der Halbleiterschicht
39 ist mittels des Oxidfilms 41 beschichtet. Die Basis-, Emitter- und Kollektorelektroden 67, 69
und 71 sind in den Basis- und Emitterzonen 61, 63 bzw. der Schicht 55 hoher Dichte ausgebildet.
Im Fall eines derartig ausgebildeten bipolaren Transistors
ist der Kollektorreihenwiderstand klein, da die Schicht 55 hoher Dichte aus polykristallinem Silizium in der Nut
53 abgelagert ist. Weiter ist die Schicht 55 hoher Dichte aus polykristallinem SiIizinn ohne Diffundieren
der Störstelle hoher Dichte oder ohne Behandeln bei hoher Temperatur hergestellt, so daß Kristallfehler
verhindert werden. Die Leckstromabnahme und die Stehspannung der Elemente kann verbessert werden, wodurch
sich eine höhere Produktivität ergibt. Während die gewöhnliche Ausbeute sich in einem Bereich von 60%
bis 70% bewegte,wird mit der Erfindung eine Steigerung bis zu etwa 95% erreicht.
Der Rauschwert 1/f einer üblichen Halbleitervorrichtung
wurde mit dem der erfindungsgemäßen Halbleitervorrichtung
verglichen. Die Ergebnisse sind in Fig. 11 dargestellt. Die in Fig. 11 durch (a) dargestellten Werte wurden
von einer üblichen Halbleitervorrichtung erhalten, während die durch (b) in Fig. 11 dargestellten Werte
von der erfindungsgemäßen Halbleitervorrichtung stammen. Die Meßbedingungen betrugen Rg = 10 KÜ2. und Ic = 500 μΑ.
Man sieht aus Fig. 11, daß die Kennwerte der erfindungsgemäßen Halbleitervorrichtung besser als die der üblichen
sind.
Es wird vorausgesetzt, daß das Verfahren zur Herstellung der Halbleitervorrichtung nicht auf die oben beschriebene
begrenzt ist. Beispielsweise kann gemäß Fig. 12 vorgesehen sein, daß die Nut 53 nach der Ausbildung der
Basis und der Emitterzonen 61 und 63 ausgebildet wird und daß die Schicht 55 hoher Dichte dann mit polykristallinem
Silizium ausgebildet wird. Die Ausbildung der Schicht 55 hoher Dichte aus polykristallinem Silizium kann auch
nach der Ausbildung der P-Schicht (Basis 61) zur gleichen Zeit durchgeführt werden, wenn die Schicht 73 hoher Dichte
aus polykristallinem Silizium , die als Material für die Emitterdiffusion verwendet wird, ausgebildet wird.
Obwohl die Nut 53 mittels reaktiven Ionenätzens bei der oben beschriebenen Ausführungsform ausgebildet wurde,
kann sie ebenfalls z.B. mittels Ionenwalzens oder Naßätzens ausgebildet werden, wobei das Ionenwalzen verwendet
wird, um Silizium mit Ionenkernen zu ätzen.
Obwohl die Schicht 55 hoher Dichte vom N-Typ aus polykristallinem Siliziun als Schicht hoher Dichte mittels
CVD ausgebildet wurde, kann sie ebenfalls durch andere Verfahren, wie z.B. dem Aussetzen eines Plasmas, dem
Vakuumbedampfen oder der Störstelleninjektion, nachdem
• » 4 ♦ * «
- 18 -
das polykristalline Silizium mittels CVD abgelagert wurde, ausgebildet werden. Die Schicht 55 hoher Dichte ist in
der Nut 53 aus polykristallinem Silizium hergestellt. Es können jedoch Aluminium (Al) , Aluminium und Silizium
Aluminium, Silizium und Kupfer, Aluminium und Kupfer,
Aluminiumlegierungen aus Aluminium und Abweichungsmetall oder ähnlichem, Molybdän, einer Molybdänlegierung aus
Molybdän und Silizid oder ähnlichem, Wolfram, Platin und andere Metalle in der Nut 53 mittels CVD, Vakuumbedampfen,
Verdampfen oder ähnlichem anstelle von polykristallinem Silizium hoher Dichte abgelagert werden.
Irgendein organisches leitendes Material kann in der Nut 53 mittels Aufspinnen oder ähnlichem abgelagert
werden.
Es ist für die Schicht 55 hoher Dichte aus polykristallinem Silizium nicht notwendig, daß sie die eingebettete
Schicht 33 hoher Dichte erreicht, wie dies in Fig. 13
dargestellt ist. Die Tiefe der Schicht 55 hoher Dichte 0 kann entsprechend dem Wert des Kollektorwiderstands oder
ähnlichem ausgewählt werden.
Obwohl die vorliegende Erfindung in Bezug auf eine NPN-Typ-Halbleitervorrichtung
und ein Verfahren zur Herstellung derselben beschrieben wurde, kann sie ebenfalls z.B. auf
vertikale PNP-Typ-Transistoren angewandt werden. Ein Verfahren zur Herstellung des vertikalen PNP-Typ-Transistors
soll unter Bezugnahme auf Fig. 14 und 15 beschrieben werden.
Wie in Fig. 14 gezeigt wird im oberen Teil eines P-Typ-Halbleitersubstrats
81 eine eingebettete Schicht 83 hoher Dichte vom N-Typ mittels Diffusion ausgebildet.
Eine Kollektorzone 85 hoher Dichte vom P-Typ wird in der Schicht 83 hoher Dichte mittels Diffusion ausgebildet.
Eine N-Typ-Halbleiterschicht 87 wird dann auf
dem Halbleitersubstrat 81 mittels Epitaxialwachstum oder ähnlichem ausgebildet. In dem oberen Teil der
Halbleiterschicht 87 wird, wie in Fig. 15 gezeigt, eine P-Typ-Emitterzone 89 ausgebildet. Nach oder vor der
Ausbildung der Emitterzone 89 wird eine Nut 91, wie oben beschrieben, ausgebildet, die sich von der Oberfläche
der Halbleiterschicht 87 zur Kollektorzone 85 erstreckt. Das multi-kristalline Silizium vom P-Typ
wird dann in der Nut 91 in der oben beschriebenen Weise abgelagert. Elektroden und andere Elemente werden wie
oben beschrieben ausgebildet.
Wie in Fig. 15 dargestellt, hat diese ausgebildete Halbleitervorrichtung
den folgenden Aufbau. Die Halbleiterschicht 87 vom N-Typ aus monokristallinem Silizium ist
auf dem P-Typ-Halbleitersubstrat 81 ausgebildet. Die
eingebettete Schicht 83 hoher Dichte vom N-Typ ist zwischen dem Halbleitersubstrat 81 und der Halbleiterschicht
87 ausgebildet. Die Kollektorzone 85 hoher Dichte vom P-Typ ist im oberen Teil der eingebetteten
Schicht 83 hoher Dichte ausgebildet. Ein Teil 93 der Halbleiterschicht 87 auf der Kollektorzone 85 dient
als Basiszone. Eine P-Typ-Emitterzone 89 ist im oberen Teil der Basiszone 93 ausgebildet. Eine Schicht 95
hoher Dichte vom P-Typ erstreckt sich von der Oberfläche der Halbleiterschicht 87 bis zur Kollektorzone 85. Die
Schicht 95 hoher Dichte besteht aus polykristallinem Silizium und ist von einem anderen Material als die
Schicht 87 aus monokristallinem Silizium. Die Schicht 95 hoher Dichte wird ebenfalls bei dieser Ausführungsform in einem Kreis ausgebildet, der die Basiszone 93
umgibt. Auf der Halbleiterschicht 87 wird ein Oxidfilm 97 ausgebildet. Die Basis-,· Emitter- und Kollektor elektroden
99, 101 und 103 werden auf der Basis- und Emitterzone
93, 99 bzw. der Schicht 95 hoher Dichte ausgebildet. Die Schicht 95 hoher Dichte ist nicht auf polykristallines
Silizium vom P-Typ begrenzt, sondern kann aus irgendeinem der oben erwähnten Metalle bestehen. Es ist für.
die Schicht 95 hoher Dichte nicht erforderlich, daß sie die Basiszone 93 umgibt, jedoch sollte sie sie teilweise
umgeben.
- Leerseite -
Claims (16)
- HOFFMANN · EITLE & PARTNERPATENT- UND RECHTSANWÄLTEPATENTANWÄLTE DIPL.-ΙΝΘ. W. EITLE . DR. RER. NAT. K. HOFFMANN · DIPL.-ΙΝβ. W. LEHNDIPL.-ING. K. FDCHSLE ■ DR. RER. NAT. B. HANSEN . DR. RER. NAT. H.-A. BRAUNS . DIPL.-ΙΝβ. K. QOR3DIPL.-INa. K. KOHLMANN - RECHTSANWALT A. NETTETokyo Shibaura DenkiKabushiki KaishaKawasaki-shiJapan 39 946Halbleitervorrichtung und Verfahren zur Herstellung derselbenPatentansprücheHalbleitervorrichtung mit einem Halbleitersubstrat einer ersten Leitfähigkeit, einer zweiten, auf dem Halbleitersubstrat ausgebildeten Halbleiterschicht einer zweiten Leitfähigkeit, einer in der Halbleiterschicht ausgebildeten Kollektorzone, einer in der Halbleiterschicht ausgebildeten, die Kollektorzone berührende Basiszone, einer in der Basiszone ausgebildeten Emitterzone, einer in einer vorbestimmten Zone zwischen dem Halbleitersubstrat und der HaIbleiterschicht ausgebildeten, eingebetteten SchichtARABELLASTRASSE A · D-SOOO MÜNCHEN S1 · TELEFON CO893 Ο11Ο87 · TELEX Ö-2OO19 CPATHEJ ■ TELEKOPIERER 91S3C£einer zweiten Leitfähigkeit und mit einer Schicht hoher Dichte in einem spezifizierten Gebiet der ersten Halbleiterschicht, die sich von der Oberfläche der Halbleiterschicht zur Kollektorzone erstreckt/ dadurch gekennzeichnet , daß sich die Schicht (55) hoher Dichte von der Oberfläche der Halbleiterschicht mindestens bis zur Kollektorzone (65) erstreckt und aus einem von der Halbleiterschicht (39) unterschiedlichen Material besteht. 10
- 2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die erste Leitfähigkeit vom P-Typ ist, daß die zweite Leitfähigkeit vom N-Typ ist, daß die Kollektorzone (65) vom N-Typ ist, daß die Basiszone (61) in der Kollektorzone (65) ausgebildet ist und vom P-Typ ist, daß die Emitterzone (63) vom N-Typ ist, und daß die Schicht (55) großer Dichte sich von der Oberfläche der Halbleiterschicht (39) bis zur eingebetteten Schicht (33) erstreckt.
- 3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die erste Leitfähigkeit vom P-Typ ist, daß die zweite Leitfähigkeit vom N-Typ ist, daß die Kollektorzone (85) in dem oberen Teil der eingebetteten Schicht (83) ausgebildet und vom P-Typ ist, daß die Basiszone (93) vom N-Typ ist, daß die Emitterzone (89) vom P-Typ ist, und daß die Schicht (95) hoher Dichte sich von der Oberfläche der Halbleiterschicht (87) bis zur Kollektorzone (85) erstreckt.
- 4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Schicht (55) hoher Dichte aus einem polykristallinen Silizium hergestellt ist.
- 5. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Schicht (55) hoher Dichte aus einem Metall hergestellt ist.
- 6. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Schicht (55) hoher Dichte aus einem organischen leitenden Material hergestellt ist.
- 7. Verfahren zur Herstellung einer Halbleitervorrichtung umfassend folgende Verfahrensschritte: Ausbilden einer eingebetteten Schicht einer zweiten Leitfähigkeit in einem Halbleitersubstrat einer ersten Leitfähigkeit so, daß die eingebettete Schicht eine Oberfläche aufweist, die im wesentlichen mit der des Halbleitersubstrats fluchtet; Ausbilden einer Halbleiterschicht einer zweiten Leitfähigkeit auf dem Halbleitersubstrat und der eingebetteten Schicht;Ausbilden einer Schicht einer hohen Leitfähigkeit mittels Thermodiffusion in der Halbleiterschicht, die sich von einer Oberfläche der Halbleiterschicht bis zu der eingebetteten Schicht erstreckt; Ausbilden einer Basiszone einer ersten Leitfähigkeit in der Halbleiterschicht so, daß die Basiszone eine Oberfläche aufweist, die im wesentlichen mit der der Halbleiterschicht fluchtet, wodurch eine Kollektorzone einer zweiten Leitfähigkeit, die die Basiszone umschließt, ausgebildet wird; und Ausbilden einer Emitterzone einer zweiten Leitfähigkeit in der Basiszone so, daß die Emitterzone eine Oberfläche aufweist, die im wesentlichen mit der der Basiszone fluchtet,
dadurch gekennzeichnet , daß das Ausbilden der Zone einer hohen Dichte folgende Schritte umfaßt:Ausbilden einer Nut vorbestimmter Tiefe in einem spezifizierten Gebiet in der Halbleiterschicht, wobei diese Ausbildung nach einem der Verfahrensschritte des Ausbildens einer Halbleiterschicht, des Ausbildens einer Basiszone und des Ausbildens einer Emitterzone durchgeführt wird; und Ablagern eines von dem Material der Halbleiterschicht unterschiedlichen Materials in der Nut, wobei dieses Ablagern nach dem Ausbilden einer Nut durchgeführt wird. - 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet , daß das Ausbilden einer Nut mittels reaktiven Ionenätzens durchgeführt wird.
- 9. Verfahren nach Anspruch 7, dadurch gekennzeichnet , daß das Ablagern des Materials ein Ablagern von polykristallinem Silizium in der Nut ist.
- 10. Verfahren nach Anspruch 7, dadurch gekennzeichnet , daß das Ablagern des Materials ein Ablagern eines Metalls in der Nut ist.
- 11. Verfahren nach Anspruch 7, dadurch gekennzeichnet , daß das Ablagern des Materials ein chemisches Dampfablagern ist.
- 12. Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend' die folgenden Schritte:Ausbilden einer eingebetteten Schicht einer zweiten Leitfähigkeit in einem Halbleitersubstrat einer ersten Leitfähigkeit so, daß die eingebettete Schicht eine Oberfläche aufweist, die im wesentlichen mit der des Halbleitersubstrats fluchtet;Ausbilden einer Kollektorzone einer ersten Leitfähigkeit in der eingebetteten Schicht so, daß die Kollektorzone eine Oberfläche aufweist, die im wesentlichen mit der der eingebetteten Schicht fluchtet; Ausbilden einer Halbleiterschicht einer zweiten Leitfähigkeit auf dem Halbleitersubstrat der eingebetteten Schicht und der Kollektorzone; Ausbilden einer Schicht einer hohen Dichte mittels Thermodiffusion in der Halbleiterschicht, wobei sich die Schicht hoher Dichte von einer Oberfläche der Halbleiterschicht bis zu der Kollektorzone erstreckt; undAusbilden einer Emitterzone einer ersten Leitfähigkeit in der Halbleiterschicht so, daß die Emitterzone eine Oberfläche aufweist, die im wesentlichen mit der der Halbleiterschicht fluchtet,
dadurch gekennzeichnet , daß das-Ausbilden der Schicht hoher Dichte die folgenden Schritte umfaßt:Ausbilden einer Nut in einem spezifizierten Gebiet der Halbleiterschicht, wobei das Ausbilden nach einem der Verfahrensschritte des Ausbildens einer Halbleiterschicht und des Ausbildens einer Emitterzone durchgeführt wird, die Nut sich von der Oberfläche der HaIbleiterschicht bis zu der Kollektorzone erstreckt, undAblagern eines Materials in der Nut, das von dem Material der Halbleiterschicht unterschiedlich ist, wobei das Ablagern nach dem Ausbilden einer Nut durchgeführt wird. - 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet , daß das Ausbilden einer Nut mittels reaktiven lonenätzens durchgeführt wird.— ο —
- 14. Verfahren nach Anspruch 12, dadurch gekennzeichnet , daß das Ablagern des Materials mittels Ablagern von polykristallinem Silizium in der Nut durchgeführt wird.
- 15. Verfahren nach Anspruch 12, dadurch gekennzeichnet , daß das Ablagern des Materials mittels Ablagern von Metall in der Nut durchgeführt wird.
- 16. Verfahren nach Anspruch 12, dadurch gekennzeichnet , daß das Ablagern des Materials mittels chemischer Dampfablagerung durchgeführt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3954283A JPS59165455A (ja) | 1983-03-10 | 1983-03-10 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3408552A1 true DE3408552A1 (de) | 1984-09-20 |
Family
ID=12555937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19843408552 Ceased DE3408552A1 (de) | 1983-03-10 | 1984-03-08 | Halbleitervorrichtung und verfahren zur herstellung derselben |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPS59165455A (de) |
DE (1) | DE3408552A1 (de) |
GB (1) | GB2137019A (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61166071A (ja) * | 1985-01-17 | 1986-07-26 | Toshiba Corp | 半導体装置及びその製造方法 |
GB2181889A (en) * | 1985-10-19 | 1987-04-29 | Plessey Co Plc | Improvements relating to bipolar transistors |
JPS63215068A (ja) * | 1987-03-04 | 1988-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
US5200639A (en) * | 1990-05-31 | 1993-04-06 | Canon Kabushiki Kaisha | Semiconductor device with isolating groove containing single crystalline aluminum wiring |
GB9013926D0 (en) * | 1990-06-22 | 1990-08-15 | Gen Electric Co Plc | A vertical pnp transistor |
JPH04123076U (ja) * | 1991-04-24 | 1992-11-06 | 船井電機株式会社 | 平行ジヤンパーワイヤ |
US20170373142A1 (en) * | 2016-06-23 | 2017-12-28 | Littelfuse, Inc. | Semiconductor device having side-diffused trench plug |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2101966A1 (de) * | 1970-01-19 | 1971-09-23 | Rca Corp | Integrierte Halbleiter-Schaltung |
GB1300033A (en) * | 1970-02-13 | 1972-12-20 | Texas Instruments Inc | Integrated circuits |
US3847687A (en) * | 1972-11-15 | 1974-11-12 | Motorola Inc | Methods of forming self aligned transistor structure having polycrystalline contacts |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3913124A (en) * | 1974-01-03 | 1975-10-14 | Motorola Inc | Integrated semiconductor transistor structure with epitaxial contact to the buried sub-collector including fabrication method therefor |
GB1534896A (en) * | 1975-05-19 | 1978-12-06 | Itt | Direct metal contact to buried layer |
-
1983
- 1983-03-10 JP JP3954283A patent/JPS59165455A/ja active Pending
-
1984
- 1984-03-06 GB GB08405871A patent/GB2137019A/en not_active Withdrawn
- 1984-03-08 DE DE19843408552 patent/DE3408552A1/de not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2101966A1 (de) * | 1970-01-19 | 1971-09-23 | Rca Corp | Integrierte Halbleiter-Schaltung |
GB1300033A (en) * | 1970-02-13 | 1972-12-20 | Texas Instruments Inc | Integrated circuits |
US3847687A (en) * | 1972-11-15 | 1974-11-12 | Motorola Inc | Methods of forming self aligned transistor structure having polycrystalline contacts |
Also Published As
Publication number | Publication date |
---|---|
JPS59165455A (ja) | 1984-09-18 |
GB8405871D0 (en) | 1984-04-11 |
GB2137019A (en) | 1984-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3202608C2 (de) | ||
DE3225398C2 (de) | ||
DE1903961A1 (de) | Integrierte Halbleiteranordnung | |
DE2445879C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE2704413A1 (de) | Verfahren zur herstellung von halbleiteranordnungen, bei dem eine dotierungsverunreinigung aus einer polykristallinen halbleiterschicht in ein unterliegendes einkristallines halbleitermaterial eindiffundiert wird | |
DE2224634A1 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE2546314A1 (de) | Feldeffekt-transistorstruktur und verfahren zur herstellung | |
DE2823967A1 (de) | Npn-transistor | |
DE3129558A1 (de) | Verfahren zur herstellung einer integrierten halbleiterschaltung | |
EP0006510A1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
DE2813673A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
DE2849373C2 (de) | ||
DE2365056A1 (de) | Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche | |
DE2617855A1 (de) | Halbleiterbauelement mit schottky- sperrschicht | |
DE2729973A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
DE3223230A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE19615324A1 (de) | Verfahren zum Herstellen eines vertikalen bipolaren Transistors | |
DE3525550C2 (de) | Verfahren zur Herstellung von Feldeffekttransistoren mit isoliertem Gate und hoher Ansprechgeschwindigkeit in integrierten Schaltungen hoher Dichte | |
DE3408552A1 (de) | Halbleitervorrichtung und verfahren zur herstellung derselben | |
DE2654979B2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE2320420A1 (de) | Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen | |
DE2658304A1 (de) | Halbleitervorrichtung | |
DE2732582C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE10134089A1 (de) | Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |