DE2849373C2 - - Google Patents

Info

Publication number
DE2849373C2
DE2849373C2 DE2849373A DE2849373A DE2849373C2 DE 2849373 C2 DE2849373 C2 DE 2849373C2 DE 2849373 A DE2849373 A DE 2849373A DE 2849373 A DE2849373 A DE 2849373A DE 2849373 C2 DE2849373 C2 DE 2849373C2
Authority
DE
Germany
Prior art keywords
layer
insulating layer
semiconductor
silicon layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2849373A
Other languages
English (en)
Other versions
DE2849373A1 (de
Inventor
Masashi Ikeda
Kazuo Tokio/Tokyo Jp Kihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP13575477A external-priority patent/JPS6022829B2/ja
Priority claimed from JP13575277A external-priority patent/JPS5469079A/ja
Priority claimed from JP13575377A external-priority patent/JPS6022828B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE2849373A1 publication Critical patent/DE2849373A1/de
Application granted granted Critical
Publication of DE2849373C2 publication Critical patent/DE2849373C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/124—Polycrystalline emitter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements nach dem Oberbegriff des Patentanspruches.
Ein derartiges Verfahren ist aus der DE-OS 22 23 699 bekannt. Mit diesem bekannten Verfahren soll insbe­ sondere eine hohe Integrationsdichte erreicht werden.
Es ist Aufgabe der vorliegenden Erfindung, ein Ver­ fahren zur Herstellung eines Halbleiterbauelements der eingangs genannten Art zu schaffen, das auf einfache Weise die Einstellung eines höheren bzw. eines niedrigeren spezifischen Widerstands von zwei benachbarten Bereichen erlaubt.
Diese Aufgabe wird bei einem Verfahren nach dem Ober­ begriff des Patentanspruches erfindungsgemäß durch die in dessen kennzeichnendem Teil enthaltenen Merk­ male gelöst.
Bei der Dotierung der Halbleiterschicht dringt auch aus der Isolierschicht oder der polykristal­ linen Schicht Dotierstoff in die Halbleiterschicht ein, so daß diese in ihrem mono­ kristallinen Teil auf dem Halbleitersubstrat schwächer dotiert ist als in ihrem polykristallinen Teil auf der genannten Schicht. Dies bedeutet, daß der mono­ kristalline Teil der Siliziumschicht, der später als effektive Basiszone wirkt, schwächer dotiert wird als der polykristalline Teil der Siliziumschicht, aus dem eine sogenannte Basiszuleitungszone erhalten wird. Durch die aus der Isolierschicht oder der polykri­ stallinen Schicht bestehenden Schicht wird also er­ reicht, daß eine Basiszuleitungszone einen geringeren spezifischen Widerstand als die effektive Basiszone besitzt, was hervorragende Transistoreigenschaften gewährleistet.
Im folgenden sind bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnung näher er­ läutert. Es zeigen
Fig. 1 bis 5 Schnittansichten zur Veranschaulichung eines ersten Ausführungsbeispiels, und
Fig. 6 bis 10 Schnittansichten zur Veranschaulichung eines zweiten Ausführungsbeispiels.
Ein P-leitender Siliziumkörper 11 mit einer einge­ lassenen, sog. vergrabenen N-leitenden Schicht 12 A und einer eine Kollektorzone bildenden epitaxialen N-leitenden Schicht 13 (auch Halbleitersubstrat genannt) ist an der freien Oberfläche mit einer ersten Iso­ lierschicht 14 aus SiO2 bedeckt. In die epitaxiale Schicht 13 werden zur Ausbildung von mit dem Sili­ ziumkörper 11 verbundenen Isolier- bzw. Trennzonen 11 A P-Fremdatome selektiv eindiffundiert, worauf durch selektive Diffusion von N-Fremdatomen eine mit der vergrabenen Schicht 12 A verbundene Kollektorzu­ leitungszone 12 B hergestellt wird.
Die erste Isolierschicht 14 wird mit einer zweiten Isolierschicht 31 belegt, die mit P-Fremdatomen do­ tiert ist. Sodann wird durch Photoätzen eine Öffnung 32 durch die erste und zweite Isolierschicht 14 bzw. 31 hindurch an der Stelle vorgesehen, an welcher die Basiszone gebildet werden soll, wodurch ein Teil der epitaxialen Schicht 13 freigelegt wird (Fig. 1).
Die Öffnung 32 und die zweite Isolierschicht 31 wer­ den hierauf mit einer aufgedampften N-leitenden Sili­ ziumschicht 15 belegt. Dabei besteht die über der freigelegten Oberfläche der epitaxialen N-leitenden Schicht 13 aufgedampfte Schicht 15 A aus Einkristall- Silizium, während die aufgedampfte Schicht 15 B über der zweiten Isolierschicht 31 aus polykristallinem Silizium besteht (Fig. 2).
Die Siliziumschicht 15 wird vorgesehen, weil ein Teil dieser Siliziumschicht in einem späteren Verfahrens­ schritt eine P-leitende Basiszone bilden soll.
Beim Aufdampfen der Siliziumschicht 15 wird ihr über der freiliegenden Fläche der epitaxialen Schicht 13 an der Öffnung gezüchteter Teil zu der Einkristall-Sili­ ziumschicht 15 A, während sich der über der Isolier­ schicht 14 befindliche Teil gleichzeitig als polykristalline Siliziumschicht 15 B aufwächst. In der Praxis wird die aufgedampfte Siliziumschicht 15 durch thermische Zersetzung von Silan (Monosilan, SiH4) bei einer Substrattemperatur von 950°C oder mehr durch Reduktion von Siliziumtetrachlorid (SiCl4) bei 1100°C oder mehr hergestellt. Die unterschiedliche Dicke (z. B. 500 nm) der Isolierschicht 14 um die Öffnung herum beruht darauf, daß die Aufwachsgeschwindigkeit der Einkristall-Siliziumschicht im Vergleich zu der­ jenigen der polykristallinen Siliziumschicht größer ist, wenn die epitaxiale Schicht 13 die Kristallebene 100 einnimmt. In der Kristallebene 111 sind die Auf­ wachsgeschwindigkeiten der beiden Schichten dagegen kaum voneinander verschieden. Es ist somit einfach, unter Ausnutzung des Unterschieds zwischen den beiden Aufwachsgeschwindigkeiten die freiliegende Oberfläche der aufgedampften Siliziumschicht 15 glatt auszubil­ den. Die glatte Außenfläche ermöglicht das wieder­ holte Feinphotoätzen in einem späteren Arbeitsgang.
Danach werden zur Herstellung der Basiszone P-Fremd­ atome von außen her in die aufgedampfte N-leitende Siliziumschicht 15 eindiffundiert. Aufgrund dieser Fremdatomdiffusion verändert sich die Leitfähigkeit der polykristallinen Siliziumschicht 15 B vom N-lei­ tenden Typ in den P-leitenden Typ, wobei die in die Einkristall-Siliziumschicht 15 A eindiffundierten Fremdatome auch in die darunterliegende epitaxiale Schicht 13 eindringen und eine nicht-dargestellte, zufriedenstellende Basis-Kollektor-Sperrschicht bil­ den. Dabei diffundieren die P-Fremdatome, mit denen die zweite Isolierschicht 31 dotiert ist, aus letzte­ rer in die darübergelegene polykristalline Silizium­ schicht 15 B, jedoch nicht in die Einkristall-Sili­ ziumschicht 15 A. Dies bedeutet, daß der Einkristall- Siliziumschicht 15 A, die später als effektive Basis­ zone wirkt, ihre Leitfähigkeit nur durch die von außen her eingeführten P-Fremdatome verliehen wird, während die polykristalline Siliziumschicht 15 B, die später als leitfähige Zone zur Herausführung der Basiszone dient, ihre Leitfähigkeit sowohl durch die von außen eingeführten P-Fremdatome als auch durch die von der zweiten Isolierschicht 31 übertragenen P-Fremdatome erhält. Die effektive Basiszone und die Basiszuleitungszone erhalten somit einen höheren bzw. einen niedrigeren Widerstand, so daß sie ideale Tran­ sistoreigenschaften gewährleisten. Gemäß Fig. 3 wird nach der Ausbildung eines inselförmigen Halbleiter­ bereiches aus einer P-leitenden Basiszone 17 aus Ein­ kristallsilizium und einer einen niedrigen Widerstand besitzenden, P-leitenden Basiszuleitungszone 18 aus polykristallinem Silizium durch selektives Abtragen der aufgedampften Siliziumschicht 15 nach einem Photo­ ätzverfahren die Oberfläche dieses Halbleiterbereiches mit einer dritten Isolierschicht 33 bedeckt.
Durch selektive Abtragung der dritten Isolierschicht 33 wird eine Öffnung gebildet, an welcher die Ein­ kristallsilizium-Basiszone 17 freiliegt, während wei­ terhin durch die erste und zweite Isolierschicht 14 bzw. 31 hindurch eine weitere Öffnung zur Freilegung der Kollektorzuleitungszone 12 B vorgesehen wird. Durch diese Öffnungen hindurch werden N-Fremdatome in hoher Konzentration eindiffundiert, wobei eine Emitterzone 19 und eine Kollektorkontaktzone 20 ge­ trennt voneinander ausgebildet werden (Fig. 4).
Gemäß Fig. 5 werden hierauf in den Isolierschichten Öffnungen zum Herausführen der Kollektorkontaktzone 20, der Basiszone 17 und der Emitterzone 19 vorge­ sehen, und in den Öffnungen werden eine Kollektor­ elektrode 21, eine Basiselektrode 22 und eine Emitter­ elektrode 23 getrennt geformt.
Nachstehend ist ein zweites Ausführungsbeispiel der Erfindung anhand der Fig. 6 bis 10 beschrieben, in denen die den vorher erwähnten Teilen entsprechenden Teile mit denselben Bezugsziffern bezeichnet sind.
Zunächst wird praktisch derselbe Grundaufbau wie in Fig. 1 vorgesehen. Die erste Isolierschicht 14 wird mit einer polykristallinen Siliziumschicht 41 be­ schichtet, die mit P-Fremdatomen in hoher Konzen­ tration dotiert ist. Sodann wird durch Photoätzen eine Öffnung 42 durch die erste Isolierschicht 14 und die polykristalline Siliziumschicht 41 hindurch vor­ gesehen, so daß ein Teil der epitaxialen N-leitenden Schicht 13 freigelegt wird (Fig. 6).
Die Öffnung 42 und die dotierte polykristalline Sili­ ziumschicht 41 werden sodann durch Aufdampfen mit einer N-leitenden Siliziumschicht 15 bedeckt. Dabei nimmt eine aufgedampfte Siliziumschicht 15 A über der freigelegten Oberfläche der epitaxialen Schicht 13 an der Öffnung 42 die Form von Einkristallsilizium an, während eine aufgedampfte Siliziumschicht 15 B über der dotierten polykristallinen Siliziumschicht 41 aus polykristallinem Silizium besteht (Fig. 7).
Danach werden zur Herstellung der Basiszone P-Fremdatome von außen her in die aufgedampfte Siliziumschicht 15 eindiffundiert. Aufgrund dieser Fremdatomdiffusion geht der Leitungstyp der polykristallinen Silizium­ schicht 15 B vom N- auf den P-Typ über, wobei die in die Einkristall-Siliziumschicht 15 A eindiffundierten Fremdatome auch in die darunterliegende epitaxiale Schicht 13 eindringen und eine nicht-dargestellte, zufriedenstellende Basis-Kollektor-Sperrschicht bil­ det.
Bei diesem Vorgang diffundieren die P-Fremdatome, mit denen die polykristalline Siliziumschicht 41 dotiert ist, aus letzterer in die darübergelegene polykri­ stalline Siliziumschicht 15 B hinein, jedoch nicht in die Einkristall-Siliziumschicht 15 A. Dies bedeutet, daß die Einkristall-Siliziumschicht 15 A, die später als effektive Basiszone wirkt, ihren Leitfähigkeits­ typ nur durch die von außen eingeführten P-Fremdatome erhält, während die polykristalline Siliziumschicht 15 B, die später als leitfähige Zone zur Herausführung der Basiszone dient, ihren Leitungstyp sowohl durch die von außen eingeführten P-Fremdatome als auch durch die P-Fremdatome erhält, die von der dotierten polykristallinen Siliziumschicht 41 zugeführt wird. Die effektive Basiszone und die leitfähige Basiszu­ leitungszone erhalten dabei einen höheren, bzw. einen niedrigeren Widerstand, so daß ideale Transistoreigen­ schaften gewährleistet werden. Wenn die polykristal­ line Siliziumschicht 41 nicht vorhanden ist, könnte eine Trennung zwischen der Einkristall-Siliziumschicht 15 A und der polykristallinen Siliziumschicht 15 B am Rand der Öffnung 42 eintreten. Beim beschriebenen zweiten Ausführungsbeispiel der Erfindung trifft je­ doch diese unerwünschte Trennung in keinem Fall auf, weil die innerhalb der Öffnung 42 gezüchtete Ein­ kristall-Siliziumschicht 15 A im Verlauf ihres Auf­ wachsens eine zufriedenstellende Bindung mit der do­ tierten polykristallinen Siliziumschicht 41 eingeht. Letztere wirkt auch als Kristallkeim für die auf ihr entstehende polykristalline Siliziumschicht 15 B. Ge­ mäß Fig. 8 wird nach der Herstellung eines inselför­ migen Halbleiterbereichs aus der P-leitenden Basis­ zone 17 aus Einkristall-Silizium und der einen nied­ rigen Widerstand besitzenden P-leitenden Basiszulei­ tungszone 18 aus polykristallinem Silizium durch se­ lektives Abtragen der aufgedampften Siliziumschicht 15 nach einem Photoätzverfahren die Oberfläche dieser Insel mit einer zweiten Isolierschicht 43 bedeckt.
In der zweiten Isolierschicht 43 wird eine Öffnung zur Freilegung der P-leitenden Basiszone 17 vorge­ sehen, während in der ersten Isolierschicht eine wei­ tere Öffnung vorgesehen wird, an welcher die Kollek­ torzuleitungszone 12 B freiliegt. Durch diese Öff­ nungen hindurch werden N-Fremdatome in hoher Konzen­ tration eindiffundiert, wodurch eine Emitterzone 19 bzw. eine Kollektorkontaktzone 20 ausgebildet wer­ den (Fig. 9).
Schließlich werden eine Kollektorelektrode 21, eine Basiselektrode 22 und eine Emitterelektrode 23 gemäß Fig. 10 auf dieselbe Weise wie im ersten Ausführungs­ beispiel hergestellt.
Die Fläche der Emitterzone eines nach dem erfindungs­ gemäßen Verfahrens hergestellten Transistors kann genauso groß sein wie bei einem bisherigen Transistor, so daß dieselbe Strombelastbarkeit gewährleistet wird. Da, wie bei einem nach dem eingangs genannten Verfahren hergestellten Transistor, die Basis-Kollektor-Sperrschicht­ kapazität beträchtlich verringert werden kann, bietet der erhaltene Transistor eine hohe Abschalt- bzw. Grenzfrequenz f T . Beispielsweise kann der Transistor bei Frequenzen von 1500 MHz oder höher betrieben wer­ den, während bisherige Transistoren normalerweise nur in einem Bereich von 100 bis 1000 MHz zu arbeiten vermögen. Darüber hinaus kann, ebenfalls wie bei einem nach dem eingangs genannten Verfahren hergestellten Transistor die von der Transistor­ einheit tatsächlich eingenommene Fläche entsprechend der Verkleinerung der Basizonenfläche verkleinert werden, so daß sich sowohl eine weitere Miniaturisie­ rung als auch eine schnellere Arbeitsweise erzielen lassen.

Claims (1)

  1. Verfahren zum Herstellen eines Halbleiterbauelements,
    bei dem eine erste Isolierschicht (14) auf einem Halbleitersubstrat (13) eines ersten Leitungstyps ge­ bildet wird,
    bei dem in der ersten Isolierschicht (14) eine einen Teil des Halbleitersubstrats (13) freilegende Öffnung angebracht wird,
    bei dem auf dem freigelegten Teil des Halbleitersub­ strats (13) und auf der ersten Isolierschicht (14) eine Halbleiterschicht (15) des ersten Lei­ tungstyps gebildet wird,
    bei dem ein Dotierungsstoff des zweiten Leitungstyps in die Halbleiter­ schicht (15) und die darunter liegende freie Oberfläche des Halbleitersubstrats (13) eindiffundiert wird,
    bei dem die Halbleiterschicht (15) bis auf einen Halbleiterbereich (17, 18) abgetragen wird, der durch die Öffnung in der ersten Isolierschicht (14) hin­ durch mit dem in dieser Öffnung freiliegenden Teil des Halbleitersubstrats (13) verbunden ist,
    bei dem dieser Halbleiterbereich (17, 18) mit einer zweiten Isolierschicht (33 bzw. 43) bedeckt wird,
    bei dem in der zweiten Isolierschicht (33 bzw. 43) eine Öffnung angebracht und über diese ein Dotierungsstoff des ersten Leitungstyps in eine Zone (19) des Halb­ leiterbereichs (17, 18) des zweiten Leitungstyps ein­ geführt wird, und
    bei dem auf dem Halbleiterbereich (17, 18) und auf dem Halbleitersubstrat (13) Elektroden (21, 22, 23) angebracht werden,
    dadurch gekennzeichnet,
    daß unmittelbar nach der Bildung der ersten Isolier­ schicht (14) diese mit einer aus einer Isolierschicht (31) oder einer polykristallinen Siliziumschicht (41) bestehenden Schicht belegt wird, die einen Dotie­ rungsstoff des zweiten Leitungstyps ent­ hält,
    daß die folgenden Verfahrensschritte mit der so be­ legten ersten Isolierschicht (14, 31 bzw. 41) an Stelle mit der ersten Isolierschicht (14) allein aus­ geführt werden,
    wobei der über der Öffnung liegende Bereich (17) der Halbleiterschicht (15) nur durch Eindiffusion eines Dotierstoffes des zweiten Leitungstyps von der freien Oberfläche her umdotiert wird, während der über der Isolierschicht (31) bzw. polykristallinen Siliziumschicht (41) liegende Bereich zusätzlich durch die aus der Isolierschicht (31) bzw. polykristallinen Siliziumschicht (41) übertragenen Dotierungsstoffe des zweiten Leitungstyps dotiert wird.
DE19782849373 1977-11-14 1978-11-14 Verfahren zur herstellung einer halbleitervorrichtung Granted DE2849373A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP13575477A JPS6022829B2 (ja) 1977-11-14 1977-11-14 半導体装置の製造方法
JP13575277A JPS5469079A (en) 1977-11-14 1977-11-14 Manufacture of semiconductor device
JP13575377A JPS6022828B2 (ja) 1977-11-14 1977-11-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE2849373A1 DE2849373A1 (de) 1979-05-17
DE2849373C2 true DE2849373C2 (de) 1988-11-17

Family

ID=27317143

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782849373 Granted DE2849373A1 (de) 1977-11-14 1978-11-14 Verfahren zur herstellung einer halbleitervorrichtung

Country Status (3)

Country Link
US (1) US4190949A (de)
DE (1) DE2849373A1 (de)
GB (1) GB2010580B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7900280A (nl) * 1979-01-15 1980-07-17 Philips Nv Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
JPS561556A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Semiconductor device
US4274891A (en) * 1979-06-29 1981-06-23 International Business Machines Corporation Method of fabricating buried injector memory cell formed from vertical complementary bipolar transistor circuits utilizing mono-poly deposition
DE3016553A1 (de) * 1980-04-29 1981-11-05 Siemens AG, 1000 Berlin und 8000 München Planartransistor, insbesondere fuer i(pfeil hoch)2(pfeil hoch) l-strukturen
US4418468A (en) * 1981-05-08 1983-12-06 Fairchild Camera & Instrument Corporation Process for fabricating a logic structure utilizing polycrystalline silicon Schottky diodes
JPS59186367A (ja) * 1983-04-06 1984-10-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4523370A (en) * 1983-12-05 1985-06-18 Ncr Corporation Process for fabricating a bipolar transistor with a thin base and an abrupt base-collector junction
US4706378A (en) * 1985-01-30 1987-11-17 Texas Instruments Incorporated Method of making vertical bipolar transistor having base above buried nitride dielectric formed by deep implantation
US4644383A (en) * 1985-04-08 1987-02-17 Harris Corporation Subcollector for oxide and junction isolated IC's
JPH0719838B2 (ja) * 1985-07-19 1995-03-06 松下電器産業株式会社 半導体装置およびその製造方法
KR900007686B1 (ko) * 1986-10-08 1990-10-18 후지쓰 가부시끼가이샤 선택적으로 산화된 실리콘 기판상에 에피택셜 실리콘층과 다결정 실리콘층을 동시에 성장시키는 기상 증착방법
GB2243716B (en) * 1988-11-02 1993-05-05 Hughes Aircraft Co Self-aligned,planar heterojunction bipolar transistor and method of forming the same
US5159423A (en) * 1988-11-02 1992-10-27 Hughes Aircraft Company Self-aligned, planar heterojunction bipolar transistor
US5146304A (en) * 1988-12-22 1992-09-08 Honeywell Inc. Self-aligned semiconductor device
US5061644A (en) * 1988-12-22 1991-10-29 Honeywell Inc. Method for fabricating self-aligned semiconductor devices
JPH10303195A (ja) * 1997-04-23 1998-11-13 Toshiba Corp 半導体装置の製造方法
US8729662B2 (en) * 2008-09-12 2014-05-20 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3796613A (en) * 1971-06-18 1974-03-12 Ibm Method of forming dielectric isolation for high density pedestal semiconductor devices

Also Published As

Publication number Publication date
US4190949A (en) 1980-03-04
GB2010580A (en) 1979-06-27
DE2849373A1 (de) 1979-05-17
GB2010580B (en) 1982-06-30

Similar Documents

Publication Publication Date Title
DE2849373C2 (de)
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE3225398C2 (de)
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE3202608C2 (de)
DE1903961A1 (de) Integrierte Halbleiteranordnung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
CH623959A5 (de)
DE1295093B (de) Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2617855A1 (de) Halbleiterbauelement mit schottky- sperrschicht
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE1965406A1 (de) Monolithische integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE4445346C2 (de) Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors
DE2525529A1 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu deren herstellung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE2019450C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2050955B2 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2657822C2 (de)
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69025899T2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE19523333A1 (de) Bipolare Halbleitereinrichtung und Verfahren zur Herstellung einer solchen
DE1035780B (de) Transistor mit eigenleitender Zone

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee