JPS6022829B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6022829B2 JPS6022829B2 JP13575477A JP13575477A JPS6022829B2 JP S6022829 B2 JPS6022829 B2 JP S6022829B2 JP 13575477 A JP13575477 A JP 13575477A JP 13575477 A JP13575477 A JP 13575477A JP S6022829 B2 JPS6022829 B2 JP S6022829B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- silicon layer
- layer
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法にか）り、特に高密度
にして高速度用に適する半導体素子を備える半導体装置
の製造方法に関する。
にして高速度用に適する半導体素子を備える半導体装置
の製造方法に関する。
この発明にか）る新規なる構造の能動素子は１例のＩＣ
におけるトランジスタにおいて次に挙げる特徴を有する
。
におけるトランジスタにおいて次に挙げる特徴を有する
。
すなわち、０１単位トランジスタの占有する面積を従来
の製造技法によってつくられたトランジスタの占有する
面積に対して１／３なし、し１／１０にできる。
の製造技法によってつくられたトランジスタの占有する
面積に対して１／３なし、し１／１０にできる。
‘２１ トランジスタの占有面積が非常に小さいために
寄生容量効果を低減でき、特にベース・コレクタ接合容
量に関し、この構造のトランジスタにおいては従釆のト
ランジスタに比し１／３ないし１／１０に減じうる。
寄生容量効果を低減でき、特にベース・コレクタ接合容
量に関し、この構造のトランジスタにおいては従釆のト
ランジスタに比し１／３ないし１／１０に減じうる。
｛３１ この構造のトランジスタを形成するに必要な製
造プロセス技術は従釆の技術レベルで充分に形成可能で
ある。
造プロセス技術は従釆の技術レベルで充分に形成可能で
ある。
上に述べた如くこの発明にか）る構造のトランジスタを
組み入れたＩＣにおいては、微細加工技術を駆使した多
層電極配線技術や誘電体分離技術等の使用により、その
集積度を従来法に比して１０倍程度に向上させることが
できる。
組み入れたＩＣにおいては、微細加工技術を駆使した多
層電極配線技術や誘電体分離技術等の使用により、その
集積度を従来法に比して１０倍程度に向上させることが
できる。
さらに寄生容量が非常に小さいために超高速論理動作、
超高周波動作用ＩＣとしてもその役割を果すことができ
るものである。第１図 （基体に分離領域とコレクタ導
出領域の形成）導電型がＰなる基板１にＮ型の埋込層２
ａを介在せしめてＮ型ェピタキシャル層３が形成されて
なる基体は露出主面がＳｉ０２の絶縁被膜４によって被
覆される。
超高周波動作用ＩＣとしてもその役割を果すことができ
るものである。第１図 （基体に分離領域とコレクタ導
出領域の形成）導電型がＰなる基板１にＮ型の埋込層２
ａを介在せしめてＮ型ェピタキシャル層３が形成されて
なる基体は露出主面がＳｉ０２の絶縁被膜４によって被
覆される。
前記絶縁被膜をマスクとして前記ェピタキシャル層にＰ
型不純物を選択拡散して前記基板１に接続する分離領域
ｌａを形成し、ついで絶縁被膜の関孔を変えてＮ型不純
物を選択拡散して前記埋込層２ａに接続しこれととにコ
レクタ領域２を形成するコレクタ導出領域２ｂが設けら
れる。第２図 （ベース領域の形成） ベース領域形成予定部位の絶縁被膜に開孔し、Ｐ型不純
物拡散を施してベース領域５を形成する。
型不純物を選択拡散して前記基板１に接続する分離領域
ｌａを形成し、ついで絶縁被膜の関孔を変えてＮ型不純
物を選択拡散して前記埋込層２ａに接続しこれととにコ
レクタ領域２を形成するコレクタ導出領域２ｂが設けら
れる。第２図 （ベース領域の形成） ベース領域形成予定部位の絶縁被膜に開孔し、Ｐ型不純
物拡散を施してベース領域５を形成する。
なお、この形成されたベース領域の露出面はＳｉ０２の
絶縁被膜４′にて被覆される。第３図 （ェミッタ領域
の形成） 前記ベース領域上の絶縁被膜４′ェミッタ領域形成予定
部およびコレクタ導出領域の一部に関孔を設け、こ）か
らＮ型不純物を拡散してェミツタ領域６およびコレクタ
コンタクト領域２ｃを形成する。
絶縁被膜４′にて被覆される。第３図 （ェミッタ領域
の形成） 前記ベース領域上の絶縁被膜４′ェミッタ領域形成予定
部およびコレクタ導出領域の一部に関孔を設け、こ）か
らＮ型不純物を拡散してェミツタ領域６およびコレクタ
コンタクト領域２ｃを形成する。
第４図 （各領域の電極形成）
前記コレクタ、ベース、ェミツタ各領域を導出するため
の関孔を絶縁被膜に設け、金属層を被着し前記各関孔に
おいてそれぞれの領域にオーミック接続せしめ、それぞ
れは所定の形状にパターニングされ、コレクタ電極１２
、ベース電極１５、ェミッタ領域１６を形成する。
の関孔を絶縁被膜に設け、金属層を被着し前記各関孔に
おいてそれぞれの領域にオーミック接続せしめ、それぞ
れは所定の形状にパターニングされ、コレクタ電極１２
、ベース電極１５、ェミッタ領域１６を形成する。
上記一例の従来のトランジスタにおいては、分離領域に
よって分離形成された単位トランジスタの占有する面積
Ｓ，は電極間の間隔がマスキングの精度（ベース形状、
電極金属層のパターニング精度等）によりきまるため低
減できない状態である。
よって分離形成された単位トランジスタの占有する面積
Ｓ，は電極間の間隔がマスキングの精度（ベース形状、
電極金属層のパターニング精度等）によりきまるため低
減できない状態である。
すなわち、占有面積が大なるために寄生容量効果を低減
することができず、超高速論理動作、超高周波動作ＩＣ
としての性能向上のために改善が強く要望されるところ
であった。この発明は上記従釆の半導体装置の製造方法
に対する改善の要望に応えるための製造方法を提供する
ものである。
することができず、超高速論理動作、超高周波動作ＩＣ
としての性能向上のために改善が強く要望されるところ
であった。この発明は上記従釆の半導体装置の製造方法
に対する改善の要望に応えるための製造方法を提供する
ものである。
この発明は一例のトランジスタにおけるベース・コレク
タ接合容量を低減でき、ＩＣにおける単位トランジスタ
が占有する面積を著減することができ、これにより超高
速論理動作、超高周波動作等の電気的特性の向上等を達
成する。
タ接合容量を低減でき、ＩＣにおける単位トランジスタ
が占有する面積を著減することができ、これにより超高
速論理動作、超高周波動作等の電気的特性の向上等を達
成する。
次にこの発明を一実施例の半導体装置の製造方法につき
製造工程の一部を工程順に示す図面によって詳細に説明
する。
製造工程の一部を工程順に示す図面によって詳細に説明
する。
第５図 （基体に分離領域とコレクタ導出領域の形成）
導電型がＰなる基板１にＮ型の埋込層２ａを介在せしめ
てＮ型ェピタキシャル基層２３が形成されてなる基体の
蕗出主面力湖０２の第１の絶縁被膜２４によって被覆さ
れる。
導電型がＰなる基板１にＮ型の埋込層２ａを介在せしめ
てＮ型ェピタキシャル基層２３が形成されてなる基体の
蕗出主面力湖０２の第１の絶縁被膜２４によって被覆さ
れる。
第６図
前記第１の絶縁被膜に積層してＰ（第２導電）型不純物
を高濃度に含む（ドープド）多結晶シリコン層２５ａを
被着する。
を高濃度に含む（ドープド）多結晶シリコン層２５ａを
被着する。
次にベース領域形成予定部の前記第１の絶縁被膜２４お
よび前記多結晶シリコン層２５ａに、所望の実効ベース
領域の平面形状に相当する関孔２０を設ける。第７図
（前記ドープド多結晶シリコン層とともにベース領域の
形成）前記開孔を含みドープド多結晶シリコン層２５ａ
にＮ型の気相成長層２５ｂを被着する。
よび前記多結晶シリコン層２５ａに、所望の実効ベース
領域の平面形状に相当する関孔２０を設ける。第７図
（前記ドープド多結晶シリコン層とともにベース領域の
形成）前記開孔を含みドープド多結晶シリコン層２５ａ
にＮ型の気相成長層２５ｂを被着する。
上記気相成長にあたり、前記開孔部にてＮ型ヱピタキシ
ヤル基層２３の露出面に成長した部分は単結晶シリコン
層２５ｓとなり、絶縁被膜から多結晶層に成長した部分
では多結晶シリコン層２５ｐとなる故に同時に成長でき
る。
ヤル基層２３の露出面に成長した部分は単結晶シリコン
層２５ｓとなり、絶縁被膜から多結晶層に成長した部分
では多結晶シリコン層２５ｐとなる故に同時に成長でき
る。
実際には基板の温度９５０℃以上においてシラン（Ｓｉ
Ｈ４）の熱分解により、１１００００以上において４塩
化シラン（Ｓｉｃ１４）の水素還元反応により形成され
る。また前記絶縁被膜２４とドープド多結晶シリコン層
２５ａとの開孔による段差（一例として５０００Ａ）は
Ｎ型ェピタキシヤル基層２３が結晶方位＜１００＞のと
き、多結晶シリコン層が多結晶シリコン層に比し成長速
度が優位にある（しかし結晶方位が＜１１１＞の場合に
はそれぞれの成長速度はあまり相違しない）という成長
速度の差を有利に用いてェピタキシャル層２５の露出面
を平坦に形成することは容易であり、平坦な露出面はの
ちに数次にわたって施される微細フオトェツチングを可
能にする。次にベース領域形成のため加熱を施し、ドー
プド多結晶シリコン層に含まれるＰ型不純物拡散を行な
う。２５ｓ′は単結晶シリコン層、２５ｐ′は多結晶シ
リコン層である。
Ｈ４）の熱分解により、１１００００以上において４塩
化シラン（Ｓｉｃ１４）の水素還元反応により形成され
る。また前記絶縁被膜２４とドープド多結晶シリコン層
２５ａとの開孔による段差（一例として５０００Ａ）は
Ｎ型ェピタキシヤル基層２３が結晶方位＜１００＞のと
き、多結晶シリコン層が多結晶シリコン層に比し成長速
度が優位にある（しかし結晶方位が＜１１１＞の場合に
はそれぞれの成長速度はあまり相違しない）という成長
速度の差を有利に用いてェピタキシャル層２５の露出面
を平坦に形成することは容易であり、平坦な露出面はの
ちに数次にわたって施される微細フオトェツチングを可
能にする。次にベース領域形成のため加熱を施し、ドー
プド多結晶シリコン層に含まれるＰ型不純物拡散を行な
う。２５ｓ′は単結晶シリコン層、２５ｐ′は多結晶シ
リコン層である。
第８図（ベース領域の形成）
前記ェピタキシヤル層をフオトェツチングによりパター
ン形成したのち第２の絶縁被膜３４で被覆する。
ン形成したのち第２の絶縁被膜３４で被覆する。
第９図 （ェミッタ領域の形成）
前記第２の絶縁被膜のェミッタ領域形成予定部に関孔を
、また第１の絶縁被膜２４のコレクタコンタクト領域形
成予定部に関孔をそれぞれ設け、こ）からＮ型不純物を
高度に拡散してそれぞれの拡散領域を形成する。
、また第１の絶縁被膜２４のコレクタコンタクト領域形
成予定部に関孔をそれぞれ設け、こ）からＮ型不純物を
高度に拡散してそれぞれの拡散領域を形成する。
図において２６はェミッタ領域、２ｃはコレクタコンタ
クト領域である。第１０図 （各領域の電極形成）前記
コレクタ領域２ｃ、ベース領域２５ｓ′、ヱミッタ領域
２６の各領域を導出するための開孔を第２および第１の
各絶縁被膜に設け、金属層を被着し前記各開孔において
それぞれの領域にオーミック接続せしめ、それぞれは所
定の形状にパターニングされ、コレクタ電極１２、ベー
ス電極３５、ェミッタ電極３６を形成する。
クト領域である。第１０図 （各領域の電極形成）前記
コレクタ領域２ｃ、ベース領域２５ｓ′、ヱミッタ領域
２６の各領域を導出するための開孔を第２および第１の
各絶縁被膜に設け、金属層を被着し前記各開孔において
それぞれの領域にオーミック接続せしめ、それぞれは所
定の形状にパターニングされ、コレクタ電極１２、ベー
ス電極３５、ェミッタ電極３６を形成する。
上述の如くして一部のＩＣにこの発明方法により形成さ
れたトランジスタを、従来方法により形成されたトラン
ジスタに比較して第１１図に断面図より明らかにする。
れたトランジスタを、従来方法により形成されたトラン
ジスタに比較して第１１図に断面図より明らかにする。
すなわち、第１１図において上部に示すトランジスタは
従来方法による第４図、下部に示すトランジスタはこの
発明方法による第１０図にてそれぞれ示すところと同じ
で、対応する部位を相互に一点鎖線で対応せしめて示す
。まずこの発明によればベース領域に必要な寸法Ｂはェ
ミッタ領域に必要な寸法Ｅ２を含むようにフオトマスク
合わせ余裕寸法を見込んだ寸法値に選んでよい。
従来方法による第４図、下部に示すトランジスタはこの
発明方法による第１０図にてそれぞれ示すところと同じ
で、対応する部位を相互に一点鎖線で対応せしめて示す
。まずこの発明によればベース領域に必要な寸法Ｂはェ
ミッタ領域に必要な寸法Ｅ２を含むようにフオトマスク
合わせ余裕寸法を見込んだ寸法値に選んでよい。
一例のェミッタ寸法Ｅ２が２山ｍに形成された場合に対
しベース寸法＆は４〜６仏ｍ程度にまで減少できる顕著
な利点がある。これに対し従釆方法によるときはェミッ
タ領域寸法Ｅ，に対してベース領域寸法Ｂ，は配線電極
をパターン形成する必要上充分広くとらねばならないの
である。上記を達成する本発明方法はベース領域が実効
ベース領域をなす単結晶シリコン層領域と、前記領域を
導出するための多結晶シリコン層領域とからなり、ベー
ス領域がコレクタ領域の一部をなすェピタキシャル基層
に実効ベース領域のみで接続し他は絶縁被膜（第１の絶
縁被膜）によって電気的に絶縁されるという特殊の構造
をとることに基因し、上記Ｂ２くＢ，を達成しながらェ
ミツタ電極、ベース電極間の間隔を変えることなく単位
トランジスタの占有面積をＳ，からＳ２（Ｓ，＞Ｓ２）
に縮減できる。またこの発明はベース領域に連接する多
結晶シリコン層２５ｐ′がドープド多結晶シリコン層２
５ａを拡散源としてドープされ、より低い抵抗率のベー
ス電極導出用導電層を形成してこの発明を達成する顕著
な利点を有する。次にこの発明によるトランジスタはェ
ミツタ領域の占有面積は従来構造のトランジスタと同じ
‘ことれるので、トランジスタに流すことのできる電流
容量もまた同一レベルに保つことができる。
しベース寸法＆は４〜６仏ｍ程度にまで減少できる顕著
な利点がある。これに対し従釆方法によるときはェミッ
タ領域寸法Ｅ，に対してベース領域寸法Ｂ，は配線電極
をパターン形成する必要上充分広くとらねばならないの
である。上記を達成する本発明方法はベース領域が実効
ベース領域をなす単結晶シリコン層領域と、前記領域を
導出するための多結晶シリコン層領域とからなり、ベー
ス領域がコレクタ領域の一部をなすェピタキシャル基層
に実効ベース領域のみで接続し他は絶縁被膜（第１の絶
縁被膜）によって電気的に絶縁されるという特殊の構造
をとることに基因し、上記Ｂ２くＢ，を達成しながらェ
ミツタ電極、ベース電極間の間隔を変えることなく単位
トランジスタの占有面積をＳ，からＳ２（Ｓ，＞Ｓ２）
に縮減できる。またこの発明はベース領域に連接する多
結晶シリコン層２５ｐ′がドープド多結晶シリコン層２
５ａを拡散源としてドープされ、より低い抵抗率のベー
ス電極導出用導電層を形成してこの発明を達成する顕著
な利点を有する。次にこの発明によるトランジスタはェ
ミツタ領域の占有面積は従来構造のトランジスタと同じ
‘ことれるので、トランジスタに流すことのできる電流
容量もまた同一レベルに保つことができる。
さらに上述したように、ベース・コレクタ接合容量は大
幅に低減できるので、遮断周波数ｆｒの高いトランジス
タをつくることができる。さらに単位トランジスタの占
有面積自体もベース領域の面積が縮小された分だけ小さ
くすることができ、素子性能の高速変化とともに高密度
化が達成されるなどのきわめて顕著な利点を有する。
幅に低減できるので、遮断周波数ｆｒの高いトランジス
タをつくることができる。さらに単位トランジスタの占
有面積自体もベース領域の面積が縮小された分だけ小さ
くすることができ、素子性能の高速変化とともに高密度
化が達成されるなどのきわめて顕著な利点を有する。
第１図ないし第４図は従来、第５図ないし第１０図は本
発明の一実施例のいずれも製造工程の一部を工程順に示
す断面図、第１１図は従来とこの発明の一実施例のそれ
ぞれの製造方法によるトランジスタの構造を比較して示
す断面図である。 なお、各図中同一符号は同一または相当部分をそれぞれ
示すものとする。ｌａ・・・・・・分離領域、２・・・
・・・コレクタ領域、２ａ…・・・コレクタ埋込層、２
ｂ・・・・・・コレクタ領域導出層、３，２３・・・・
・・Ｎ型ェピタキシャル基層、２４…・・・第１の絶縁
被膜、２５・・・・・・ベース領域形成用シリコン気相
成長層、２５ａ・・・・・・ドープ多結晶シリコン層、
２５ｂ……Ｎ型のヱピタキシャル層、２５ｓ′・・・・
・・シリコン単結晶層、２５ｐ′・・・・・・シリコン
多結晶シリコン層、２６・・・・・・ェミツタ領域、３
４・・・・・・第２の絶縁被膜。 第「図 第２図 第３図 第４図 第５図 第６図 第７図 第８図 第９図 第１０図 第１１図
発明の一実施例のいずれも製造工程の一部を工程順に示
す断面図、第１１図は従来とこの発明の一実施例のそれ
ぞれの製造方法によるトランジスタの構造を比較して示
す断面図である。 なお、各図中同一符号は同一または相当部分をそれぞれ
示すものとする。ｌａ・・・・・・分離領域、２・・・
・・・コレクタ領域、２ａ…・・・コレクタ埋込層、２
ｂ・・・・・・コレクタ領域導出層、３，２３・・・・
・・Ｎ型ェピタキシャル基層、２４…・・・第１の絶縁
被膜、２５・・・・・・ベース領域形成用シリコン気相
成長層、２５ａ・・・・・・ドープ多結晶シリコン層、
２５ｂ……Ｎ型のヱピタキシャル層、２５ｓ′・・・・
・・シリコン単結晶層、２５ｐ′・・・・・・シリコン
多結晶シリコン層、２６・・・・・・ェミツタ領域、３
４・・・・・・第２の絶縁被膜。 第「図 第２図 第３図 第４図 第５図 第６図 第７図 第８図 第９図 第１０図 第１１図
Claims (1)
- １ シリコン基体の一部でコレクタ領域となる第１導電
型気相成長単結晶シリコン基層の一露出主面に第１の絶
縁被膜にて被覆する工程と、前記第１の絶縁被膜に積層
して第２導電型不純物を高濃度に含む多結晶シリコン層
を被着する工程と、ベース領域形成予定部の前記第１の
絶縁被膜および多結晶シリコン層に連通して所望の実効
ベース領域の平面状に相当する開孔を設ける工程と、前
記開孔を含み前記絶縁被膜に気相成長層を被着し前記開
孔に接した単結晶シリコン層と前記絶縁被膜に接した多
結晶シリコン層とをそれぞれ形成する工程と、前記気相
成長層に前記不純物を高濃度に含む多結晶シリコン層の
不純物を拡散導入して前記第２導電型に形成された単結
晶シリコン層をトランジスタのベース領域としさらにこ
れを包含してベース領域導出導電層となる前記多結晶シ
リコン層を所望のパターン形状に形成する工程と、前記
パターン形成された気相成長層を第２の絶縁被膜にて被
覆する工程と、前記第２の絶縁被膜にこれが前記実効ベ
ース領域と接する部位に開孔し第１導電型不純物を拡散
しエミツタ領域を形成する工程と、前記第２の絶縁被膜
がエミツタ領域とベース領域導出導電層とに接する部位
および前記第１の絶縁被膜がコレクタ領域に接する部位
にそれぞれの領域の電極を形成する工程とを具備した半
導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13575477A JPS6022829B2 (ja) | 1977-11-14 | 1977-11-14 | 半導体装置の製造方法 |
| GB7844380A GB2010580B (en) | 1977-11-14 | 1978-11-14 | Method for manufacturing a semiconductor device |
| DE19782849373 DE2849373A1 (de) | 1977-11-14 | 1978-11-14 | Verfahren zur herstellung einer halbleitervorrichtung |
| US05/960,644 US4190949A (en) | 1977-11-14 | 1978-11-14 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13575477A JPS6022829B2 (ja) | 1977-11-14 | 1977-11-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5469081A JPS5469081A (en) | 1979-06-02 |
| JPS6022829B2 true JPS6022829B2 (ja) | 1985-06-04 |
Family
ID=15159074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13575477A Expired JPS6022829B2 (ja) | 1977-11-14 | 1977-11-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022829B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10827845B2 (en) | 2017-02-24 | 2020-11-10 | Sealy Technology, Llc | Support cushions including a support insert with a bag for directing air flow, and methods for controlling surface temperature of same |
-
1977
- 1977-11-14 JP JP13575477A patent/JPS6022829B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10827845B2 (en) | 2017-02-24 | 2020-11-10 | Sealy Technology, Llc | Support cushions including a support insert with a bag for directing air flow, and methods for controlling surface temperature of same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5469081A (en) | 1979-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4190949A (en) | Method for manufacturing a semiconductor device | |
| JPS60170257A (ja) | 半導体装置 | |
| JPS6318673A (ja) | 半導体装置の製法 | |
| JPS5937867B2 (ja) | 半導体装置およびその製造方法 | |
| US4128845A (en) | Semiconductor integrated circuit devices having inverted frustum-shape contact layers | |
| US3849270A (en) | Process of manufacturing semiconductor devices | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| US3398335A (en) | Transistor structure with an emitter region epitaxially grown over the base region | |
| JPS6022829B2 (ja) | 半導体装置の製造方法 | |
| JPS6022828B2 (ja) | 半導体装置の製造方法 | |
| JPS5940571A (ja) | 半導体装置 | |
| JPS6227542B2 (ja) | ||
| JPS6120141B2 (ja) | ||
| JPS627704B2 (ja) | ||
| JPS6196748A (ja) | 誘電体分離基板及びその製造方法 | |
| JPH0157506B2 (ja) | ||
| JP2511993B2 (ja) | 半導体装置の製造方法 | |
| JPS6125217B2 (ja) | ||
| JPS61139063A (ja) | 半導体装置およびその製造方法 | |
| JPH0666275B2 (ja) | 半導体装置の製造方法 | |
| JPH02135770A (ja) | 半導体集積回路 | |
| JPS6120154B2 (ja) | ||
| JPS6025254A (ja) | 集積回路の製造方法 | |
| JPS60171738A (ja) | 半導体装置 |