DE2050955B2 - Verfahren zur herstellung eines feldeffekttransistors - Google Patents

Verfahren zur herstellung eines feldeffekttransistors

Info

Publication number
DE2050955B2
DE2050955B2 DE19702050955 DE2050955A DE2050955B2 DE 2050955 B2 DE2050955 B2 DE 2050955B2 DE 19702050955 DE19702050955 DE 19702050955 DE 2050955 A DE2050955 A DE 2050955A DE 2050955 B2 DE2050955 B2 DE 2050955B2
Authority
DE
Germany
Prior art keywords
zone
layer
conductivity type
impurity
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19702050955
Other languages
English (en)
Other versions
DE2050955A1 (de
Inventor
Ichiro Taniguchi Kenji Kodaira Imaizumi (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2050955A1 publication Critical patent/DE2050955A1/de
Priority to AT895471A priority Critical patent/AT322244B/de
Publication of DE2050955B2 publication Critical patent/DE2050955B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von Feldeffekttransistoren, inibesondere MOS-Transistoren. Insbesondere bezieht sich die Erfindung auf ein verbessertes Verfahren zur Herstellung von DSA-(Diffusionsselbstabgleich)-MOS-Transistoren, die eine sehr hohe Grenzfrequenz haben und sich leicht zur Bildung einer integrierten Schaltung vereinigen lassen.
DSA-MOS-Transistoren weisen narh der Literatur einen Aufbau auf, der die Grenzfrequenz herkömmlicher MOS-Transistoren merklich zu verbessern vermag. Gemäß einem beispielsweisen Aufbau des DSA-MOS-Transistors bilden eine N -Schicht und eine N -Schicht mit einer geringeren Verunreinigungskonzentration als die N -Schicht eine Abflußzone, und eine P-Verunreinigung und anschließend eine N-Verunreinigung werden in die N -Schicht eindiffundiert, so daß die P-Verunreinigungsdiffusionszone eine Kanalzonesehrgeringer Länge zwischen der N -Schicht und einer Quellenzone bildet, die durch die Diffusion der N-Verunrcinigung erzeugt wurde. Beim DSA-MOS-Transistor besetzt die N -Schicht geringerer Vcrunreinigungskonzentration als die P-Verunreinigungsdiffusionszone den Teil der Abflußzone neben der Kanalzone. So reicht trotz der Tatsache, daß die Länge des Kanals sehr gering ist. die Verarmungsschicht nicht bis zur Kanalzone, und der unerwünschte Durchgriff /wischen dem Abfluß ::nd der Quelle läßt .■.ich dadurch sermcidcn. Bei einem solchen Transistor ist es daher möglich, eine sehr hohe Grcnzfrcqucnz über IO GHz bei einer Kanallänge unter I μιη zu erhalten, was nach früheren Verfahren schwierig zu erreichen war.
MOS-Transistoren mit einem solchen durch die doppelte Diffusion gebildeten kurzen Kanal sind aus der deutschen Offenlegungsschrift 1 514 209 bekannt. Bei diesem Transistor wird die Gatterelektrode nach einem bekannten Verfahren angebracht, nachdem die Oatterzone erzeugt ist. Daher ist es äußerst schwierig, die Ausdehnung der Oatterlektrode auf die über dem Kanal von nur 1 μη\ oder weniger Länge liegende Fläche zu begrenzen, und es ist unvermeidlich, daß die Gatterelektrode auch noch Über die Quellen' und Abflußzonen reicht. Eine solche Überlappung der Quellen· oder Abflußzone durch die Gatterelektrode führt zur Bildung einer Kapnzttanz zwischen den
Elektroden, die den Hochgeschwindigkeitsbetrieb des Transistors beeinträchtigt, d.h. seine Sperrfrequenz verringert.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Feldeffekttransistors anzugeben, bei dem dieses Überlappen und die damit verbundenen Folgen vermieden werden und bei dem insbesondere eine genaue Anbringung der Gatterelektrode relativ zur Kanalzone ermöglicht sowie gleichzeitig die Steuerung der Länge des Kanals erleichtert wird.
Gegenstand der Erfindung, mit der diese Aufgabe gelöst wird, ist ein Verfahren zum Herstellen eines Feldeffekttransistors, das durch die folgenden Verfahrensschritte gekennzeichnet ist: Herstellen einer Halbleiterunterlage mit einer Abflußzone eines zweiten Leitungstyps, die durch eine Halbleiterschicht des dem zweiten entgegengesetzten ersten Leitungstyps umgeben ist: Bedecken der Oberfläche der Halbleiterunterlage mit einer Schicht aus Isoliermaterial; Niederschlagen einer Gatterelektrodenschicht aus hochschmelzendem und leitendem Material auf einem Teil der die Oberfläche der Abflußzone des zweiten Leitungstyps bedeckenden Isoliermaterialschicht; Ausbilden einer Öffnung in der die Oberfläche der Abflußzone bedeckenden Isoliermaterialschicht derart, daß ein Teil der Umfangswände der Öffnung mit einer Seite der Gatterelektrodenschicht übereinstimmt; Eindiffundieren einer Verunreinigung des ers:en Leitungstyps durch diese Öffnung in die Abflußzone zur Bildung einer Gatterzone derart, daß diese Gatterzone die Halblciterunterlage des ersten Leitungstyps berührt: und Eindiffundieren einer Verunreinigung des zweiten Leitungstyps in die Gatterzone des ersten Leitungstyps durch die gleiche Öffnung in der Isoliermaterialschicht zur Bildung einer Quellenzone.
Die Merkmale und Vorteile der Erfindung werden un Hand der in der Zeichnung veranschaulichten Ausführungsbcispicle näher erläutert; darin zeigen
F i g. 1 bis 9 schematische Schnittansichten zur Erläuterung der aufeinanderfolgenden Schritte b:i der Herstellung eines MOS-Transistors gemäß einem Ausführungsbeispiel der Erfindung,
Fig. 10 und 1! Aufsichten des Halbleiteraufbaues nach dem in F i g. 6 dargestellten Vcrfahrensschritt bzw. nach völliger Fertigstellung des MOS-Transistoraufbaucs nach F i g. 9.
F i g. 12 eine schem:>tische Schnittansicht einer abgeänderten MOS-Transistoranordnung nach dem Verfahren gemäß der Erfindung.
F i g. 13 ein äquivalentes Schaltungsdiagramm der in F i g. 12 dargestellten Anordnung.
F i g. 14 eine Aufsicht der in F i g. 12 dargestellten Anordnung.
Fig. 15 bis 19 schcmatische Schnittansichten zur Erläuterung der aufeinanderfolgenden Schritte bei der Herstellung eines MOS-Transistors gemäß einem wciteren Ausführungsbeispiel der Erfindung und
F t g. 20 eine schematische Schnittansicht zur ErläuSerung eines MOS-Transistors und eines Bipolartransistors, die nach einem weiteren Ausführungsbeispiel der Erfindung gleichzeitig auf einer Halbleiterunterlage gebildet jind.
F i g. 1 zeigt eine Siliziumseheibe 10 mit einer P-Unterlage 11 und einer N-Epitaxialschicht 12 von <?twa 0,8 bis 1,0 μιη Dicke. Die Epitaxialschicht 12 ihat eine niedrige Verurreinigungskonzentration in der Größenordnung von 1 · ΙΟ15 Atomen/cm3, (Die Epitaxialschieht 12 ist mit dem Symbol N bezeichnet, was bedeutet, daß sie eine niedrige Verunreinigungskonzentration aufweist.) Die Oberfläche der Epitaxialschicht 12 ist mit einem Oxydfilm, z, B. einem Siliziumdioxyd
(SiO.,)-Film 13 von etwa 6000 A Dicke bedeckt, der durch Wärmebehandlung der Siliziumscheibe 10 in einer oxydierenden Atmosphäre erzeugt wurde. EiiK rahmenähnliche öffnung 13« mit einem eine isolierte Zone definierenden Muster ist im Oxydfilm 13 nach der bekannten Fotoätztechnik vorgesehen.
Gemäß F i g. 2 wird eine P-Verunreinigung, wie z. B. Bor. durch die genannte öffnung 13o eindiffundiert, um P-Isolierwände 14 in der Epitaxialschicht 12 zu bilden und so einen Teil Ua der Epitaxialschicht 12 gegenüber ihren restlichen Teilen zu isolieren. Die Bildung der isolierten Zone 12a durch die Diffusion der P-Verunreinigung wird in einer oxydierenden Atmosphäre ausgeführt, so daß die Verunreinigungsdiffusioiisöffnung 13a durch einen Oxydfilm geschlos- sen wird, der sich durch die the., nische Oxydation der Epitaxialschicht bildet.
Entsprechend F i g. 3 werden Teile des Oxydfilms 13, der über der N -Isolierzone 12ö liegt, durch die Fotoätztechnik entfernt, und ein dünner Isolierfilm 15 von etwa 0,1 μηι Dicke wird auf diesem Teil neu gebildet. Der Isolierfilm 15 kann von bekannter Zusammensetzung, wie z. B. SiO.,, ALO3, Si3N4, SiO2 mit P2O5-Gehalt oder SiO., mit ÄI.,O~3-Gehalt, sein. Der Isoh'erfilm 15 kann aus'einer einzigen Schicht, aus zwei, drei oder mehr Schichten dieser Zusammensetzungen bestehen. Der Isolierfilm 15 dient zum Isolieren der Gatterelektrode in einem herzustellenden MOS-Transistor. Der Isolierfilm 15 kann, wenn er aus SiO., bestehen soll, durch thermische Oxydation der Oberfläche der Siliz:umunterlage erzeugt werden. Soll der Isolierfilm 15 aus AI.,O3 bestehen, so kann man ihn durch thermische Zersetzung einer organischen Aluminiumverbindung in einer oxydierenden Atmosphäre herstellen. Im Fall eines Isolierfilms 15 aus Si3O4 kann man so vorgehen, daß man eine Wärmebehandlung mit einer Mischung von Silandampf und Ammoniumdampf vornimmt.
Gemäß einem ersten Merkmal der Erfindung wird eine polykristalline Halbleiterschicht oder ein dünner Film 16 aus hochschmelzendem Metall, wie z. B. Molybdän, Wolfram, Titan oder Tantal, die bzw. der der späteren Wärmebehandlung widersteht, durch Wachstum aus einer Dampfphase oder Verdampfung, Aufstäuben odtr irgendein anderes geeignetes Verfahren auf der Oberfläche des Isolierfilms 15 r.iedergeschlagen. Irgendeines der verschiedenen auf dem Fachgebiet bekannten Verfahren läßt sich für das Dampfwachstum einer Halbleitersc'.iicht auf dem Isolierfilm 15 anwenden. Zum Beispiel kann man das Verfahren der thermischen Zersetzung von Silan (SiH1) anwenden, um eine polykristalline Siliziumschicht 16 von etwa 0.2 μιη Dicke auf dem Oxydfilm 13 und dem Isolierfilm 15 zu bilden, wie F i g. 4 zeigt. Alternativ kann man einen dünnen Film 16 aus einem, Metall wie
Molybdän mittels Dampfwachstums durch Reduzieren
von Molybdänchlorid mittels Wasserstoff oder durch
Aufstäuben unter Verwendung von Argongasionen erzeugen.
Die polykristalline Siiiziumschicht oder der Metall-
film 16 wird als Gatterelektrode verwendet. Deshalb werden die wesentlichen Teile der polykristallinen SiIi- ziumschicht oder des Metallfilms 16 durch die Foto- ätztechnik entfernt, um davon nur einen Teil 17 auf
dem Isolierfilm 15 entsprechend F i g. 5 übrigzubehalten. Der Teil 17 hat eine Form der gewünschten Gatterelektrode und ist etwa 2 bis 4μηι breit. Im Fall der polykristallinen Siliziumschicht 16 verwendet man vorzugsweise ein Ätzmittel, wie z. B. eine Mischlösung aus Hydrazin und !Catechol, die die Siliziumoxydschicht nicht angreift. Im Fall des Metallfilms 16 aus Molybdän wählt man eine Mischlösung aus Schwefelsäure (H2SO1) und Salpetersäure (HNOn). Für andere Metalle wählt man jeweils geeignete, an sich bekannte Ätzmittel.
Nach einem zweiten Merkmal der Erfindung bildet man eine Öffnung 18 im Isolierfilm 15 und im Oxydfilm 13 in der Weise, daß wenigstens ein Teil der Umfangswände der Öffnung 18 mit einer Seite 17a des Gatters 17 übereinstimmt, wie F i g. 6 zeigt. Die Öffnung 18 hat eine der Form einer Quellenzone des herzustellenden MOS-Transistors entsprechende Form. Die Öffnung 18 läßt sich durch Anbringen eines Fotolackfilms 19 auf der Oberfläche des Oxydfilms 13 und des Isolierfilms 15, Belichten des Fotoresistfilms 19 durch eine Maske, die nur den Öffnungsteil in einem unaktivierten Zustand läßt. Entwickeln zwecks Entfernens der unaktivierten Teile des Fotolackfilms 19 und Ätzen des Teils des Isolierfilms 15 und des Oxydfilms 13 mit einem geeigneten Ätzmittel erzeugen. Beim Maskierungsschritt wird die Seite 17« des Halbleiteroder Metallgatters 17 als Bezug für die genaue Einstellung der Maske genommen. Auch wenn die Kante Λ der Öffnung im Fotolackfilm 19 bis zu einem Punkt B auf dem Gatter 17 auf Grund der Tatsache reicht, daß der unaktivierte Teil des Fotolackfilms 19 mehr oder weniger in Richtung zum Gatter 17 verschoben ist. dient das Gatter 17 auch als Maske zum Ätzen der Isolierschichten 13 und 15. so daß ihre Wand der Öffnung 18 unabhängig von der Stellung der Öffnung im Fotolackfilm 19 genau mit der Seite 17a des Gatters 17 zusammenfallen kann.
F i g. 10 ist eine Aufsicht des Halbleiteraufbaues, nachdem die Öffnung 18 gebildet wurde. Bei diesem Allsführungsbeispiel reichen das Gatter 17 und die Öffnung 18 im Oxydfilm 13 und im Isolierfilm 15 über einen Teil der N -Isolierzone 12a. wie man in Fig. 10 sieht.
Gemäß einem dritten Merkmal der Erfindung wird die Öffnung 18 nicht nur zum Eindiffundieren einer P-Verunreinigung zur Bildung einer Kanalzone, sondern auch zum Eindiffundieren einer N-Verunreinigung zur Bildung einer Quellenzone ausgenutzt. Zum Beispiel läßt man zuerst eine P-Verunreinigung, wie z. B. Bor durch die Öffnung 18 in einer nicht oxydierenden Atmosphäre zur Bildung einer P-Zone 20 mit einer Oberflächenverunreinigungskonzentration von etwa 1 · 1017 Atomen cm3, einem Oberflächenwiderstand von etwa 150 bis 200 Ohm/cm2 und einer Tiefe von etwa 10 bis 12 μΐη entsprechend F i g. 7 eindiffundieren. Dann bildet man. wie F i g. 8 zeigt, eine Öffnung 21 im Isolierfilm 15, der die isolierte N~-Zone 12a bedeckt, und läßt eine N-Verunreinigung. wie z. B. Phosphor, in die N~-Zone 12a und die P-Zone 20 durch die Öffnungen 21 und 18 in einer oxydierenden Atmosphäre eindiffundieren, um die entsprechenden N "-Zonen 23 und 22 mit einer Oberflächen Verunreinigungskonzentration von etwa 1 · 1021 Atomen/cm3, einem Oberflächenwiderstand von etwa 8 bis 10 Ohm/ cm2 und einer Tiefe von etwa 0,5 bis 0,7 μτη zu bilden (die Zone ist mit dem Symbol N^ bezeichnet, was bedeutet, daß sie eine hohe Verunreinigungskonzentration aufweist). Die N -Zone 23 und der restliche Teil der isolierten N -Zone 12a stellen eine Abflußzone dar. Im Laufe der Diffusion dieser Verunreinigungen ist das Gatter 17 in der Form der polykristallinen SiIiziumschicht oder des Metallfilms der die Verunreinigungen enthaltenden Atmosphäre ausgesetzt. Als Ergebnis verringert sich der Widerstand des Siliziumgatters 17 durch die Verunreinigungsdiffusion, so daß de Gatterelektrode schließlich einen Widerstand von
ίο etwa 0.5 bis zu einigen Ohm · cm hat.
Der Grund, weshalb die Diffusion der P-Verunreinigung in der nicht oxydierenden Atmosphäre ausgeführt wird, 'st der. eine unerwünschte Bildung eines Oxydfilms in der Öffnung 18 während der Verunreinigungsdiffusionsbehandlung zu vermeiden. Die Diffusion der P-Verunreinigung läßt sich jedoch auch in einer oxydierenden Atmosphäre ausführen, da der in der Öffnung 18 gebildete Oxydfilm weggewaschen werden kann, ohne daß man eine besondere Maskeneinrich-Hing verwendet, und zwar z. B. nach der bekannten Technik der Bildung einer Öffnung eines Oxydfilms für die Emitterelektrode bei einem Waschemittertransistor. Es ist daher offenbar, daß die Diffusion der P-Verunreinigung gemäß der Erfindung nicht auf das Diffusionsverfahren in nicht oxydierender Atmosphäre, wie 7. B. das Diffusionsverfahren in. einer Ampulle, beschränkt ist.
Die Länge der P-Zone 20a, die zwischen der Quellenzone 22 und der N -Abflußzone 12a definiert ist.
läßt sich dank der Diffusion der P- and der N-Verunreinigungen durch die gleiche Verunreinigungsdiffusionsöffnung 18 r,ehr gering halten. Erfindungsgemäß ist es sehr leicht, die Kanallänge unter 0,5 μηι zu halten.
Gemäß F i g. 9 wird der Oberflächenisolierfilm. der das Siliziumgatter 17 sowie die Abflußzone 23 und die Quellenzone 22 bedeckt, die durch die Verunreinigungsdiffusion in der oben beschriebenen Weise gebildet wurden, teilweise entfernt, und man dampft Aluminium auf, um eine Quellenelektrode 24. eine
4η Abflußelektrode 25 und eine Gatterelektrode 26 anzubringen und so einen MOS-Transistor fertigzustellen. Fig. Il zeigt eine Aufsicht des in F i g. 9 dargestellten MOS-Transistors. Wenn ein Metall zur Bildung des Gatters 17 verwendet wird, kann man dp? Metallgatter 17 in Form der Elektrode 26 vorformen. wodurch die Notwendigkeit des Niederschiagens der Gatterelektrode 26 beseitigt wird.
Aus der vorstehenden Beschreibung ergibt sich, daß das Verfahren gemäß der Erfindung die Bildung eines Gatters 17 aus Halbleiter oder Metall und anschließend die Diffusion einer P-Verunreinigung und einer N-Verunreinigung durch eine Öffnung mit einer mit einer Seite des Gatters übereinstimmenden Wand umfaßt. Daher liegt die Kanalzone genau direkt unterhalb der Gatterelektrode, und doch gibt es nur eine geringe Überlappung zwischen der Gatterelektrode und der Quellenzone. Die Länge des Kanals kann daher sehr gering gehalten werden, und dieser Wert läßt sich durch" geeignete Auswahl der Tiefe der Zone, die durch die erste Diffusion der P-Verunreinigung gebildet ist. im Verhältnis zu der Tiefe der Zone, die durch die anschließende Diffusion der N-Verunreinigung gebildet ist. frei kontrollieren.
Man sieht in F i g. 11, daß die Metall- oder Aluminiumelektrode 26 über im wesentlichen die ganze Oberfläche des Siliziumgatters 17 reicht. Jedoch kann die Metallelektrode 26 auch gerade nur eine Endkante des Siliziumgatters 17 berühren, wenn die Abmessungen
1999
des letzteren gering sind. Dies kommt daher, daß ein P-Zone auch geringer als die Tiefe der Epitaxialschicht geringer Ladestrom ausreicht, wenn die Abmessungen sein, um in ausreichender Weise eine bestimmte Vordes Oatters gering sind und daher die Kapazität des spannung durch die P-Tsolienvand zu liefern. Die Gatters klein ist, und man trifft praktisch keine Be- flache Diffusion der P-Verunreinigung läßt sich zur eintrachtigung an, auch wenn der Widerstand des S Bildung einer Diffusionsbasiszone ausnutzen, und die Oatters selbst ziemlich groß ist. Es ist klar, daß die Diffusion der N-Verunreinigung zur Bildung der Metallelektrode 26 nur eine Endkante des Gatters 17 Quellenzone läßt sich zur Bildung einer Diffusions-2U berühren braucht, wenn letzteres aus Metall ist. emitterzone ausnutzen, um so eine integrierte Schalin einciil in Fig. 12 dargestellten, modifizierten tung mit einem MOS-Transistor und einem Bipolar-Ausführungsbeispiel sind zwei MOS-Transistoren O1 io transistor herzustellen, die auf der gleichen Halbleiter* und Qi auf der gleichen Unterlage ausgebildet. Wie unterlage untergebracht sind,
man in F i g. 13 sieht, haben die beiden Transistoren Q1 Fig. 20 zeigt eine integrierte Schaltung mit einem und Qt eine gemeinsame Quelle S. Fig. 14 ist eine MOS-Transistor und einem Bipolartransistor, die entAufsicht auf die in F i g. 12 dargestell'e Vorrichtung. sprechend einem weiteren Ausführungsbeispiel der Er-Nach einem weiteren Ausführungsbeispiel der Er- «5 findung gleichzeitig auf einer P-Halbleiterunterlage findung gemäß den F i g. 15 bis 19 wird eine eingebet- ausgebildet sind. Wie in den vorigen Beispielen sind tete Epitaxialschicht an Stelle der isolierten Epitaxial- zur Erleichterung der Erläuterung in vergrößertem zone 12», die durch Diffusion der P-Verunreinigung Maßstab dargestellt.
im vorangehenden Ausführungsbeispiel gebildet wurde, Gemäß F i g. 20 ist eine N-Epitaxialschicht 41 auf verwendet. »° e'ne<" Hauptoberfläche einer P-Siliziumunterlage 40 In Fi g. 15 ist eine P-Siliziumunterlage 30 auf einer aufgewachsen. Eine P - Verunreinigungsdiffusionsihrer Oberflächen mit einem Oxydfilm 31 bedeckt. Ein schicht 42 ist vorgesehen, um die Epitaxialschicht 41 Teil des Oxydfilms 31 wird durch Fotoätztechnik ent- in eine Mehrzahl von Zonen 43 und 44 zu teilen und fernt, um den entsprechenden Teil der Oberfläche der so die Zone 43 von der Zone 44 elektrisch zu isolieren. Siliziumunterlage 30 freizulegen. Dann wird ent- 45 Dann läßt man eine P-Verunreinigung durch eine sprechend F i g. 16 der freigelegte Oberflächenteil der Siliziumdioxydmaske selektiv in die Zonen 43 und 44 Siliziumunterlage 30 geätzt, um eine Vertiefung 30a zur Bildung von P-Zonen45 bzw. 46 in diesen ein- zu erzeugen. Anschließend wird ein Material, wie z. B. diffundieren, um gleichzeitig einen MOS-Transistor in Siliziumtetrachlorid (SiCl4), durch Wasserstoff redu- der isolierten Zone 43 und einen Bipolartransistor in ziert, um «tin selektives Wa;hstum einer N -Epitaxial- 30 der isolierten Zone 44 zu bilden. Es ist in diesem Zu- $chicht32 in der Vertiefung 30a hervorzurufen, bis sammenhang wichtig, daß die Tiefe der P-Zonen die Oberfläche der Epitaxialschicht 32 mit der Ober- kleiner als die Tiefe der Epitaxialschicht 41 ist und fläche der Siliziumwaffel 30 entsprechend F i g. 17 daß ein Teil der P-Zone 45 einen Teil der isolierten abschneidet. Die Verunreinigungskonzentration, Dicke P-Zone 42, und zwar bei 47, überlappt und so die und andere Merkmale der N^-Epitaxialschicht 32 sind 35 Zone 45 elektrisch mit der Unterlage 40 verbindet, denen der Epitaxialschicht 12 im vorangehenden Aus- Anschließend wird eine N-Verunreinigung selektiv führungsbeispiel ähnlich. Die Konzentration der durch eine Siliziumdioxydmaske zur Bildung von N-Verunreinigung im Fall des Epitaxialwachstums der N-Diffusionszonen 48, 49, 50 und 51 eindiffundiert. Schicht 32 durch die Reduktion von SiCl4 mittels Die P-Zone 45 und die N-Zone 48 unter den P- und Wasserstoff läßt sich leicht steuern, indem man die 40 N-Zenen werden nach dem Verfahren gebildet, das Menge einer Donorverunreinigung, wie z. B. Phosphor- dem im Zusammenhang mit den F i g. 6 bis 8 betrichlorid (PCI3), als Zusatz zu dem Dampf von SiCl4 schriebenen gleicht. Die Bezugsziffern 52 und 53 beeinstellt, zeichnen einen Siliziumdioxyd (SiOJ-FiIm bzw. einen Nach F i g. 18 wird die Oberfläche der eingebet- Isolierfilm. Jeder andere geeignete, in Fachkreisen leten Epitaxialschicht 32 thermischer Oxydation unter- 45 bekannte Film läßt sich an Stelle des Siliziumdtoxydworfen, um darauf einen Siliziumdioxyd (SiO2)-Film 33 films verwenden. Die Bezugsziffern 54 bis 59 bezeichlu erzeugen. Dieser Oxydfilm 33 entspricht dem Film nen Elektroden der entsprechenden Schaltungs-15 nach F i g. 3. Nach der Bildung des Oxydfilms 33 elemente. Im einzelnen bezeichnen die Bezugsziffern lassen sich den im vorangehenden Ausführungsbeispiel 54, 55 und 56 eine Quellenelektrode, eine Gatterelekbeschriebenen Schritten ähnliche Schritte ausführen, 5° trode und eine Abflußelektrode des MOS-Transistors, um so einen in F i g. 19 dargestellten MOS-Transistor während die Bezugsziffern 57, 58 und 59 eine Emitterherzustellen, elektrode, eine Basiselektrode und eine Kollektor-
In dem ersten bereits beschriebenen Ausführungs- elektrode des Bipolartransistors bezeichnen,
beispiel wurde die P-Verunreinigung zur Bildung der So werden der MOS-Transistor und der NPN-Tran-Kanalzone bis auf ein tieferes Niveau als das der 55 sistor in entsprechenden isolierten Zonen 43 und 44 isolierten N~-Zone (Epitaxialschicht) eindiffundieri., nach dem Verfahren gemäß der Erfindung hergestellt, so daß der untere Teil der P-Zone bis zur P-Unterlage Im MOS - Transistor dient die Zone 48 als Quellenreichte. Da jedoch die P-Diffusionszone durch die zone, die Zone 45 als Gatterzone oder Kanal und die Öffnung 18 nach F i g. 7 in Verbindung mit der Zonen 43 und 49 als AbfluSzone. Im Bipolartransistor P-Isolierwand 14 und so durch diese in Verbindung 60 dient die Zone 50 als Emitterzone, die Zone 46 als mit der P-Unterlage 11 ist, kann die Diffusionstiefe der Basiszone und die Zonen 44 und 51 als Kollektorzone.
Hierzu 2 Blatt Zeichnungen
«Λ
, 1999

Claims (7)

Patentansprüche:
1. Verfahren zum Herstellen eines Feldeffekttransistors, gekennzeichnet durch folgende Verfahrensschritte: Herstellen einer Halbleiterunterlage (11) mit einer Abflußzone (12«) eines zweiten Leitungstyps, die durch eine Halbleiterschicht (14) des dem zweiten entgegengesetzten ersten Leitungstyps umgeben ist; Bedecken der Oberfläche der Halbleiterunterlage mit einer Schicht aus Isoliermaterial (13, 15); Niederschlagen einer Gatterelektrodenschicht (17) aus hochschmelzendem und leitendem Material auf einem Teil der die Oberfläche der Abflußzone (12a) des zweiten Leitungstyps bedeckenden Isoliermaterialschicht (15); Ausbilden einer öffnung (18) in der die Oberfläche der Abflußzone (12o) bedeckenden Isoliermaterialschicht (13. 15) derart, daß ein Teil der Umfangswände der öffnung mit einer Seite (17«) der Gatterelektrodenschicht (17) übereinstimmt; Eindiffundieren einer Verunreinigung des ersten Leitungstyps durch diese Öffnung (18) in die Abflußzone (12.7) zur Bildung einer Gatterzone (20) derart, daß diese Gatterzone die Halbleiterunterlage (11) des ersten Leitungstyps berührt; und Eindiffundieren einer Verunreinigung des zweiten Leitungstyps in die Gatterzone (20) des ersten Leitungstyps durch die gleiche Öffnung Ί8) in der Isoliermaterialschicht (13. 15) zur Bildung einer Queilfnzone (22).
2. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß nach der Bildung df diffundierten, die Gatterzone (20) in der Abflußzone (12a) bildenden Schicht des ersten Leitungstyps eine zweite Öffnung (21) in der die Abflußzone (12«) bedeckenden Isoliermaterialschicht (15) ausgebildet wird und die Verunreinigung des zweiten Leitungstyps durch diese zweite Öffnung in die Ab.lußzone gleichzeitig mit der Bildung der Quellenzone (22) des zweiten Leitungstyps in der Diffusionsschicht (20) des ersten Leitungstyps durch Diffusion der Verunreinigung des zweiten Leitungstyps eindiffundicrt wird.
3. Verfahren nach Anspruch !. dadurch gekennzeichnet, daß der Schritt das Niederschlagen der Isolicrmatciialschicht (13. 15) auf der Oberfläche der Halbleiterunterlage (11) das Niederschlagen einer dicken Oxydschicht (13) auf dieser Oberfläche, das Entfernen des die Abflußzone (12«) bedeckenden Teils der Oxyd^hicht und das Niederschlagen einer Isoliermateriaischichl (15) mit einer geringeren Dicke als die Oxydschicht auf dem Oberflachcnleil der Abflußzone (12«) umfaßt, der durch die teilweise Entfernung der Oxydschicht freigelegt ist.
4. Verfahren nach Anspruch 3. dadurch gekennzeichnet, daß die Isolicrmatcrialschiclu (15), die auf der Oberfläche der Abflußzone (12er) nieder' geschlagen wird, aus mindestens einem der Stoffe Silziumidioxyd, Siliziumnitrid, Aluminiumoxyd, Siliziumdioxyd mit Phosphorpentoxydgehalt und Siliziumdioxyd mit Aluminiumoxydgehalt besteht.
5. Verfahren nach Anspruch t, dadurch gekennzeichnet, daß der Schritt des Niederschiagens der Oatterelektrodenschicht (17) auf der Isoliermaterial* schicht (IS) aus dem Bedecken der Isoliermaterial' schichten (13, 1$) mit einer Siliziumschicht (16) und dem Ätzen zwecks Entfernung der Teile der Siliziumschicht mit Ausnahme des Teils, der die Gatterelektrodenschicht (17) ergibt, besteht.
6. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß die Diffusionsschicht des ersten Leitungstyps, die die Gatterzone (20) darstellt und durch Diffusion der Verunreinigung des ersten Leitungstyps in die Abflußzone (12«) gebildet wird, eine Tiefe aufweist, die geringer als die Tiefe der Abflußzone ist.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt des Niederschiagens der Gatterelektrodenschicht (17) auf der Isoliermaterialschicht (15) aus dem Niederschlagen einer Metallschicht (16) auf den Isoliermaterialschichten (13, 15) und dem Ätzen zwecks Entfernung der Teile der Metallschicht mit Ausnahme des Teils der die Gatterelektrodenschicht (17) ergibt, besteht.
DE19702050955 1969-10-17 1970-10-16 Verfahren zur herstellung eines feldeffekttransistors Withdrawn DE2050955B2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AT895471A AT322244B (de) 1970-10-16 1971-10-15 Schaltungsanordnung zur pegelabhängigen steuerung der empfangsauswertung über einen übertragungskanal übertragener und danach auszuwertender binär codierter gleichstromsignale

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP44082570A JPS4831516B1 (de) 1969-10-17 1969-10-17

Publications (2)

Publication Number Publication Date
DE2050955A1 DE2050955A1 (de) 1971-06-24
DE2050955B2 true DE2050955B2 (de) 1972-01-27

Family

ID=13778131

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702050955 Withdrawn DE2050955B2 (de) 1969-10-17 1970-10-16 Verfahren zur herstellung eines feldeffekttransistors

Country Status (4)

Country Link
JP (1) JPS4831516B1 (de)
DE (1) DE2050955B2 (de)
GB (1) GB1298375A (de)
NL (1) NL7014977A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5714064B2 (de) * 1974-04-25 1982-03-20
JPS5718710B2 (de) * 1974-05-10 1982-04-17
JPS5648983B2 (de) * 1974-05-10 1981-11-19
NL7606483A (nl) * 1976-06-16 1977-12-20 Philips Nv Inrichting voor het mengen van signalen.
FR2477778A1 (fr) * 1980-03-04 1981-09-11 Thomson Csf Structure de transistor a effet de champ a grille isolee et application a une realisation de portes logiques
JPS5793542A (en) * 1980-12-03 1982-06-10 Hitachi Ltd Semiconductor integrated circuit device
JP6647830B2 (ja) * 2015-10-20 2020-02-14 ローム株式会社 半導体装置及びそれを用いた半導体集積回路

Also Published As

Publication number Publication date
GB1298375A (en) 1972-11-29
NL7014977A (de) 1971-04-20
JPS4831516B1 (de) 1973-09-29
DE2050955A1 (de) 1971-06-24

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
EP0000327B1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2314260A1 (de) Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2849373C2 (de)
DE2729973A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE69022836T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Monosiliziumgebieten und Polysiliziumleiterbahnen, die mit einer Metallsiliziddeckschicht versehen sind.
EP0000545A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors
DE4445346C2 (de) Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors
DE2050955B2 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2541651A1 (de) Ladungsuebertragungsvorrichtung
DE10214065A1 (de) Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
DE2050955C (de) Verfahren zur Herstellung eines Feld effekttransistors

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee