DE1803028A1 - Feldeffekttransistor und Verfahren zum Herstellen des Transistors - Google Patents
Feldeffekttransistor und Verfahren zum Herstellen des TransistorsInfo
- Publication number
- DE1803028A1 DE1803028A1 DE19681803028 DE1803028A DE1803028A1 DE 1803028 A1 DE1803028 A1 DE 1803028A1 DE 19681803028 DE19681803028 DE 19681803028 DE 1803028 A DE1803028 A DE 1803028A DE 1803028 A1 DE1803028 A1 DE 1803028A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- source
- drain
- gate
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000005669 field effect Effects 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 53
- 239000010703 silicon Substances 0.000 claims description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 52
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 40
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 39
- 229910052750 molybdenum Inorganic materials 0.000 claims description 38
- 239000011733 molybdenum Substances 0.000 claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 239000012190 activator Substances 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 3
- 238000011109 contamination Methods 0.000 claims 2
- 239000011253 protective coating Substances 0.000 claims 1
- IHQKEDIOMGYHEB-UHFFFAOYSA-M sodium dimethylarsinate Chemical class [Na+].C[As](C)([O-])=O IHQKEDIOMGYHEB-UHFFFAOYSA-M 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 57
- 239000000463 material Substances 0.000 description 31
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 229910052782 aluminium Inorganic materials 0.000 description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 15
- 238000005530 etching Methods 0.000 description 14
- 238000002161 passivation Methods 0.000 description 9
- 229910052786 argon Inorganic materials 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- DQWPFSLDHJDLRL-UHFFFAOYSA-N triethyl phosphate Chemical compound CCOP(=O)(OCC)OCC DQWPFSLDHJDLRL-UHFFFAOYSA-N 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 239000012153 distilled water Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 125000004437 phosphorous atom Chemical group 0.000 description 3
- 238000000197 pyrolysis Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000002966 varnish Substances 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical group ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- -1 argon ions Chemical class 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- YAGKRVSRTSUGEY-UHFFFAOYSA-N ferricyanide Chemical compound [Fe+3].N#[C-].N#[C-].N#[C-].N#[C-].N#[C-].N#[C-] YAGKRVSRTSUGEY-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 206010011224 Cough Diseases 0.000 description 1
- 241000196324 Embryophyta Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000003197 gene knockdown Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000029058 respiratory gaseous exchange Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- DLYUQMMRRRQYAE-UHFFFAOYSA-N tetraphosphorus decaoxide Chemical compound O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 description 1
- 238000007651 thermal printing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/103—Mask, dual function, e.g. diffusion and oxidation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/105—Masks, metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Pafcmianwcdl
g. Wilhelm Beichel
Frankfurt/Main-1 5695
Parkstraße 13
General Electric Company, Schenectady, N.Y. U.S.A.
Feldeffekttransistor und Verfahren zum Herstellen des
Transistors
Die Erfindung bezieht sich auf Feldeffekttransistoren mit
isoliertem Gate (Steuerelektrode) und auf ein Verfahren zum Hearst eilen dieser Transistoren.
Bei einem derartigen Feldeffekttransistor wird das Leitvermögen zwischen einer Source- und Drain-Zone (Quellen- und SenkenzoKe)
durch Anlegen eines Potentials an ein Gate (Steuerelektrode) verändert. Das Gate ist in der Nähe einer an die eine
Breitseite oder Oberfläche eines. Halt) le it er körpers angrenzenden
und zwischen der Source (Quelle) und Drain (Senke) liegenden Kanalzone angeordnet. Das Gate ist von der Kanalzone elektrisch
isoliert. Die Erfindung betrifft nun insbesondere ein Verfahren zum Herstellen von derartigen Transistoren, bei
denen ohne schwierige Maskierungen eine automatische Ausrichtung
von Source, Drain und Gate erzielt werden soll. Ferner seilen die nach dem Verfahren hergestellten Transistoren bessere
elektrische Eigenschaften aufweisen.
Bei der Herstellung von Feldeffekttransistoren mit isoliertem
Gate sollen die Source- und Drain-Zone in dem zur Herstellung des Transistors benutzten Halbleiterkörper mit dem Gate ausgerichtet
sein, das das elektrische Leitvermögen des zwischen Source und Drain an der Oberfläche oder Breitseite des Halbleiterkörpers
angeordneten Kanals steuert. Die Source- und Drain-Zone sind dabei vom entgegengesetzten Leitungstyp als die
009887/06T0
Basiszone des Kalbleiterhauptkörpers.
Weiterhin müssen bei einem Oberflächen-Feldeffekttransistor,
also bei einem im Enhancesent-Mode arbeitenden Feldeffekttransistor
zv/ei Grenzbedingungen eingehalten werden. Sc iarf zua einen kein Teil der Xanalzone über das Gate hinausragen. Da3
Gate muß also die gesarote Kanalzone überdecken, einschließlich der Übergänge des Kanals mit den benachbarten Teilen der Source
und Drain an der Oberfläche oder Breitseite des Halbieiterkörpers.
Falls diese Bedingung nicht erfüllt ist, hat die nicht überdeckte oder freiliegende Xanalzone einen sehr hohen Widerstand,
wenn der Transistor eingeschaltet ist, da bei keiner Steuerspannung am Gate sehr wenige Träger in der Xanalzone
sind. Als zweite Grenzbedingung ist es erwünscht, daß das Gate die Source- und Drain-Zone nur so wenig als möglich überdeckt
oder überlappt. Diese Bedingung steht im Widerspruch zur ersten Grenzbedingung. Der Grund hierfür ist darin zu sehen,
daß bei größer v/erdender Überlappung eine zunehmende Kapazität zwischen dem Gate und denjenigen Zonen auftritt, die das Gate
überdeckt. Infolge der Überlappung der Source mit den Gate
entsteht eine Gate-Source-Kapazität. Durch die Überlappung
von Drain und Gate entsteht eine Gate-Drain-Kapazität. Obwohl diese Kapazitäten nicht vollkommen vermieden v/erden können,
ist es erwünscht, sie so klein wie möglich zu halten. Kit wachsender Kapazität nimmt nämlich die Betriebsgeschwindigkeit
des Transistors ab. V/eiterhin wird die Rück führ kapazität im allgemeinen durch eine mit der Verstärkung zunehmende Eingangskapazität nachgewiesen, die ebenfalls die Betriebsgeschwindigkeit
und damit die Betriebsfrequenz des Transistors begrenzt.
Um eine passende Ausrichtung von Source und Drain mit dem Gate
bei den herkömmlichen Feldeffekttransistoren mit isoliertem Gate zu erreichen, ist es bekannt, daß die Überlappung oder
Überdeokung durch wiederholte Maskierung erreicht wird. Dazu werden fotolithografische Verfahren unter Verwendung von fotoresistivem
Material oder Foto-Kopierlack benutzt. Dabei ist es schwierig, jeweils dieselbe Maskierung zu erzielen und an-
009887/0670
ι;j;;li«j.:cr,:i ,.-or.au denselben "rar.GistGrherstellur.-sschritt durch-
«uführon. Ins besondere bereitet es Schwierigkeiten, die Haskiernr.;:
aufeinanderfolgend ν er zuneigen, wenn eine große Anzahl von
!Transistoren gleichzeitig aus einen: einzigen Ilalbleiterplättoher.
hergestellt werden soll, das anschließend in kleine Stücke
"geschnitten v.'ird, die alle einer, identischen Feldefiekttransistor
darstellen sollen. Dazu r.u3 die Ausrichtung bzw. Überlappung
oder Überdeckung ir. gesagten Kaicleiterplättchen genau
identisch sei:;.
"ach der Krfir.dung werden Feldeffekttransistoren mit isoliertem
Jäte beschaff er., bei denen die Ausrichtung zwischen den
oouroe- und Lrain-3ereichen einerseits -and der. Gate andererseits
automatisch vorgenommen wird. Diese !Transistoren enthalten eine leitende Schicht, die auf einer Isolier-Passivier-Schicht
während der Herstellung aufgebracht und durch ein einziges fotoiithografisches Verfahren gemustert wird. Bei dieses
Verfahren wird das Gate gebildet und die an den Kanal angrenzender, !Teile der Source- und Drain-Cffnung festgelegt. Dadurch
wird eine automatische Ausrichtung des Gate π it der:. Kanal sichergestellt,
während der Herstellung wird die Diffusion der
Source- und Drain-Zone sehr sorgfältig überwacht, um die Überlappung zwischen dem Gate und der Source- sowie Drain-Zcne so
gering wie möglich zu halten. Dadurch werden r:inir.ale !Transistorkapazitäten
erhalten und die Arbeitsgeschwindigkeit erreicht einen optimal hohen V.'ert. Sobald das Gate und der das
Gate isolierende Isolator gebildet sind, bleiben sie an ihren Plata während -des restlichen Herstellungsvorgangs.
Weitere Einzelheiten, Merkmale und Vorteile der Erfindung
werden an Hand von Zeichnungen beschrieben.
Fig. 1 zeigt einen Herstellungsplan ext den aufeinanderfolgenden
Herstellungsschritten für einen Feldeffekttransistor nach der Erfindung.
Fig. 2a bis 2f zeigen mehrere, den in Fig. 1 angegebenen Herstellungsschritten
zugeordnete Querschnitte durch einen Feldeffekttransistor nach der Er-
009887/0870
findung.
Pig. 3 zeigt den Herstellungsplan eines abgeänderten
Herstellungsverfahrens für einen Feldeffekttransistor nach der Erfindung.
Fig. 4a bis 4i zeigen mehrere, den in Fig. 3 angegebenen Verfahrensschritten
zugeordnete Querschnitte durch einen Feldeffekttransistor nach der Erfindung.
Fig. 5 ist die Draufsicht auf einen nach den Herstellungsschritten
von Fig. 1 fabrizierten Feldeffekttransistor und zeigt insbesondere die Elektrodenanordnung.
Bei einem Feldeffekttransistor mit isoliertem Gate,- -das den
Ieitungstragerfluß in dem Kanal zwischen der Source- und der
Drain-Zone steuert, ist es zum richtigen Arbeiten des Bauelements notwendig, daß das Gate und der Kanal richtig aufeinander
ausgerichtet sind.'Gleichzeitig muß die Ausrichtung, da es sich um einen kommerziellen Feldeffekttransistor handelt,
sehr einfach und leicht vorgenommen werden können. Dazu sollen sehr wenig Verfahrensschritte notwendig sein, so daß eine
möglichst große Anzahl von derartigen Bauelementen gleichzeitig hergestellt werden kann.
Bei einer Ausführungsform der Erfindung wird eine automatische
Ausrichtung im Feldeffekttransistor dadurch erzielt, daß ein Leiter benutzt wird, der nach einem bekannten Foto-Ätzverfahren
unter Verwendung von fotoresistivem Material oder Foto-Kopierlack gemustert wird, um ein Muster auf der Oberfläche
eines Isolators vorzusehen, der auf einem halbleitenden Substrat aufgebracht ist, aus dem der Feldeffekttransistor hergestellt
werden soll. Die metallische Leiterschicht erhält dabei ein derartiges Muster, daß die gleichzeitige Ausbildung der an
den Kanal angrenzenden Source- und Drain-Zone sowie die Ausbildung
des Gate erleichtert wird. Die mit einem Muster versehene' Metallschicht, einschließlich des Gate, dient also sowohl als
Ätzmaske, um das Entfernen des Isoliermaterials auf demjenigen
009887/0670
Bereich des Halbleiterkörpers zu erleichtern, bei dem die Source und Drain ausgebildet werden sollen, als auch als Diffus
ionsmaske, mit deren Hilfe die an den Kanal angrenzenden
Teile der Source- und Drain-Zone gebildet werden. Der Gate-Teil der metallischen Schicht ist über dem Kanal zwischen Source v
und Drain angeordnet. Ein etwas größer ausgebildeter Bereich der Gate-Metallschicht wird später kontaktiert und bildet den
Gate-Kontakt. Aufgrund der mehrfachen Benutzung der gemusterten Metallschicht werden die an den Kanal angrenzenden Source- und
Drain-Übergänge bei ihrer Ausbildung automatisch vollkommen mit dem Gate ausgerichtet und die Überlappung des Gate mit dem
Source-Übergang und dem Drain-Übergang kann auf einem minimalen Wert gehalten werden. Dadurch erhält das Bauelement optimale
Parameter. Bei einer kommerziell verwertbaren Konstruktion werden die Transistorparameter durch Verwendung eines länglichen,
schmalen Gate optimiert, das einen kurzen, breiten Kanal überdeckt. Die geometrische !Form oder Gestalt des Kanals kann
geschlossen sein, beispielsweise rund oder rechteckförmig, aber auch offen sein, beispielsweise eine einzige gerade Linie
oder eine wellenförmige Kurve. In beiden Fällen ist ein Teil des Gate vergrößert, um die Kontaktierung zu erleichtern. Die
hohe leitfähigkeit des Gate-Materials erlaubt einen diskreten
Kontakt, im Gegensatz zum Source- oder Drain-Kontakt., der einen größeren Bereich bedeckt, da das die Source und Drain
bildende Halbleitermaterial eine geringere Leitfähigkeit hat.
Die Herstellung eines einfachen Feldeffekttransistors mit isoliertem
Gate nach der Erfindung ist schematisch durch den in Fig. 1 gezeigten Herstellungsplan angegeben. Die einzelnen
schematischen Querschnitte durch ein Si-Halbleiterplättchen in
den Fig. 2a bis 2f entsprechen dabei den einzelnen in Fig. 1 angegebenen Herstellungsschritten. Der erfindungsgemäße Transistor
kann auch aus anderen Halbleitermaterialien als Silicium hergestellt werden, beispielsweise Germanium, Galliumarsenid
usw.
Bei der in den Fig. 1 und 2 gezeigten Ausführungsform wird ein
009887/0670
p-leiteiides Siliciumplättchen mit einer monokristallinen Struktur
als Ausgangsmaterial verwendet. Das Siliciumplättchen oder
der Siliciumkörper weist eine Bor-Atomkonzentration von etwa 10 Boratome pro Kubikzentimeter Silicium auf. Der Durchmesser
des Siliciumkörpers kann etwa 25,4 mm (1 inch) und seine Stärke
etwa 0,36 mm (0,014 inch) betragen. Dieser Siliciumkörper wird in eine Reaktionskammer gebracht. Der nächste Herstellungsschritt zur Bildung von mehreren Feldeffekttransistoren auf
einem Siliciumkörper besteht darin, daß auf der einen Oberfläche oder Breitseite des Siliciumplättchens eine dünne dielektrische
Isolierschicht 11 aufgebracht wird, die dazu dient, das Gate von der Kanalzone des Halbleiterkörpers zu trennen und eine
Passivierung für den Source-Übergang und den Drain-Übergang
vorzusehen. TJm dies zu erleichtern, kann man eine dünne, thermisch aufgewachsene Oxidschicht ausbilden, und zwar dadurch,
daß man trockenen Sauerstoff in die Reaktionskammer leitet und das Siliciumplättchen auf eine Temperatur von beispielsweise
1000 0C bis 1200 0C erhitzt. Die Stärke der thermisch aufgewachsenen
Siliciumdioxidsehicht kann 1000 Angströmeinheiten
betragen. Diese Schichtstärke erreicht man, wenn die oben genannten Bedingungen etwa eine Stunde lang aufrecht erhalten
werden.
Obwohl das thermische Aufwachsen des Oxi'ds in der beschriebenen
Weise sehr einfach ist, besteht in manchen Fällen vorzugsweise ein Teil der das Gate isolierenden Schicht aus einem anderen
Isoliermaterial, beispielsweise aus Siliciumnitrid. Siliciumnitrid
zeigt eine größere Widerstandsfähigkeit gegenüber der Diffusion von herkömmlichen Donator- und Akzeptoratomen und ist
oft gegenüber Siliciumdioxid vorzuziehen. Andererseits kann Siliciumdioxid leichter geätzt werden, um Source- und Drainöffnungen zu bilden, durch die zur Bildung der Source- und
Drain-Zone geeignete Dotiermittel in das Siliciumplättchen eindiffundiert werden können. Jedes isoliermaterial weist daher
ewisse Vorteile auf. In manchen Fällen kann es vorteilhaft sein, zuerst eine dünne, thermisch aufgewachsene Schicht aus Siliciumdioxid
mit einer Stärke von etwa 1000 Angströmeinheiten zu bil-
009887/0670
den, und zwar in der oben beschriebenen Weise, und dann darauf eine dünne Schicht aus Siliciumnitrid aufzubringen. Die Siliciumnitridschicht
kann durch Reaktion von SiH. und NH, bei· einer Temperatur von 1000 0C auf der Oberfläche des unbeschichteten
oder des mit einem Oxid überzogenen Siliciumplättchens
"in der Reaktionskammer aufgebracht werden. Dabei kann man einen
Partialdruck von 0,015 Torr SiH. in einer Ammoniakatmosphäre
aufrechterhalten. Dabei wird eine 1000 Angströmeinheiten starke Siliciumnitridschicht in etwa 10 Minuten gebildet.
Abweichend davon kann auch eine amorphe Schicht mit Silicium, '
Sauerstoff und Stickstoff aufgebracht werden, die im allgemeinen als Siliciumoxynitrid bezeichnet wird. Diese Schicht bildet
anstelle der kombinierten Siliciumdioxid- und Siliciumnitridschicht· die Isolierschicht 11 auf dem Siliciumsubstrat 10.
Eine derartige Schicht kann man beispielsweise durch pyrolytische Zersetzung von Silanen, Sauerstoff und Ammoniak auf der
Oberfläche eines Siliciumplättchens niederschlagen, und zwar bei einer Temperatur von etwa 1000° bis 1200 0C. Abweichend
davon kann die Isolierschicht eine Zusammensetzung aus zahlreichen beliebigen, voneinander getrennten, dünnen Filmen a^eln.
Beispielsweise können getrennte Schichten mit einer Stärke von 1000 Angströmeinheiten SiO2I Si3NA und schließlich wieder
SiO2 aufweisen.
Nach dem Aufbringen der Isolierschicht 11 auf die Oberfläche
oder Breitseite des Siliciumplättchens 10, wie es in Pig. 2b gezeigt ist, wird eine dünne Metallschicht auf der Oberfläche
der Isolierschicht 11 gebildet. Bei der Metallschicht kann es sich um Molybdän, Wolfram oder irgentein anderes feuerbeständiges
oder hochschmelzendes Metall handeln, das mit der angrenzenden Isolierschicht 11 keine Reaktion eingeht. Vorzugsweise
wird Molybdän verwendet. Eine derartige Molybdänschicht kann eine Stärke von 4000 Angströmeinheiten haben. Die Schichtdicke
kann auch zwischen 700 Ä und 10 000 S. liegen. Zur Bildung einer 4000 Angströmeinheiten dicken Schicht kann man eine Molybdänquelle,
die sehr dicht bei dem oxidbeschichteten Silicium-
~~~~ 009887/0670
plättchen, das auf einer Temperatur von 400 C gehalten wird,
angeordnet ist, mit Argon-Ionen bombardieren, die beispielsweise eine Energie von 1500 Volt haben, wodurch Molybdän von
der Quelle zerstäubt und auf der Isolierschicht des Siliciumplättchens niedergeschlagen wird. Dazu kann man ein herkömmliches
Triodenzerstäubungsverfahren in einer Argonatmosphäre
bei einem Druck von 5x10 Torr benutzen. Im allgemeinen reichen 15 Minuten aus, um die gewünschte Molybdänschicht auf dem
Plättchen aufzubringen.
Beim nächsten Herstellungsschritt wird die niedergeschlagene Metallschicht, beispielsweise aus Molybdän, durch ein fotolitografisches
Verfahren mit einem Muster versehen. Zu diesem Zweck wird ein Foto-Kopierlack oder ein fotoresistives Material,
beispielsweise KPE, das von der Eastman Codak Company, Rochester, New York, erhältlich ist, auf der Metallschicht
aufgetragen. Darauf wird *eine Maske gelegt, die nur an denjenigen
Stellen eine Bestrahlung der Oberfläche zuläßt, bei ' denen die aufgebrachte Molybdänschicht nicht entfernt werden
soll. An denjenigen Oberflächenstellen, bei denen die Molybdänschicht entfernt werden soll, wird das fotoresistive Material
von der Maske überdeckt und daher nicht belichtet.
Bei einem Feldeffekttransistor mit isoliertem Gate kann die Drain-Zone beispielsweise kreisförmig, das Gate ringförmig
mit einem etwas vergrößerten Kontaktabschnitt, der die Drain umgibt und Überlappt, und die Source-Zone, die das Gate umgibt
und unterschneidet, ebenfalls ringförmig ausgebildet sein,
wobei jede Zone einen etwas vergrößerten Abschnitt aufweist, der zur Bildung des elektrischen Kontaktes dient.
Eine für einen einzigen Feldeffekttransistor geeignete Maske hat daher die Form einer etwas abgeänderten Zielscheibe, bei
der der kreisförmige Innenteil vorhanden, der sich daran anschließende Ring entfernt und der nächste Ring wiederum vorhanden
ist.
009887/0670
Das tatsächliche Muster zum Maskieren von mehreren Feldeffekttransistoren
mit isoliertem Gate auf einem einzigen Halbleiterplättchen besteht dann aus mehreren von diesen Einzelmustern.
Das maskierte Gebilde wird bestrahlt, um das fotoresistive Material zu belichten. Anschließend wird das Siliciumplättche*n
in einen für das fotoresistive Material geeigneten Entwickler getaucht, beispielsweise in Fotoresist-Developer, der von der
Eastman Oodak Company bezogen werden kann. Diejenigen Teile des fotoresistiven Materials, die belichtet wurden, also beispielsweise
der Gate-Ring 9 in Fig. 2d, bleiben beim Eintauchen in den Entwickler erhalten und bilden einen dichten und
schützenden Überzug auf der Oberfläche der Molybdänschicht 12. Diejenigen Teile des fotoresistiven Materials, die den mittleren
Teil 14 und den Ring 13 in Fig. 2d bedecken, werden in dem Entwicklerbad aufgelöst und die Molybdänschicht 12 wird an
diesen Stellen freigelegt.Nach der Entwicklung wird das Halbleiterplättchen
erhitzt, beispielsweise auf eine Temperatur von 150 0C, die 40 Minuten lang aufrechterhalten wird, um die
Schicht zu härten.
Beim nächsten Schritt zur Herstellung, des Feldeffekttransistors
nach der Erfindung wird eine zentral gelegene Drain-Öffnung 14 und eine ringförmige Source-Öffnung 13 durch die Molybdänschicht
12 und die Isolierschicht 11 geätzt. Zu diesem Zweck kann das Halbleiterplättchen in ein Ferricyanid-Ätzmittel getaucht
werden, das 92 g Kaliumferricyanid, 20 g Kaliumhydroxid und 300 g Wasser enthält. Dabei wird die freigelegte Molybdänßchicht
mit einer Geschwindigkeit von etwa 9000 Angströmeinheiten pro Minute weggeätzt.
Als nächstes wird die von der Molybdänschicht 12 nicht mehr bedeckte Isolierschicht 11 an den Stellen 13 und 14 entfernt.
Falls die Isolierschicht aus Siliciumdioxid oder Siliciumoxynitrid besteht, kann diese Schicht sehr leicht durch Eintauchen
in ein gepuffertes HF-Ätzmittel entfernt werden, das ■ ein Teil konzentriertes HF und 10 Teile einer 40#igen lösung
'von NH,F enthält. Ein derartiges Ätzmittel ätzt Siliciumdi-
009887/0670
. - 10 -
oxid mit einer Geschwindigkeit von etwa 1000 Angstroraeinheiten
pro Mir.ute. Der Ätzvorgang wird gerade so lange ausgeführt, bis das Siliciumdioxid entfernt ist. Zum Wegätzen von Siliciumnitrid benutzt man ein konzentriertes (48 Volumenprozent)
Flußsäure-Ätzmittel. Dieses Ätzmittel entfernt Siliciumnitrid •mit einer Geschwindigkeit von etwa 130 bis 150 Angströneinheiten
pro Minute. Zum Ätzen von Siliciumnitrid kann man auch eine 85?oige lösung mit Phosphorsäure bei einer Temperatur von
180 0C benutzen, um das Siliciumnitrid mit einer'Geschv/indigkeit
von etwa 60 bis 100 Angströmeinheiten pro Minute zu entfernen. Dieses Ätzmittel wird vorgezogen, wenn die Isolierschicht
SiOp und Si,N, enthält. Wenn die Isolierschicht aufeinanderfolgend
'aus verschiedenen Stoffen besteht, dann können die einzelnen Schichten getrennt weggeätzt werden. Vor jeder
Ätzung wird dabei das vorhergehende Ätzmittel weggewaschen. Nach dem Ätzen der Source- und Drain-Öffnungen wird das fotoresistive
Material entfernt, beispielsweise durch Abreiben in Trichloräthylen. Die Source-Öffnung 13 und die Drain-Öffnung
grenzen in der Schicht 12 an den Ring 15 an, der das Gate des
Feldeffektransistors darstellt.
Die Ausbildung der Source-Öffnung 13 und der Drain-Öffnung 14 in der Molybdän- und Isolierschicht auf dem Halbleiterplättchen
10 und die gleichzeitige Ausbildung des Gate 15 nach der Erfindung bieten,gegenüber den bekannten Verfahren große
Vorteile. Bei den bekannten Verfahren wird die Bildung der Source- und Drain-Öffnung in einem anderen Verfahrensschritt
vorgenommen als die Bildung des Gate. Dazu werden getrennte Masken benutzt. Durch die getrennte, aufeinanderfolgende Verwendung
von unterschiedlichen Masken ist es bei den bekannten Verfahren sehr schwierig, die passende Ausrichtung zwischen
dem Gate und der Source bzw. Drain zu erzielen.
Nach der Erfindung wird die Molybdänschicht 12 zuerst geätzt, um ein Muster auszubilden. Die gemusterte Molybdänsehicht wird
als Ätzmaske und schließlich zusammen mit der mit einem Muster versehenen Isolierschicht als Diffusionsmaske benutzt.
009887/0670
Das geätzte Siliciumplättchen (oder mindestens derjenige Teil des Plättchens, der einen Feldeffekttransistor mit isoliertem
Gate nach dera derzeitigen Herstellungsstand darstellt) ist
in Pig. 2d gezeigt.
Als nächstes werden zur Herstellung des Feldeffekttransistors
nach der Erfindung η-leitende Zonen gebildet, und zwar dadurch, daß eine Donator-Verunreinigung, beispielswei3e Phosphor,
Antimon oder Arsen, an denjenigen Stellen in die an die Oberfläche angrenzenden Bereiche des Siliciumplättchens 10
eindiffundiert wird, bei denen die Isolierschicht 11 und die Molybdänschicht 12 weggeätzt sind und jetzt die Source-Öffnung
13 bzw. Drain-Öffnung 14 vorhanden ist. Die Modifikation des ursprünglich p-leitenden Plättchens 10 wird dadurch erreicht,
daß das Plättchen zunächst eine halbe Stunde lang auf eine Temperatur von etwa 1000 0O in einem Reaktionskessel erhitzt
wird, in dem Phosphorpentoxid auf einer Temperatur von
250 0C gehalten wird. Das P2O^ verflüchtigt sich und reagiert
mit den freiliegenden Oberflächen dee Siliciumplättchens 10 an der Source-Öffnung 13 und der Drain-Öffnung 14» um mit
Phosphor dotierte Zonen 16 und 1? zu bilden. Das Plättchen
wird dann in einer Argonattnoephäre vier Stunden lang auf
1100 0C gehalten, damit der Phosphor weiter in das Plättchen
eindiffundiert, um die Souroe und Drain bzw. die Source-Zone und Drain-Zone 17 unter der Source-Öffnung 13 bzw. Drain-Öffnung
14 zu bilden. Obwohl die Erfindung an Hand eines n-Kanal-Peldeffekttransistora
mit einer η-Source und η-Drain in einem p-leitenden Plättchen mit einem η-leitenden Oberflächenkanal
zwischen der Source und der Drain beschrieben ist, kann man auch einen p-Kanal-Feldeffekttransistor nach der Erfindung herstellen,
und zwar dadurch, daß eine Akzeptor-Aktivatorverunreinigung,
beispielsweise Bor, in ein η-leitendes Plättchen eindiffundiert wird, so daß man eine p-leitende Source und
Drain und einen p-leitenden Oberflächenkanal zwischen der Source und Drain erhält.
009887/0670
- 12 -
Wie es in der Pig. 2e gezeigt ist, untersohneiden der Source-
und Drain-Bereich 16 und 17 infolge der seitlichen Diffusion ein wenig die Oxidschicht 11 bzw. dringen bi3 unter, die nicht
weggeätzte Oxidschicht 11 vor, die noch mit der nicht weggeätzten'
Molybdänschicht 12 überzogen ist. An denjenigen Stellen,
an denen die Zonen 16 und 17 an das übrige Halbleiterplättchen 10 angrenzen, wird ein Source-Übergang 18 und ein Drain-Übergang
19 gebildet. Die Übergänge 18 und 19 durchschneiden die Oberfläche oder Breitseite des Plättchens 10 und bilden
geschlossene geometrische Formen oder Muster. Der die Drain-Öffnung 14 umgebende Molybdänring 15 stellt das Gate des Feldeffekttransistors
dar. Wie man Fig. 2e entnehmen kann, wird das Gate 15 und die darunter liegende Isolierschicht als Diffusionsmaske
benutzt, die eine automatische Ausrichtung zwischen der an den Kanal angrenzenden Source und Drain einerseits
und Gate andererseits sicherstellt. Wie weit sich die Source- und Drain-Zorie seitlich unter das Gate erstrecken,
kann man sehr leicht durch die Höhe der Temperatur'und die Zeitdauer
der Phosphordiffusion festlegen.
Zusätzlich zur automatischen Ausrichtung durch die Verwendung des Gate und der darunterliegenden Isolierschicht als Diffusionsmaske werden jedoch noch weitere Vorteile erzielt, nämlich
daß die Überlappung zwischen der Source *bzw. Drain mit dem Gate ein Minimum ist. Dadurch ist die Kapazität zwischen den
einzelnen Zonen sehr, gering und der Trans is tor^Lat eine hohe
Betriebsfrequenz. Dies ist teilweise darauf zurückzuführen, daß man das Gate 15 sehr klein machen kann und trotzdem infolge
der automatischen Ausrichtung eine Überlappung erzielt.
Schließlich v/erden noch bei der Herstellung des Feldeffekttransistors
nach der Erfindung die Source-Zone, Drain-Zone und das Gate mit elektrischen Kontakten ausgerüstet. Ferner wird an den
ip-leitenden Teil des Halbierterplättehens ein Kontakt angebracht,
der den Basiskontakt bildet.
009887/0670
Zum Anbringen der Kontakte auf der Source, Drain und dem Gate wird zunächst das Halbleiterplättchen mit einem fotoresistiven
Material maskiert, um das Gebilde bis auf diejenigen Stellen abzudecken, an denen dor Source- und Drain-Kontakt angebracht
werden soll. Anschließend wird auf das maskierte Plättchen im Vakuum ein dünner Aluminiumfilm aufgedampft. Hierauf wird der
fotoresistive Übergang mit dem darauf aufgedampften Aluminium entfernt. An den von dem fotoresistiven Material nicht bedeckten
Stellen bleibt das Aluminium erhalten. Anschließend werden
Elektrodenkontakte auf dem Aluminiumüberzug an der Source· und
Drain und dem Gate angebracht. Die Basis wird durch Legieren·' mit einem geeigneten Überzug kontaktiert.
In der Pig. 5 ist der fertiggestellte Feldeffekttransistor mit isoliertem Gate nach der Erfindung gezeigt. Wie man in Pig. 5
sieht-, ist das passivierte Plättchen 10 mit einer Molybdänschicht 12 überzogen. Ein unvollständiger Ring 1 enthält eine
Aluminium-Source-Elektrode und eine etwas größer ausgebildete Anschlußstelle 2 für einen elektrischen Kontakt 3, der beispielsweise
mittels eines Wärmedruckverfahrens befestigt sein kann. Ein zweiter Ring 15 enthält, das-Gate mit einem vergrößerten
Abschnitt 4 für den elektrischen Kontakt 5. Ein kreisförmiger Bereich 6 aus Aluminium enthält die Drain-Elektrode, an
der ein Kontakt 7 beispielsweise durch ein Wärmedruckverfahren
angebracht sein kann.
Bei den Zeichnungen handelt es sich lediglich um schematische Darstellungen,-die nicht im richtigen Maßstab, insbesondere
hinsichtlich der relativen Abmessungen dargestellt sind. So sind beispielsweise die Schichten 11 und 12, die Zonen 16 und
17 als auch der Kanalabstand zwischen ihnen so klein, daß sie bei einer maßstabsgerechten Zeichnung nicht sichtbar wären.
Eine weitere Ausführungsform der Erfindung mit besseren Passivierungseigenschaften
und einem besseren Schutz gegenüber der Umgebung ist in den Pig. 3 und 4- angegeben. Die Pig. 3
zeigt wiederum den Herstellungsplan mit den einzelnen Herstel-
-H-
lungss(3hritten 'und die Pig. 4a bis 4i sind Querschnitte durch
einen Ceil des p-leitenden Siliciumplättchens bei den verschiedenen
Herstellungsschritten.
Mehrere n-Kanal-Peldeffekttransistoren mit isoliertem Gate
können aus einem p-leitenden Siliciumplättchen 20 mit einer
16
Dotierungsdichte von etwa 10 Bor-Atomen pro Kubikzentimeter Silicium hergestellt werden. Abweichend davon kann man einen p-Kanal-Peldeffekttransistor mit isoliertem Gate aus einem η-leitenden Siliciumplättchen herstellen, das beispielsweise mit 10 Phosphor-Atomen/cm^ Silicium dotiert ist und das dann mit Akzeptor-Aktivatoren diffundiert wird, wie es bereits beschrieben wurde. Bei einem n-Kanal-Transistor wird eine Isolier-Passivier-Schieht 21 auf der einen Oberfläche des p-leitenden Plättchens 20 aufgebracht, und zwar dadurch, daß in einer trockenen Säuerst off atmosphäre eine .Siliciumdioxidschicht ther-r misch aufgewachsen wird. Abweichend davon kann man auch bei einer Temperatur von etwa 1100 0C eine Siliciuronitridschicht durch die Reaktion von SiH, und KH, auf der Oberfläche des Siliciumplättchens 20 aufbringen. Man k-ann auch eine dünne Schicht aus Siliciumoxynitrid auf der Oberfläche des Siliciumplättchens 20 niederschlagen, und zwar durch Reaktion einer Mischung von SiH^, MH^ und Sauerstoff bei einer Temperatur von 1100 0C. '
Dotierungsdichte von etwa 10 Bor-Atomen pro Kubikzentimeter Silicium hergestellt werden. Abweichend davon kann man einen p-Kanal-Peldeffekttransistor mit isoliertem Gate aus einem η-leitenden Siliciumplättchen herstellen, das beispielsweise mit 10 Phosphor-Atomen/cm^ Silicium dotiert ist und das dann mit Akzeptor-Aktivatoren diffundiert wird, wie es bereits beschrieben wurde. Bei einem n-Kanal-Transistor wird eine Isolier-Passivier-Schieht 21 auf der einen Oberfläche des p-leitenden Plättchens 20 aufgebracht, und zwar dadurch, daß in einer trockenen Säuerst off atmosphäre eine .Siliciumdioxidschicht ther-r misch aufgewachsen wird. Abweichend davon kann man auch bei einer Temperatur von etwa 1100 0C eine Siliciuronitridschicht durch die Reaktion von SiH, und KH, auf der Oberfläche des Siliciumplättchens 20 aufbringen. Man k-ann auch eine dünne Schicht aus Siliciumoxynitrid auf der Oberfläche des Siliciumplättchens 20 niederschlagen, und zwar durch Reaktion einer Mischung von SiH^, MH^ und Sauerstoff bei einer Temperatur von 1100 0C. '
Nach der Bildung der Isolierschicht 21 wird eine dünne Schicht 22 aus einem hitzebeständigen oder hochschmelzenden Metall,
beispielsweise Molybdän, auf der Oberfläche der Isolier-Passivier-Schicht
21 aufgebracht» Die Bildung der Isolierschicht 21 und der Molybdänschicht 22 geschieht bei dieser Ausfuhrungsform
im wesentlichen in der gleichen Weise, wie es bereits bei der im Zusammenhang mit den Pig. 1 und 2 beschriebenen Ausführungsform
der Erfindung angegeben ist. Wie bei der Ausführungsform nach den Pig. 1 und 2 wird die Source-Öffnung 23 und
Drain-Öffnung 24 in die Molybdänschicht 22 bis zur Oberfläche
des Silioiumplättchens 20 eingeätzt. Dabei wird zuerst die nicht
009887/0670
ait einem fotoresistiven Material überdeckte Molybdänschicht
entfernt. Anschließend wird die verbleibende Molybdänschicht rait den; darauf befindlichen fotoresistiven Material als Ätzmaske
benutzt, um an denjenigen Stellen die Isolier-Passivier-Schicht 21 zu entfernen, bei denen die Source-Öffnung und
Drain-öffnung auftreten sollen. Dies wurde bereits ausführlich
im Zusammenhang mit dem in den Pig. 1 und 2 beschriebenen Ausführungsbeispiel erläutert.
Kach den Atmen der Source- und Drain-Öffnung wird das fotoresistive
Material von dem jetzt mit einem Muster versehenen Kolybdänfilm entfernt. Anschließend kann die gesamte Oberfläche
des Siliciumplättchens mit einer sauberen, undotierten Schicht 25 aus Siliciumdioxid überzogen werden, die beispielsweise
eine Stärke von 1000 Angströmeinheiten hat. Eine derartige Schicht kann beispielsweise durch Pyrolyse von Äthylorthosilikat
auf dem erhitzten Plättchen aufgebracht werden. Ein Teil des Siliciumplättchens mit einem einzigen Feldeffekttransistor
ist nach Ausführung dieser Verfahrensschritte in
der Pig. 4e gezeigt.
üach der Ausbildung der undotierten Schicht 25 aus Siliciumdioxid
auf dem mit einem Muster versehenen Plättchen wird eine Schicht 26 aus einem Isoliermaterial auf der zuerst niedergeschlagenen
Schicht 25 aufgebracht. Das Isoliermaterial ist mit einer passenden Donator-Aktivatorverunreinigung dotiert.
Es kann sich beispielsweise um ein 1#ig dotiertes Phosphorglas handeln. Die Schicht 26 kann eine Stärke von
etwa 2000 Angströmeinheiten haben. Die Schicht 26 kann durch Pyrolyse von Äthylorthosilikat und Triäthylphosphat mit einem
Volumenverhältnis von 10:1 gebildet werden, wobei ein mit
Phosphor, dotiertes Siliciumdioxid entsteht. Die dotierte Glasschicht 26 dient als Quelle für Aktivatorverunreinigungen,
um eine Modifizierung der Leitfähigkeit der Source-Zone und Drain-Zone des Feldeffekttransistors hervorzurufen. Die
Schicht 26 kann auf der Oberfläche des Plättchens sehr leicht dadurch aufgebracht werden, daß Dämpfe der chemischen Bestand-
009887/0670
teile in Argongas über das auf eine Temperatur von 800 C
erhitzte Plättchen geleitet werden. Auf diese Weise kann man eine Aufwachsgeschwindigkeit von 400 Angströmeinheiten pro
Minute für das dotierte Glas erzielen. Die passenden Darapfdruckkonzentrationen
kann man beispielsweise dadurch erhalten, daß trockene, hochreine Argonblasen durch Dotiermittel enthaltene
Flüssigkeiten geleitet werden, beispielsweise 0,2 m
(7 cubicfeet) pro Stunde durch Äthylorthosilikat und 0,02 nr
(0,7 cubicfeet) Argon pro Stunde durch Triäthylphosphat.
Nach "dem Aufbringen des mit Phosphor dotierten Glases wird
das Plättchen erhitzt, beispielsweise auf eine Temperatur von etwa 1100 0O. Diese Hitzebehandlung wird 2 bis 16 Stunden
lang vorgenommen, je nach der Stärke des zu durchdringenden Glases, damit die Phosphor-Atome die Schicht 25 durchdringen
und in die an die Oberfläche angrenzenden Zonen 27 und 28 des Siliciumplättchehs 20 über die Source-Öffnung 23 und
Drain-Öffnung 24 eindiffundieren, um dadurch den Leitungstyp in einen η-Typ zu ändern. Da die Source und Drain gleichzeitig
und unter denselben Bedingungen diffundiert werden, erfolgt die seitwärts gerichtete Diffusion unter das Gate 50 für die
Source und Drain in derselben Weise.
Die Schicht 25 braucht nicht vor dem Ausbilden der dotierten Glasschicht 26 aufgebracht zu werden. Man kann beispielsweise
eine 500 bis 10 0Ö0 Angströmeinheiten starke Schicht 26 direkt auf dem mit einem Muster versehenen Halbiert erplättchen
niederschlagen. Kach der Diffusion der Source- und Drain-Zone und vor dem Ausbilden der Source- und Drain-Elektrode
sollte die Schicht 22 mit einer eti^a 5000 bis 15 000 Angströraeinheiten
dicken Isolierschicht überzogen werden. Dies kann man durch geeignete Wahl der Stärke von den Schichten
und 26 erzielen. Abweichend davon kann man auch-eine nicht dotierte Schicht auf der Schicht 26 entweder vor oder nach
der Diffusion aufbringen. In jedem !Falle erhält man eine dreifache
Passivierung. Dabei sind die Schnittstellen der Source- und Drain-Zone mit der Oberfläche des Plattchens 20 mit einer
009887/0870
- 17 -
Schicht aus dem ersten Isolator, anschließend von einem Metall und schließlich durch die zuletzt aufgebrachte Isolierschicht
überdeckt, In diesem Falle sind die Übergänge nicht nur passiviert, sondern auch elektrostatisch abgeschirmt. %
Bei der Diffusion kann eine Schwierigkeit auftreten, nämlich daß die Aktivatoratome die Metallschicht nachteilig beeinflussen.
Das kann dadurch vermieden werden, daß man die Reihenfolge der Herstellungsschritte abändert. So kann man beispielsweise
die zuerst niedergeschlagene, nicht dotierte' Oxidschicht 25 vor dem Ätzen der Öffnungen 23 und 24 durch
die Schichten 21 und 22 aufbringen* Nach dem Ätzen der Öffnungen 23 und 24 durch die Schichten 21, 22 und 25 kann die
dotierte Glasschicht 26 durch die öffnungen 23 und' '2^ direkt
auf dem Plättchen 20 niedergeschlagen werden. Dabei liegt dann die Schicht 25 zwischen der Schicht 26 und der Metallschicht
22. Beim Diffundieren der Zonen 27 und 28 kann das Dotiermittel die Schicht 25 nicht' durchdringen und die Metallschicht
22 wird nicht beeinträchtigt. ■
Die Zone 27 stellt eine ringförmige Source-Zone dar und ragt etwas unter die passivierende Schicht 21, die unter den restlichen
Teilen der Molybdänschicht 22 liegt. Die Schicht 28 stellt eine kreisförmige Source-Zone dar, die ebenfalls geringfügig
unter die Passivierschicht 21 und die Schicht 22 ragt. Der Source- und Drain-pn-Übergang 29 bzw. 30 durchschneiden
die Oberfläche des Siliciumplättchens und bilden in sich geschlossene geometrische Muster, beispielsweise
einen Ring bzw. einen Kreis, und zwar an Stellen, an denen die passivierende Schicht 21 die Oberfläche des Siliciumplättchens
überdeckt. Die Übergänge sind daher passiviert und unerwünschte Oberflächenerscheinungen werden vermieden.
Wie groß die in beiden Fällen gleichgroße Überlappung der Source- bzw. Drain-Zone mit dem Gate 50 ist, hängt von der
Diffus ionstemperatur und Diffusionszeitdauer ab. Diese Parameter
sind so gewählt, daß der Überlappungsgrad ein Minimum ist. Dabei muß eine gute Passivierung des Source- und Drain-
009887/0670
pn-Übargangs 29 und 30 gewährleistet sein und gleichzeitig
die Kapazität zwischen der Source-Zone bzw. Drain-Zone und dem Gate ein Minimum haben. Infolge der automatischen Ausrichtung
und genauen Steuerung des Diffusionsvorganges kann die seitliche und senkrechte Diffusionstiefe genau bestimmt
oder festgelegt werden, so daß man eine sehr flache Diffusionstiefe, von beispielsweise einigen Mikrometern erhalten
kann. Bei einer vorgegebenen" Diffusionstemperatur hängen die
Eindringtiefe und die seitliche Diffusion von der Quadratwurzel aus der Diffusionszeit ab.
Nach der Beendigung des Diffusionsschrittes, bei dem die Source- und Drain-Zone 27 bzw. 28 entstehen, werden diese
Zonen und das Gate kontaktiert. Zu diesem Zweck wird die gesamte Oberfläche des Halbleiterplättchens mit einem fotoresistiven
Material oder einem Foto-Kopierlack überzogen und
dieses Material bis auf diejenigen Bereiche belichtet, bei denen der Source-, Drain- und Gate-Kontakt vorgesehen werden
sollen. Diese Bereiche liegen in den Öffnungen in der Schicht 21 bei der Source-Zone und der Drain-Zone sowie bei
dem vergrößerten Abschnitt des Gate. Infolge der hohen elektrischen Leitfähigkeit des metallischen Gate braucht die
Kontaktierung nur an einem Teil des Gate vorgenommen zu werden. Im Gegensatz dazu ist es zweckmäßig, die Source-Zone
fast über den vollständigen Winkelbereich zu kontaktieren. Die Breite der Kontaktierung ist dabei etwas geringer als die
Breite der Source-Öffnung 23, so daß die Passivierung und
Isolierung des Transistors durch die Bildung der Source-Kontaktöffnung/
unbeeinflußt bleiben* Aus demselben Grund ist die Kontaktierfläche der Drain-Zone etwas kleiner als die
Drain-Öffnung 24.
Nachdem das fotoresistive Material belichtet und entwickelt
ist, um das fotoresistive Material an denjenigen Stellen des Oxidfilms 25 zu entfernen, bei denen die Source-Kontaktöffnung
31, Drain-Kontaktöffnung 32 und Gate-Kontaktöffnung 33
gebildet werden sollen, wird das Halbleiterplättchen in ein
009887/0670
Ätzmittel getaucht, beispielsweise in ein gepuffertes HP-Ätzmittel,
um das Siliciumdioxid zu entfernen. Dieser Ätzvorgang wird so lange ausgeführt, bis die Source- und Drain-Zone im
Silicium und der größer ausgebildete Abschnitt des Gate aus Molybdän frei liegen. Die freiliegenden Bereiche werden von
den Ätzmittel nicht angegriffen. Das Plättchen kann beispiels
weise für eine Zeitdauer von etwa 3 Minuten eingetaucht werden, um eine 3000 Angetrömeinheiten starke Siliciumdioxidschicht
zu entfernen.
Nachdeir. die Öffnungen 31 f 32 und 33, die zur Source, Drain
und zum Gate führen, fertiggestellt sind, werden die elektrischen Kontakte dadurch hergestellt, daß eine metallische
Schicht aufgebracht wird, die diese Öffnungen auffüllt und die Source- und Drain-Zone sowie das Gate kontaktiert. Diese
Metallisierung kann man beispielsweise duroh Aufdampfen einer Aluminiumschicht in Vakuum bewerkstelligen. Kach der
Bildung dieser Metallschicht wird ein Muster mittels eines fotoresistiven Materials auf der Oberfläche der metallischen
Schicht gebildet, Das Muster bedeckt die Bereiche unmittelbar über der Drain-Elektrodenzone, Gate-KontaktÖffnung und
Source-Elektrodenzone, während der übrige Teil der Aluminiumschicht
nicht bedeckt ist. Das Plättchen wird dann in ein Ätzmittel für Aluminium getaucht, beispielsweise in ein
Phosphorsäure-Ätzmittel. Es bleiben dann drei diskrete Elektrodenkontaktbereiche
übrig, nämlich der Source-Kontaktbereich
34, der,Drain-Kontaktbereich 35 und der Gate-Kontaktbereich
36. Sowohl die Source- als auch Drain-Elektrode haben einen etwas größer ausgebildeten Bereich, um die elektrische
Kontaktierung durchzuführen. Kontaktdrähte 37, 38 und 39 können beispielsweise durch ein Wärmedruckverfahren an der
Source-Elektrode, Drain-Elektrode und Gate-Elektrode befestigt
werden. Die Basiszone 40 des Siliciuroplättchens wird zur Kontaktierung mit einer Metallschicht· 41 überzogen, beispielsweise
nit einer Aluminiumschicht, die einen ohmschen
Kontakt mit dem Halbleiter bildet. Auf der Aluminiumschicht
wird ein Kontaktdraht 42 befestigt. Abweichend davon kann man
009887/0670
ÖRieiNAL JNSPECTEÖ
auch die Zone 40 rait einem geeigneten Überzug legieren. Der
sich nach diesen erfindungsgemäßen Verfahrensschritten ergebende Feldeffekttransistor mit isoliertem Gate ist in Pig. 41
gezeigt.
Das in Pig. 4i gezeigte Bauelement ist ein typischer Feldeffekttransistor
mit isoliertem Gate nach der Erfindung. Bei diesem erfindungsgemäßen Bauelement wird eine automatische
Ausrichtung des an den Kanal angrenzenden Source-Übergangs und Drain-Übergangs mit dem Gate nach den Merkmalen der Er-findung
sichergestellt, wonach die Metallschicht mit einem Muster versehen wird, wie es bereits beschrieben ist, um das
Gate 50 abzugrenzen, das zusammen mit dem Gate-Isolator 52 oberhalb des Kanals 51 liegt. Wenn man eine Verunreinigung
vom entgegengesetzten Leitungstyp in den Hauptkörper des
Siliciumplättchens eindiffundiert, dann sind die an die Oberfläche angrenzenden, in ihrem Leitungstyp modifizierten Zonen
derart geformt, daß sie sich um ein vorgegebenes Stück unter das Gate erstrecken. Auf diese Weise wird die Überlappung des
Gate mit den an den Kanal angrenzenden Teilen des Source- und Drain-Übergangs genau festgelegt. Dazu braucht man nicht
zuerst die Source- und Drain-Zone durch Diffusion zu bilden, und zwar mittels einer Ätzmaske aus einem fotoresistiven
Material, und anschließend mittels eines separaten Maskierverfahrens
den Gate-Bereich abgrenzen, wozu ebenfall ein Ätzverfahren unter Verwendung eines fotoresistiven Materials
•verwendet wird. Nach der Erfindung entfällt somit die genaue
Ausrichtung einer ersten Maskierung mit einer zweiten Maskierung.
Die Bauelemente nach der Erfindung können entweder eine geschlossene
oder offene Anordnung bilden. Der Einfachheit halber wurde bei den beschriebenen Ausführungsformen die geschlossene
Anordnung bevorzugt. Durch eine geringe Abwandlung des beschriebenen Verfahrens kann man aber auch einen FeIdeffekttransistor
mit offener Anordnung herstellen» Bei einer solchen Ausfuhrungsform der Erfindung wird die Metalischicht
009887/0670
!'■ ■ »qiiüi'ii ■■! "'is
- -21 -
zuerst auf einer Isolierschicht aufgebracht und anschließend
derart mit einem Muster versehen, daß ein Streifen mit einem
größeren Ätzbereich für den Kontakt entsteht. Anschließend wird der Metallstreifen mit einem weiteren Muster versehen,
um einen dünnen Streifen zu bilden, um aus den dem Kanal benachbarten
Teilen des Streifens das Gate herzustellen, und zv/ar zur gleichen Zeit, zu der die Source- und Drain-Öffnung
in einem einzigen fotolithografischen Verfahrensschritt geschaffen
werden. Bei einer anderen Ausführungsform nach der
Erfindung werden auf einem Siliciumsubstrat ein gutes Isoliermaterial mit einem ersten dicken Seil und einem zweiten zentralen
dünnen Teil, der den aktiven Teil des Bauelements enthält, aufgebracht. Darauf wird eine metallische Schicht gebildet
und mit einem Küster versehen, um ein Gate auszubilden,
das in dem dünnen Isolierbereich schmal ist und in dem dicken Isolierbereich den größeren Kontaktbereich hat. Die Isolierschicht
wird dann geätzt, um die Stärke von beiden Teilen zu vermindern, und zwar gerade um so .viel, daß eine Source- and
Drain-Öffnung in der Nachbarschaft' der gemusterten Metallschicht in dem dünnen Isolierbereich entsteht. In den dünnen
Isolierbereich werden dann die Source- und Drain-Zone eindiffundiert, wie es oben beschrieben'ist, und zwar mit automatischer
Ausrichtung mit dem Gate, das in diesem Pall als Ätzmaske benutzt wird, um die Ausrichtung sicherzustellen.
Dabei kann man wieder das Ausmaß der Überlappung zwischen der Source (Quelle) bzv/. Drain (Senke) und dem Gate (Steuerelektrode)
sehr leicht steuern, um die Zwischenzonenkapazitäten so gering wie'möglich zu halten. Dies wird wieder durch
Steuerung und Regelung der Temperatur und Zeitdauer desjenigen Zyklus erreicht, bei dem die Aktivatorverunreinigungen in die
Source- und Drain-Zone eindiffundieren, um eine Überlappung der Source- und Drain-Zone längs der gesamten Breite der dem
Kanal benachbarten Bereiche dieser Zonen mit dem Gate hervorzurufen, wobei allerdings die Überlappung auf einem minimalen
Wert gehalten wird. Dadurch ist auch die Eindringtiefe in das Halbleiterplättchen sehr gering, was ein weiterer Vorteil
ist.
009887/0670
Bei einer weiteren Ausführungsform der Erfindung wird eine
dicke Schicht aus Isoliermaterial ,auf dem mit eines Muster
versehenen Plättchen ausgebildet, und zwar vor der Diffusion
und Ausbildung der Source- und Drain-Zone. Diese Zonen sind bereits durch eine dicke Isolierschicht geschützt, und es
•ist nicht notwendig, das Bauelement einem weiteren Hitzebe- handlungsschritt
zu unterziehen, um die Ausbildung oder Niederschlagung einer Isolierschicht hervorzurufen, da der Hitzebehandlungsschritt
das bereits ausgebildete Halbleiterbauelement schädlich beeinflussen kann.
Mehrere Feldeffekttransistoren mit isoliertem Gate werden nach der Erfindung wie folgt hergestellt; ein monokristallines
p-leitendes Siliciumplättchen mit einem Durchmesser von 25,4 mm (1 inch) und einer Stärke von 0,56 rom (0,015 inch)
sowie mit einer Konzentration von 10 Bor-Atomen in einem Kubikzentimeter Silicium wird in eine Reaktionskarraer gebracht
und in trockenem Sauerstoff eine Stunde lang bei einer Temperatur von 1100 0G hitzebehandelt, um auf der Oberfläche
des Siliciumplättchens einen dünnen Siliciumdioxidfilm mit'
einer Stärke von 1000 Angströmeinheiten auszubilden. Auf dieser Oxidschicht wird eine 5000 Angströmeinheiten starke Schicht
aus Molybdän aufgebracht. Dies geschieht durch Zerstäuben nach einem Triodenglimmverfahren bei einer Spannung von
1500 Volt in einer reinen Argonatmosphäre von 5x10 Torr.
Dieser Vorgang dauert 20 Minuten. Dazu wird eine Molybdänplatte benutzt, die in einem Abstand von 5 cmw von dem Halbleiterplättchen
angeordnet ist. Das Halbleiterplättchen wird dabei auf einer Temperatur von etwa 400 0C gehalten. Als nächstes
wird ein fotoresistives Material, beispielsweise KPR, auf der Molybdänschicht aufgebracht. Darauf kommt eine Maske in Porro
einer modifizierten Zielscheibe mit einem undurchsichtigen
Mittelteil, dessen Durchmesser 0,13 mm (0?005 inch) beträgt,
einem durchsichtigen ringförmigen Teil mit einer radialen Breite von 0,0064 mm (0,00025 inch), wobei dieser ringförmige Teil
konzentrisch mit dem Mittelteil ist und zur Kontaktierung einen größeren Bereich mit einem Durchmesser von 0,076 mm
009887/0670
(O,CO3 inch) aufweist, und einem undurchsichtigen ringförmigen
Teil, der zum Kontaktieren einen vergrößerten Bereich mit
einen] Durchmesser von 0,076 mm (0,03 inch) aufweist und eine radiale Breite von 0,051 mm (0,002 inch) hat und der den
•durchsichtigen ringförmigen Teil konzentrisch umgibt. Dieses
Muster hat eine Gesamtabmessung von 0,305 mm (0,012 inch) und wird so.oft wiederholt, daß insgesamt 2500 Muster auf
einer Fläche von 2,54 x 2,54 cm auftreten. Das maskierte Plättchen wird dann 10 Sekunden lang bestrahlt, um das fotoresistive
KPR-Katerial zu belichten. Anschließend wird es 5 Minuten lang,
in einen fotoresistiven Entwickler gewaschen, um die unbelichteten
Teile zu entfernen. Nach der Entwicklung des fotoresistiven Materials im Entwickler wird das Halbleiterplättchen
40 Minuten lang auf einer Temperatur von 150 !das entwickelte KPR-Muster zu härten.
C gehalten, um
Nach dem Erhitzen wird das Halbleiterplättchen in ein Perricyaaid-Ätzbad
etwa eine Minute lang eingetaucht, so ci-3 das
nicht vom fotoresistiven Material überdeckte Molybdän weggeätzt wird. Dadurch werden die Source- und Drain-Zone 3eder
Transistoreinheit festgelegt. Nach den Entfernen des Perricyanid-Ätzmittels
und nach dem Waschen in destilliertem Wasser wird das Plättchen in ein gepuffertes HP-Ätzmittel eine Minute
lang eingetaucht, um das Siliciumdioxid 'zu entfernen, das durch
das Bemustern der Molybdänschicht freigelegt wurde. !lach dem
Entfernen des gepufferten HP-Ätzmittels und Waschen in destillierten V/asser wird das Plättchen in eine Reaktionskammer gebracht,
und zwar zusammen mit einem Schmelztiegel, der 50 g trockenes PgO^ enthält. Während das Plättchen auf eine Temperatur
von 1100 0C erhitzt wird, wird das P3O5 auf einer Temperatur
von 250 0C gehalten. Dieser Verfahrenszyklus wird 20 Minuten
lang durchgeführt. Während dieser Zeit diffundieren Phosphor-Atome in die freigelegten Teile des Siliciunplättchens,
um die an die Oberfläche angrenzende n-leitenäe Source-
und Drain-Zone zu bilden. Diese Zonen haben eine Diffusionstiefe von etwa 2 Mikrometer. Dabei modifizieren sie vollkommen
009887/0670
die freiliegenden, an die Oberfläche angrenzenden Bereiche
des Siliciums und erstrecken sich zwei Mikrometer unter die Diffusionsmaske und das Gate.
Das diffundierte Halbleiterplättchen wird dann mit einer,
schablonenartigen Maske aus fotoresistivem KPR-Material überzogen.
Dabei werden Öffnungen vorgesehen, die der Source- und Drain-Zone entsprechen, wobei an allen" Seiten ein Abstand von
0,013 mm (0,0005 inch) eingehalten wird. Anschließend wird auf das Plättchen eine 0,5 Mikrometer starke Schicht aus
Aluminium im Vakuum aufgedampft. Das Aluminium in den Öffnungen dient als Source- und Drain-Elektrode. Der obige Verdampfungsschritt
dauert 20 Sekunden, wobei das Substrat auf Zimmertemperatur gehalten wird. Räch dem Aufdampfen der AIuminiunschicht
wird der zuvor als Küster aufgebrachte fotoresist
ive Überzug zusammen mit dem auf dem fotoresistiven
Überzug niedergeschlagenen Aluminium entfernt, in dem das Plättchen in Trichloräthylen gewaschen wird. Das Plättchen
wird anschließend zur Gasbildung eine Minute lang auf 570 C
gehalten, um den Elektrodenkontaktwiderstand zu verringern. Anschließend wird der Halbleiterkörper in separate Stücke
geschnitten. Jedes Stück enthält ein separates Transistorelement. Die elektrischen Kontakte-v/erden durch V/ärmedruckverbindungen
an den vergrößerten Bereichen der Source- und Drain-Elektrode und an dem größeren Teil des Gate unter Verwendung
eines Golddrahtes bei 350 0C gebildet. Zur Kontaktierung
wird die Basiszone des Siliciums mit einem goldpiat-' tierten Kovar-Überzug legiert. Das auf diese Weise'gebildete
Transistorbauelement hat eine n-Kanallänge von etwa 2 Mikrometer.
Die Kanallänge ist der Abstand zwischen den Source-Ubergang
und dem Drain-Übergang.
Bei einem anderen Verfahren zur Herstellung von Peldeffekttransistorelementen
nach der Erfindung wird ein monokristallines
p-leitendes Siliciumplättchen rait 10 Bor-Atomen pro
Kubikzentimeter Silicium und einem Durchmesser von 25,4 mm (1 inch) und einer Stärke von 0,36 mm (0,014 inch) in einer
00 98 87/067 0;
Atmosphäre aus trockenem Sauerstoff eine Stunde lang auf einer
Temperatur von 1100 0C gehalten, um auf dem Plättchen eine
1000 Angströmeinheiten starke Siliciuadioxidschicht zu bilden. Als nächstes \^ird das Plättchen einem Triodenzerstäucungsschritt
unterzogen, wie bei der vorhergehenden Ausführungsiorm,
un eine 5000 Angströmeinheiten starke Molybdänschicht zu bilden. Unter Verwendung eines fotoresisxiven Katerials
wird auf der Holybdänschicht ein Muster aufgebracht.
Durch Atzen in einem Ferricyanid-Ätzroittel wird das Huster
auf die Molybdänschicht übertragen, um auf einer Fläche von 2,54 χ 2,54 cm 2500 zielscheibenförmige Muster zu bilden.
Dabei werden dieselben Source- und Drain-Abmessungen v/ie in
dem vorhergehenden Ausführungsbeispiel benutzt, außer daß der ausgeweitete Bereich des Gate bei diesem Ausführungsbeispiel
in Form eines Kreises mit einem Durchmesser von 0,25 mm
(0,001 inch) ausgebildet wird, während bei dem vorausgegangenen Beispiel der Kreis einen Durchmesser von 0,076 επί (0,003
inch) hat.
Das auf diese Weise gemusterte Plättchen wird dann in destilliertem
Wasser gewaschen'lind in-gepuffertes HF eingetaucht,
um die freiliegenden Teile der thermisch aufgewachsenen Oxidschicht zu entfernen. Das gesamte Plättchen wird mit einer
1000 Angstromeinheiten starken Schicht aus phosphordotiertem
SiOp überzogen. Dies geschieht durch Pyrolyse in Argon, das mit einem Verhältnis von 1 : 10 mit den Dämpfen von Tr iäthylphosphat
und Athylorthosilikat gesättigt ist. Dabei wird das Substrat auf einer Temperatur von 800 0C gehalten.
Zu diesem iv.ak werden trockene Argonblasen mit einer Geschwindigkeit
von etwa 0,2 m (7 cubic feet) pro Stunde durch flüssiges Athylorthosilikat und mit einer Durchflußgaschwindigkeit
von 0,02 xn'J (0,7 cubic feet) pro Stunde durch Triäthylphosphat
geleitet. Das mit den verschiedenen Stoffen gesättigte Argon wird gemischt und über das erhitzte Plättchen
geleitet. Dr*bei wird aui' dem gesamten Plättchen eine Schicht
. aus phosphordotiortem Siliciumdioxid pyrolytisch niedergeschlagen.
Um eine Schichtstärke von 2000 Angströmeinheiten zu bil-
009837/0670
den, wird dieser Verfahrensschritt fünf Minuten lang ausgeführt.
Als nächstes wird die dotierte Siliciurjdioxidschiclit mit einer
5000 1 starken Schicht- aus nichtdotiertem Siliciumdioxid
überzogen. Dies geschieht in der gleichen V/eise v/ie oben,
v/obei allerdings durch Durchleiten, des Argons durch das Triäthylphosphat
v/eggelassen ist. Dieser Verfahrens schritt wird
20 Minuten lang durchgeführt.
Das überzogene Halbleiterplättchen wird 20 Minuten lang auf
einer Temperatur von 1100 0C gehalten, wobei das in der zuerst
niedergeschlagenen Siliciiradioxidschicht enthaltene
Phosphor in diejenigen an die Oberfläche angrenzenden Bereiche des Siliciumplättchens eindiffundiert, die an das dotierte
Glas angrenzen, um konzentrische, diffundierte, in ihrer Leitfähigkeit modifizierte Source- und Drain-Zonen mit einer
Tiefe von zwei Mikrometer zu bilden. Nach der Diffusion wird das Plättchen mit einer Schicht aus einem fotoresistiven
Material überzogen und derart gemustert, daß Kontaktöffnungen
gebildet werden, die mit den Öffnungen in der Molybdänschicht
und dem vergrößerten Bereich des Gate-Rings ausgerichtet sind, jedoch etwas kleiner sind, um an den Übergängen eine
gute Passivierung aufrechtzuerhalten. Die Kontaktöffnung zur Drain ist rund, zentral angeordnet und hat einen Durchmesser
von 0,1 mm (0,004 inch). Die Kontaktöffnung zur Source umfaßt
einen Ringsektor von 270° mit einer radialen Breite von 0,025 mm (0,001 inch) und ist bezüglich der ringförmigen
Source-Zone zentral radial angeordnet. Die Kontaktöffnung zum
Gate ist kreisförmig und hat einen Durchmesser von 0,013 mm (0,0005 inch) und ist bezüglich der erweiterten Zone des Gate-Ringes
zentral angeordnet. Auf die gesamte Oberfläche wird im Vakuum Aluminium aufgedampft. Dabei v/erden die Source-,
Drain- und Gate-Kontaktöffnung angefüllt und der Kontakt zur
Source, Drain und dem Gate hergestellt. Die Aluminiums chicht
wird wahlweise entfernt, und zwar unter Verwendung einer Maskierung mit einem fotoresistiven Material, Bestrahlung und
009887/0670
schließlich. 3ntwicklung, wie es allgemein "bekannt ist. Dabei
bleiben Bereiche von 0,076 mm (0,003 inch) erhalten, die mit den Aluminium gefüllten öffnungen in Berührung stehen und
voneinander elektrisch isoliert sind. Zur Verbesserung des elektrischen Kontaktes wird das Plättchen anschließend erhitzt,
wie das vorhergehende Ausführungsbeispiel der Erfindung.
Der Source-, Drain- und Gate-Kontakt werden vor dem Basiskontakt fertiggestellt, wie es bereits oben der Fall ist,
!lach der Erfindung wird also ein Feldeffekttransistor mit
isoliertem Gate geschaffen, bei dem die an den Kanal angrenzende Source-Zone und Drain-Zone mit dem Gate genau ausgerichtet
sind, wobei eine geringe, genau festlegbare Überlappung der Source- und Drain-Zone mit dem Gate eine sehr kurze
Kanallänge ermöglicht. Dies ist bei den bekannten Anordnungen nicht der Fall. Ferner weist der erfindungsgemäße Transistor
eine bessere Passivierung des Source- und Drain-Überganges auf. Die erfindungsgemäßen Transistoren werden nach
einera verbesserten Verfahren hergestellt, bei dem eine Metallschicht,
beispielsweise aus Wolfraa oder Molybdän auf
ein mit einem Isolator überzogenen Siliciumplättchen aufgebracht wird, und die Metallschicht anschließend durch einen
einzigen fotolithografischen Vorgang mit einem Muster versehen wird, das auch die an den Kanal angrenzenden Teile der
Source- und Drain-Öffnung festlegt. Dadurch wird eine automatische Ausrichtung zwischen der an den Kanal angrenzenden
Source-Zone und Drain-Zone einerseits und dem Gate andererseits erreicht. Die Überdeckung oder Überlappung kann dabei
sehr gering und genau vorhergesehen werden. Dies geschieht durch eine genaue Regelung der Diffusionstemperatur und Diffusionszeit
bei der Bildung der Source-Zone und Drain-Zone. Gleichzeitig wird bei dem Verfahren nach der Erfindung eine
sehr kurze Kanallänge ermöglicht.
009887/0670
Claims (15)
1. Feldeffekttransistor, "bestehend aus einem Halbleiterkörper
von einem Leitungstyp mit einer im wesentlichen ebenen Breitseite und zwei an diese Breitseite angrenzenden Zonen von
einem anderen Leitungstyp, die zwischen sich eine an die Breitseite'angrenzende Kanalzone begrenzen und mit dem Halbleiterkörper
unsymmetrisch leitende Übergänge bilden, die in Form von geschlossenen geometrischen Küstern die Breitseite
durchschneiden, und mit einer auf der Breitseite des Halbleiterkörpers
aufgebrachten Schicht aus Isoliermaterial, die ein solches Muster aufv/eist, daß sie die Schnittstellen der
Übergänge mit der Breitseite und den gesamten nicht von den geschlossenen geometrischen Mustern umfaßten Bereich der
Breitseite überdeckt, dadurch gekennzeichnet,
daß auf der Isolierschicht eine Schicht aus einem schwer schmelzbaren Metall aufgebracht ist, daß das Muster
dieser Metallschicht an denjenigen Stellen, die an die Kanalzone angrenzen, mit dem Muster der Isolierschicht übereinstimmt
und daß an den beiden in ihrem Leitungstyp modifizierten Zonen sowie an dem über dem Raum zwischen den beiden im
Leitungstyp modifizierten Zonen angeordneten Teil der gemusterten Metallschicht und an dem nicht modifizierten Teil
des Halbleiterkörpers vom einen Leitungstyp elektrische Kontakte angebracht sind.
2. Transistor nach Anspruch 1, dadurch gekennzeichnet
, daß die gemusterte Metallschicht mit einer weiteren Isolierschicht überzogen ist und daß zur elektrischen
Kontaktierung der Zonen Öffnungen in diese Isolierschicht eingeschnitten sind.
3. Transistor nach Anspruch 1, dadurch gekennzeichnet , daß die Isolierschicht aus Siliciumoxid,
Siliciumnitrid, Siliciumoxynitrid 'oder aus mehreren von diesen Stoffen besteht.
009887/0670
BAD OBlGlNAt
29 -
4. transistor nach Anspruch. 2, dadurch gekenn
zeichnet , daß die beiden Isolierschichten aus Siliciumoxid oder Siliciumnitrid oder aus beiden Stoffen bestehen.
5. Transistor nach Anspruch 2, dadurch gekenn
zeichnet, daß die lie tails chi cht aus Molybdän oder
Wolfran besteht.
ι ό. Transistor nach Anspruch 3, dadurch gekennzeichnet
, daß die Metallschicht aus Molybdän oder Wolfram besteht.
7. Verfahren zum Herstellen eines Feldeffekttransistors nach
einem der vorstehenden Ansprüche mit einem Halbleiterkörper von einem Leitungstyp, mit einer an die eine 3reitseite des
Halbleiterkörpers angrenzenden Source-Zone und Drain-Zone vom entgegengesetzten Leitungstyp, die zwischen sich einen
an die Breitseite angrenzenden Kanal im Halbleiterkörper begrenzen, und mit einer dieser Breitseite des Halbleiterkörpers
benachbarten Gate-Elektrode,, die den Kanal überdeckt,
dadurch gekennzeichnet, daß auf der Breitseite des Halbleiterkörpers eine dünne Schicht aus einem
Isoliermaterial aufgebracht wird, daß die Isolierschicht mit einer Schicht aus einem elektrischen Leiter überzogen v/ird, der
bei den Aktivator-Diffusionstemperaturen mit dem Isoliermaterial keine Reaktion eingeht, daß die elektrisch leitende Schicht
und die Isolierschicht mit einem Muster versehen werden, daß
dieses Muster elektrisch leitende Restbereiche aufweist, die
das Gate bilden und an den Kanal angrenzende Bereiche der Source und Drain festlegen, daß zur Bildung der Source-Zone
und der Drain-Zone durch die mit einem Muster versehenen Schicht eine Aktivatorverunreinigung in den Halbleiterkörper
eindiffundiert wird, die die an die Oberfläche oder Breitseite
angrenzenden Zonen des Halbleiterkörpers in Zonen vom entgegengesetzten Leitungstyp umformt, und daß an der Source-Zone,
der Drain-Zone und dem Gate-Elektrodenteil der gemusterten leitenden Schicht elektrische Kontakte angebracht werden.
009887/0670
8. Verfahren nach. Anspruch 7, dadurch gekennzeichnet , daß die Aktivatorverunreinigung in den
Halbleiterkörper durch Diffusion von einer zuvor aufgebrachten Schicht mit einer an Aktivatoren angereicherten Isolierschicht
gelangt, die erhalten bleibt und einen Schutzüberzug fur den Ealbleiterkörper bildet.
9. Verfahren nach Anspruch 7» dadurch gekennzeichnet
, daß die Isolierschicht Siliciumoxid, Siliciumnitrid und Siiiciuraoxynitrid einzeln oder in beliebiger
Reihenfolge enthält, wobei ein oder mehrere Stoffe wiederholt auftreten .können.
10. Verfahren nach Anspruch 9, dadurch
e k e η η -
zeichnet
daß die isolierschicht eine erste Schicht
aus Siliciumdioxid und eine zweite Schicht mit Siliciumnitrid
enthält.
11. Verfahren nach Anspruch 7, dadurch gekennzeichnet
, daß die Isolierschicht aus Siliciumdioxid besteht.
12. Verfahren nach Anspruch 7, dadurch gekennzeichnet , daß die Metallschicht aus Molybdän oder
Wolfram besteht.
13. Verfahren nach Anspruch 7, dadurch gekennzeichnet
, daß die Gate-Elektrode eine der an die Oberfläche angrenzenden, in ihrem leitungstyp modifizierten
Zonen seitlich vollkommen umgibt.
14. Verfahren nach Anspruch 7, dadurch gekennzeichnet
, daß bei der Bildung der Source- und Drain-Zone die Gate-Elektrode als Diffusionsmaske dient.
BAD
009887/0670
15. V^i-Jaiirer. nach Anspruch 7, d a d u r c L gekennzeichnet , daß zur Vermeidung einer übermäßigen Überlappung
un.i zur Erzielung einer minimalen Zvrischenzonenkapäzität
d'er Diffus ions schritt mit einer solchen Temperatur und
einer solchen Zeitdauer ausgeführt wird, daß die Verunreinigungen nur ur ein geringes Stück seitwärts in den Halbleiterkörper eindiffundieren.
einer solchen Zeitdauer ausgeführt wird, daß die Verunreinigungen nur ur ein geringes Stück seitwärts in den Halbleiterkörper eindiffundieren.
BAD ORIGINAU
009887/0670
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US67522867A | 1967-10-13 | 1967-10-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1803028A1 true DE1803028A1 (de) | 1971-02-11 |
DE1803028B2 DE1803028B2 (de) | 1973-03-08 |
Family
ID=24709573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681803028 Ceased DE1803028B2 (de) | 1967-10-13 | 1968-10-14 | Verfahren zum herstellen eines feldeffekttransistors |
Country Status (9)
Country | Link |
---|---|
US (1) | US3566517A (de) |
JP (1) | JPS4931833B1 (de) |
BR (1) | BR6802966D0 (de) |
CH (1) | CH489913A (de) |
DE (1) | DE1803028B2 (de) |
FR (1) | FR1587468A (de) |
GB (1) | GB1245116A (de) |
NL (1) | NL157749C (de) |
SE (1) | SE339725B (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3698078A (en) * | 1969-12-22 | 1972-10-17 | Gen Electric | Diode array storage system having a self-registered target and method of forming |
US3764411A (en) * | 1970-06-23 | 1973-10-09 | Gen Electric | Glass melt through diffusions |
US3730787A (en) * | 1970-08-26 | 1973-05-01 | Bell Telephone Labor Inc | Method of fabricating semiconductor integrated circuits using deposited doped oxides as a source of dopant impurities |
US3724065A (en) * | 1970-10-01 | 1973-04-03 | Texas Instruments Inc | Fabrication of an insulated gate field effect transistor device |
US3745647A (en) * | 1970-10-07 | 1973-07-17 | Rca Corp | Fabrication of semiconductor devices |
US3798083A (en) * | 1971-04-15 | 1974-03-19 | Monsanto Co | Fabrication of semiconductor devices |
US3728784A (en) * | 1971-04-15 | 1973-04-24 | Monsanto Co | Fabrication of semiconductor devices |
US3728785A (en) * | 1971-04-15 | 1973-04-24 | Monsanto Co | Fabrication of semiconductor devices |
US3897286A (en) * | 1974-06-21 | 1975-07-29 | Gen Electric | Method of aligning edges of emitter and its metalization in a semiconductor device |
JPS5158045U (de) * | 1974-10-31 | 1976-05-07 | ||
DE2454412A1 (de) * | 1974-11-16 | 1976-05-26 | Licentia Gmbh | Verfahren zum dotieren eines halbleiterkoerpers durch diffusion aus der gasphase |
US4282647A (en) * | 1978-04-04 | 1981-08-11 | Standard Microsystems Corporation | Method of fabricating high density refractory metal gate MOS integrated circuits utilizing the gate as a selective diffusion and oxidation mask |
US4557036A (en) * | 1982-03-31 | 1985-12-10 | Nippon Telegraph & Telephone Public Corp. | Semiconductor device and process for manufacturing the same |
US6149269A (en) * | 1997-04-18 | 2000-11-21 | Madison; Julie B. | Eyeglasses having magnetically held auxiliary lenses |
-
1967
- 1967-10-13 US US675228A patent/US3566517A/en not_active Expired - Lifetime
-
1968
- 1968-10-01 GB GB46546/68A patent/GB1245116A/en not_active Expired
- 1968-10-03 NL NL6814191.A patent/NL157749C/xx not_active IP Right Cessation
- 1968-10-09 BR BR202966/68A patent/BR6802966D0/pt unknown
- 1968-10-11 FR FR1587468D patent/FR1587468A/fr not_active Expired
- 1968-10-11 JP JP43074123A patent/JPS4931833B1/ja active Pending
- 1968-10-11 CH CH1522568A patent/CH489913A/de not_active IP Right Cessation
- 1968-10-14 DE DE19681803028 patent/DE1803028B2/de not_active Ceased
- 1968-10-14 SE SE13840/68A patent/SE339725B/xx unknown
Also Published As
Publication number | Publication date |
---|---|
FR1587468A (de) | 1970-03-20 |
BR6802966D0 (pt) | 1973-01-04 |
CH489913A (de) | 1970-04-30 |
NL157749C (nl) | 1980-12-15 |
NL6814191A (de) | 1969-04-15 |
SE339725B (de) | 1971-10-18 |
US3566517A (en) | 1971-03-02 |
DE1803028B2 (de) | 1973-03-08 |
JPS4931833B1 (de) | 1974-08-24 |
GB1245116A (en) | 1971-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
EP0000327B1 (de) | Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik | |
EP0010624B1 (de) | Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen | |
DE3855861T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes mit einer isolierten Gitterstruktur | |
DE2707693C3 (de) | Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation | |
DE3688057T2 (de) | Halbleitervorrichtung und Methode zur Herstellung. | |
CH623959A5 (de) | ||
DE2151107A1 (de) | Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode | |
DE2744059A1 (de) | Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren | |
CH615781A5 (de) | ||
DE2655341A1 (de) | Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung | |
DE2019655C2 (de) | Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers | |
DE1803028A1 (de) | Feldeffekttransistor und Verfahren zum Herstellen des Transistors | |
CH655202A5 (de) | Verfahren zur herstellung einer halbleiteranordnung. | |
DE1789024A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE3240162C2 (de) | Verfahren zum Herstellen eines doppelt-diffundierten Leistungs-MOSFET mit Source-Basis-Kurzschluß | |
EP0000545B1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung | |
DE3587364T2 (de) | Feldeffekttransistor mit selbstjustierter Torelektrode und Verfahren zu seiner Herstellung. | |
DE2103468A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE1950069A1 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen | |
DE1803024A1 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2050340A1 (de) | Feldeffekttransistortetrode | |
DE2111633A1 (de) | Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors | |
DE2911726A1 (de) | Halbleitervorrichtung und verfahren zu deren herstellung | |
EP0005181B1 (de) | Verfahren zur Herstellung einer, Bauelemente vom Feldeffekttransistortyp enthaltenden, Halbleiteranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8235 | Patent refused |