DE3587364T2 - Feldeffekttransistor mit selbstjustierter Torelektrode und Verfahren zu seiner Herstellung. - Google Patents
Feldeffekttransistor mit selbstjustierter Torelektrode und Verfahren zu seiner Herstellung.Info
- Publication number
- DE3587364T2 DE3587364T2 DE85114474T DE3587364T DE3587364T2 DE 3587364 T2 DE3587364 T2 DE 3587364T2 DE 85114474 T DE85114474 T DE 85114474T DE 3587364 T DE3587364 T DE 3587364T DE 3587364 T2 DE3587364 T2 DE 3587364T2
- Authority
- DE
- Germany
- Prior art keywords
- metal layer
- gate electrode
- layer
- source
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 230000005669 field effect Effects 0.000 title description 7
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 239000003870 refractory metal Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 22
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 20
- 229910052737 gold Inorganic materials 0.000 claims description 20
- 239000010931 gold Substances 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 229910052681 coesite Inorganic materials 0.000 claims description 10
- 229910052906 cristobalite Inorganic materials 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 10
- 229910052682 stishovite Inorganic materials 0.000 claims description 10
- 229910052905 tridymite Inorganic materials 0.000 claims description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 229910017401 Au—Ge Inorganic materials 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 238000005496 tempering Methods 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 6
- 108091006146 Channels Proteins 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
- Die Erfindung bezieht sich auf eine Halbleitervorrichtung mit einer Gate-Elektrode aus einem hochschmelzenden Metall geschaffen in selbstausrichtender Weise und insbesondere auf einen Superhochfrequenztransistor und das Verfahren zum Herstellen desselben.
- Wenn eine Superhochfrequenz-Halbleitervorrichtung hergestellt wird, sollte eine Maskenausrichtung bewirkt werden mit einer Präzision von ±1 um bei der Bildung der verschiedenen Bereiche eines Substrats und einer Elektrode. Jedoch hat der gewöhnliche Photoprozeß die Nachteile, daß Variationen in der Kanallänge und in dem Sourcewiderstand auftreten, die Parameter sind beim Definieren der Eigenschaft einer Halbleitervorrichtung, da die Maskenausrichtung mit niedriger Präzision ausgeführt wird; die Vorrichtung selbst weist dann Variationen in ihrer Eigenschaft auf und hat eine niedrige Ausbeute; und weiterhin beinhaltet die Herstellung der Vorrichtung einen komplexen Prozeßablauf.
- Zur Lösung der oben erwähnten Schwierigkeiten wurde das sogenannte Selbstausrichtungsverfahren vorgeschlagen, wobei das Verfahren aus den Schritten besteht:
- Bilden einer Gate-Elektrode auf einem Substrat, welche aus einem so hochschmelzenden Metall hergestellt ist, daß es die Hochtemperaturbehandlung vertragen kann, die erforderlich ist zur Aktivierung einer Ionen-implantierten Schicht; und
- Ionenimplantieren eines Fremdatomtyps in das Substrat unter Benutzung der Gate-Elektrode als Maske.
- Bei dem oben erwähnten Verfahren wird die Gate-Elektrode hergestellt aus einem hochschmelzenden Metall anstelle zum Beispiel eines herkömmlichen niedrigschmelzenden Metalls, wie zum Beispiel Aluminium. Deshalb bietet das vorgeschlagene Verfahren die Vorteile, daß keine Schwierigkeiten entstehen, sogar wenn eine Gate-Elektrode bereits gebildet ist zur Zeit der Temperaturbehandlung, welche erforderlich ist zum Aktivieren einer Ionen-implantierten Schicht, wobei die Gate-Elektrode in diesem Fall als Maske bei der Ionenimplantation benutzt wird, um dadurch die präzise Ausbildung eines Fremdatombereichs zu gewährleisten.
- Jedoch wird das vorgeschlagene Selbstausrichtungsverfahren von dem Nachteil begleitet, daß das hochschmelzende Metall einen hohen Widerstand hat; somit sind Beschränkungen auf die Verbesserung der Hochfrequenzeigenschaft eines Superhochfrequenztransistors auferlegt, und in der Tat ist das Erzielen einer bemerkenswerten Verbesserung nicht möglich.
- Neben dem vorgeschlagenen Selbstausrichtungsverfahren wurden ebenfalls Versuche durchgeführt, Gold auf dem hochschmelzenden Metall abzuscheiden, um den Gatewiderstand zu reduzieren. Jedoch wurde dieser Versuch ebenfalls begleitet von Schwierigkeiten in der Art, daß beim Ausführen des Temperns in einem Ofen zur Aktivierung einer Ionen-implantierten Schicht das Gold das hochschmelzende Metall durchdringt und mit dem Substrat reagierte, was den Schottky-Kontakt zerstört. Deshalb darf nur ein hochschmelzendes Metall mit einem hohen elektrischen Widerstand als Gate-Elektrode benutzt werden. Daraus resultierend ist es schwierig, einen Superhochfrequenztransistor zu schaffen.
- Die JP-A-57-153 475 beschreibt eine Vielschichtelektrode auf einem Gallium-Arsenidsubstrat. Die Elektrode hat eine erste Schicht aus Wolfram, eine Barrierenschicht aus Wolframnitrid und eine dritte Schicht aus Gold. Die Wolframnitridschicht verhindert eine Reaktion zwischen der Gold- und der Wolframschicht und zwischen der Goldschicht und dem Gallium-Arsenidsubstrat.
- Dementsprechend ist es Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zu schaffen, welche frei ist von den Nachteilen, welche irgendeine herkömmliche Vorrichtung begleiten, und welche so einen niedrigen Rauschpegel hat, daß sie geeignetermaßen bei Superhochfrequenzanwendungen benutzt werden kann.
- Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Herstellen der oben erwähnten Halbleitervorrichtung zu schaffen.
- Erfindungsgemäß wird die obige Aufgabe gelöst nach Anspruch 1 durch eine Halbleitervorrichtung, welche umfaßt: ein Galliumarsenid-Substrat, dessen Oberfläche mit einem Sourcebereich versehen ist; einen Drainbereich und einen dazwischenliegenden Kanalbereich; eine Source-Elektrode gebildet auf dem Sourcebereich; eine Drain-Elektrode gebildet auf dem Drainbereich; und eine dreifache Gate-Elektrode angebracht auf dem Kanalbereich bestehend aus einer hochschmelzenden Metallschicht, einer Barrierenmetallschicht und einer Goldschicht, dadurch gekennzeichnet, daß
- die hochschmelzende Metallschicht aus einem Material aus der Gruppe bestehend aus TiW und WSi gebildet ist und daß die Barrierenmetallschicht aus Molybdän gebildet ist.
- Vorzugsweise wird die hochschmelzende Metallschicht hergestellt mit einer Dicke im Bereich zwischen 5 nm (50 Å) und 100 nm (1000 Å); die Barrierenmetallschicht mit einer Dicke zwischen 20 nm (200 Å) und 100 nm (1000 Å); und die Goldschicht mit einer Dicke zwischen 200 nm (2000 Å) und 600 nm (6000 Å).
- Die Gate-Elektrode der erfindungsgemäßen Halbleitervorrichtung wird aus einem hochschmelzenden Metall hergestellt. Demzufolge können die Source- und Drainbereiche sehr präzise in Selbstausrichtung gebildet werden, wobei die Gate-Elektrode als Maske benutzt wird, was die Herstellung einer Halbleitervorrichtung frei von Eigenschaftsvariationen gewährleistet. Die mit einer Goldschicht niedrigen spezifischen Widerstandes versehene Gate-Elektrode kann in ihrem Widerstand als Ganzes reduziert werden, wodurch es möglich gemacht wird, einen Feldeffekttransistor zu erzeugen, der zur Benutzung bei Hochfrequenzanwendungen geeignet ist.
- Da eine Barrierenmetallschicht zwischengesetzt ist zwischen die hochschmelzende Metallschicht und die Goldschicht wird die ungewollte Durchdringung von Gold durch die hochschmelzende Metallschicht in das Substrat, welche anderenfalls auftreten würde während des Temperns zur Aktivierung der Ionen-implantierten Bereiche und in einer Reaktion zwischen dem Gold und dem Substrat resultiert und Anlaß gibt zur Zerstörung des Schottky-Kontakts, eliminiert.
- Weiterhin wird die obige Aufgabe gelöst nach Anspruch 5 durch ein Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten:
- Bilden einer hochschmelzenden Metallschicht, einer Barrierenmetallschicht und einer Goldschicht auf einer aktiven Schicht angebracht auf einem Verbindungshalbleitersubstrat in der oben erwähnten Reihenfolge, wobei die hochschmelzende Metallschicht gebildet wird aus einem Material ausgewählt aus der Gruppe bestehend aus TiW und WSi und die Barrierenmetallschicht aus Molybdän gebildet wird; Strukturieren der hochschmelzenden Metallschicht, Barrierenmetallschicht und Goldschicht im selben Muster, um eine dreifache Gate-Elektrode zu schaffen; Bilden eines isolierenden Films über der gesamten Oberfläche des Substrats, welche die Oberfläche der dreifachen Gate-Elektrode beinhaltet; Ionenimplantieren eines Fremdatomtyps mit demselben Leitungstyp wie die aktive Schicht in das Substrat unter Benutzung der Gate-Elektrode und des isolierenden Films gebildet auf beiden Seitenwänden der Gate-Elektrode als Masken; und Anbringen einer Source-Elektrode auf dem Sourcebereich und einer Drain-Elektrode auf dem Drainbereich.
- Der in der vorliegenden Erfindung benutzte isolierende Film kann zum Beispiel aus CVD-SiO&sub2; hergestellt werden. Es ist möglich, den isolierenden Film anisotropem Ätzen vor dem Ionenimplantationsschritt zu unterwerfen, um den isolierenden Film nur auf der Seitenwand der Gate-Elektrode zurückzubehalten.
- Vorzugsweise wird das Tempern zur Aktivierung des Ionen-implantierten Bereichs ausgeführt nach Bilden eines Ausdiffusion-verhindernden Films, zum Beispiel eines PSG-Films, über der gesamten Oberfläche des Tonen-implantierten Bereichs. Die Abscheidung der Source- und Drain-Elektroden kann beispielsweise durch das Abhebe-(lift-off)-Verfahren bewirkt werden.
- Wie oben beschrieben, können beim Verfahren der vorliegenden Erfindung, da ein Fremdatomtyp in das Substrat implantiert wird, um die Source- und Drainbereiche zu schaffen unter Anwendung einer Maske bestehend aus der Gate-Elektrode und dem isolierenden Film abgeschieden auf der Seitenwand der Gate-Elektrode, die Source- und Drainbereiche mit hoher Präzision gebildet werden. Da die Gate-Elektrode eine dreifache Gate-Elektrode, bestehend aus einer hochschmelzenden Metallschicht, einer Barrierenmetallschicht und einer Goldschicht ist, wird das Gold gehindert vom Durchdringen durch die hochschmelzende Metallschicht in das Substrat während des Temperns, und der Widerstand der Gate-Elektrode wird reduziert. Weiterhin gewährleistet schnelles Infrarot-thermisches Tempern (IRTA = infrared rapid thermal annealing) die vollständige Aktivierung der Fremdatome ohne eine widrige Beeinflussung der Gate-Elektrode.
- Die Erfindung kann vollständiger verstanden werden aus der folgenden detaillierten Beschreibung im Zusammenhang mit der begleitenden Zeichnung.
- Die Figuren zeigen im einzelnen:
- Fig. 1 eine Querschnittsansicht eines Metallhalbleiter-Feldeffekttransistors als Ausführungsform der Erfindung; und
- Fig. 2A bis 2F Querschnittsansichten zum Anzeigen der Abfolgeschritte beim Herstellen des Feldeffekttransistors von Fig. 1.
- Eine Beschreibung wird jetzt mit Bezug auf die begleitende Zeichnung gemacht werden von dem Metallhalbleiter-Feldeffekttransistor, welcher die Ausführungsform der Erfindung darstellt. Die Gate-Elektrode 1 ist eine dreifache Gate-Elektrode bestehend aus einer Goldschicht 2, einer Molybdänschicht 3, welche als Barrierenmetallschicht fungiert, und einer TiW-Schicht 4, welche als hochschmelzende Metallschicht fungiert. Die Gate-Elektrode 1 ist angebracht auf einem N-Typ-Kanalbereich 5 gebildet auf der Oberfläche eines Galliumarsenid-Substrats 10. Vorgesehen auf beiden Seiten des Kanalbereichs 5 sind ein Sourcebereich 6 und ein Drainbereich 7, beide vom N&spplus;-Typ. Eine Source-Elektrode 8 und eine Drain-Elektrode 9 sind angebracht auf dem entsprechenden Sourcebereich 6 und Drainbereich 7.
- Eine Beschreibung der Abfolgeschritte der Herstellung des Metallhalbleiter-Feldeffekttransistors wird jetzt gemacht mit Bezug auf die Fig. 2A bis 2F.
- Eine TiW-Schicht 4 (Dicke 100 nm (1000 Å)) agierend als hochschmelzende Metallschicht, eine Molybdänschicht 3 (Dicke 100 nm (1000 Å)) agierend als Barrierenmetallschicht und eine Goldschicht 2 (Dicke 500 nm (5000 Å)) werden gebildet auf einer N-Typ-aktiven Schicht 5 als Kanalbereich, welcher gebildet ist auf einem Galliumarsenid-Substrat 10. Die oben erwähnten Metallschichten werden selektiv entfernt mittels anisotropem Atzen, beispielsweise reaktiven Ionenätzens (LIE), um eine Gate-Elektrode 1 auf der N-Typ-aktiven Schicht (Kanalbereich) 5 zu bilden. Dann (Fig. 2B) wird ein SiO&sub2;-Film 11 geschaffen mit einer Dicke von 0,5 Mikron mit Plasma-CVD (CVD = chemical vapor deposition = chemische Dampfabscheidung) auf der gesamten Oberfläche der Gate-Elektrode 1 und Galliumarsenid-Substrats 10. Als nächstes (Fig. 2C) wird anisotropes Ätzen, beispielsweise RIE, angewendet auf den SiO&sub2;-Film 11, um dadurch zu verursachen, daß ein SiO&sub2;-Film 11a zurückbleibt auf beiden Seitenwänden der Gate-Elektrode 1. Darauf (Fig. 2D) wird ein N-Typ-Fremdatomtyp, beispielsweise &sub2;&sub9;Si, Ionen-implantiert in das Substrat 10 mit der Gate-Elektrode 1 und dem Siliziumdioxidfilm 11a als Masken, um N&spplus;-Typ-Bereiche 6 und 7 zu bilden. Darauf (Fig. 2E) wird ein Überzugsfilm 12 bestehend aus Phosphor-Silikatglas (PSG) gebildet über der gesamten Oberfläche der Struktur, um Ausdiffusion zu unterdrücken. Später wird Tempern durchgeführt mittels Infrarotbestrahlung während einiger 10 Sekunden bei einer Temperatur von 700 bis 100ºC, um die N&spplus;-Typ-Bereiche zu aktivieren und dadurch Source- und Drainbereiche 6 und 7 zu schaffen. Als letztes (Fig. 2F) werden die Abschnitte des PSG-Films, welche in dem oben beschriebenen Abschnitt des Sourcebereichs 6 und Drainbereichs 7 gebildet sind, selektiv entfernt. Dann wird eine Au-Ge-Schicht angebracht auf der gesamten Oberfläche der zurückbleibenden Gesamtheit. Der PSG-Film 11 wird abgeätzt und die darüber liegende Au-Ge-Schicht wird abgehoben (lifted off), um die Source-Elektrode 8 und Drain-Elektrode 9 zu schaffen, wodurch der Metallhalbleiter-Feldeffekttransistor fertiggestellt ist.
- Mit Bezug auf den oben beschriebenen Prozeß der Herstellung der Halbleitervorrichtung ist das anisotrope Ätzen des SiO&sub2;-Films 11 nicht immer erforderlich. Es ist möglich, von dem Schritt von Fig. 2B, in dem der SiO&sub2;-Film 11 auf der gesamten Oberfläche der erzeugten Struktur gebildet wird, zu dem Schritt von Fig. 2D, in dem die N-Typ-Fremdatomart Ionen-implantiert wird, zu springen. In solch einem Fall muß der SiO&sub2;-Film 11 in dem folgenden Schritt entfernt werden. Die Dicke des SiO&sub2;-Films 11 wird so gesteuert, daß sie ein Überlappen zwischen der Gate-Elektrode 1 und einer in einem Bereich definiert zwischen dem Source- und Drainbereich 6 und 7 verhindert, um die Gate-Elektrode 1 von dem Zwischenbereich zu isolieren. Der SiO&sub2;-Film 11a, der zurückbehalten wird auf beiden Seitenwänden der Gate-Elektrode 1 kann eventuell entfernt werden oder zurückbelassen werden in seinem Zustand.
Claims (10)
1. Halbleitervorrichtung mit:
einem GaAs-Substrat (10), dessen Oberfläche versehen
ist mit einem Sourcebereich (6), einem Drainbereich
(7) und einem dazwischenliegenden Kanalbereich (8);
einer Source-Elektrode (8) gebildet auf dem
Sourcebereich (6);
einer Drain-Elektrode (9) gebildet auf dem
Drainbereich (7); und
einer dreifachen Gate-Elektrode (1) angebracht auf
dem Kanalbereich (5) und bestehend aus einer
hochschmelzenden Metallschicht (4), einer
Barrierenmetallschicht (3) und einer Goldschicht (2),
dadurch gekennzeichnet, daß
die hochschmelzende Metallschicht aus einem Material
ausgewählt aus der Gruppe bestehend aus TiW und WSi
gebildet ist, und die Barrierenmetallschicht aus
Molybdän gebildet ist.
2. Halbleitervorrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß das
hochschmelzende Metall (4) einen Schottky-Kontakt
mit dem Verbindungshalbleiter (10) bildet.
3. Halbleitervorrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß der
Kanalbereich (5) ein N-Typ-Fremdatom-Bereich ist
und der Source- und Drainbereich (6, 7) N&spplus;-Typ-
Fremdatom-Bereiche sind.
4. Halbleitervorrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß die
Source- und Drainelektrode (8, 9) aus einer
Au-Ge-Legierung hergestellt sind.
5. Verfahren zum Herstellen einer Halbleitervorrichtung
mit den folgenden Schritten:
Bilden einer hochschmelzenden Metallschicht (4),
einer Barrierenmetallschicht (3) und einer
Goldschicht (2) auf einer aktiven Schicht (5)
angebracht auf einem Verbindungshalbleitersubstrat
(10) in der erwähnten Reihenfolge, wobei die
hochschmelzende Metallschicht aus einem Material
ausgewählt aus der Gruppe bestehend aus TiW und WSi
gebildet wird und die Barrierenmetallschicht aus
Molybdän gebildet wird;
Strukturieren der hochschmelzenden Metallschicht (4),
Barrierenmetallschicht (3) und Goldschicht (2) im
selben Muster, um eine dreifache Gate-Elektrode (1)
zu schaffen,
Bilden eines isolierenden Films (11) über der
gesamten Oberfläche des Substrats (10) einschließlich
der Oberfläche der dreifachen Gate-Elektrode (1);
Ionenimplantieren eines Fremdatomtyps mit dem
gleichen Leitfähigkeitstyp wie die aktive Schicht (5)
in dem Substrat (10) unter Benutzung der
Gate-Elektrode (1) und eines isolierenden Films (11a)
gebildet auf den beiden Seitenwänden der
Gate-Elektrode (1) als Masken; und
Anbringen einer Source-Elektrode (8) auf dem
Sourcebereich (6) und einer Drainelektrode (9) auf
dem Drainbereich (7).
6. Verfahren nach Anspruch 5,
dadurch gekennzeichnet, daß der
isolierende Film (11) aus CVD-SiO&sub2; hergestellt
wird.
7. Verfahren nach Anspruch 5,
gekennzeichnet durch den Schritt des
anisotropen Ätzens des isolierenden Films (11), um
dadurch zu veranlassen, daß ein isolierender Film
(11a) nur auf beiden Seitenwänden der Gate-Elektrode
(1) zurückbehalten wird.
8. Verfahren nach Anspruch 7,
gekennzeichnet durch den Schritt des
Bildens einer Ausdiffusion-verhindernden Schicht (12)
über der gesamten Oberfläche der resultierenden
Struktur nach dem Ionenimplantationsschritt.
9. Verfahren nach Anspruch 5,
dadurch gekennzeichnet, daß nach dem
Ionenimplantieren ein Tempern durch Bestrahlung mit
Infrarotstrahlen ausgeführt wird.
10. Verfahren nach Anspruch 5,
dadurch gekennzeichnet, daß die
Source- und Drainelektrode (8, 9) durch das
Abhebe-(lift-off)Verfahren gebildet werden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59238513A JPS61117868A (ja) | 1984-11-14 | 1984-11-14 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3587364D1 DE3587364D1 (de) | 1993-07-01 |
| DE3587364T2 true DE3587364T2 (de) | 1993-11-18 |
Family
ID=17031365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE85114474T Expired - Fee Related DE3587364T2 (de) | 1984-11-14 | 1985-11-14 | Feldeffekttransistor mit selbstjustierter Torelektrode und Verfahren zu seiner Herstellung. |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4951121A (de) |
| EP (1) | EP0184047B1 (de) |
| JP (1) | JPS61117868A (de) |
| DE (1) | DE3587364T2 (de) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2658019B2 (ja) * | 1986-07-03 | 1997-09-30 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH0821596B2 (ja) * | 1987-09-30 | 1996-03-04 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
| JPH05206139A (ja) * | 1991-11-19 | 1993-08-13 | Nec Corp | 基板接続電極およびその製造方法 |
| JP3502651B2 (ja) * | 1993-02-08 | 2004-03-02 | トリクイント セミコンダクター テキサス、エルピー | 電極形成法 |
| TW270213B (de) * | 1993-12-08 | 1996-02-11 | Matsushita Electric Ind Co Ltd | |
| US5652444A (en) * | 1995-09-22 | 1997-07-29 | Hughes Electronics | Structure and method for making FETs and HEMTs insensitive to hydrogen gas |
| JP2001298192A (ja) | 2000-04-13 | 2001-10-26 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP2001298193A (ja) | 2000-04-13 | 2001-10-26 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP4907783B2 (ja) * | 2001-05-30 | 2012-04-04 | 株式会社岡村製作所 | 移動式パネルにおける遮蔽構造 |
| JP4221697B2 (ja) * | 2002-06-17 | 2009-02-12 | 日本電気株式会社 | 半導体装置 |
| JP4925601B2 (ja) * | 2005-04-18 | 2012-05-09 | 三菱電機株式会社 | 半導体装置 |
| US8421121B2 (en) * | 2007-04-18 | 2013-04-16 | Northrop Grumman Systems Corporation | Antimonide-based compound semiconductor with titanium tungsten stack |
| US8053348B2 (en) | 2009-03-11 | 2011-11-08 | International Business Machines Corporation | Method of forming a semiconductor device using a sacrificial uniform vertical thickness spacer structure |
| US10796721B1 (en) | 2018-04-10 | 2020-10-06 | Seagate Technology Llc | Advanced air bearing slider |
| CN112768354B (zh) * | 2020-12-30 | 2022-07-29 | 济南晶正电子科技有限公司 | 一种退火方法、复合薄膜及电子元件 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5260568A (en) * | 1975-11-14 | 1977-05-19 | Toshiba Corp | Production of schottky diode |
| JPS56100480A (en) * | 1980-01-11 | 1981-08-12 | Nec Corp | Electric field effect transistor |
| JPS57153475A (en) * | 1981-03-17 | 1982-09-22 | Nec Corp | Multi layer electrode |
| CA1197926A (en) * | 1981-12-16 | 1985-12-10 | William D. Ryden | Zero drain overlap and self-aligned contacts and contact methods for mod devices |
| JPS5950567A (ja) * | 1982-09-16 | 1984-03-23 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
| JPS59119867A (ja) * | 1982-12-27 | 1984-07-11 | Toshiba Corp | 半導体装置 |
| JPS59181676A (ja) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | 半導体装置 |
| JPS60183726A (ja) * | 1984-03-02 | 1985-09-19 | Toshiba Corp | 半導体装置の電極パタ−ンの形成方法 |
-
1984
- 1984-11-14 JP JP59238513A patent/JPS61117868A/ja active Pending
-
1985
- 1985-11-14 DE DE85114474T patent/DE3587364T2/de not_active Expired - Fee Related
- 1985-11-14 EP EP85114474A patent/EP0184047B1/de not_active Expired - Lifetime
-
1989
- 1989-12-28 US US07/456,628 patent/US4951121A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0184047A2 (de) | 1986-06-11 |
| US4951121A (en) | 1990-08-21 |
| DE3587364D1 (de) | 1993-07-01 |
| JPS61117868A (ja) | 1986-06-05 |
| EP0184047B1 (de) | 1993-05-26 |
| EP0184047A3 (en) | 1987-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3939319C2 (de) | Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors | |
| DE69332136T2 (de) | Halbleiterbauelement mit einem Kontakt und Verfahren zu seiner Herstellung | |
| DE3855861T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes mit einer isolierten Gitterstruktur | |
| DE2808257C3 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE3525396C2 (de) | ||
| EP0239652B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
| DE3587364T2 (de) | Feldeffekttransistor mit selbstjustierter Torelektrode und Verfahren zu seiner Herstellung. | |
| DE4010618C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE3311635A1 (de) | Halbleiterbauelement und verfahren zu dessen herstellung | |
| EP0182088B1 (de) | Schottky-Kontakt auf einer Halbleiteroberfläche und Verfahren zu dessen Herstellung | |
| DE3885375T2 (de) | Verfahren zur Herstellung einer Maskenbildung und MESFET mit gelagertem Gatter. | |
| DE3222805A1 (de) | Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat | |
| DE3431155A1 (de) | Duennfilm-transistor und verfahren zu dessen herstellung | |
| DE7233274U (de) | Polykristalline siliciumelektrode fuer halbleiteranordnungen | |
| DE2004576A1 (de) | Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung | |
| DE2151107A1 (de) | Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode | |
| DE3780484T2 (de) | Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren. | |
| DE2539073B2 (de) | Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung | |
| DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
| DE19748847A1 (de) | Halbleiterbauelement mit einer Vielschichtverbindungsstruktur und Verfahren zur Herstellung desselben | |
| DE3885255T2 (de) | Verfahren zum Herstellen eines Galliumarsenid-Feldeffekt-Transistors. | |
| EP0000545B1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung | |
| DE3933965A1 (de) | Mesfet und verfahren zu dessen herstellung | |
| DE19709002A1 (de) | Verfahren zur Erzeugung von überbrückten, dotierten Zonen | |
| DE2615438A1 (de) | Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |