DE3431155A1 - Duennfilm-transistor und verfahren zu dessen herstellung - Google Patents

Duennfilm-transistor und verfahren zu dessen herstellung

Info

Publication number
DE3431155A1
DE3431155A1 DE19843431155 DE3431155A DE3431155A1 DE 3431155 A1 DE3431155 A1 DE 3431155A1 DE 19843431155 DE19843431155 DE 19843431155 DE 3431155 A DE3431155 A DE 3431155A DE 3431155 A1 DE3431155 A1 DE 3431155A1
Authority
DE
Germany
Prior art keywords
film transistor
layer
semiconductor layer
low resistance
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19843431155
Other languages
English (en)
Inventor
Kohhei Nara Kishi
Yutaka Takafuji
Kohzo Yamatokoriyama Nara Yano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE3431155A1 publication Critical patent/DE3431155A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

Dünnfilm-Transistor und Verfahren zu dessen Herstellung
' Die vorliegende Erfindung betrifft einen Feldeffekt-Transistor mit isoliertem Gate (insulated gate field effect transistor) von selbstausrichtender Struktur, bei dem eine Dünnfilm-Schicht aus amorphem Silicium,
mikrokristallinem Silicium oder polykristallinem Silicium etc. Verwendung findet, und insbesondere eine Struktur des oben genannten Dünnfilm-Transistors (im folgenden als TFT bezeichnet) sowie ein Verfahren zur Herstellung derselben, die .dieses Verfahren stark zu
vereinfachen und dabei die Genauigkeit des Musters von Source- und Drain-Elektrode in bezug auf die Gate Elektrode hochgradig einzuhalten vermag.
Im allgemeinen wird ein Dünnfilm-Transistor (TFT) unter Verwendung von amorphem Silicium (im Folgenden als a-Si bezeichnet) , wie er in Fig. 1 dargestellt ist, in der Weise aufgebaut, daß nach der Bildung einer Gate-Elektrode 2 auf einem isolierenden Substrat 1 aus Glas oder dergleichen ein Isolator-Film 3 darauf aufgetragen wird. Dann wird eine Schicht aus a-Si 4 auf dem Isola-
tor-Film 3 niedergeschlagen. Danach werden eine Source-Elektrode 5 und eine Gate-Elektrode 6 in solcher Weise .gebildet, daß ihre Kantenteile mit der a-Si-Schicht in Kontakt stehen und diese überlappen. Für die Gate-Elektrode 2 wird Metall wie Al, Ni-Cr oder Mo verwendet.
Für den Gate-Isolator-Film 3 wird ein SiO2-FiIm oder Si-N.-Film, der beispielsweise durch chemische Abscheidung aus der Dampfphase (CVD-Methode) oder mittels einer Plasma-CVD-Methode erhalten wird, eingesetzt. Im allgemeinen wird die a-Si-Schicht 4 auf den Gate-Elektroden-Isolator-Film 3 durch Zersetzung von SiH in der Glimmentladung aufgebracht. Daneben können sowohl die
Source-Elektrode 5 als auch die Drain-Elektrode 6 ebenfalls aus einem |Filni aus n+a-Si etc. gebildet werden.
Wenn der Dünnfilm-Transistor (TFT) des oben beschriebenen Typs in einem Adressen-Element in einer Flüssigkristall-Anzeigevorrichtung vom Matrix-Typ verwendet wird, ist es erforderlich, daß das Muster der Halbleiter-Schicht und der Source- und Drain-Elektroden zu einem vorher festgelegten Gate-Muster über eine breite Fläche hinweg mit einer hohen Präzision auszurichten, die in
der Größenordnung von weniger als mehreren μΐη liegt. Infolgedessen muß die Positionierung derartiger Elektroden mit sehr hoher Genauigkeit erfolgen.
An dem oben beschriebenen TFT wurde eine Verbesserung vorgenommen. Hierbei handelt es sich um einen Dünnfilm-Transistor (TFT) mit einer selbstausrichtenden Struktur, die keine Ausrichtung der Source- und Drain-Elektroden gegen die Gate-Elektrode erforderlich macht, da die Positionierung der betreffenden Elektroden automatisch bestimmt wird. Ein Verfahren zur Herstellung des selbstausrichtenden TFT ist beispielsweise in IEEE, Electron Device Letters Vol. EDL-3, Nr. 7, Juli 1982, von T. Kodama et al. beschrieben. Diesem Artikel entsprechend und gemäß den Darstellungen in den Abbildungen Fig.- 2 bis 5 bedient sich die Methode der Selbst-
ausrichtung eines positiven Photoresists zur Bestimmung der Positionen von Source- und Drain-Elektrode. Mit anderen Worten, nachdem nacheinander die Gate-Elektrode 2, der Isolator-Film 3 und die a-Si-Schicht 4 auf einem Glas-Substrat 1 aufgebracht worden sind, wie in Fig. 2
gezeigt ist, wird ein positiver Photoresist auf die a-Si-Schicht 4 laminiert, und danach wird Licht von der
Unterseite des Glas-Substrats 1 her eingestrahlt. Beim Einstrahlen des Lichts schirmt die Gate-Elektrode die Lichtstrahlung ab und verhindert die Exposition des darüber liegenden Photoresists. Demgemäß wird ein positives Photoresist-Muster 7 gebildet, das die gleiche Konfiguration wie dasjenige der Gate-Elektrode 2 aufweist, wie in Fig. 3 dargestellt ist. Dann wird auf dem Photoresist-Muster 7 und der a-Si-Schicht 4 ein Al-Film abgeschieden. Beim Entfernen des Photoresist-Musters 7 zusammen mit dem darauf abgeschiedenen Al-Film mittels eines Abhebe-Verfahrens werden dann die Source-Elektrode 5 und die Drain-Elektrode 6 gebildet, wie in Fig. 4 dargestellt ist. Dieses Verfahren wird als Selbstausrichtungs-Verfahren (self-alignment process) bezeichnet.
Gemäß dem vorstehenden Verfahren ist es erforderlich, weiter ein Ätzverfahren zur Festlegung der Breite des Kanals einzusetzen, um dadurch einen vollständigen TFT herzustellen. Um das Belichtungsverfahren vom Boden des Glas-Substrats 1 her zu ermöglichen, ist es darüber hinaus notwendig, Source- und Drain-Elektrode mittels des Selbstausrichtungs-Verfahrens auf einer dünnen a-Si-Schicht 4 zu bilden, die eine Dicke von weniger
als 20 nm (200 A) besitzt. Weiterhin ist es zur Herstellung eines günstig arbeitenden Feldeffekt-Transistors (FET) erforderlich, eine dicke a-Si-Schicht 41 mit einer Dicke von mehreren hundert nm (mehreren tau-
send A) darauf aufgelagert zu bilden, wie in Fig. 5 dargestellt ist, und danach sollte zur Erzielung eines günstigen Gebrauchsverhaltens die abgeschiedene a-Si-Schicht 41 mit einem Isolator-Film 8 bedeckt werden.
"■or*
Aus diesem Grunde ist nach der Arbeitsweise des Standes der Technik zur Herstellung des TFT das Verfahren selbst sehr kompliziert. Weiterhin können die auf der Oberfläche der Oberseite des Glas-Substrats gebildeten Schichten während des Belichtungsvorgangs von der Unterseite des Substrats her leicht verschmutzt oder verdorben werden.
überdies kann in dein Fall, in dem
Source- und Drain-Elektroden z.B. aus Al gebildet sind, ein Ätzmittel wie HF zur Bildung von Mustern der dicken a-Si-Schicht 41 nicht verwendet werden. Stattdessen muß die dicke a-Si-Schicht 41 mittels Trockenätzen unter Verwendung von CF. mit einem Muster versehen werden. Somit ist unter praktischen Gesichtspunkten das in dem oben genannten Artikel offenbarte Selbstausrichtungs-
Verfahren für die Bildung einer Dünnfilm-Transistor-Anordnung zur Verwendung in einer Flüssigkristall-Anzeigevorrichtung vom Matrix-Typ nicht geeignet.'
Demgemäß ist es ein Ziel der vorliegenden Erfindung, eine neue TFT-Anordnung mit selbstausgerichteter Struktür sowie ein Verfahren zur Herstellung derselben verfügbar zu machen, das Source- und Drain-Elektrode in Ausrichtung zu der Gate-Elektrode ohne den Schritt der Belichtung von <jler Unterseite des Glassubstrats her zu bilden Vermag, sondern mittels des Schrittes der Nie-
dertemperatur-Diffusion oder mittels des Schrittes der Silicid-Bildungsreaktion.
Diese und weitere Ziele und Merkmale gehen aus der folgenden Beschreibung in Verbindung mit den bevorzugten Ausführungsformen hervor, wie sie in den beigefügten
Zeichnungen dargestellt sind. '. ·
Fig. 1 ist eine Querschnitt-Ansicht eines TFT gemäß dem Stand der Technik.
Fig. 2 bis Fig. 5 sind Diagramme, die die Schritte der Selbstausrichtung gemäß dem Stand der Technik für die
Herstellung des TFT der Fig. 1 zeigen.
Fig. 6 ist eine Querschnitt-Ansicht eines TFT gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 7 bis Fig. 9 sind Diagramme, die die Schritte der
Herstellung des TFT der Fig. 6 zeigen.
Fig. 10 ist eine Querschnitt-Ansicht eines TFT gemäß einer zweiten Ausführungsform der vorliegenden Erfindung .
Fig. 11 und Fig. 12 sind Diagramme, die die Schritte
der Herstellung des TFT der Fig. 10 zeigen.
Fig. 6 zeigt eine Querschnitt-Ansicht eines TFT gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Die Schritte zur Herstellung des TFT der Fig. 6 sind folgende: Zunächst wird auf ein isolierendes
Substrat 10 aus Glas, Quarz oder dergleichen eine Schicht 40 aus a-Si ./(einschließlich mikrokristallinem Silicium) mit einer Dicke von mehreren hundert nm (meh-
reren tausend A) mittels Zersetzung von SiH. in einer Glimmentladung abgeschieden. Als nächstes wird die
a-Si-Schicht 40 durch Ätzen in die Form eines vorher festgelegten Musters gebracht. Weiterhin wird ein Film aus' SiO- oder Si3N4 auf der Schicht 40 mittels einer
Plasma-CVD-Methode oder dergleichen abgeschieden, wodurch ein Gate-jtsolator-Film 30 definiert wird. Danach wird auf dem Gate-Isolator-Film 30 ein Film aus einem Metall wie Ti oder Mo abgelagert. Dann wird dieser Metall-Film zusarrmen mit dem Gate-Isolierungs-Film 30 durch Ätzen bearbeitet, wodurch ein bestimmtes Muster einer Gate-Elektrode 20 genau auf dem Gate-Isolierungs-Film 30 gebildet wird. Danach wird eine Schicht 100 aus
einem Metall, das in bezug auf die a-Si-Schicht 40 diffusionsfähig ist, wie Al, Mg, Ni, Au, Sb oder Pd mittels eines Schrlittes der Vakuum-Abscheidung gebildet, wie dies in Fig. 7 anschaulich dargestellt ist. Dann wird die Metall-Schicht 100 im Vakuum oder unter einem Inertgas bei eir.er Temperatur von 2000C bis 5000C wärmebehandelt. Abschließend wird die Metali-Schicht 100 durch Ätzen entfernt, wie in Fig. 8 dargestellt ist, und entsprechend werden Bereiche mit niedrigem Widerstand 70 und 80 dort, wo Atome des Metalls in die a-Si-Schicht 40 hinein diffundiert sind, an beiden Seiten-Teilstücken der ja-Si-Schicht 40 gebildet. Die Temperatur der Wärmebehandlung für die Diffusion der Metall-Atome wird auf einen Wert unterhalb von 5000C festgesetzt, um Wasserstoff-Entwicklung aus der a-Si-Schicht zu vermeiden. Die Source- und Drain-Elektroden 50 und 60 werden so ausgebildet, daß ihre Enden teilweise in Berührung mit den Bereichen niedrigen Widerstands 70 bzw. 80 gehalten werden. Was das Material für Source- und Drain-Elektrode betrifft, so wird ein Metall, verwendet, das in bezug auf das Metall für die Gate-Elektrode (Ti, Mo etc.) selektiv weggeätzt werden kann, etwa Al. Die Source-Elektrode 50 und die Drain-Elektrode 60 werden gebildet durch die Schritte der Abscheidung und der Ätzens.
Durch die oben beschriebenen Schritte ist ein in Fig. 6 dargestellter TFT fertig hergestellt. Es ist anzumerken, daß im Anschluß an die Ausbildung der Bereiche niedrigen Widerstands 70 und 80 weiterhin ein Material
-110 für die Source-Elektrode und Drain-Elektrode abgeschieden werden kann, das die Metall-Schicht 100 vollständig überdeckt, wie in Fig. 9 dargestellt ist. In diesem Fall wird eine Photoresist-Schicht 120 in einem vorher festgelegten Muster so ausgebildet, daß sie eine . Maske bildet. Danach werden durch den Schritt des Ätzens die Schichten 100 und 110 partiell weggeätzt, wodurch die Source-Elektrode 50 und die Drain-Elektrode 60 gebildet werden, wie in Fig. 6 dargestellt ist.
In dem Fall, in dem eine nicht dotierte a-Si-Schicht
(nachstehend als i-Schicht bezeichnet), in die keine Metall-Atome eindiffundiert sind, eingesetzt wird, wird eine p-Kanal-Leistung in dem TFT auch dann beobachtet, wenn eine n-Kanal-Leistung angestrebt wird, falls der TFT bei hoher Temperatur wärmebehandelt wird. Dies ist auf die Tatsache zurückzuführen, daß die auf diese Weise hergestellten Elektroden nicht verhindern, daß positive löcher in die Elektroden eingebracht werden, woraus eine instabile n-Kanal-Leistung resultiert. Wenn jedoch die i-Schicht mit einer sehr geringe Menge an
Donatoren wie Phosphor dotiert ist oder wenn eine Metall-Schicht 100 aus einer Legierung von Al, Mg oder dergleichen, der eine geringe Menge Silicium zugesetzt wurde, für die Diffusion in die i-Schicht hinein verwendet wird, ist es möglich, den TFT so kontrolliert zu beeinflussen, daß die p-Kanal-Leistung in einem solchen Maße unterdrückt werden kann, daß der Dünnfilm-Transistor TFT als Schalt-Transistor für eine Flüssigkristall-Anzeigevorrichtung des x-y-Matrix-Typs etc. ver-
wendet werden kann. Wenn Magnesium (Mg) als das Metall eingesetzt wird, das in die i-Schicht diffundieren soll, beobachtet man keine Leistung des p-Kanals.
Fig. 10 zeigt eine Querschnitt-Ansicht eines TFT gemäß
einer zweiten Alusführungsform der vorliegenden Erfindung. Zur Herstellung des in Fig. 10 dargestellten TFT werden die gleichen Schritte wie oben beschrieben zur Bildung der in Fig. 8 dargestellten Schichten durchgeführt. Danach wird ein Isolator-Film 90, beispielsweise aus SiO„ oder S'i-N., darauf abgeschieden, wie in Fig.
11 dargestellt ist. Die Dicke des Isolator-Films 90
ι °
beträgt mehrere hundert nm (mehrere tausend A) bis mehrere lim. Dieser jIsolator-Film 90 wird dann mit Kontakt-Löchern 91 verseihen, wie in Fig. 12 dargestellt ist.
Nachdem die Metall-Schicht, etwa eine Ni- oder Al-Schicht, auf dem Film 90 abgeschieden wurde und ein Teil dieser Schicht in die Kontakt-Löcher 91 eingedrungen ist, wird die Metall-Schicht partiell entfernt, wodurch die Source-Elektrode 50 und die Drain-Elektrode 60 auf dem Iolierungs-Film 90 definiert werden. Dementsprechend ist der in Fig. 10 dargestellte Dünnfilm-Transistor TFT fertig. Die Source-Elektrode 50 und die Drain-Elektrode 60 sind mit den Bereichen niedrigen Widerstands 70 bzw. 80 vermittels der Kontakt-Löcher 91 5 verbunden. Obwohl gemäß der zweiten Ausführungsform die Schritte zur Herstellung des TFT mehr oder weniger kompliziert werden, kann die Oberfläche des TFT durch den Isolierungs-Film bedeckt werden, und aus diesem Grunde kann ein TFT mit! bemerkenswert stabiler Charakteristik
erhalten werden.
Es ist darauf hinzuweisen, daß die vorliegende Erfindung nicht auf den Fall beschränkt ist, in dem eine
a-Si-Schicht als Halbleiter-Schicht eingesetzt wird; vielmehr kann sie auch auf Fälle angewandt werden, in denen Verbindungshalbleiter wie solche aus GaAs, GaP und dergleichen verwendet werden können. Darüber hinaus • 5 läßt sie sich nicht nur auf den Fall einer amorphen Schicht anwenden, sondern auch auf Fälle einer mikrokristallinen Schicht und einer polykristallinen Schicht. Wie aus den Fig. 7 und Fig. 8 deutlich wird, dienen die Gate-Elektrode.20 und der Gate-Isolator-Film 30 als Diffusionsmasken bei den Schritten zur Bildung der Bereiche mit niedrigem Widerstand 70 und 80 in der Halbleiter-Schicht aufgrund der Niedertemperatur-Diffusion von Metall-Atomen. Aus diesem Grunde werden die Bereiche mit niedrigem Widerstand 70 und 80 automatisch in Ausrichtung zu der Gate-Elektrode 20 ausgebildet.
Wie anhand der vorhergehenden Ausführungsformen vollständig· beschrieben ist, ist es gemäß der vorliegenden Erfindung möglich, mit Hilfe eines Selbstausrichtungs-Verfahrens einen Dünnfilm-Transistor mit Mustern herzustellen, die eine beträchtlich hohe Auflösung und eine ' Kanal-Länge kürzer als 5 lim aufweisen, welch letztere Länge herkömmlicherweise als schwierig zu erreichen angesehen wird; Weiterhin kann die unnötige Streukapazität zwischen der Gate-Elektrode 20 und der Source-
und der Drain-Elektrode reduziert werden. Außerdem ist die Antwort-Geschwindigkeit im Vergleich zu einem herkömmlichen TFT in. hohem Maße verbessert.
■Ilk ■
- Leerseite

Claims (15)

  1. VON KREISLER SCHÖNWÄLD EISHOLD FUES VON KREISLER KELLER SELTING WERNER
    PATENTANWÄLTE
    Dr.-Ing. von Kreisler ti 973
    ■ Sharp Kabushiki Kaisha, Dr.-Ing. K.W. Eishold fi981
    Osaka/ Japan. Dr.-Ing. K. Schönwald
    DrJ. F. Fues
    Dipl.-Chem. Alek von Kreisler
    DipL-Chem. Carola Keller
    Dipl.-Ing. G. Seifing
    Dr. H.-K. Werner
    DEICHMANNHAUS AM HAUPTBAHNHOF
    D-5000 KÖLN 1
    23. August 1984
    AvK/GF 944
    Patentansprüche
    (1.) Dünnfilm-Transistor, umfassend
    ein Substrat aus einem elektrisch isolierenden Material,
    eine Halbleiter-Schicht mit einem vorher festgelegten Muster, die auf dem Substrat aufgelagert ist,
    ein erstes und ein zweites Teilstück mit niedrigem Widerstand, die an zwei getrennten Teilen in der Halbleiterschicht durch Diffusion von Metall-Atomen gebildet sind,
    eine Gate-Elektrode, die auf der Halbleiterschicht getrennt durch eine Gate-Isolierschicht aufgelagert ist,
    eine Source-Elektrode, die auf dem Substrat aufgelagert ist und von der ein Teil derselben mit dem ersten Teilstück mit niedrigem Widerstand in Berührung gehalten wird, und
    eine Drain-Elektrode, die auf dem Substrat aufgelagert ist und von der ein Teil derselben mit dem zweiten Teilstück mit niedrigem Widerstand in Berührung gehalten wird.
    Telefon: (0221) 1310.41 · Telex: «88 2307 dopa d -Telegramm: Dompatent Köln
    _ 2 .. 3431 T55
  2. 2. Dünnfilm-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß der Teil der Source-Elektrode das erste Teilstück mit niedrigem Widerstand überlappt.
  3. 3. Dünnfilm-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß der Teil der Drain-Elektrode das zweite Teilstück mit niedrigem Widerstand überlappt.
  4. 4. Dünnfilm-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß er weiter eine Isolierschicht auf der Gate-Elektrode und auf dem Substrat und auch auf der Drain-Elektrode umfaßt.
  5. 5. Dünnfilm-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiter-Schicht aus amorphem Silicium hergestellt ist.
  6. 6. Dünnfilm-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiter-Schicht aus einem Verbindungshalbleiter hergestellt ist.
  7. 7. Dünnfilm-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Isolierschicht aus SiO„ oder Si_N. oder einem Gemisch dieser beiden Stoffe ■ hergestellt ist.
  8. 8. Dünnfilm-Transistor nach Anspruch 1,- dadurch gekennzeichnet, daß die Gate-Elektrode aus Ti oder Mo hergestellt ist. · ■ .
  9. 9. Dünnfilm-Transistor nach Anspruch 1, dadurch gekennT zeichnet, daß die Source-Elektrode aus einer Legierung auf Al-Basis hergestellt ist.
    ■■*
    — ο — ■
  10. 10. Dünnfilm-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Drain-Elektrode aus einer Legierung auf Al-Basis hergestellt ist.
  11. 11. Verfahren zur Herstellung eines Dünnfilm-Transistors mit den Schritten:
    Bilden einer Halbleiter-Schicht mit einem vorher festgelegten Muster auf einem Substrat aus einem elektrisch isolierenden Material;
    Bilden einer Gate-Elektrodenschicht auf einer Gate-Isolierschicht auf der Halbleiter-Schicht, wobei wenigstens zwei Teilstücke der Halbleiter-Schicht von der Gate-Elektrodenschicht und Gate-Isolierschicht unbedeckt gelassen werden;
    Bilden eines ersten und eines zweiten Teilstücks mit niedrigem Widerstand an diesen beiden Teilstücken in der Halbleiterschicht durch Diffusion von Metall-Atomen in diese beiden Teile;
    Bilden einer Source-Elektrode auf dem Substrat, wobei ein Teil.der Source-Elektrode mit dem ersten Teilstück mit niedrigem Widerstand in Berührung gehalten wird, und
    Bilden einer Drain-Elektrode auf dem Substrat, wobei ein Teil der Drain-Elektrode mit dem zweiten Teilstück mit niedrigem Widerstand in Berührung gehalten wird.
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Diffusion der Metall-Atome mit Hilfe einer Niedertemperatur-Diffusion von Metall-Atomen mittels Wärmebehandlung unter Verwendung der Gate-Elektrode als Maske durchgeführt wird.
  13. 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Wärmebehandlung im Vakuum durchgeführt wird.
  14. 14. Verfahren nach Anspruch 12,'dadurch gekennzeichnet, daß die Wärmebehandlung in einem Inertgas durchgeführt wird.
  15. 15. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Wärmebehandlung bei einer Temperatur zwischen 2000C und 5000C durchgeführt wird.
DE19843431155 1983-08-26 1984-08-24 Duennfilm-transistor und verfahren zu dessen herstellung Ceased DE3431155A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58156748A JPH0693509B2 (ja) 1983-08-26 1983-08-26 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
DE3431155A1 true DE3431155A1 (de) 1985-03-14

Family

ID=15634450

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843431155 Ceased DE3431155A1 (de) 1983-08-26 1984-08-24 Duennfilm-transistor und verfahren zu dessen herstellung

Country Status (4)

Country Link
US (1) US4746628A (de)
JP (1) JPH0693509B2 (de)
DE (1) DE3431155A1 (de)
GB (1) GB2148592B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0535979A2 (de) * 1991-10-02 1993-04-07 Sharp Kabushiki Kaisha Dünnfilmtransistor und Verfahren zu seiner Herstellung
FR2752338A1 (fr) * 1996-06-28 1998-02-13 Lg Electronics Inc Transistor en couche mince a siliciure
EP2096673A3 (de) * 2008-02-29 2011-04-20 Hitachi Displays, Ltd. Anzeigegerät und Herstellungsverfahren dafür

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752776B2 (ja) * 1985-01-24 1995-06-05 シャープ株式会社 薄膜トランジスタおよびその製造法
DE3685623T2 (de) * 1985-10-04 1992-12-24 Hosiden Corp Duennfilmtransistor und verfahren zu seiner herstellung.
EP0270323B1 (de) * 1986-11-29 1999-11-03 Sharp Kabushiki Kaisha Verfahren zur Herstellung eines Dünnschichttransistors
US4994401A (en) * 1987-01-16 1991-02-19 Hosiden Electronics Co., Ltd. Method of making a thin film transistor
GB8721193D0 (en) * 1987-09-09 1987-10-14 Wright S W Semiconductor devices
NL8801379A (nl) * 1988-05-30 1989-12-18 Imec Inter Uni Micro Electr Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor.
US5245452A (en) * 1988-06-24 1993-09-14 Matsushita Electronics Corporation Active matric drive liquid crystal display device using polycrystalline silicon pixel electrodes
US5164805A (en) * 1988-08-22 1992-11-17 Massachusetts Institute Of Technology Near-intrinsic thin-film SOI FETS
US5272361A (en) * 1989-06-30 1993-12-21 Semiconductor Energy Laboratory Co., Ltd. Field effect semiconductor device with immunity to hot carrier effects
JPH0391932A (ja) * 1989-09-04 1991-04-17 Canon Inc 半導体装置の製造方法
EP0459763B1 (de) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Dünnfilmtransistoren
US6008078A (en) 1990-07-24 1999-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
US6028333A (en) * 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP3556679B2 (ja) * 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
USRE36314E (en) * 1991-03-06 1999-09-28 Semiconductor Energy Laboratory Co., Ltd. Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2794499B2 (ja) 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2717237B2 (ja) 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US6778231B1 (en) 1991-06-14 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device
US6975296B1 (en) 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US6849872B1 (en) * 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
US6624450B1 (en) * 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
JP3369244B2 (ja) * 1993-03-12 2003-01-20 株式会社半導体エネルギー研究所 薄膜トランジスタ
TW278219B (de) * 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
JP3637069B2 (ja) * 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW241377B (de) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
CN1095204C (zh) * 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
JP3137797B2 (ja) * 1993-03-12 2001-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JP3535205B2 (ja) 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US6875628B1 (en) 1993-05-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of the same
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
TW297142B (de) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
TW264575B (de) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US6884698B1 (en) * 1994-02-23 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with crystallization of amorphous silicon
US6747627B1 (en) 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6133620A (en) 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US6225218B1 (en) * 1995-12-20 2001-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3565983B2 (ja) * 1996-04-12 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3717634B2 (ja) * 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
AU2002246316A1 (en) * 2002-04-08 2003-10-27 Council Of Scientific And Industrial Research Process for the production of neodymium-iron-boron permanent magnet alloy powder
JPWO2004080136A1 (ja) * 2003-03-06 2006-06-08 富士通株式会社 プリント配線板接続構造

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2460039A1 (fr) * 1979-06-22 1981-01-16 France Etat Procede de realisation de composants semi-conducteurs, notamment de transistors a couches minces et composants a semi-conducteurs obtenus par ce procede

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3671820A (en) * 1970-04-27 1972-06-20 Rudolph R Haering High voltage thin-film transistor
NL7710635A (nl) * 1977-09-29 1979-04-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
JPS54154289A (en) * 1978-05-26 1979-12-05 Matsushita Electric Ind Co Ltd Manufacture of thin-film transistor array
GB2044994B (en) * 1979-03-22 1983-06-15 Philips Electronic Associated Thin film transistors
GB2054264B (en) * 1979-06-22 1983-11-02 France Etat Service Postale Deposition and etching process for making semi-conductor components
JPS56161676A (en) * 1980-05-16 1981-12-12 Japan Electronic Ind Dev Assoc<Jeida> Electrode structure for thin film transistor
US4313809A (en) * 1980-10-15 1982-02-02 Rca Corporation Method of reducing edge current leakage in N channel silicon-on-sapphire devices
NL8006668A (nl) * 1980-12-09 1982-07-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4389768A (en) * 1981-04-17 1983-06-28 International Business Machines Corporation Self-aligned process for fabricating gallium arsenide metal-semiconductor field effect transistors
US4398340A (en) * 1982-04-26 1983-08-16 The United States Of America As Represented By The Secretary Of The Army Method for making thin film field effect transistors
JPS5961183A (ja) * 1982-09-30 1984-04-07 Seiko Epson Corp 薄膜トランジスタの製造方法
JPS5961184A (ja) * 1982-09-30 1984-04-07 Seiko Epson Corp 薄膜トランジスタ及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2460039A1 (fr) * 1979-06-22 1981-01-16 France Etat Procede de realisation de composants semi-conducteurs, notamment de transistors a couches minces et composants a semi-conducteurs obtenus par ce procede

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE-B.: Paul, R., Felderrekttransistoren, Stuttgart1972, S. 176-180 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0535979A2 (de) * 1991-10-02 1993-04-07 Sharp Kabushiki Kaisha Dünnfilmtransistor und Verfahren zu seiner Herstellung
EP0535979A3 (en) * 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
FR2752338A1 (fr) * 1996-06-28 1998-02-13 Lg Electronics Inc Transistor en couche mince a siliciure
EP2096673A3 (de) * 2008-02-29 2011-04-20 Hitachi Displays, Ltd. Anzeigegerät und Herstellungsverfahren dafür
US8058654B2 (en) 2008-02-29 2011-11-15 Hitachi Displays, Ltd. Display device and manufacturing method thereof

Also Published As

Publication number Publication date
US4746628A (en) 1988-05-24
JPS6049669A (ja) 1985-03-18
GB2148592B (en) 1987-01-14
GB2148592A (en) 1985-05-30
GB8421403D0 (en) 1984-09-26
JPH0693509B2 (ja) 1994-11-16

Similar Documents

Publication Publication Date Title
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE60037707T2 (de) Herstellungsverfahren für dünnfilmtransistoren
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE3106202A1 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2922018A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE3021206A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
DE3245313A1 (de) Verfahren zur herstellung von duennfilm-transistoren
DE2922014A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE3604368A1 (de) Verfahren zur herstellung eines duennfilm-transistors
DE2922016A1 (de) Vlsi-schaltungen
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE3030660C2 (de) Verfahren zur selektiven Diffusion eines Dotierstoffes in ein Halbleitersubstrat
DE3024295C2 (de) Ionenmessfühler und Verfahren zu dessen Herstellung
DE19521006A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection