DE3021206A1 - Verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur herstellung einer halbleitervorrichtung

Info

Publication number
DE3021206A1
DE3021206A1 DE19803021206 DE3021206A DE3021206A1 DE 3021206 A1 DE3021206 A1 DE 3021206A1 DE 19803021206 DE19803021206 DE 19803021206 DE 3021206 A DE3021206 A DE 3021206A DE 3021206 A1 DE3021206 A1 DE 3021206A1
Authority
DE
Germany
Prior art keywords
insulating layer
layer
conductor material
silicon oxide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803021206
Other languages
English (en)
Other versions
DE3021206C2 (de
Inventor
Masaharu Aoyama
Jiro Ohshima
Toshio Yonezawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3021206A1 publication Critical patent/DE3021206A1/de
Application granted granted Critical
Publication of DE3021206C2 publication Critical patent/DE3021206C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Henkel, Kern, Feiler ä-Hänzel Patentanwälte
U, Registered Representatives
before the
European Patent Office
Tokyo Shibaura Denki. Kabushiki Kaisha, Möhlstraße 37
Kawasaki, Japan D-8000 München
TeL: 089/982085-87 Telex: 0529802 hnkl d Telegramme: ellipsoid
MA-55P163-2
kA Juni 1980
Verfahren zur Herstellung einer Halbleitervorrichtung
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, insbesondere ein verbessertes Verfahren zur Ausbildung einer Anschluß- bzw. einer Verbindungselektrode für eine Halbleitervorrichtung.
Bei derAusbildung einer Verbindungselektrode für eine Halbleitervorrichtung ist es üblich, auf photolithographischem Wege eine leitfähige Materialschicht selektiv abzutragen und auf diese Weise eine Verbindungselektrode des gewünschten Musters zu bilden. Dieses Vorgehen ist jedoch u.a. mit den folgenden Nachteilen behaftet:
1. Wenn die Bindungsfestigkeit zwischen der leitfähigen Materialschicht und der Photomaske nicht groß genug ist, ist es schwierig, die Verbindungselektrode mit hoher Genauigkeit auszubilden.
030050Λ0925
2. Wenn die leitfähige Materialschicht schwierig zu ätzen ist, gestaltet sich die Ausbildung einer Verbindungselektrode selbst schwierig.
3. Wenn eine Verbindungselek trode aus mehreren unterschiedst
liehen Metallschichten geformt werden soll, müssen mehrere Ätzvorgänge unter Verwendung verschiedener Ätzmittel angewandt werden.
Für die Ausbildung einer Verbindungs elektrode wurde auch bereits ein sog. "Abhebeverfahren" (lift-off method) vorgeschlagen. Dabei wird eine Abstandschicht aus einem Photomaskenmaterial oder aus Polyimidharz auf einer Siliziumoxid-Isolierschicht, die auf einem Halbleitersubstrat ausgebildet ist, geformt, Diese Abstandschicht wird mit einer öffnung zur Ausbildung einer Verbindungselektrode versehen und als Maske für das selektive Wegätzen der Isolierschicht zur Herstellung einer öffnung für die Kontaktierung benutzt. Sodann wird auf der Gesamtoberfläche eine Metall-Leiterschicht vorgesehen. Zu beachten ist dabei, daß diese Metall-Leiterschicht an der die öffnung der Abstandschicht bestimmenden Wand unterbrochen bzw. diskontinuierlich ist. Beim Abtragen der Abstandschicht wird daher die Leiterschicht zusammen mit ersterer entfernt, so daß eine Verbindungselektrode entsteht. Dieses Verfahren, das ein Kunstharz, etwa ein Photomaskenmaterial, als Abstandschicht benutzt, ist jedoch u.a. mit den folgenden Nachteilen behaftet:
1. Da sich dieses Abhebeverfahren auf die Diskontinuität einer Leiterschicht an der eine öffnung der Abstandschicht festlegenden Wand stützt, muß als Abstandschicht eine vergleichsweise dicke Kunstharzschicht vorgesehen werden, wodurch die Ausbildung einer feinen, d.h. schmalen Verbindungselektrode erschwert wird.
30 0 50/0925
2. Da die Kunstharz-Abstandschicht durch Schleuderbeschichtung (spin coating) geformt wird, wird sie zu ihrem Umfangsrand hin zunehmend dicker, was dazu führen kann, daß nach dem Abhebevorgang um die Isolierschicht herum unnötige Verbindungselektroden- und Kunstharzschichten zurückbleiben. Weiterhin bleibt nach dem Abhebevorgang ein dünner Kunstharzrückstand zurück, der bei der Wärmebehandlung (annealing) nach der Ausbildung der Verbindungselektrode zersetzt wird und dabei zu einer Verunreinigung der Halbleitervorrichtung führt.
3. Im allgemeinen bleibt das Substrat beim Vorgang der Bildung der Schicht aus leitfähigem Material (Leiterschicht) erwärmt, damit dieses Material sicher einen Stufenabschnitt zwischen dem Substrat und der Isolierschicht bedecken kann. Die Kunstharz-Abstandschicht wird jedoch unter dem Wärmeeinfluß angeschmolzen oder zersetzt, so daß sie ihre vorgesehene Aufgabe nicht erfüllen kann. Wenn das Substrat andererseits nicht erwärmt wird, kann die Verbin dungs elektrode, d.h. die Leiterschicht, den Stufenabschnitt zwischen Substrat und Isolierschicht nicht ausreichend bedecken.
4. Die unvermeidlich in der Kunstharzschicht enthaltenen Verunreinigungen bewirken eine Verunreinigung der Halbleitervorrichtung bei der Ausbildung der Leiterschicht oder bei der Wärmebehandlung nach der Herstellung der Verbindungselektrode, wodurch eine Verschlechterung der Eigenschaften der Halbleiterelemente hervorgerufen wird. Wenn eine Reinigung der Kunstharzschicht unter Verwendung eines Gemischeslaus H2SO, und H2O2 durchgeführt wird, um die Verunreinigungen zu beseitigen, wird hierbei die Kunstharzschicht selbst angelöst, so daß sie ihre Funktion als Abstandschicht nicht zu erfüllen vermag.
Aufgabe der Erfindung ist damit insbesondere die Schaffung
0 300 50/092 5
eines Verfahrens zur Herstellung einer Halbleitervorrichtung, welches die Ausbildung einer Verbindungselektrode mit hoher Zuverlässigkeit und ohne Beeinträchtigung der Eigenschaften der Vorrichtung erlaubt.
Mit diesem Verfahren soll eine feine bzw. schmale, genau umrissene Verbindungselektrode mit einer sanft abfallenden Seitenfläche bzw. Flanke herstellbar sein.
Diese Aufgabe wird bei einem Verfahren zur Herstellung einer Halbleitervorrichtung der angegebenen Art erfindungsgemäß dadurch gelöst, daß zunächst auf der Oberfläche eines Halbleitersubstrats eine erste Isolierschicht aus einem unteren Siliziumoxidfilm und einem oberen Siliziumnitridfilm ausgebildet wird, daß auf der ersten Isolierschicht eine zweite Isolierschicht aus Siliziumoxid ausgebildet wird, daß auf der zweiten Isolierschicht eine dritte Isolierschicht aus * Siliziumnitrid geformt wird, daß die dritte Isolierschicht zur Bildung einer Maske für die Ausbildung einer öffnung zwecks Herstellung einer Anschluß- oder Verbindungselektrode selektiv abgetragen wird, daß unter Verwendung der Maske der freigelegte Teil der zweiten Isolierschicht zur Ausbildung der öffnung für die Verbindungselektrode weggeätzt wird, daß auf der Gesamtoberfläche des so erhaltenen Gebildes eine Leitermaterialschicht ausgebildet wird, wobei eine nach dem ersten oder dem dritten Verfahrensschritt in der ersten Isolierschicht ausgebildete Kontaktöffnung so mit dem Leitermaterial ausgefüllt ist, daß die auf der ersten Isolierschicht befindliche Leitermaterialschicht mit dem Halbleitersubstrat in Verbindung steht, und daß schließlich die Isolierschicht weggeätzt wird, um die dritte Isolierschicht und die Leitermaterialschicht auf der zweiten Isolierschicht "abzuheben" (to lift-off), so daß die verbleibende Leitermaterialschicht die Verbindungselektrode bildet.
Im folgenden sind bevorzugte Ausführungsbeispiele der Erfindung
0 300 50/092 5
anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
Fig. 1A bis 1F Schnittansichten zur Veranschaulichung der
Verfahrensschritte bei der Herstellung eines bipolaren Transistors nach dem Verfahren gemäß der Erfindung,
Fig. 2A bis 2F Schnittansichten zur Veranschaulichung einer Abwandlung des erfindungsgemäßen Verfahrens zur Herstellung eines bipolaren Transistors,
Fig. 3A bis 3C Schnittansichten zur Veranschaulichung einer
anderen Abwandlung des erfindungsgemäßen Verfahrens zur Herstellung eines bipolaren Transistors und
Fig. 4 eine Schnittansicht eines nach einer weiteren Abwandlung des erfindungsgemäßen Verfahrens hergestellten bipolaren Transistors.
Das erfindungsgemäße Verfahren stützt sich auf ein sog. Abhebeverfahren (lift-off technique). Dabei ist darauf hinzuweisen, daß erfindungsgemäß anstelle der üblichen Abstandoder Trennschicht aus einem Kunstharz, wie Photomaskenmaterial, eine Trennschicht aus einer Siliziumnitridschicht und einer Siliziumoxidschicht angewandt wird. Genauer gesagt: bei diesem Verfahren wird eine erste Isolierschicht aus einem unteren Siliziumoxidfilm und einem oberen Siliziumnitridfilm auf einem Halbleitersubstrat ausgebildet. Sodann werden eine zweite Isolierschicht aus Siliziumoxid und eine dritte Isolierschicht aus Siliziumnitrid nacheinander auf der ersten Isolierschicht geformt. Die dritte Isolierschicht wird selektiv abgetragen, um eine Maske für die Ausbildung einer öffnung für eine Verbindungselektrode zu formen, worauf der freigelegte Teil der zweiten Iso-
030050/092B
lierschicht weggeätzt wird. Selbstverständlich tritt dabei in der zweiten Isolierschicht ein seitliches Anätzen auf, so daß die dritte Isolierschicht die in der zweiten Isolierschicht geformte Öffnung überragt. Da der obere Film derfersten Isolierschicht aus Siliziumnitrid besteht, wird diese bei diesem Verfahrensschritt nicht weggeätzt. Das Laminat aus zweiter und dritter Isolierschicht, in welchem eine Öffnung mit einer speziellen Form ausgebildet ist, wird erfindungsgemäß als Abstand- bzw. Trennschicht benutzt.
Wie erwähnt, besteht die erste Isolierschicht aus einem unteren Film aus Siliziumoxid (SiO2) und einem oberen Film aus Siliziumnitrid (Si3N4). Der SiO2-FiIm und der Si3N4-FiIm besitzen vorzugsweise eine Dicke von 1000 A bis 1,5 μΐη bzw. 1000 bis 2000 8. Vor der Ausbildung einer Leiterschicht muß in der ersten Isolierschicht eine Kontakt-Öffnung ausgebildet werden. Diese Kontaktöffnung kann entweder vor der Formung der zweiten Isolierschicht oder nach dem selektiven Wegätzen der zweiten Isolierschicht ausgebildet werden. Falls jedoch die Kontaktöffnung nach der selektiven Abtragung der zweiten Isolierschicht hergestellt wird, muß eine Maske aus z.B. Photomaskenmaterial auf die Seitenfläche bzw. -flanke des Laminats aus zweiter und dritter Isolierschicht aufgetragen werden. Bevorzugt wird daher die Kontaktöffnung vor der Ausbildung der zweiten Isolierschicht auf der ersten Isolierschicht hergestellt.
Die Dicke der zweiten Isolierschicht hängt von der Dicke der später geformten Verbindungselektrode ab und liegt im allgemeinen zwischen 5000 X und 1,5 μπι. Die zweite Isolierschicht kann aus einer undotierten Siliziumoxidschicht oder einer dotierten Siliziumoxidschicht mxt höherem Ätiarkeitsgrad als dem der undotierten Siliziumoxidschicht gebildet werden. Eine dotierte Siliziumoxidschicht kann beispielsweise aus Phosphorsilicatglas (PSG), Arsensilicatglas (AsSG), Phosphorarsensilicatglas (PAsSG) oder Borsilicatglas (BSG)
030050/0 925
bestehen. Ebenso ist es möglich, ein Laminat aus mehreren verschiedenen Siliziumoxid- bzw. Glasfilmen oder -schichten zu verwenden. In diesem Fall sollte die jeweils untere Schicht vorzugsweise die höhere Ätzbarkeit besitzen. Beispielsweise kann die zweite Isolierschicht aus einem unteren Phosphorsilicatglasfilm mit hoher Phosphorkonzentration und einem oberen Phosphorsilicatglasfxlm mit niedrigerer Phosphorkonzentration oder einem undotierten Siliziumoxidfilm bestehen. Bei einer derartigen isolierschicht kann eine öffnung für eineVerbindungselektrode im unteren Bereich einen größeren Durchmesser besitzen als im oberen Bereich, so daß eine Verbindungselektrode mit einer sanft geneigten Seitenflanke ausgebildet werden kann.
Die dritte Isolierschicht aus Siliziumnitrid sollte vorzugsweise eine Dicke von 1000 bis 2000 8 besitzen. Die Siliziumnitridschicht ist auf photolithographischem Wege unter Verr Wendung eines Photomaskenmaterials selektiv abtragbar. Nach der selektiven Abtragung der Siliziumnitridschicht wird die Photomaske mit Hilfe eines Ätzmittels weggeätzt, das aus einem 3:1-Gemisch aus Schwefelsäure und Wasserstoffperoxid besteht. Da Siliziumnitrid wesentlich ätzbeständiger ist als das Photomaskenmaterial, kann letzteres vollständig beseitigt werden, so daß auf der Siliziumnitridschicht kein Photomaskenmaterial zurückbleibt.
Die zweite Isolierschicht wird unter Verwendung der restlichen dritten Isolierschicht als Maske selektiv weggeätzt. Die Ätzzeit sollte vorzugsweise mindestens das 1,5-fache der Zeitspanne betragen, welche der angeätzte Teil der zweiten Isolierschicht benötigt, um die Sohle dieser Schicht zu erreichen. Aufgrund der genannten Ätzzeit kann die zweite Isolierschicht seitlich angeätzt werden, so daß die dritte Isolierschicht über die hierbei geformte öffnung überhängt. Hieraus ergibt sich, daß eine im nächsten Verfahrensschritt
030050/Ό928
ausgebildete Leitermaterialschicht in jedem Fall diskontinuierlich wird, so daß die auf der dritten Isolierschicht befindliche Leiterschicht leicht entfernt werden
kann.
Das erfindungsgemäß verwendete leitfähige Material besteht beispielsweise aus metallischem Aluminium, einer Aluminiumlegierung, wie Al-Si, Al-Cu und Al-Si-Cu, polykristallinem Silizium sowie einem dreilagxgen Aufbau aus Ti, Pt und Au. Es ist jedoch darauf hinzuweisen, daß metallisches Aluminium und Aluminiumlegierungen keine zufriedenstellende Beständigkeit für das zum Wegätzen der zweiten Isolierschicht
nach der Ausbildung der Leiterschicht verwendete Ätzmittel besitzen. Wenn die Leitermaterialschicht somit aus Al oder Al-Legierung geformt wird, sollte sie mit einem Metall mit hoher Ätzmittelbeständigkeit beschichtet werden, z.B.
mit Ti, Cr, Ni oder Pt. *
Die Verbindungselektrode wird mit der Oberfläche des Halbleitersubstrats über eine in der ersten Isolierschicht gebildete Kontaktöffnung verbunden. Zur Herabsetzung des Kontaktwiderstands zwischen dem Substrat und der Verbindungselektrode wird eine metallische Silicidschicht mit hohem
Schmelzpunkt, wie Platinsilicid oder Molybdänsilicid,
vor der Herstellung der Verbindungselektrode auf der Oberfläche des Substrats ausgebildet.
Im folgenden ist die Erfindung anhand von Beispielen in Anwendung auf bipolare Transistoren beschrieben.
Beispiel 1
Gemäß Fig. 1A wird eine eingelassene ("begrabene") n+-
Schicht 2 selektiv in einem p-Typ-Siliziumsubstrat 1 ausgebildet, worauf durch epitaxiales Aufwachsen eine n-Typ-Epitaxieschicht 3 auf dem Substrat geformt wird. Hierauf
030050/0 925
wird Bor in hoher Konzentration selektiv in die Epitaxieschicht 3 eindiffundiert, um ρ -Kanal-Schnittbereiche 4 auszubilden, worauf Borionen selektiv in die Epitaxieschicht 3 eindiffundiert werden, um in dieser einen inneren Basisbereich 5 und einen äußeren Basisbereich 6 auszubilden. Weiterhin wird Arsen in den inneren Basisbereich 5 und in die Epitaxieschicht 3 eindiffundiert, so daß ein Emitterbereich 7 bzw. ein Kollektorbereich 8 geformt werden und hierauf das Halbleitersubstrat 9 gemäß Fig. 1A erhalten wird.
Anschließend werden die mit dem äußeren Basisbereich 6, dem Emitterbereich 7 und dem Kollektorbereich 8 verbundenen Verbindungselektrodenschichten nach dem erfindungsgemäßen Verfahren hergestellt. In diesem Zusammenhang dürfte die Beschreibung lediglich der mit dem äußeren Basisbereich 6 verbundenen Verbindungselektrodenschicht ausreichen.
Gemäß Fig. 1B wird eine erste Isolierschicht 12 aus einem unteren Siliziumoxidfilm 10 mit einer Dicke von 2000 S und einem oberen Siliziumnitridfilm 11 mit einer Dicke von 1000 2 durch chemisches Aufdampfen (CVD) auf der Oberfläche des Halbleitersubstrats 9 geformt. Anschließend wird die erste Isolierschicht 12 zur Bildung einer Kontaktöffnung 13 auf photolithographischem Wege selektiv weggeätzt. Hierauf werden durch chemisches Aufdampfen auf der ersten Isolierschicht 12 nacheinander eine Siliziumoxidschicht 14 mit einer Dicke von 1 um (zweite Isolierschicht) und eine Siliziumnitridschicht 15 mit einer Dicke von 1000 8 (dritte Isolierschicht) ausgebildet, worauf die Siliziumnitridschicht 15 auf photolithographischem Wege selektiv weggeätzt wird, um eine öffnung 16 entstehen zu lassen.
Unter Verwendung des restlichen Teils der Siliziumnitridschicht 15 als Maske wird hierauf die Siliziumoxidschicht 14 selektiv weggeätzt. Als Ätzmittel wird ein Gemisch aus NH4F
030050/092S
und HF verwendet, wobei die Ätzzeit das 1,5-fache der Zeitspanne beträgt, die nötig ist, um den angeätzten Teil der Siliziumoxidschicht 14 bis zur Oberfläche des Substrats 9 durchzuätzen. Infolgedessen bildet sich gemäß Fig. 1C in der Siliziumoxidschicht 14 eine für die Verbindungselektrode vorgesehene öffnung 17, die größer ist als die öffnung
16 in der Siliziumnitridschicht 15. Mit anderen Worten: die Siliziumnitridschicht 15 kann über die öffnung 17 überhängen. Selbstverständlich wird hierbei auch der in der Kontaktöffnung 13 befindliche Teil der Siliziumoxidschicht 14 ebenfalls entfernt, so daß der äußere Basisbereich 6 des Substrats freigelegt wird. In diesem Verfahrensschritt wird jedoch die erste Isolierschicht 12 aufgrund des Vorhandenseins des oberen Siliziumnitridfilms 11 nicht weggeätzt.
Nach der Ausbildung der öffnung 17 wird auf die gesamte Oberfläche des auf etwa 2000C erwärmten Substrats 9 eine Aluminiumschicht aufgesprüht. Gemäß Fig. 1D ist dabei die auf der ersten Isolierschicht 12 innerhalb der öffnung 17 gebildete Aluminiumschicht 18b vollständig von der auf der Siliziumnitridschicht 15 geformten Aluminiumschicht 18a getrennt. Diese Trennung oder Diskontinuität der Aluminiumschicht ist ersichtlicherweise auf das Vorhandensein der die öffnung
17 überhängenden Siliziumnitridschicht 15 zurückzuführen. Selbstverständlich ist dabei auch die Kontaktöffnung 13 mit Aluminium ausgefüllt, so daß die Aluminiumschicht 18b auf der ersten Isolierschicht 12 mit dem äußeren Basisbereich des Substrats 9 verbunden ist. Die Aluminiumschicht 18b besitzt dabei außerdem sanft geneigte Seitenflanken.
Sodann wird die Siliziumoxidschicht 14 (zweite Isolierschicht) mit einem Gemisch aus NH4F und HF weggeätzt, so daß gemäß Fig. 1E die Siliziumnitridschicht 15 und die auf die Siliziumoxidschicht 14 auflaminierte Aluminiumschicht 18a "abgehoben" werden. Die Aluminiumschicht 18b gemäß Fig. 1D bildet hierauf, wie in Fig. 1E dargestellt ist, eine mit dem
030050/0925
Basisbereich des Substrats 9 verbundene Verbindungselektrode 19a.
Auf die vorstehend beschriebene Weise werden außerdem eine mit dem Emitterbereich verbundene Verbindungselektrode 20a und eine an den Kollektorbereich angeschlossene Verbindungselektrode 21a ausgebildet. Schließlich wird eine Stützschicht 22 aus Si(^ durch chemisches Aufdampfen auf der gesamten Oberfläche ausgebildet, so daß der bipolare Transistor gemäß Fig. 1F hergestellt ist.
Bei dem vorstehend beschriebenen Verfahren wird die Abstandbzw. Trennschicht für die "Abhebefunktion" nicht aus Kunstharz, sondern aus Siliziumoxid und Siliziumnitrid ausgebildet, so daß die Aluminiumschicht unter Erwärmung des Halbleitersubstrats 9 hergestellt werden kann. Infolgedessen ist die in der ersten Isolierschicht 12 geformte öffnung 13 vollständig mit Aluminium gefüllt, so daß die hergestellte Verbindungselektrode eine zufriedenstellende Flächenbedeckung gewährleistet. Außerdem ist dabei die Verbindungselektrode mit kleinen und äußerst genauen Abmessungen und mit leicht abfallenden Seitenflanken ausgebildet. Weiterhin wird bei der Ausbildung der Aluminiumschicht das Halbleitersubstrat nicht verunreinigt, weil auf die Verwendung von Kunstharz als Trennschicht verzichtet wird. Der auf die beschriebene Weise hergestellte bipolare Transistor zeigt infolgedessen vorteilhafte Eigenschaften als Halbleiterelement.
Beispiel 2
Gemäß Fig. 2A wird eine erste Isolierschicht 12 aus einem unteren Siliziumoxidfilm 10 mit einer Dicke von 2000 8 und einem oberen Siliziumnitridfilm 11 mit einer Dicke von 1000 A durch chemisches Aufdampfen auf der Oberfläche eines
030050/0 925
Halbleitersubstrats 9 geformt, welches denselben Aufbau besitzt wie das in Beispiel 1 verwendete Halbleitersubstrat. Anschließend wird die erste Isolierschicht 12 auf photolithographischem Wege selektiv weggeätzt, um eine Kontaktöffnung 13 zu bilden, in welcher der äußere Basisbereich 6 des Substrats teilweise freigelegt ist. Hierauf wird auf der ersten Isolierschicht 12 eine zweite Isolierschicht 14 ausgebildet. Die zweite Isolierschicht 14 besteht dabei aus einem unteren Phosphorsilicatglasfilm 14a, der
21
mit 1,5x10 Atome/cm3 Phosphor dotiert ist und eine Dicke von 0,5 |im besitzt, und einem oberen undotierten Siliziumoxidfilm 14b mit einer Dicke von 0,5 μπι. Weiterhin wird durch chemisches Aufdampfen als dritte Isolierschicht eine Siliziumnitridschicht 15 mit einer Dicke von 1000 8 auf der zweiten Isolierschicht 14 geformt, worauf die Siliziumnitridschicht 15 auf photolithographischem Wege unter Verwendung einer Photomaske zur Ausbildung einer Öffnung 16 * selektiv weggeätzt wird. Nach der Herstellung der Öffnung 16 wird die Photonaske auf der restlichen Siliziumnitridschicht 15 vollständig entfernt.
Die zweite Isolierschicht 14 wird hierauf mit Hilfe eines Ätzmittels aus NH4F und HF unter Verwendung der restlichen Siliziumnitridschicht als Maske selektiv weggeätzt. Die Ätzzeit beträgt das 1,5-fache der Zeitspanne, die nötig ist, um den Ätzvorgang an der zweiten Isolierschicht 14 bis zu deren Boden fortschreiten zu lassen. Wie aus Fig. 2B hervorgeht, wird der untere Phosphorsilicatglasfilm 14a der zweiten Isolierschicht 14 stärker angeätzt als der obere Siliziumoxidfilm 14b, so daß sich zwischen oberem und unterem Film 14b bzw. 14a eine Stufe bildet. Nach Abschluß des Ätzvorgangs wird gemäß Fig. 2C in der zweiten Isolierschicht 14 eine Öffnung 17 für eine Verbindungselektrode geformt.
030050/0925
Der Durchmesser der öffnung 17 ist im unteren Bereich größer als im oberen Bereich, und die Siliziumnitridschicht 15 hängt dabei über die öffnung 17 über. Selbstverständlich wird auch die die Kontaktöffnung 13 in der ersten Isolierschicht ausfüllende zweite Isolierschicht weggeätzt, so daß der äußere Basisbereich 6 des Substrats 9 freigelegt wird. Andererseits wird aufgrund des Vorhandenseins des oberen Siliziumnitridfilms 11 die erste Isolierschicht 12 nicht weggeätzt.
Nach der Herstellung der öffnung 17 wird unter Erwärmung des Substrats 9 auf etwa 2000C auf die Gesamtoberfläche des Substrats eine Aluminiumschicht aufgesprüht. Gemäß Fig. 2D ist dabei die auf der ersten Isolierschicht 12 innerhalb der öffnung 17 geformte Aluminiumschicht 18b vollständig von der auf der Siliziumnitridschicht 15 ausgebildeten Aluminiumschicht 18a getrennt. Die Diskontinuität der Aluminiumschicht ist ersichtlicherweise auf das Vorhandensein der ' die Öffnung 17 überhängenden Siliziumnitridschicht 15 zurückzuführen. Selbstverständlich wird dabei auch die Kontaktöffnung 13 mit Aluminium ausgefüllt, so daß die auf der ersten Isolierschicht 12 ausgebildete Aluminiumschicht 18b mit dem äußeren Basisbereich 6 des Substrats 9 verbunden ist. Weiterhin besitzt die Aluminiumschicht 18b sanft abfallende Seitenflanken.
Im Anschluß an diese Vorgänge wird die aus dem Phosphorsilicafeglasfilm 14a und dem Siliziumoxidfilm 14b bestehende zweite Isolierschicht 14 mit einem Ätzmittel aus NH.F-HF-Gemisch weggeätzt, um die auf die zweite Isolierschicht 14 auflaminierte Siliziumnitridschicht 15 und die Aluminiumschicht 18a "abzuheben". Die Aluminiumschicht 18b gemäß Fig. 2D bildet dabei eine Anschluß- bzw. Verbindungselektrode 19b, die gemäß Fig. 2E mit dem Basisbereich des Substrats 9 verbunden ist.
030050/0925
Eine an den Emitterbereich angeschlossene Verbindungselektrode 20b und eine an den Kollektorbereich angeschlossene Verbindungselektrode 21b werden ebenfalls nach dem beschriebenen Verfahren hergestellt. Schließlich wird durch chemisches Aufdampfen eine Stützschicht 22 aus SiO~ auf die Gesamtoberfläche aufgetragen, so daß der bipolare Transistor gemäß Fig. 2F erhalten wird.
Der auf diese Weise hergestellte bipolare Transistor besitzt im wesentlichen dieselben Eigenschaften wie der bipolare Transistor nach Beispiel 1. Es ist besonders darauf hinzuweisen, daß die Verbindungselektroden 19b, 20b und 21b sehr sanft geneigte Seitenflanken besitzen. Infolgedessen bleibt eine auf der Siliziumoxidschicht 22 gebildete zweite Verbindungselektrode im Bereich über den Verbindungselektroden 19b, 20b und 21b bruchfrei, so daß eine mehrlagige Verbindung mit hoher Zuverlässigkeit gewährleistet wird. *
Beispiel 3
Gemäß Fig. 3A wird eine Ti-Schicht 23 mit ausgezeichneter Ätzbeständigkeit auf den Oberflächen der Aluminiumschichten 18a und 18b bei der Konstruktion gemäß Fig. 2D geformt. Anschließend wird die zweite Isolierschicht 14 aus dem Phosphorsilicatglasfilm 14a und dem Siliziumoxidfilm 14b mit dem Gemisch aus NH. F und HF weggeätzt, um die beiden auf die zweite Isolierschicht 14 auflaminierten Schichten 15 und 18a "abzuheben". Dabei wird selbstverständlich auch die die Aluminiumschicht 18a bedeckende Ti-Schicht abgetragen. Die Ti-Schicht 23 auf der Aluminiumschicht 18b wird · jedoch durch das Ätzmittel in keiner Weise korrodiert, so daß eine vorteilhafte, mit dem Basisbereich des Substrats 9 verbundene Verbindungselektrode 19c erhalten wird (vgl. Fig. 3B).
030050/0925
Auf die beschriebene Weise werden außerdem eine an den Emitterbereich angeschlossene Verbindungselektrode 20c und eine an den Kollektorbereich angeschlossene Verbindungselektrode 21c hergestellt. Schließlich wird auf der Gesamtoberfläche durch chemisches Aufdampfen eine SiO„-Schicht 22 geformt, so daß der in Fig. 3C dargestellte bipolare Transistor erhalten wird.
Die in diesem bipolaren Transistor befindlichen Verbindungselektroden sind mit hoher Genauigkeit ausgebildet und besitzen im Vergleich zu den Verbindungselektroden nach Beispiel 1 und 2 sehr glatte Oberflächen.
Fig. 4 veranschaulicht eine weitere Ausführungsform der Erfindung, bei welcher der Basisbereich 6, der Emitterbereich und der Kollektorbereich 8, die über Kontaktöffnungen 13 in der ersten Isolierschicht 12 freigelegt sind, mit einem* metallischen Silicidfilm, z.B. einem, Platinsilicidfilm 24, mit hohem Schmelzpunkt bedeckt sind. Bei dieser Konstruktion werden die öffnungen für Anschluß- bzw. Verbindungselektroden auf die in Beispiel 1 bis 3 beschriebene Weise geformt, worauf anstelle der Aluminiumschicht gemäß Beispiel 1 bis 3 nacheinander eine Ti-Schicht 25, eine Pt-Schicht 26 und eine Au-Schicht 27 ausgebildet werden. Die drei auf die zweite Isolierschicht auflaminierten Metallschichten werden selbstverständlich anschließend, wie bei den vorher beschriebenen Beispielen, nach dem "Abhebeverfahren" entfernt, so daß mit Basis, Emitter und Kollektor verbundene Anschluß- bzw. Verbindungselektroden 19d, 2Od bzw. 21d mit dreilagigem Aufbau erhalten werden.
Das vorstehend beschriebene Verfahren gemäß der Erfindung bietet u.a. die folgenden Vorteile:
1. Da die Abstand- bzw. Trennschicht für die "Abhebefunktion11 (lift-off function) aus einer Siliziumoxidschicht und einer
030050/0925
Siliziumnitridschicht besteht, kann das Halbleitersubstrat bei der Ausbildung einer Leitermetallschicht erwärmt werden. Infolgedessen kann eine zufriedenstellende Flächenbedeckung der Leiterschicht gewährleistet werden.
2. Da eine Siliziumnitridschicht eine öffnung für eine Verbindungselektrode überhängt bzw. übergreift, kann die Leitermaterialschicht einwandfrei an der Wand, welche die genannte öffnung bildet, diskontinuierlich ausgelegt werden, so daß sich eine schmale bzw. "feine" Verbindungselektrode mit genau festgelegten Abmessungen herstellen läßt. Darüber hinaus erhält die Verbindungselektrode sanft abfallende Seitenflanken. Infolgedessen bleibt eine zweite, über einen Isolierfilm darüber ausgebildete Verbindungselektrode in den Bereichen über den Seitenflanken der ersten Verbindungselektrode bruchfrei. ·
3. Es wird keine Kunstharzschicht als Abstand- bzw. Trennschicht benutzt, und die für die Musterbildung der Trennschicht verwendete Photomaske wird praktisch vollständig abgetragen, so daß auf der Trennschicht keinerlei Photomaske zurückbleibt. Aus diesem Grund treten keine Verunreinigungen bei der Ausbildung der Leitermaterialschicht und bei der Erwärmung der Verbindungselektrode in das Halbleitersubstrat ein, so daß eine Verunreinigung des Halbleitersubstrats (durch Fremdstoffe) vermieden werden kann.
Das vorstehend beschriebene Verfahren gemäß der Erfindung ermöglicht somit die Herstellung einer Halbleitervorrichtung mit einer Verbindungselektrode mit sehr hoher Zuverlässigkeit und ohne Beeinträchtigung der Eigenschaften der Vorrichtung.
030050/0928

Claims (10)

  1. Henkel, Kern, Feiler SrHänzel Patentanwälte
    Registered Representatives
    before the
    European Patent Office
    Tokyo Shibaura Denki Kabushiki Kaisha, Möhlstraße 37
    Kawasaki, Japan D-8000München80
    Tel.: 089/982085-87
    Telex: 05 29 802 hnkl d
    Telegramme: ellipsoid
    MA-55P163-2
    ■ 4. Juni 1980
    Verfahren zur Herstellung einer Halbleitervorrichtung
    Patentansprüche
    1/. Verfahren zur Herstellung einer Halbleitervorrichtung, dadurch gekennzeichnet, daß zunächst auf der Oberfläche eines Halbleitersubstrats eine erste Isolierschicht aus einem unteren Siliziumoxidfilm und einem oberen Siliziumnitridfilm ausgebildet wird, daß auf der ersten Isolierschicht eine zweite Isolierschicht aus Siliziumoxid ausgebildet wird, daß auf der zweiten Isolierschicht eine dritte Isolierschicht aus Siliziumnitrid geformt wird, daß die dritte Isolierschicht zur Bildung einer Maske für die Ausbildung einer öffnung zwecks Herstellung einer Anschluß- oder Verbindungselektrode selektiv abgetragen wird, daß unter Verwendung der Maske der freigelegte Teil der zweiten Isolierschicht zur Ausbildung der öffnung für die Verbindungselektrode weggeätzt wird, daß auf der Gesamtoberfläche des so erhaltenen Gebildes eine Leitermaterialschicht ausgebildet
    030050/0 925
    ORIGINAL INSPECTED
    wird, wobei eine nach dem ersten oder dem dritten Verfahrensschritt in der ersten Isolierschicht ausgebildete Kontaktöffnung so mit dem Leitermaterial ausgefüllt ist, daß die auf der ersten Isolierschicht befindliche Leitermaterialschicht mit dem Halbleitersubstrat in Verbindung steht, und daß schließlich die Isolierschicht' weggeätzt wird, um die dritte Isolierschicht und die Leitermaterialschicht auf der zweiten Isolierschicht "abzuheben" (to lift-off), so daß die verbleibende Leitermaterialschicht die Verbindungselektrode bildet.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Isolierschicht aus mehreren Siliziumoxidfilmen derart unterschiedlicher Fremdatomkonzentration geformt wird, daß der untere Film eine größere Ätzbarkeit besitzt.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Isolierschicht aus einem unteren Film aus einem mit einem Fremdatom dotierten Siliziumoxid und einem oberen Film aus undotiertem Siliziumoxid geformt wird.
  4. 4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß als Fremdatom mindestens ein Element wie Phosphor oder Bor benutzt wird.
  5. 5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Xtzzeit an der zweiten Isolierschicht beim dritten Verfahrensschritt gemäß Anspruch 1 mindestens das 1,5-fache der Zeitspanne beträgt, die für das Durchätzen bis zur Sohle der zweiten Isolierschicht erforderlich ist.
    0 300 50/092B
  6. 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Leitermaterialschicht aus einem Werkstoff, wie Aluminium, Aluminiumlegierung, polykristallines Silizium oder ein dreilagiges Gebilde aus Ti, Pt und Au, hergestellt wird.
  7. 7. Verfahren nach Anspruch 1, 2 oder 6, dadurch gekennzeichnet,, daß die Leitermaterialschicht mit einer Metallschicht abgedeckt wird, die für das beim Ätzen der zweiten Isolierschicht verwendete Ätzmittel beständig ist.
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die die Leitermaterialschicht bedeckende Metallschicht aus einem Metall, wie Ti, Cr, Ni und Pt, geformt wird.
  9. 9. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß vor der Ausbildung der Leitermaterialschicht auf der Fläche des Halbleitersubstrats, die durch die Kontaktöffnung in der ersten Isolierschicht freigelegt ist, eine Platinsilicid- oder Molybdänsilicidschicht ausgebildet wird.
  10. 10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der untere Film der ersten Isolierschicht eine Dicke von 1000 8 bis 1,5 um besitzt, daß der obere Film der ersten Isolierschicht 1000 bis 2000 8 dick ist, daß die zweite Isolierschicht eine Dicke von 5000 8 bis 1,5 um besitzt und daß die dritte Isolierschicht 1000 - 2000 8 dick ist.
    030050/Ό925
DE3021206A 1979-06-06 1980-06-04 Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen Expired DE3021206C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7104379A JPS55163860A (en) 1979-06-06 1979-06-06 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
DE3021206A1 true DE3021206A1 (de) 1980-12-11
DE3021206C2 DE3021206C2 (de) 1986-03-27

Family

ID=13449090

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3021206A Expired DE3021206C2 (de) 1979-06-06 1980-06-04 Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen

Country Status (3)

Country Link
US (1) US4334349A (de)
JP (1) JPS55163860A (de)
DE (1) DE3021206C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0185787A1 (de) * 1984-12-21 1986-07-02 Deutsche ITT Industries GmbH Plastikumhülltes Halbleiterbauelement
EP0609635A1 (de) * 1993-01-19 1994-08-10 International Business Machines Corporation Wolframumhüllungsverfahren zur gleichzeitigen Herstellung von Verdrahtungsleitungen mit integrierten Kontaktstummeln

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821843A (ja) * 1981-07-31 1983-02-08 Oki Electric Ind Co Ltd 半導体装置の製造方法
FR2532471A1 (fr) * 1982-09-01 1984-03-02 Labo Electronique Physique Procede de realisation d'ouverture de faible dimension, utilisation de ce procede pour la fabrication de transistors a effet de champ, a grille alignee submicronique, et transistors ainsi obtenus
US4536942A (en) * 1982-12-09 1985-08-27 Cornell Research Foundation, Inc. Fabrication of T-shaped metal lines for semiconductor devices
JPS6010644A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置の製造方法
FR2577715B1 (fr) * 1985-02-19 1987-03-20 Thomson Csf Procede de realisation de deux structures mos a dielectriques juxtaposes differents et dopages differents et matrice a transfert de trame obtenue par ce procede
US4606998A (en) * 1985-04-30 1986-08-19 International Business Machines Corporation Barrierless high-temperature lift-off process
US4745082A (en) * 1986-06-12 1988-05-17 Ford Microelectronics, Inc. Method of making a self-aligned MESFET using a substitutional gate with side walls
EP0344277A4 (de) * 1987-12-02 1990-05-14 Advanced Micro Devices Inc Selbstausgerichtete zwischenverbindungen für halbleiteranordnungen.
EP0344292B1 (de) * 1987-12-02 1997-04-23 Advanced Micro Devices, Inc. Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen
US4878294A (en) * 1988-06-20 1989-11-07 General Dynamics Corp., Pomona Division Electroformed chemically milled probes for chip testing
US5027062A (en) * 1988-06-20 1991-06-25 General Dynamics Corporation, Air Defense Systems Division Electroformed chemically milled probes for chip testing
JP2746289B2 (ja) * 1989-09-09 1998-05-06 忠弘 大見 素子の作製方法並びに半導体素子およびその作製方法
FR2663155B1 (fr) * 1990-06-12 1997-01-24 Thomson Composants Microondes Procede de realisation d'une grille de transistor.
US5155053A (en) * 1991-05-28 1992-10-13 Hughes Aircraft Company Method of forming t-gate structure on microelectronic device substrate
US5334542A (en) * 1991-11-27 1994-08-02 Oki Electric Industry Co., Ltd. Method of forming T-shaped electrode
US5470801A (en) * 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
US5536677A (en) * 1994-12-01 1996-07-16 Motorola, Inc. Method of forming conductive bumps on a semiconductor device using a double mask structure
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
KR100230744B1 (ko) * 1996-06-29 1999-11-15 김영환 반도체 소자의 제조방법
JP3734586B2 (ja) * 1997-03-05 2006-01-11 富士通株式会社 半導体装置及びその製造方法
WO1998042628A1 (de) * 1997-03-26 1998-10-01 Siemens Aktiengesellschaft Verfahren zum herstellen eines glaskörpers mit mindestens einer ausnehmung
US6609652B2 (en) * 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
TW434196B (en) 1997-06-25 2001-05-16 Ibm Selective etching of silicate
US5965465A (en) * 1997-09-18 1999-10-12 International Business Machines Corporation Etching of silicon nitride
US6033996A (en) * 1997-11-13 2000-03-07 International Business Machines Corporation Process for removing etching residues, etching mask and silicon nitride and/or silicon dioxide
US6150282A (en) * 1997-11-13 2000-11-21 International Business Machines Corporation Selective removal of etching residues
US6200891B1 (en) 1998-08-13 2001-03-13 International Business Machines Corporation Removal of dielectric oxides
US6117796A (en) * 1998-08-13 2000-09-12 International Business Machines Corporation Removal of silicon oxide
JP4093395B2 (ja) * 2001-08-03 2008-06-04 富士通株式会社 半導体装置とその製造方法
DE102004018468A1 (de) * 2004-04-16 2006-02-16 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zum strukturierten Aufbringen einer laminierbaren Folie auf ein Substrat für ein Halbleitermodul
US20060009038A1 (en) 2004-07-12 2006-01-12 International Business Machines Corporation Processing for overcoming extreme topography
US7462770B2 (en) * 2006-02-23 2008-12-09 Ronn Dunnett Hoop body apparatus
US8420978B2 (en) 2007-01-18 2013-04-16 The Board Of Trustees Of The University Of Illinois High throughput, low cost dual-mode patterning method for large area substrates
US8003300B2 (en) * 2007-04-12 2011-08-23 The Board Of Trustees Of The University Of Illinois Methods for fabricating complex micro and nanoscale structures and electronic devices and components made by the same
US8652763B2 (en) * 2007-07-16 2014-02-18 The Board Of Trustees Of The University Of Illinois Method for fabricating dual damascene profiles using sub pixel-voting lithography and devices made by same
KR20100072191A (ko) * 2007-09-11 2010-06-30 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 전자 장치의 제조 방법
US8546067B2 (en) * 2008-03-21 2013-10-01 The Board Of Trustees Of The University Of Illinois Material assisted laser ablation
US7928577B2 (en) 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same
US8187795B2 (en) * 2008-12-09 2012-05-29 The Board Of Trustees Of The University Of Illinois Patterning methods for stretchable structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2319883A1 (de) * 1972-04-28 1973-11-08 Philips Nv Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung
DE2235749A1 (de) * 1972-07-21 1974-01-31 Itt Ind Gmbh Deutsche Verfahren zum herstellen eines leitbahnenmusters
DE2655937A1 (de) * 1975-12-31 1977-07-14 Ibm Verfahren zum planaren isolieren von leitungsmustern, durch chemischen niederschlag aus der dampfphase

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3839111A (en) * 1973-08-20 1974-10-01 Rca Corp Method of etching silicon oxide to produce a tapered edge thereon
US4030942A (en) * 1975-10-28 1977-06-21 International Business Machines Corporation Semiconductor masking for device fabrication utilizing ion implantation and other methods
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
FR2388410A1 (fr) * 1977-04-20 1978-11-17 Thomson Csf Procede de realisation de transistors a effet de champ de type mos, et transistors realises selon un tel procede
US4135289A (en) * 1977-08-23 1979-01-23 Bell Telephone Laboratories, Incorporated Method for producing a buried junction memory device
US4144101A (en) * 1978-06-05 1979-03-13 International Business Machines Corporation Process for providing self-aligned doping regions by ion-implantation and lift-off

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2319883A1 (de) * 1972-04-28 1973-11-08 Philips Nv Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung
DE2235749A1 (de) * 1972-07-21 1974-01-31 Itt Ind Gmbh Deutsche Verfahren zum herstellen eines leitbahnenmusters
DE2655937A1 (de) * 1975-12-31 1977-07-14 Ibm Verfahren zum planaren isolieren von leitungsmustern, durch chemischen niederschlag aus der dampfphase

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0185787A1 (de) * 1984-12-21 1986-07-02 Deutsche ITT Industries GmbH Plastikumhülltes Halbleiterbauelement
EP0609635A1 (de) * 1993-01-19 1994-08-10 International Business Machines Corporation Wolframumhüllungsverfahren zur gleichzeitigen Herstellung von Verdrahtungsleitungen mit integrierten Kontaktstummeln
US5434451A (en) * 1993-01-19 1995-07-18 International Business Machines Corporation Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines

Also Published As

Publication number Publication date
DE3021206C2 (de) 1986-03-27
JPS55163860A (en) 1980-12-20
US4334349A (en) 1982-06-15

Similar Documents

Publication Publication Date Title
DE3021206A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE69220644T2 (de) Herstellung von Dielektrika in Halbleitervorrichtungen
DE10101568B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4125221C2 (de)
DE4138842C2 (de) Gateelektrode und Verfahren zu deren Herstellung
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
DE2355567B2 (de) Verfahren zur herstellung metallischer leitungssysteme auf halbleiteranordnungen
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE19748847A1 (de) Halbleiterbauelement mit einer Vielschichtverbindungsstruktur und Verfahren zur Herstellung desselben
DE3131746A1 (de) "verfahren zur herstellung einer halbleitereinheit"
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE1614457A1 (de) Halbleitervorrichtung und Verfahren zu seiner Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2740757C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3587364T2 (de) Feldeffekttransistor mit selbstjustierter Torelektrode und Verfahren zu seiner Herstellung.
DE69030433T2 (de) Herstellungsmethode für Halbleiterspeicher
DE4321590A1 (de) Dünnschicht-Transistor und Verfahren zu seiner Herstellung
DE3634168A1 (de) Halbleitereinrichtung und herstellungsverfahren dafuer
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE3007500A1 (de) Verfahren zum passivieren eines integrierten schaltkreises
DE4316266C2 (de) Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur und Verfahren zum Herstellen einer solchen
DE3123348A1 (de) Halbleiterbaustein und verfahren zu dessen herstellung
DE4426364A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee