DE2319883A1 - Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung

Info

Publication number
DE2319883A1
DE2319883A1 DE2319883A DE2319883A DE2319883A1 DE 2319883 A1 DE2319883 A1 DE 2319883A1 DE 2319883 A DE2319883 A DE 2319883A DE 2319883 A DE2319883 A DE 2319883A DE 2319883 A1 DE2319883 A1 DE 2319883A1
Authority
DE
Germany
Prior art keywords
layer
auxiliary
auxiliary layer
semiconductor
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2319883A
Other languages
English (en)
Other versions
DE2319883B2 (de
DE2319883C3 (de
Inventor
Bohuslav Symersky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2319883A1 publication Critical patent/DE2319883A1/de
Publication of DE2319883B2 publication Critical patent/DE2319883B2/de
Application granted granted Critical
Publication of DE2319883C3 publication Critical patent/DE2319883C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2323/00—Functional layers of liquid crystal optical display excluding electroactive liquid crystal layer characterised by chemical composition
    • C09K2323/04—Charge transferring layer characterised by chemical composition, i.e. conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/944—Shadow
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Description

GÜNTHER M. DAVID
Ραί η tassessor λ λ λ
Anmelder: N. V. PHiLJPS' GLOdLAMPENFABRIEKEI* ά ° '
Akte > Anmeldung vorni
PHN.6281 A, Va/EVH.
,λ si ^ ι
Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster und durch dieses Verfahren hergestellte Anordnung.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper, auf einer dessen Oberflächen eine Isolierschicht vorhanden ist, wobei in einer Oeffnung in der Isolierschicht eine Halbleiterzone an die Halbleiteroberfläche grenzt, und wobei der Halbleiterkörper mit einem Leitermuster versehen ist, das sich auf der Isolierschicht erstreckt und das über die Oeffnung in der Isolierschicht mit der Halbleiterzone verbunden ist, bei dem auf der Oberfläche des Halbleiterkörpers eine Hilfsschicht aus einem von dem ,des Leitungs— musters verschiedenen Material angebracht wird, welche Hilfsschicht eine oder mehrere Aussparungen in Form des anzubringenden
309845/0884
.·"-.- 2 - PHN. 6281 A.
2319811
Leiternnisters aufweist, wonach auf der Oberfläche auf der Hilfsschieht und in den Aussparungen eine Schicht aus leitendem Material angebracht wird, wobei durch Entfernung der Hilfsschieht und des darauf liegenden Teiles der leitenden Schickt der in den Aussparungen in der Hilfsschieht liegende Teil der leitenden Schicht als das Leitermuster auf dem Halbleiterkörper zurückbleibt.
Die Erfindung bezieht sich weiterhin auf durch ein derartiges Verfahren hergestellte Anordnungen.
Zum Kontaktieren der Basis- und Emitterzonen des Transistors wurde bereits vorgeschlagen, das photolithographische Muster, das als Aetzmaske für die Aetzung der benötigten Kontaktöffnungen in der auf der Halbleiteroberfläche vorhandenen Siliziumdioxydschicht verwendet wird, nach dieser Behandlung auf der Oberfläche beizubehalten und auf dieser Maske eine Palladiumschicht und eine Goldschicht durch Aufdampfen anzubringen. Die überflüssigen Teile der Palladium-Gold-Schicht werden durch das Lösen des Photolackschichtmusters entfernt.
Da bei diesem Verfahren die gebildeten Metallkontakte nur in. den Kontakt öffnungen in der Oxyd schicht auf der Halbleiteroberfläche liegen» ist dieses Verfahren nicht zur Anwendung bei Hochfrequenztransistoren geeignet. Bei Hochfrequenztransistoren sind ja die Abmessungen der Basis- und Emitterzonen und somit auch der zugehörigen Kontakt öffnungen sehr klein. Daher müssen sich die Metallkontakte von den KontakttSffnungen aus weiter über die Isolierschicht erstrecken, damit daran bei der Fertigmontage weitere Leiter
309845/0884
- 3 - PHN.6281 A.
befestigt werden können.
Auch bei integrierten Schaltungen erstrecken sich die Leiterbahnen ausser in den Kontaktöffnungen notwendigerweise auch auf der Isolierschicht.
Dufch den Bedarf an integrierten Schaltungen und Schaltungselementen, wie Transistoren, für immer höhere Frequenzen müssen immer höhere Anforderungen an die verfügbaren Verfahren zum Anbringen feiner Leitermuster gestellt werden. Dabei handelt es sich selten nur um eine weitere Verkleinerung der Details des Leitermusters. Z.B. wird die Wahl der anzuwendenden Materialien durch die erforderliche Haftung an der Unterlage, die beim Betrieb auftretenden Stromdichten, den noch zulässigen elektrischen Reihenwiderstand, die elektrischen Eigenschaften der Kontaktierungen von Schaltungselementen und die erforderliche Stabilität und Korrosionsbeständigkeit des verwendeten Systems beschränkt. Weiter ist es im Zusammenhang mit dem Verfahren zum Anbringen des Leitermusters, bei dem meistens eine oder mehrere Aetzbearbeitungen durchgeführt werden, notwendig, dass die verschiedenen angewendeten Materialien gut und in bezug aufeinander selektiv ätzbar sind.
Ein für das Leitermuster von Halbleiteranordnungen vielfach verwendetes Material ist Aluminium, das neben einer guten Aetzbarkeit eine gute Haftung an der Halbleiteroberfläche und an den üblichen für Isolierung und Passivierung verwendeten Schichten und einen verhältnismässig niedrigen spezifischen Widerstand aufweist. Obwohl Leitermuster aus Aluminium in vielen Hinsichten den zu stellenden Anforderungen
309845/0684
- k - PHN.6281 A.
' 2319811
entsprechen, können sich dabei doch grosse Probleme ergeben. Eines der bekanntesten Probleme bezieht sich auf die Verbindung zwischen dem Leitermuster und dem übrigen Teil der Anordnung, wobei praktisch immer ein Uebergang von Aluminium zu Gold als Leitermaterial benötigt wird. Aluminium und Gold bilden leicht intermetallische Verbindungen, wodurch Aluminium-Gold-Uebergänge oft nicht genügend stabil sind. Obendrein tritt in Aluminium bei hohen Stromdichten Wanderung von Aluminium (electro-migration) auf, wodurch Unterbrechungen in den Leiterbahnen des Musters entstehen. Weiter löst sich Aluminium, insbesondere bei etwas erhöhter Temperatur, leicht in Silizium, wodurch namentlich bei Kontaktierung sehr untiefer Halbleiterzonen von z.B. Silizium-Hochfrequenztransistoren leicht Beschädigung dicht unter der Halbleiteroberfläche liegender pn-Uebergänge auftreten kann.
Auch im Zusammenhang mit Problemen der obenbeschriebenen Art wurde bereits vorgeschlagen, Leitermuster anzuwenden, die aus verschiedenen Metallschichten aufgebaut sind. Es sind z.B.- Leitermuster bekannt, die aus aufeinander liegenden Schichten von Titan und Gold oder von Titan, Platin und Gold bestehen. Die letztere Kombination von Materialien wird bei den sogenannten "beam-leads" (Leiterbäume) verwendet, "Beamleads" sind verdickte Goldteile eines Leitermusters, die in seitlicher Richtung aus dem Halbleiterkörper hervorragen und die zum elektrischen Anschluss dienen.
Aus der obenstehenden Beschreibung, die übrigens, sofern es die an das Leitermuster zu stellenden Anforderungen und die sich beim Anbringen dieses Musters ergebenden
309845/088^
- 5 - PHN.6281 A.
Schwierigkeiten anbelangt, keineswegs vollständig ist, ist es trotzdem einleuchtend, dass es sich hier um ein äusserst wichtiges und durch seine viele Parameter verwickeltes Problem handelt, das in der Halbleitertechnik eine grosse Rolle spielt, und weiter, dass jeder der bekannten Lösungen ein eigenes Kompromiss zugrunde liegt, wobei die bei jedem dieser Verfahren verwendeten Materialien und Bearbeitungen ein genau aufeinander abgestimmtes zusammenhängendes Ganzes bilden.
Sowohl bei aus einer einfachen Schicht, wie Aluminium, bestehenden Leitermustern als auch bei den aus verschiedenen Metallschichten zusammengesetzten Mustern besteht das übliche Anbringungsverfahren darin, dass auf die betreffende Oberfläche eine ununterbrochene leitende Schicht aufgedampft wird, die dann mit Hilfe einer auf übliche Weise auf photolithographischem Wege angebrachten Aetzmaske gemustert wird. Abgesehen von den durch die dabei benötigte optische Abbildung und durch die photοchemischen Vorgänge herbeigeführten Beschränkungen, bestimmen die Grosse und die Reproduzierbarkeit der Unterätzung in bezug auf die Aetzmaske die Kleinstabmessung, die in dem Leitermuster erzielbar ist. Diese Unterätzung hängt u.a. von der Güte der Haftung der leitenden Schicht an der Unterlage und an der Aetzmaske und von dem Ausmass der Selektivität des Aetzmittels für die leitende Schicht in bezug auf die anderen, dem Aetzmittel gleichzeitig ausgesetzten Materialien ab. Weiter wird bei einer zusammengesetzten leitenden Schicht die obere Metallschicht nach Aetzung als Aetzmaske für die darauf folgende Metallschicht
309845/0884
- 6 - PHN.6281 A
dienen, wobei nochmals Unterätzung auftritt.
Die vorliegende Erfindung bezweckt, ein neues Verfahren zum Anbringen von Leiterbahnen zu schaffen, bei dem der Einfluss von Unterätzung auf die Abmessungen, des Leitermusters geringer ist und durch das leichter feine Details im Leitermuster erhalten werden können und bei dem das Leitermuster Völlig oder teilweise aus schwer ätzbaren oder
I
schwer selektiv ätzbaren Materialien bestehen kann.
Die Erfindung gründet sich u.a. auf die Erkenntnis, dass beim Anbringen feiner Leitermuster mit Hilfe einer Hilf sschicht, in der eine negative Abbildung des gewünschten Leitermusters angebracht wird, auf das Erhalten einer befriedigenden Trennung zwischen dem auf der Hilfsschicht liegenden Teil und dem in den Aussparungen liegenden· Teil der leitenden Schicht des Leitermusters besondere Sorgfalt verwendet werden muss* An den Rändern der Aussparungen in der Hilf sschicht muss zu diesem Zweck die leitende Schicht mindestens besonders dünn sein, so dass dort leicht Bruch auftritt. Vorzugsweise müssen jedoch die beiden genannten Teile der leitenden Schicht beim Anbringen der leitenden Schicht bereits völlig voneinander getrennt bleiben. Weiter gründet sich die Erfindung noch auf die Erkenntnis, dass die Hilf sschicht genau gemustert und ausserdem nach dem Anbringen der leitenden Schicht leicht entfernt werden können muss.
Ein Verfahren der eingangs beschriebenen Art ist nach der Erfindung dadurch gekennzeichnet, dass die Hilfsschicht eine erste und eine zweite Schicht aus voneinander verschiedenen Materialien aufweist, wobei als erste Hilfsschicht eine
3098 AS/0884
- 7 - PHN.6281 A.
2319881
zwischen der Halbleiteroberfläche und der zweiten Hilfsschicht liegende Metallschicht verwendet wird, die gelöst werden kann, ohne dass das leitende Material als Leitermuster praktisch angegriffen wird, und wobei bei der Anbringung der Aussparungen in der Hilfsschicht die Aussparungen in der ersten Hilfsschicht durch Unterätzung grosser als die Aussparungen in der zweiten Hilfsschicht werden.
Durch die genannte Unterätzung wird der Rand der zweiten Hilfsschicht über dem Rand der ersten Hilfsschicht hervorragen, wodurch die vorstehenden Ränder der Aussparungen in den Hilfsschichten eine Form aufweisen, die das Anschliessen der auf der Hilfsschicht liegenden Teile an die in den Aussparungen liegenden Teile der leitenden Schicht erheblich erschwert oder praktisch unmöglich macht.
Es ist wichtig, dass eine erste Hilfsschicht verwendet wird, die aus Metall besteht. Viele Metalle sind in genügend reiner Form verfügbar, damit sie bei Anwendung den strengen Anforderungen, die in der Halbleitertechnik in bezug auf das Vermeiden von Verunreinigungen gestellt werden, entsprechen können, Ausserdem können sie meistens auf verhältnismässig einfache Weise, z.B. durch Aufdampfen oder Zerstäubung, und mit einer vorher bestimmten Dicke, angebracht werden, wobei sie auch beim Vorhandensein in einem Vakuum im allgemeinen keine Probleme, z.B. durch Entgasung oder Zersetzung, ergeben,
Weiter sind für eine Vielzahl Metalle, einschliesslich Legierungen, selektive Aetzmittel zum Mustern und/oder zum Entfernen bekannt. Beim Mustern können die üblichen photolithographischen Maskierungsschichten verwendet werden,
309845/0884
- 8 - PHN46281. A.
2319881
Beim Aufdampfen der leitenden Schicht für das Leitermuster kann unbedenklich eine erhöhte Substrattemperatur angewandt werden. Auch bei dieser erhöhten Temperatur, die oft zur Verbesserung der Haftung des Leitermusters an der Unterlage erforderlich ist, ist die metallene erste Hilfsschicht formfest und stabil und weist z.B. selten oder , niemals die Neigung auf, zu zerreissen oder spröde zu werden.
Ein wesentlicher Vorteil des Verfahrens nach der Erfindung besteht übrigens darin, dass dabei, vorallem "wenn auch die zweite Hilfsschicht eine Metallschicht ist, eine grössere Wahlfreiheit in bezug auf die Substrattemperatur während der Anbringung der leitenden Schicht für das Leitermuster erhalten wird. Diese Substrattemperatur übt einen grossen Einfluss auf die Haftung des Leitermusters auf der Isolierschicht und in den Kontaktöffnungen auf der Halbleiteroberfläche aus und ist ausserdem für die elektrischen Eigenschaften der Metall-Halbleiter-Grenzflache von Bedeutung. Bei dem üblichen Verfahren ist die gewählte Substrattemperatur oft ein Kompromiss, das durch den Einfluss auf die Haftung an der Isolierschicht bestimmt wird. Die Haftung an der Isolierschicht soll nämlich nicht derart stark sein, dass bei der Aetzbehandlung zum Mustern der leitenden Schicht die vollständige Entfernung der überflüssigen Teile der leitenden Schicht beträchtlich erschwert oder sogar unmöglich gemacht wird.
Vorzugsweise werden Teile der Halbleiteroberfläche in Oeffnungen in der Isolierschicht frei gelegt, bevor die Hilfsschicht angebracht wird,
309846/0884
- 9 - PHN.6281 A.
Bei dem Verfahren nach der Erfindung kommt die leitende Schicht nur mit der Halbleiteroberflache und der Isolierschicht an denjenigen Stellen in Berührung, an denen endgültig das Leitermuster verlangt wird. Die Haftung zwischen der leitenden Schicht und der Hilfsschicht spielt bei der Entfernung keine wichtige Rolle, weil die Entfernung nicht durch das Wegätzen der leitenden Schicht, sondern durch das Lösen einer darunter liegenden Hilfsschicht erfolgt. Beim Anbringen der ersten Hilfsschicht gentigt meistens eine niedrigere Substrattemperatur, weil die wichtigste Anforderung, die an die Haftung zwischen der Hilfsschicht und der Isolierschicht gestellt wird, ist, dass diese Haftung genügend ist, um die Hilfsschicht genau mustern zu können.
Das Lösen der Hilfsschicht kann trotz der Tatsache, dass diese wenigstens grösstenteils von der leitenden Schicht bedeckt ist, verhaltnismässig schnell erfolgen, weil bei der Wahl des Lösungsmittels die Haftung einer (photolithographischen) Aetzmaske und die Regelung des Ausmasses der Unterätzung nicht berücksichtigt zu werden brauchen, wodurch in diesem Falle ein schnell wirkendes Aetzmittel verwendet werden kann. Wenn die Materialien der Hilfsschichten leitend sind, kann ausserdem, indem sich die Hilfsschichten und die leitende Schicht zugleich in direktem elektrischem Kontakt miteinander in dem Lösungsmittel befinden, leicht ein galvanisches Element erhalten werden. Bei passender Wahl der Materialien können dadurch die erste und/oder die zweite Hilfsschicht erheblich schneller gelöst werden. Dieser Effekt einer beschleunigten Lösung durch die Bildung eines galvanischen
3Q9845/0884
- 10 - PHN.6281 A.
Elements ergibt sich bei dem bisher üblichen Verfahren bei Anwendung von Leitermustern, die aus einer zusammengesetzten Schicht bestehen. Es tritt dann leicht und schnell eine zu starke Unterätzung der unteren Metallschicht auf, wodurch sich namentlich bei feinen Leitermustern grosse Schwierigkeiten ergeben. Dadurch, dass die untere Metallschicht meistens mit einer undurchsichtigen Schicht abgedeckt ist,
I
ist das Ausmass der Unterätzung nicht sichtbar und dadurch praktisch unzuverlässig. Bei der Herstellung ist der Ausschuss daher gross. Ausserdem dient die untere Metallschicht meistens dazu, einen direkten Kontakt zwischen der darauf liegenden Metallschicht und der Halbleiteroberfläche zu verhindern. Auch daher ist es weniger günstig, wenn die seitlichen Abmessungen der unteren Metallschicht kleiner als die der darauf liegenden Metallschicht sind.
Bei Anwendung des Verfahrens nach der Erfindung, bei dem die leitende Schicht nicht durch Ausätzen gemustert wird, treten diese durch Unterätzung herbeigeführten Probleme nicht auf. Die Anwendung der Erfindung ist daher besonders vorteilhaft bei Leitermustern, die aus mehreren Schichten aufgebaut sind, und eine wichtige bevorzugte Ausführungsform des erfindungsgemässen Verfahrens ist daher dadurch gekennzeichnet, dass die Oberfläche des Körpers mit der darauf liegenden gemusterten Hilfsschicht mit einer zusammengesetzten leitenden Schicht dadurch versehen wird, dass nacheinander mindestens zwei Schichten aus voneinander verschiedenen leitenden Materialien angebracht werden.
309845/088/,
- 11 - PHN.6281 A,
Vorzugsweise besteht die untere dieser Schichten, die der Oberfläche des Körpers am nächsten liegt, aus Titan, Chrom, Rhodium, Zirkon, Kobalt, Wolfram oder Tantal. Die obere dieser Schichten besteht vorzugsweise aus Gold. Namentlich Titan, Chrom, Wolfram und Tantal liefern insbesondere, wenn sie bei erhöhten Substrattemperaturen angebracht werden, Metall-Halbleiterkontakte mit günstigen elektrischen Eigenschaften. Die j genannten Materialien haften gut an den üblichen Isolierschichten, z.B, aus Siliziumdioxyd und/oder Siliziumnitrid, Ausserdem schirmen sie, vorausgesetzt, dass die Schicht genügend dick ist, das Gold praktisch völlig gegen die Halbleiteroberfläche ab.
Bei einer weiteren bevorzugten Ausführungsform des Verfahrens nach der Erfindung wird, bevor die Goldschicht angebracht wird, jedoch bei bereits vorhandener Titan-, Chromoder Zirkonschicht, eine Platin- oder Rhodiumschicht angebracht. Die Erfindung vereinfacht in erheblichem Masse die Anwendung von Platin, was namentlich darauf zurückzuführen ist, dass die Platinschicht nicht geätzt zu werden braucht. Die praktische Anwendung von Platin in Leitermustern wurde bisher im wesentlichen durch das Fehlen geeigneter selektiver Aetzmittel und durch die Tatsache, dass Zurücksputtern oder Sputterätzen oft Nachteile aufweist, behindert«
Nach der Erfindung ergibt sich weiter der grosse Vorteil, dass Platin und Rhodium eine bessere Sperre für das Gold bilden als Titan oder Chrom, so dass im Vergleich zu Titan oder Chrom mit einer beträchtlich dünneren Schicht eine gute Abschirmung des Goldes gegen die Halbleiteroberfläche gewähr-
3098^5/0884
- 12 - PHN.6281 A.
leistet werden kann. Die Titan- oder Chromschicht dient dann als Haftschicht für das Platin oder das Rhodium. Bei Anwendung einer Platinzwischenschicht kann die Gesamtdicke der zusammengesetzten Leiterschicht kleiner als bei einer Titan-Gold- oder einer Chrom-Gold-Schicht sein, was, wie nachstehend noch näher erläutert wird, feinere Details in dem Leitermuster ermöglicht»
Andere geeignete Diffusionssperren zur Abschirmung der Goldschicht gegen den Halbleiter werden durch Molybdän, Zirkon, Kobalt, Wolfram und Tantal gebildet, wobei insbesondere Tantal gut an den üblichen Isolierschichten haftet, so dass dabei keine Haftschicht benötigt wird.
Vorzugsweise wird beim Anbringen der leitenden Schicht eine örtliche Materialquelle, wie beim Aufdampfen und Sputtern, benutzt, wobei die Lage dieser Quelle in bezug auf die Oberfläche mit der gemusterten Hilfsschicht derart gewählt ist, dass während der Anbringung der Materialtransport von der Quelle zu dem Körper im wesentlichen in einer Richtung nahezu senkrecht zu der Oberfläche erfolgt.
Beim Anbringen einer zusammengesetzten leitenden Schicht wird vorteilhaft die Lage der örtlichen Quelle des anzubringenden Materials in bezug auf die Oberfläche mit der gemusterten Hilfsschicht während der Anbringung der verschiedenen Schichten praktisch gleich gewählt. Auf diese Weise werden die Ränder der Aussparungen in der Hilfsschicht möglichst scharf und möglichst gleich in den aufeinanderfolgenden Schichten der zusammengesetzten leitenden Schicht abgebildet.
309845/088Λ
-13 - PHN.6281.A.
Eine weitere bevorzugte Ausführungsform des erfindungsgemässen Verfahrens ist dadurch gekennzeichnet, dass eine Hilfsschicht mit einer Dicke, die wenigstens gleich der der leitenden Schicht ist, verwendet wird. Vorzugsweise ist die Dicke der Hilfsschicht grosser als die der leitenden Schicht. Auf diese Weise wird die leitende Schicht an der Stelle der Ränder der Aussparungen in der Hilfsschicht äusserst dünn und in den meisten Fällen sogar völlig unterbrochen sein, wodurch das Entfernen der überflüssigen Teile der leitenden Schicht erleichtert wird.
Bei einer besonderen bevorzugten Ausführungsform des Verfahrens nach der Erfindung wird als zweite Hilfsschicht eine Schicht angebracht, die dünner als die erste Hilfsschicht ist. Je nachdem die zweite Hilfsschicht dünner ist, können in dieser Schicht Aussparungen mit grösserer Genauigkeit und mit kleineren Details angebracht werden. Die Tatsache, dass danach beim Aetzen der darunter liegenden ersten Hilfsschicht Unterätzung auftritt, ist in diesem Zusammenhang weniger bedeutend, weil die Begrenzung des in der Aussparung liegenden Teiles der leitenden Schicht, und also des Leitermusters, durch Schattenwirkung im wesentlichen durch den Rand der Oeffnung in der zweiten Hilfsschicht bestimmt wird, vorausgesetzt, dass naturgemäss die zweite Hilfsschicht nicht derart dünn ist, dass sich der hervorragende Rand abbiegt. Daher ist bei Anwendung einer metallenen zweiten Hilfsschicht die Dicke derselben vorzugsweise mindestens gleich etwa 1000 Ä.
309845/0884
- Ik - PHN.6281 A.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben, Es zeigen:
Fig. 1-3 schematisch Querschnitte durch eine Halbleiteranordnung in verschiedenen Herstellungsstufen des erfindungsgemässen Verfahrens,
Fig. h schematisch eine Draufsicht auf eine andere Halbleiteranordnung, und
Fig. 5-8 schematische Querschnitte durch diese Anordnung in verschiedenen Herstellungsstufen.
Zunächst wird die Herstellung eines Transistors an Hand der Fig. 1-3 beschrieben. Fig. 1 zeigt einen Teil eines Halbleiterkörpers 1, in dem sich zwei Oberflächenzonen und 3 erstrecken. Die Halbleitergebiete 1, 2 und 3 weisen abwechselnde Leitfähigkeitstypen auf und gehören zu dem Kollektor, der Basis bzw. dem Emitter eines Bipolartransistors, Weiter grenzen diese Halbleitergebiete, wie üblich, an eine isolierende und passivierende Schicht 4.
Der bisher beschriebene Halbleiterkörper kann völlig auf übliche Weise hergestellt werden, wobei die üblichen Dotierungstechniken, wie Diffusion und Ionenimplantation, und die üblichen Photoätz- und Maskierungstechniken verwendet werden können.
Die Emitterzone 3 und die Basiszone 2 müssen mit einem elektrischen Anschluss versehen werden, zu welchem Zweck gewöhnlich ein Leitermuster angebracht wird, Fig. 1 zeigt, dass auf einer Oberflache des Körpers 1, 2, 3, k eine erste Hilfsschicht 5 aus Metall angebracht ist, in der z.B, mit
306845/08*4
- 15 - PHN.6281 A.
Hilfe eines Photolackschichtmusters 6 und einer Aetzbehandlung Ausspartingen angebracht werden. Die Form der Aussparungen (Fig. 2), die in der ersten und der zweiten Hilfsschicht bzw. 6 angebracht werden, entspricht der des endgültig gewünschten Leitermusters; mit anderen Worten: in der Hilfsschicht 5» 6 wird eine negative Abbildung des Leitermusters angebracht.
Dann wird auf der gemusterten Hilfsschicht 51 6, eine leitende Schicht 8 angebracht. Diese Schicht bedeckt die Hilfsschicht 5» 6 und befindet sich ausserdem auch in den Aussparungen 7·
Die überflüssigen Teile der leitenden Schicht 8, d.h., die auf der Hilfsschicht 5» 6 liegenden Teile, werden dadurch entfernt, dass die erste Hilfsschicht 5 in einem Bad gelöst wird, in dem das Material der ersten Hilfsschicht 5 gut löslich ist, aber das das Material der leitenden Schicht 8 nicht oder praktisch nicht angreift. Ebenso wie die überschüssigen Teile der leitenden Schicht 8 verschwindet dann auch die zweite Hilfsschicht 6,
Nach dieser Bearbeitung bleiben die Teile 8a der leitenden Schicht 8, die zusammen das gewünschte Leitermuster bilden, auf der Oberfläche des Körpers zurück (Fig. 3),
Es ist wichtig, dass sich die Hilfsschichten leicht anbringen lassen und dass darin auf einfache Weise genau definierte Aussparungen angebracht werden können, während sich die Hilfsschichten weiter während der verschiedenen Herstellungsschritte derart verhalten müssen, dass sie genau definiert sind und kein Problem herbeiführen. Die reinen
309845/088/f
- 16 - PHN.6281 A.
Metalle und auch Legierungen weisen die in diesem Zusammenhang gewünschten Eigenschaften meistens in hohem Masse auf. Diese Gruppe von Materialien lässt sich im allgemeinen leicht, z.B. durch Aufdampfen oder Zerstäuben, anbringen, während ausserdem in nahezu allen Fällen selektive Aetzmittel, die zum Mustern und zum endgültigen Lösen verwendet werden können, bekannt und verfügbar sind, Ausserdem können diese Materialien sehr rein sein und nahezu oder gar keine Verunreinigungen enthalten, was namentlich bei der Herstellung von Halbleiteranordnungen erforderlich sein kann. Weiter bilden diese Materialien stabile, genau definierte Schichten, die eine genügende Temperaturbeständigkeit aufweisen, um auch bei erhöhter Temperatur eine genügende Formfestigkeit beizubehalten, keine Zersetzungserscheinungen aufzuweisen und auch im Vakuum im allgemeinen keine Probleme herbeizuführen.
Das erfindungsgemässe Verfahren kann bei der Herstellung verschiedenartiger Halbleiteranordnungen, wie Dioden, Transistoren und integrierter Schaltungen, bei der ein Leitermuster zur Kontaktierung und/oder zum Miteinanderverbinden von Schaltungselementen verwendet wird, angewandt werden. Bei Halbleiteranordnungen ergeben sich bei der bisher üblichen Anbringung des Leitermusters insbesondere Probleme, wenn das Leitermuster Bahnen mit der minimal erzielbaren Breite enthält. Derartige Bahnen mit minimaler Breite werden z.B. in Halbleiteranordnungen für Hochfrequenzanwendungen und, abgesehen von dem Frequenzverhalten, auch z.B. in integrierten Schaltungen im Zusammenhang mit dem an der Oberfläche verfügbaren Raum benötigt,
309845/0884
- 17 - PHN.6281 A.
In dem Beispiel sind in der Isolierschicht 4 Oeffnungen angebracht, in denen die Halbleiterzonen 2 und 3 bis zu der Halbleiteroberfläche reichen und über die das endgültige Leitermuster 8a mit diesen Halbleiterzonen verbunden ist« Die Oeffnungen 9 sind wenigstens in einer Richtung kleiner als die Aussparungen 7 in der Hilfsschicht 5» 6, so dass die endgültige Leiterbahn 8a sich von den Oeffnungen 9 aus weiter über die Isolierschicht h erstreckt,
¥eiter können die Oeffnungen 9 angebracht werden, nachdem die Oberfläche mit der gemusterten Hilfsschicht 5» 6 versehen ist; sie werden jedoch vorteilhaft angebracht, bevor die erste Hilfsschicht 5 aufgebracht wird. Nötigenfalls kann dann, nachdem die Hilfsschicht 5» 6 gemustert worden ist und bevor die leitende Schicht 8 angebracht wird, noch eine kurzzeitige Aetzbehandlung, für die meistens keine besondere Aetzmaske benötigt wird, durchgeführt werden, um die Oeffnungen 9 gründlich zu reinigen und eine z.B. noch vorhandene Oxydhaut zu entfernen. Die aus den Oeffnungen 9 noch zu entfernende Schicht wird meistens erheblich dünner als die Isolierschicht h sein, was insbesondere notwendig ist, wenn dabei ohne Maske mit einem Aetzmittel geätzt wird, in dem auch das Material der Isolierschicht k löslich ist. Z.B. kann die Oeffnung 9 oberhalb der Basiszone 2 vor der Anbringung der Hilfsschicht gebildet werden, wonach während der genannten kurzzeitigen Aetzbehandlung die Oeffnung 9 oberhalb der Emitterzone dadurch erhalten wird, dass die Oeffnung, durch die die Emitterzone dotiert ist, wieder frei gelegt wird.
309845/0884
- 18 - -. PHN..62.81 A.
Aus Obenstehendem geht hervor, dass zur Entfernung der überflüssigen Teile der leitenden Schicht 8 eine Trennung zwischen diesen Teilen und dem Leitermuster 8a erforderlich ist, wobei diese Trennung den Rändern der Aussparungen 7 möglichst folgen muss. Wenn die leitende Schicht 8 genügend dünn und/oder spröde ist und der Abstand zwischen den Bahnen des Leitermusters nicht zu klein ist, kann diese Trennung
t
während und/oder nach der Entfernung der Hilfsschicht 5» 6 durch Brechen erhalten werden, wobei nötigenfalls eine Ultraschallschwingungsbehandlung durchgeführt werden kann.
Insbesondere, wenn die leitende Schicht z.B. durch Aufdampfen oder Zerstäuben angebracht wird, kann dafür gesorgt werden, dass die leitende Schicht 8 an der Stelle der Ränder der Aussparungen 7 dünn oder sogar völlig unterbrochen ist. In diesem Zusammenhang empfiehlt es sich, auch, insbesondere bei Leitermustern mit geringen Abmessungen, z.B. bei Bahnen mit einer Breite von einigen Mikrons, deren gegenseitige Abstände in derselben Grössenordnung liegen, eine Hilfsschicht 5» 6 anzuwenden, deren Dicke mindestens gleich der der leitenden Schicht 8 ist.
Wenn die leitende Schicht 8 völlig oder teilweise aus sehr duktilen Materialien, wie Gold, besteht, können diese Materialien durch Zusatz geringer Mengen anderer Stoffe, z.B. beim.Aufdampfen, spröder gemacht werden. Z.B. können zu diesem Zweck Gold Arsen-, Bor- oder Nickelspuren zugesetzt werden«
Im vorliegenden Beispiel besteht die Isolierschicht K aus Siliziumdioxyd und/oder Siliziumnitrid. Für'die erste
309845/0884
- 19 - PHN.6281 A.
Hilfsschicht 5 kann Kupfer oder Silber verwendet werden, wobei die Haftung zwischen einer solchen Schicht und der Isolierschicht 4 dadurch verbessert werden kann, dass zunächst eine dünne Haftschicht, z.B. aus Titan, Chrom oder, wie im vorliegenden Falle, aus Aluminium angebracht wird. Eine derartige Haftschicht weist vorzugsweise eine Dicke zwischen etwa 0,01 und etwa 0,15/Um auf. Erwünschtenfalls kann' diese Haftschicht aus den Aussparungen 7 entfernt werden, bevor die leitende Schicht 8, die in diesem Falle gleichfalls aus Aluminium besteht, angebracht wird.
Dann kann die erste Hilfsschicht in Salpetersäure gelöst werden, wobei die darunter liegende Haftschicht nötigenfalls z.B. durch Oxydieren oder Lösen entfernt werden kann. Die Aluminiumhaftschicht weist z.B. eine Dicke von etwa 300 - 500 Ä* auf, während die Dicke der ersten Hilfsschicht z.B. etwa 1,5/van. und die der leitenden Schicht z.B. etwa 1 /um beträgt.
Das zweite Ausführungsbeispiel bezieht sich auf die Herstellung eines planaren Hochfrequenztransistors, von dem Fig. 4 schematisch eine Draufsicht zeigt. Dieser Transistor enthält eine Kollektorzone 21, eine Basiszone 22 und zwei Emitterzonen 23. Weiter ist schematisch mit gestrichelten Linien ein Leitermuster 24 angegeben, das Kontaktflächen 25 und 26 zum Anschluss von Anschlussleitern für den Emitter bzw. die Basis aufweist, welche Kontaktflächen je eine Anzahl Ausläufer oder Finger 27 bzw, 28 besitzen, die mit den Emitterzonen 23 bzw. der Basiszone 22 verbunden sind. Unter
309845/088^
- 20 - . PHN.6281.A.
den Basisfingern 28 erstrecken sich im Halbleiterkörper Kontaktzonen 29» die zu der Basiszone 22 gehören und u.a. zur Herabsetzung des Basisreihenwiderstandes dienen.
Die Abmessungen der Emitterzonen betragen z.B. 40/um χ 1,5/Um. Die Oberfläche der Basiszone ist z.B. etwa 45 /um χ 31 »5 /vom D:i-e Kontaktzonen 29 weisen z.B. eine Länge von 40/um und eine Breite von 5/um auf. Die Breite der Finger und 28 beträgt z.B. etwa 2/um und der Abstand zwischen zwei benachbarten Fingern 27 und 28 beträgt z.B. etwa 4/um.
In dem Querschnitt nach Fig. 5 ist angegeben, dass die Kollektorzone 21 aus einem niederohmigen Substrat 21b und einer hochohmigen epitaktischen Schicht 21a vom gleichen Leitfähigkeitstyp besteht.
Die Kontaktzonen erstrecken sich bis zu einer Tiefe von etwa 1 /um unterhalb der Halbleiteroberfläche 30. Der übrige Teil der Basiszone 22 weist eine Dicke von etwa 0,3/um auf. Die Emitterzonen 23 befinden sich in dem dünnen Teil der Basiszone 22 und weisen eine Tiefe von 0,15,um auf.
Auf der Halbleiteroberfläche ist eine Isolierschicht vorgesehen, in der sich Oeffnungen 32 und 33 mit Abmessungen von etwa 40/um χ 1 ,5 /um zum Kontaktieren der Basiszone bzw. der Emitterzonen befinden.
Auch in diesem Falle kann die bisher beschriebene Struktur unter Verwendung üblicher Techniken erhalten werden.
In Fig. 6 ist ein-Teil des Querschnittes nach Fig. 5 der Deutlichkeit halber vergrössert dargestellt. Nach der Erfindung ist auf der Oberfläche eine erste Hilfsschicht 34 angebracht, die in diesem Falle aus einer etwa 1 ,um dicken
309845/088A
- 21 - PHN.6281 A.
231988?
Aluminium schicht besteht. Auf* dieser ersten Hilf sschicht ist eine zweite Hilfsschicht 35 angebracht, die aus Chrom besteht und eine Dicke von Ot1 bis 0,2 >um aufweist. Auf der zweiten Hilfsschicht 35 ist ein Photolackschichtmuster 86 angebracht, mit dessen Hilfe eine genaue negative Abbildung des gewünschten Leitermusters in der Ghromschicht 35 erhalten werden kann. Die zweite Hilfsschicht 35 ist derart dünn, dass nur in geringem Masse oder keine Unterätzung auftritt, wodurch die in diese Schicht gelltzten Oeffnungen genau definiert sind und in bezug auf ihre Abmessungen praktisch nicht von den Oeffnungen in dem Photolackschichtmuster 86 abweichen.
Danach wird die erste Hilfsschicht 3k geätzt, wobei die gemusterte zweite Hilfsschicht 35 als Aetzmaske dient. Dabei tritt eine beträchtliche Unterätzung auf, weil die erste Hilfsschicht 3^ erheblich dicker als die zweite Hilfsschicht 35 ist (Fig. 7). Dabei muss die zweite Hilfsschicht derart dick sein, dass die hervorragenden Ränder praktisch nicht durchbiegen. Die zweite Hilfsschicht weist daher vorzugsweise eine Dicke von mindestens 0,1 /um auf. Die vorstehenden Ränder der Oeffnungen in der Hilfsschicht 3^, 35 weisen nun ein mehr oder weniger U-förmiges Profil auf, das nötigenfalls dadurch vertieft werden kann, dass die Aetzbehandlung der Hilfsschioht 3k verlängert wird, um das Ausmass der Unterätzung zu vergröVssern.
Das Photolackschichtmuster 86 wird nach Wahl nach Aetzung der Hilfsschicht 35 oder nach Aetzung der ersten Hilfsschicht 3k und vorzugsweise vor dem Anbringen der leitenden Schicht gründlich entfernt. Im letzteren Falle
309845/0884
- 22 - PHN.6281 A.
werden keine organischen Reste auf der Oberfläche zurückbleiben, die bekanntlich manchmal Haftungsprobleme herbeiführen können und auch die elektrischen Eigenschaften von Metall-Halbleiter-Grenzflächen manchmal beeinträchtigen können. Bevor die endgültige Metallisierung angebracht wird, können die Oeffnungen 32 und 33 in der Isolierschicht 3^- gereinigt werden. Z.B. wird während einiger Sekunden in einer gepufferten HF-(NHj, )F-L8s"ung geätzt, um eine etwaige Oxydhaut aus diesen Oeffnungen zu entfernen. Auch kann während dieser Behandlung, für die keine Maskierungsschicht benötigt wird, die während der Diffusion der Emitterzonen 23 in den Diffusionsfenstern gebildete Oxydschicht aus diesen Fenstern entfernt werden. In diesem Falle sind die Kontaktöffnungen 33 für die Emitterzonen 23 praktisch gleich den für diese Zonen 23 verwendeten Diffusionsfenstern.
Dann wird eine Titanschicht 36 angebracht. Dies erfolgt vorzugsweise unter herabgesetztem Druck durch Aufdampfen oder Zerstäuben. Während dieser Behandlung wird der Halbleiterkörper auf eine Temperatur von etwa 3OO*C erhitzt, um eine gute Haftung zwischen dem Titan einerseits und der Halbleiteroberfläche und der Isolierschicht 31 andererseits sicherzustellen. Die Dicke der Titanschicht 36 beträgt etwa 0,A /um.
Auf entsprechende Weise wird auf der Titanschicht 36 eine etwa 0,8 /um dicke Goldschicht 37 angebracht.
Zum Lösen der Aluminiumschicht 3^ wird der Körper einige Minuten lang in eine Lösung eingetaucht, die z.B. HCl und FeCl, enthält, In diesem Falle kann ein schnell
309845/0884
- 23 - . PHN.6281.A
wirkendes Aetzmittel verwendet werden, weil kein Muster ausgeätzt zu werden braucht. Im letzteren Falle müsste ja wegen der Unterätzung eine genau geregelte und also langsam vor sich gehende Aetzbehandlung durchgeführt werden. Dann kann der Körper z.B. unter einem Wasserstrahl durch Spülen gereinigt werden. Die ursprünglich auf der Aluminiumschicht 3k liegenden Teile der Schichten 35, 36 und 37 sind nun entfernt und auf dem Körper bleiben nur die ursprünglich in den Aussparungen der Hilfsschichten Jk und 35 liegenden Teile der zusammengesetzten leitenden Schicht 36, 37 zurück.
Fig. 8 zeigt einen Querschnitt durch die Anordnung in dieser Herstellungsstufe, wobei dieser Querschnitt längs der Linie VIII-VIII in Fig. k verläuft.
Die Halbleiteranordnung kann auf übliche Weise weiter behandelt und z.B. fertigmontiert und mit einer Umhüllung versehen werden. Auf den Kontaktflächen 25 und 26 können Golddrähte für den Emitter und die Basis angebracht werden. Die Kollektorzone 21 a, b kann auf der Unterseite z.B. durch Befestigung mittels eines Lötvorgangs auf einem leitenden Boden oder Stift der Umhüllung, kontaktiert werden.
Wie bereits erwähnt wurde, ist es insbesondere bei Leitermustern mit kleinen Abmessungen erwünscht, dass die leitende Schicht nach dem Aufbringen an der Stelle der Ränder der Aussparungen sehr dünn und vorzugsweise sogar diskontinuierlich ist. In diesem Zusammenhang wird die leitende Schicht vorzugsweise aus der Gasphase unter herabgesetztem Druck und unter Verwendung einer örtlichen Materialquelle, wie durch Aufdampfen oder Zerstäuben, angebracht. Insbesondere
309845/0884
- Zk - PHN.6281.A
wenn der Mat erial transport während der Anbringung der leitenden Schicht im wesentlichen in einer Richtung praktisch senkrecht zu der zu tiberziehenden Oberfläche stattfindet, werden die Aussparungen in der Hilfsschicht gut in der leitenden Schicht abgebildet, und wird die leitende Schicht durch das Hervorragen der zweiten Hilfsschicht an den Stellen der Ränder der Aussparungen äusserst dünn sein oder völlig unterbrochen bleiben.
Es hat sich gezeigt, dass es in diesem Zusammenhang auch günstig ist, eine derartige Hilfsschicht zu verwenden, dass die Dicke der ersten Hilfsschicht oder wenigstens die Gesamtdicke der Hilfsschichten etwa gleich oder vorzugsweise grosser als die Dicke der leitenden Schicht ist.
Bei Anwendung einer zusammengesetzten leitenden Schicht wird vorzugsweise die Lage der Materialquelle in bezug auf die zu tiberziehende Oberfläche für die verschiedenen aufzubringenden Schichten möglichst gleich gewählt, wodurch die Schattenwirkung der Ränder der Aussparungen der Hilfsschicht für diese verschiedenen Schichten praktisch gleich ist, während das Leitermuster besonders genau definierte Ränder erhält, wobei die seitlichen Abmessungen und die Lagen der verschiedenen Schichten des Leitermusters genau einander gleich sind und wenigstens die senkrechten Projektionen auf die Oberfläche weiter von der Oberfläche entfernter Schichten nicht ausserhalb der Projektion der untersten, der Oberfläche am nächsten liegenden Schicht fallen.
Es ist einleuchtend, dass, je nachdem die Unterbrechung der leitenden Schicht an den Rändern des Musters in der
309845/0884
- 25 - PHN.6281 A.
Hilfsschicht vollständiger ist, sich die Hilfsschicht leichter löst. In diesem Zusammenhang hat die U-f8rmige Profilierung der vorstehenden Ränder der Hilfsschicht, wie sie mit einer verhältnismässig dicken ersten Hilfsschicht und einer verhältnismässig dünnen zweiten Hilfsschicht, die als Aetzmaske für die erste Hilfsschicht dient, erzielt wird, einen besonders günstigen Effekt, Eine weiter Möglichkeit besteht darin, dass die Aussparungen durch Rücksputtern angebracht werden. Bekanntlich tritt bei diesem Rücksputtern oder Sputterätzen praktisch keine oder wenigstens eine viel geringere Unterätzung als bei Anwendung einer Aetzflüssigkeit auf. Auch letzteres ist im Rahmen der Erfindung vorteilhaft, namentlich wenn der gegenseitige Abstand benachbarter Teile des Leitermustere verhältnismässig klein ist, wie nachstehend noch erläutert wird.
Als Maskierungsschicht beim Sputtern kann ein Photolackschichtmuster Anwendung finden. Diese Photolackschicht wird dann während des Aetzvorgangs warm. Bei den bisher üblichen Metallisierungsvorgängen ist es nachteilig, wenn Photolackschichten erhitzt werden, weil bekanntlich Photolackschichten nach Erhitzung oft nur schwer entfernt werden können. Im Rahmen der Erfindung wird die Hilfsschicht durch Sputterätzen gemustert. Nach dem,Sputterätzen befinden sich die Rückstände der Photolackschicht also auf der Hilfsschicht, wodurch sie einfach durch das Lösen der Hilfsschicht zugleich mit den überflüssigen Teilen der leitenden Schicht entfernt werden, Weiter ist es wichtig, dass z.B. Aluminium leichter durch Rticksputtern geätzt werden kann als Titan und Platin.
309845/0884
- 26 - PHN.6281 A.
Ein weiterer Nachteil der Anwendung von Sputterätzen statt chemischen Aetzens in den üblichen Metallisierungsvorgängen ist der, dass die überflüssigen Teile der leitenden Schicht bis auf* die Isolierschicht weggeätzt werden müssen. Beim Sputterätzen kann dann leicht Beschädigung dieser Isolierschicht auftreten und kann darin ausserdem Ladung eingebaut werden, wodurch die elektrischen Eigenschaften der Anordnung leicht beeinträchtigt werden können.
Bei Anwendung von Sputterätzen im Rahmen der Erfindung können diese Effekte einfach dadurch vermieden werden, dass das Sputterätzen beendet wird, bevor die Aussparungen in der Hilfsschicht völlig angebracht sind. Die Aussparungen können weiter durch chemisches Aetzen geöffnet werden. Dabei tritt dann die gewünschte Unt.erätzung der ersten in bezug auf die zweite Hilfsschicht auf. Auf diese Weise wird also auch eine mehr oder weniger U-förmige Profilierung der vorstehenden Ränder erhalten, die in bezug auf die Unterbrechungen der leitenden Schicht einen günstigen Effekt aufweist. Durch Anwendung von Sputterätzen können also auch mit einer verhältnismässig dicken Hilfsschicht verhältnismässig kleine gegenseitige Abstände in dem Leitermuster erzielt werden.
Um das Lösen der Hilfsschicht weiter zu erleichtern, kann, wenn der zur Verfügung stehende Raum dies gestattet, eine grössere Anzahl Aussparungen in der Hilfsschicht angebracht werden als für das Leitermuster bestimmt notwendig ist. Eine andere Möglichkeit besteht darin, dass die gemusterte Hilfsschicht während der Anbringung der leitenden Schicht örtlich, z.B. am Rand der Halbleiteranordnung mit
309845/0884
- 27 - · PHN.6281.A
einer Maske abgeschirmt wird, so dass die Hilfsschicht teilweise unbedeckt bleibt.
Während der Lösung der Hilfsschicht können die verschiedenen Metalle der Hilfsschicht und der leitenden Schicht miteinander in direktem elektrischem Kontakt in dem verwendeten Bad sein. Die Hilfsschicht kann sich dabei besonders schnell unter der Einwirkung des durch das Vorhandensein dieser verschiedenen Metalle gebildeten galvanischen Elements lösen. Dieser Effekt ergibt sich bei dem bisher üblichen Verfahren auch bei der Anwendung von Leitermustern aus zusammengesetzten Schichten und ist dann besonders nachteilig, weil dadurch die Unterätzung der unterliegenden Schichten des Leitermusters selber beschleunigt wird und sich weniger gut regeln lässt.
Fie erwähnt wurde, ist die Dicke der Hilfsschicht vorzugsweise mindestens gleich der der leitenden Schicht« Beim Anbringen der Aussparungen in der Hilfsschicht wird jedoch, je dicker die Hilfsschicht wird, die auftretende Unterätzung stärker werden. In dem zweiten Beispiel ist beschrieben, wie der Einfluss dieser Unterätzung auf die Abmessungen der Bahnen des Leitermusters praktisch völlig durch die Anwendung einer verhältnismässig dünnen zweiten Hilfsschicht beseitigt werden kann. In diesem Falle ist jedoch noch zu berücksichtigen, dass die Unterätzung dem minimal erzielbaren gegenseitigen Abstand zwischen benachbarten Bahnen des Leitermusters eine untere Grenze stellt. Zwischen dem Basisfinger 28 und den benachbarten Emitterfingern 27 müssen ja Teile der Hilfsschicht 3h erhalten
309845/0884
- 23 - . PHN.6281 A.
bleiben (Fig, ?)· Insbesondere bei kleinen Abständen zwischen den Bahnen ist es daher wichtig, dass die Dicke der Hilfsschicht nicht grosser gewählt wird als bestimmt erforderlich ist. Dies bedeutet, dass auch die Dicke der leitenden Schicht vorzugsweise möglichst gering gehalten werden muss. Dies trifft auch zu, wenn die Hilfsschicht durch Rücksputtern gemustert wird, sei es in geringerem Masse, weil beim Sputterätzen eine geringere Unterätzung auftritt.
In dem zweiten Beispiel ist die Titanschicht 36 etwa 0,k ,um dick. Dabei spielt es eine Rolle, dass diese Schicht u.a. als Sperrschicht zwischen dem Halbleitermaterial und der Goldschicht 37 dient. Ein Material, das eine viel bessere Sperre bildet, ist Platin. Platin ist jedoch praktisch nicht selektiv ätzbar und eignet sich daher weniger gut zur Anwendung bei dem üblichen bekannten Verfahren, Die vorliegende Erfindung schafft nun ein geeignetes leicht durchführbares Verfahren, bei dem Platin sehr gut als Sperre verwendet werden kann, Ausserdem weist Platin im Raheran der Erfindung den Vorteil auf, dass die Gesamtdicke der leitenden Schicht kleiner sein kann. Die in dem zweiten Beispiel beschriebene Ti-Au-Schicht kann z.B, durch eine zusammengesetzte leitende Schicht ersetzt werden, die aus einer 300 Ä* dicken als Haftschicht dienenden Titanschicht, einer 1500 S dicken die benötigte Sperrschicht bildenden Platinschicht und einer etwa 0,8 /um dicken Goldschicht besteht. Damit beträgt die Gesamtdicke der leitenden Schicht statt etwa 1,2 /um weniger als 1 /um.
309846708.84
- Q? - PHN.6281.A
Bei Anwendung von Tantal für die Sperrschicht ist keine Haftschicht erforderlich, so dass dann die Titanschicht fortgelassen werden kann. Tantal ist ausserdem für die Sperrschicht besonders geeignet, weil, gleich wie bei Platin bereits eine sehr dünne Schicht genügend ist, um zu verhindern, dass in dem gewünschten Temperaturbereich das Gold durch Diffusion durch die Tantalschicht hindurch den Halbleiter erreichen kann und dadurch die elektrischen Eigenschaften der Anordnung beeinträchtigen kann. Weiter ist die Korrosionsbeständigkeit von Tantal besonders gross. Rhodium kann sowohl als Sperrschicht als auch als Leiter verwendet werden, wobei bei genügender Dicke nur eine sehr dünne Goldschicht benötigt wird, die dann nur noch zur Erleichterung der Herstellung weiterer Verbindungen, z.B. bei der Fertigmontage, dient. Z.B. kann eine zusammengesetzte leitende Schicht, die aus etwa 0,1/um Titan, 0,5 bis 0,6/um Rhodium und 0,05/um Gold besteht, verwendet werden. Weiter ist die Haftung von Rhodium auf den üblichen Isolierschichten erheblich besser als z.B. bei Platin, so dass erwünschtenfalls bei Anwendung von Rhodium als Sperrschicht und/oder als Leiter die Titanschicht fortgelassen werden kann.
Ein weiterer Vorteil der Erfindung hängt mit der Tatsache zusammen, dass Halbleiteranordnungen gewöhnlich in einer Anzahl zugleich in derselben Halbleiterscheibe hergestellt werden, welche Scheibe in einer der le'tzten Herstellungsstufen meistens durch Kratzen und Brechen in einzelne Anordnungen unterteilt wird. Dabei ist es üblich, spätestens während der Anbringung der Kontaktfenster auch
3098U/0884
- 30 - PHN.6281 A.
die Isolierschicht an der Stelle der Kratzbahnen zu entfernen, damit einer ausserordentlich schnellen Abnutzung des beim Kratzen verwendeten Meisseis entgegengewirkt wird. Bei dem üblichen Metallisierungsverfahren kommt die Titan-Gold-Schicht auch in diesen Kratzbahnen mit der Halbleiteroberfläche in Berührung, wo sie, gleich wie in den Kontakt Öffnungen, auf den zu kontaktierenden Zonen mit dem Halbleiter legiert. Einerseits "bilden sich durch dieses Legieren in den Kontakt-Öffnungen Metall-Halbleiter-Uebergänge hoher Güte, während andererseits dadurch das Metall in den Kratzbahnen so schwer entfernbar ist, dass eine zusätzliche Abnutzung des Meisseis beim Kratzen praktisch unvermeidlich ist. Bei Anwendung der Erfindung kann die Kratzbahn einfach von der Hilfsschicht bedeckt werden, so dass die leitende Schicht dort nicht mit der Halbleiteroberfläche in Berührung kommen kann. Dies trifft insbesondere zu, wenn die Oeffnungen in der Isolierschicht angebracht werden, bevor die Oberfläche mit einer Hilfsschicht versehen wird.
Nötigenfalls kann die Haftung der verschiedenen verwendeten Schichten durch Zwischenfügung einer dünnen Haftschicht, die z.B. aus Aluminium, Titan oder Chrom bestehen kann, verbessert werden. Auch kann beim Kontaktieren von Haibleiteranordnungen unter der leitenden Schicht eine dünne zusätzliche Schicht zur Verbesserung der Kohtakteigenschaften angebracht werden, Z.B. kann in den KontaktÖffnungen 9 in der Isolierschicht 4 (Fig. 3) eine Platinsilicid- Paladiumsilicid- oder Kobaltsilicidschicht angebracht werden, bevor die leitende Schicht 8a angebracht wird, Palladiumsilicid
30 9845/0884
- 31 - ' PHN.6281 A.
und Kobaltsilicid kennen z.B. direkt vor der leitenden
Schicht durch Zerstäuben angebracht werden.
Unter einer leitenden Schicht aus Titan-Gold oder
Titan-Platin-Gold kann z.B. eine Aluminiumschicht mit einer Dicke von 100 bis 1000 A angewandt werden. In diesem Falle
kann bei Anwendung einer Aluminiumhilfsschicht eine gewisse Unterätzung der dünnen Aluminiumkontaktschicht auftreten.
Diese Unterätzung kann dadurch vermieden werden, dass z.B.
bei einer Substrattemperatur von 200 bis 3000C nacheinander Aluminium, Titan und Gold angebracht werden, wobei das
Aluminium eine Dicke von etwa 100 bis 300 A aufweist, wonach eine Nacherhitzung auf 300 bis JfOO0C während z.B. etwa
einer halben Stunde durchgeführt wird. Die dann erhaltene
leitende Schicht wird beim Wegätzen der Aluminiumhilfsschicht in einer Lösung von HCl und PeCl„ praktisch nicht angegriffen.
Das Entfernen der Aluminiumschicht kann auch durch
eine Aetzbehandlung mit Lauge, insbesondere mit Natronlauge erfolgen. Das Lösen der Hilfsschicht kann dadurch beschleunigt werden, dass die Hilfsschicht Örtlich, z.B. am Rande, nicht überzogen wird oder die leitende Schicht örtlich z.B. durch eine Behandlung mit Lauge entfernt wird.
Es dürfte einleuchten, dass sich die Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt,
sondern dass im Rahmen der Erfindung für den Fachmann viele Abwandlungen möglich sind. So kann z.B. bei Anwendung einer zusammengesetzten leitenden Schicht bei Halbleiteranordnungen düe zu überziehende Oberfläche während der Anbringung einer
oder mehrerer Schichten der leitenden Schicht teilweise mit
309845 /0884
' - 32 - PHN.6281 A.
einer Maske abgeschirmt werden, so dass das Leitermuster z.B. teilweise aus einer einfachen Schicht besteht und an anderen Stellen aus mehreren Schichten aufgebaut ist. Weiter können andere Materialien verwendet werden. Für die erste Hilfsschicht kommen neben den bereits genannten Metallen Aluminium, Kupfer und Silber z.B. Magnesium, Mangan, Blei und Indium in Betracht. Für die zweite Hilfsschicht kommen neben Photolack oder Chrom z.B. Molybdän, Wolfram, Palladium und Nickel in Betracht. Im allgemeinen wird die zweite Hilfsschicht insbesondere zum Erhalten einer genauen Definition der Ränder der Aussparungen in der Hilfsechicht dienen, während mittels der Dicke der ersten Hilfsschicht inzbesondere die Dicke der Gesamthilfsschichten an die Dicke des anzubringenden Leitermusters angepasst werden kann. Bei Anwendung einer Photolackschicht als erste Hilfsschicht kann es im Zusammenhang mit der gewünschten Formfestigkeit vorteilhaft sein,, zwischen dieser Schicht und der zweiten Hilfsschicht noch eine dünne Metallschicht mit einer Dicke von mindestens 0,1 /um anzubringen. Zur Entfernung des auf der Hilfsschicht liegenden Teiles der leitenden Schicht wird vorzugsweise die dickste der verwendeten Hilfsschichten, also meistens die erste Hilfsschicht, gelöst. Es ist aber auch möglich, zu diesem Zweck die zweite oder wenigstens eine der anderen Hilfsschichten zu lösen. Dann kann der verbleibende Teil der Hilfsschicht weggeätzt werden, was nach Wahl mit einem schnell wirkenden oder auch mit einem langsam wirkenden Aetzmittel erfolgen kann, weil dieser verbleibende Teil dann völlig frei liegt und über seine ganze Oberfläche zugleich
3 09845/0884
- 33 - PHN.6281 A.
angeätzt werden kann. Als leitende Materialien für die leitende Schicht kommen im allgemeinen Metalle und/oder ihre leitenden Oxyde und/oder Legierungen in Betracht. Bei einer zusammengesetzten leitenden Schicht kann als erste Schicht z.B. Chrom, Titan, Tantal, Molybdän, Zirconium, Rhodium, Wolfram, Vanadium oder Kobalt verwendet werden. Die zweite Schicht kann z.B» aus Aluminium, Gold, Platin, Tantal, MolybdHn, Palladium, Zirconium, Rhodium, Wolfram, Vanadium, Kobalt, Nickel, Chrom oder Nickel-Chrom bestehen, während nötigenfalle eine dritte Schicht aus z.B. Nickel oder Gold verwendet werden kann. An Hand der erteilten Daten und der gegebenen Beispiele kann der Fachmann, abhängig von den für das Leitermuster gewünschten Eigenschaften, aus den genannten Gruppen von Materialien einfach eine angepasste Kombination zusammensetzen.
Bei Anwendung einer zusammengesetzten leitenden Schicht kann (können) z.B. wenn die Dicke dieser Schicht derartig ist, dass die Unterbrechung an den RSndera der,Aussparungen vielleicht nicht so leioht zu Stande kommt als erwünscht ist, die obere(n) Schicht(en) der leitenden" Schicht völlig oder über einen Teil ihrer Dicke mit Hilfe einer weiteren Maske gemustert werden. Die verschiedenen Schichten können statt durch Aufdampfen oder Zerstäuben z.B» auch auf elektrochemischem Wege angebracht werden, wobei es z.B. mSglich 1st, nach dem Lösen der Hilfsschicht durch "stromlose" Ablagerung das Leitermuster weiter zu verstärken und/oder eine oder mehrere weitere Schichten aus einem anderen leitenden Material anzubringen*
309845/0884

Claims (14)

  1. PATENTANSPRUECHE j
    - 3V - PHN. 6281 A,
    1 · j Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper, auf einer dessen Oberflächen eine Isolierschicht vorhanden ist, wobei in einer Oeffnung in der Isolierschicht eine Halbleiterzone an die Halbleiteroberfläche grenzt, und wobei der Halbleiterkörper mit einem Leitermuster versehen ist, das sich auf der Isolierschicht
    t '
    erstreckt und das über die Oeffnung in der Isolierschicht mit der Halbleiterzone verbunden ist, bei dem auf der Oberfläche des Halbleiterkörpers eine Hilfsschicht aus einem von dem des Leitermusters verschiedenen Material angebracht wird, welche Hilfsschicht eine oder metirere Aussparungen in Form des anzubringenden Leitermusters aufweist, wonach auf der Oberfläche auf der Hilf s solid eis. t nnü is den Aussparungen, eine Schicht aus leitendem Material angebracht wirö, und wobei durch Entfernung dar---Hilf3schient und des darauf liegendem Teiles der leitenden Schicht ά@τ in den Aussparungen i.xi der Hilfsschicht liegende "Teil d@r leltsiadlea Schiebt als das Leitermuster auf dem HalbleiterkSr-pos5 surückblelfet s dadurch gekennzeichnet, dass die Hilfsschiene eine erste rand eine zweite Schicht aus voneinander verschiQdenen Materialien, aufweist, wobei als erst© HilfsscSiicht sin© zwisefeen der Halbleiteroberfläche und der zweiten Hilfsschicht liegende Metallschicht verwendet wireLs-d±© gelÜSst werden kann, ohne dass das leitende Material des Leiterfim.sters praktisch angegriffen wird9 und wobei feel der Anbringung der Ausspariangen in d er Hilf sschicht di© Aussparungen in dar erstes. Hilf ssehiefct
    30984S/08S4
    - 35 - PHN.6281 A.
    durch Unterätzung grosser als die Aussparungen in der zweiten Hilfsschicht werden·
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass Teile der Halbleiteroberfläche in Oeffnungen in der Isolierschicht frei gelegt werden, bevor die metallene Hilfsschicht angebracht wird.
  3. 3, Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Oberfläche des Körpers mit darauf der mit Aussparungen versehenen Hilfsschient mit einer zusammengesetzten leitenden Schicht dadurch versehen wird, dass nacheinander mindestens zwei Schichten aus voneinander verschiedenen leitenden Materialien angebracht werden.
  4. h. Verfahren nach Anspruch 3» dadurch gekennzeichnet, dass als untere, der Oberfläche des Körpers am nächsten liegende Schicht der zusammengesetzten leitenden Schicht eine Titan-, Rhodium-, Chrom-, Tantal- oder Wolframschicht angebracht wird.
  5. 5. Verfahren nach Anspruch 3 oder kf dadurch gekennzeichnet, dass als obere Schicht der zusammengesetzten leitenden Schicht eine Goldschicht angebracht wird.
  6. 6. Verfahren nach Anspruch 5t dadurch gekennzeichnet, dass, bevor die Goldschicht angebracht wird, aber während bereits eine Chrom- oder Titanschicht vorhanden ist, eine Platin- oder Rhodiumschicht angebracht wird,
  7. 7. Verfahren nach einem oder mehreren der vorangehenden * Ansprüche, dadurch gekennzeichnet, dass die leitende Schicht
    309845/0884
    - 36 - PHN.6281 A.
    aus der Gasphase und unter herabgesetztem Druck angebracht wird, wobei eine örtliche Materialquelle verwendet wird, und wobei die Lage der Quelle des anzubringenden Materials in bezug auf die Oberfläche mit der mit Aussparungen versehenen Hilfsschicht derart gewählt wird, dass wahrend der Anbringung der Materialtransport im wesentlichen in einer Richtung nahezu senkrecht zu der Oberfläche stattfindet,
  8. 8. Verfahren nach einem oder mehreren der Ansprüche 3 bis 7» dadurch gekennzeichnet, dass die verschiedenen Schichten der zusammengesetzten leitenden Schicht mit Hilfe einer örtlichen Materialquelle angebracht werden, wobei die Lage der Quelle in bezug auf die Oberfläche mit der mit Aussparungen versehenen Hilfsschicht während der Anbringung der verschiedenen Schichten praktisch gleich gewählt wird.
  9. 9· Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass eine Hilfsschicht verwendet wird, deren Dicke mindestens gleich der der leitenden Schicht ist,
  10. 10, Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als zweite Hilfsschicht eine Metallschicht angebracht wird, die aus einem von dem der ersten Hilfsschicht verschiedenen Material besteht, wobei beim Anbringen der Aussparungen in der Hilfsschicht die zweite Hilfsschicht als Aetzmaske für die darunter liegende erste Hilfsschicht verwendet wird,
  11. 11, Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass als zweite Hilfsschicht eine Schicht angebracht wird, die dünner als die erste Hilfsschicht ist,
    30984S /0884
    - 37 - PHN.6281.A
  12. 12. Verfahren naoh einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als erste Hilfsschicht eine Schicht aus Aluminium, Kupfer, Silber oder Magnesium angebracht wird»
  13. 13. Verfahren nach einem oder mehreren der Ansprüche 10, 11 oder 12, dadurch gekennzeichnet, dass als zweite Hilfeschicht eine Schicht aus Chrom, Palladium, Molybdän, Wolfram, Tantal oder Nickel angebracht wird.
  14. 14. Anordnung, die durch ein Verfahren nach einem oder mehreren der vorangehenden Ansprüche hergestellt ist» 15· Halbleiteranordnung mit einem Halbleiterkörper mit einer an eine Oberfläche desselben grenzenden Oberflächenzone vom ersten Leitfähigkeitstyp, die in dem Halbleiterkörper an ein Gebiet vom zweiten Leitfähigkeitstyp grenzt und von diesem Gebiet umgeben ist, wobei auf der Oberfläche eine Isolierschicht vorhanden ist, die eine oberhalb der Oberflächenzone liegende Oeffnung aufweist, in der die Oberflächenzone mit einer aus mehreren Schichten aufgebauten zusammengesetzten leitenden Schicht verbunden ist, dadurch gekennzeichnet, dass die zusammengesetzte leitende Schicht sich von der Oeffnung aus weiter über die Isolierschicht erstreckt, wobei die Abmessungen der verschiedenen Schichten der zusammengesetzten Schicht in der Schichtrichtung einander praktisch gleich sind, so dass die senkrechten Projektionen der Ränder dieser Schichten auf die Oberfläche praktisch miteinander zusammenfallen*
    309845/0884
    Lee r seife
DE2319883A 1972-04-28 1973-04-19 Verfahren zum Herstellen von Leitermustern auf einer Halbleiteranordnung Expired DE2319883C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7205767.A NL163370C (nl) 1972-04-28 1972-04-28 Werkwijze voor het vervaardigen van een halfgeleider- inrichting met een geleiderpatroon.

Publications (3)

Publication Number Publication Date
DE2319883A1 true DE2319883A1 (de) 1973-11-08
DE2319883B2 DE2319883B2 (de) 1979-08-23
DE2319883C3 DE2319883C3 (de) 1982-11-18

Family

ID=19815941

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2319883A Expired DE2319883C3 (de) 1972-04-28 1973-04-19 Verfahren zum Herstellen von Leitermustern auf einer Halbleiteranordnung
DE2321099A Expired DE2321099C3 (de) 1972-04-28 1973-04-26 Verfahren zur Herstellung einer Anordnung mit einem transparenten Leitermuster

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE2321099A Expired DE2321099C3 (de) 1972-04-28 1973-04-26 Verfahren zur Herstellung einer Anordnung mit einem transparenten Leitermuster

Country Status (13)

Country Link
US (2) US3928658A (de)
JP (2) JPS5636576B2 (de)
AU (1) AU473179B2 (de)
BE (1) BE798883A (de)
BR (1) BR7303088D0 (de)
CA (2) CA983177A (de)
CH (1) CH555087A (de)
DE (2) DE2319883C3 (de)
ES (1) ES414113A1 (de)
FR (2) FR2182208B1 (de)
GB (2) GB1435320A (de)
NL (1) NL163370C (de)
SE (1) SE382283B (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2540300A1 (de) * 1974-09-19 1976-04-08 Philips Nv Verfahren zur herstellung einer anordnung mit einem leitermuster
DE2540301A1 (de) * 1974-09-18 1976-04-08 Philips Nv Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung
DE2839234A1 (de) * 1977-09-21 1979-03-29 Texas Instruments Inc Erhabene metallanschlusstellen fuer mikroelektronische schaltungen
DE3021206A1 (de) * 1979-06-06 1980-12-11 Tokyo Shibaura Electric Co Verfahren zur herstellung einer halbleitervorrichtung
DE3041839A1 (de) * 1979-11-09 1981-05-27 Japan Electronic Industry Development Association, Tokyo Verfahren zur bildung eines fuennfilmschemas

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900944A (en) * 1973-12-19 1975-08-26 Texas Instruments Inc Method of contacting and connecting semiconductor devices in integrated circuits
CA1027257A (en) * 1974-10-29 1978-02-28 James A. Benjamin Overlay metallization field effect transistor
US3981757A (en) * 1975-04-14 1976-09-21 Globe-Union Inc. Method of fabricating keyboard apparatus
US4188095A (en) * 1975-07-29 1980-02-12 Citizen Watch Co., Ltd. Liquid type display cells and method of manufacturing the same
US4015987A (en) * 1975-08-13 1977-04-05 The United States Of America As Represented By The Secretary Of The Navy Process for making chip carriers using anodized aluminum
JPS5237744A (en) * 1975-09-19 1977-03-23 Seiko Epson Corp Electronic desk computer with liquid crystal display
US4122524A (en) * 1976-11-03 1978-10-24 Gilbert & Barker Manufacturing Company Sale computing and display package for gasoline-dispensing apparatus
JPS5370688A (en) * 1976-12-06 1978-06-23 Toshiba Corp Production of semoconductor device
DE2807350C2 (de) * 1977-03-02 1983-01-13 Sharp K.K., Osaka Flüssigkristall-Anzeigevorrichtung in Baueinheit mit einem integrierten Schaltkreis
US4181563A (en) * 1977-03-31 1980-01-01 Citizen Watch Company Limited Process for forming electrode pattern on electro-optical display device
US4215156A (en) * 1977-08-26 1980-07-29 International Business Machines Corporation Method for fabricating tantalum semiconductor contacts
FR2407746A1 (fr) * 1977-11-07 1979-06-01 Commissariat Energie Atomique Electrode pour cellule d'electrolyse, notamment pour cellule d'affichage electrolytique et son procede de fabrication
JPS5496775A (en) * 1978-01-17 1979-07-31 Hitachi Ltd Method of forming circuit
JPS54150418A (en) * 1978-05-19 1979-11-26 Hitachi Ltd Production of liquid crystal display element
JPS6019608B2 (ja) * 1978-10-03 1985-05-17 シャープ株式会社 電極パタ−ン形成方法
US4262399A (en) * 1978-11-08 1981-04-21 General Electric Co. Ultrasonic transducer fabricated as an integral park of a monolithic integrated circuit
US4228574A (en) * 1979-05-29 1980-10-21 Texas Instruments Incorporated Automated liquid crystal display process
JPS5638327U (de) * 1979-08-30 1981-04-11
EP0051598A1 (de) * 1980-05-08 1982-05-19 Rockwell International Corporation Abhebeverfahren
DE3028044C1 (de) * 1980-07-24 1981-10-08 Vdo Adolf Schindling Ag, 6000 Frankfurt Lötfähiges Schichtensystem
US4468659A (en) * 1980-08-25 1984-08-28 Sharp Kabushiki Kaisha Electroluminescent display panel assembly
US4502917A (en) * 1980-09-15 1985-03-05 Cherry Electrical Products Corporation Process for forming patterned films
US4344817A (en) * 1980-09-15 1982-08-17 Photon Power, Inc. Process for forming tin oxide conductive pattern
US4838656A (en) * 1980-10-06 1989-06-13 Andus Corporation Transparent electrode fabrication
JPS5772349A (en) * 1980-10-23 1982-05-06 Nec Corp Semiconductor integrated circuit device
JPS5778173A (en) * 1980-11-04 1982-05-15 Hitachi Ltd Semiconductor device and manufacture thereof
US4336295A (en) * 1980-12-22 1982-06-22 Eastman Kodak Company Method of fabricating a transparent metal oxide electrode structure on a solid-state electrooptical device
JPS57161882A (en) * 1981-03-31 1982-10-05 Hitachi Ltd Display body panel
JPS5834433A (ja) * 1981-08-25 1983-02-28 Optrex Corp 高信頼性電気光学素子及びその製法
DE3136741A1 (de) * 1981-09-16 1983-03-31 Vdo Adolf Schindling Ag, 6000 Frankfurt Fluessigkristallzelle
DE3151557A1 (de) * 1981-12-28 1983-07-21 SWF-Spezialfabrik für Autozubehör Gustav Rau GmbH, 7120 Bietigheim-Bissingen Elektrooptische anzeigevorrichtung und verfahren zu ihrer herstellung
DE3211408A1 (de) * 1982-03-27 1983-09-29 Vdo Adolf Schindling Ag, 6000 Frankfurt Substrat
JPS5965825A (ja) * 1982-10-08 1984-04-14 Hitachi Ltd 液晶表示素子
JPS59180193A (ja) * 1983-03-28 1984-10-13 積水化学工業株式会社 管の接合方法
JPS59230112A (ja) * 1983-06-13 1984-12-24 Hitachi Ltd 車載用電子表示式計器盤
DE3345364A1 (de) * 1983-12-15 1985-06-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Anzeigetafel mit mehreren anzeigeeinheiten
GB8419490D0 (en) * 1984-07-31 1984-09-05 Gen Electric Co Plc Solderable contact materials
GB2166899B (en) * 1984-11-09 1987-12-16 Hitachi Ltd Liquid crystal display device
FR2579809B1 (fr) * 1985-04-02 1987-05-15 Thomson Csf Procede de realisation de matrices decommande a diodes pour ecran plat de visualisation electro-optique et ecran plat realise par ce procede
US4687541A (en) * 1986-09-22 1987-08-18 Rockwell International Corporation Dual deposition single level lift-off process
JPS63160352A (ja) * 1986-12-24 1988-07-04 Semiconductor Energy Lab Co Ltd 半導体装置の実装方法
DE3710223C2 (de) * 1987-03-27 2002-02-21 Aeg Ges Moderne Inf Sys Mbh Leiterbahnenanordnung mit einer überlappenden Verbindung zwischen einer metallischen Leiterbahn und einer ITO-Schicht-Leiterbahn auf einer Isolierplatte aus Glas
JPH01241597A (ja) * 1988-03-23 1989-09-26 Mitsubishi Electric Corp フラットパネルディスプレイ装置の駆動方法及びフラットパネルディスプレイ装置
DE4113686A1 (de) * 1991-04-26 1992-10-29 Licentia Gmbh Verfahren zum herstellen eines leiterbahnenmusters, insbesondere einer fluessigkristallanzeigevorrichtung
US5501943A (en) * 1995-02-21 1996-03-26 Motorola, Inc. Method of patterning an inorganic overcoat for a liquid crystal display electrode
US6022803A (en) * 1997-02-26 2000-02-08 Nec Corporation Fabrication method for semiconductor apparatus
US5986391A (en) * 1998-03-09 1999-11-16 Feldman Technology Corporation Transparent electrodes
TW200501258A (en) * 2003-06-17 2005-01-01 Chung Shan Inst Of Science Method of polishing semiconductor copper interconnect integrated with extremely low dielectric constant material
JP4106438B2 (ja) * 2003-06-20 2008-06-25 独立行政法人産業技術総合研究所 多層微細配線インターポーザおよびその製造方法
DE102004050269A1 (de) * 2004-10-14 2006-04-20 Institut Für Solarenergieforschung Gmbh Verfahren zur Kontakttrennung elektrisch leitfähiger Schichten auf rückkontaktierten Solarzellen und Solarzelle
JPWO2021039179A1 (de) 2019-08-29 2021-03-04

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3076727A (en) * 1959-12-24 1963-02-05 Libbey Owens Ford Glass Co Article having electrically conductive coating and process of making
NL268503A (de) * 1960-12-09
US3210214A (en) * 1962-11-29 1965-10-05 Sylvania Electric Prod Electrical conductive patterns
NL134170C (de) * 1963-12-17 1900-01-01
US3266127A (en) * 1964-01-27 1966-08-16 Ibm Method of forming contacts on semiconductors
US3443915A (en) * 1965-03-26 1969-05-13 Westinghouse Electric Corp High resolution patterns for optical masks and methods for their fabrication
US3438121A (en) * 1966-07-21 1969-04-15 Gen Instrument Corp Method of making a phosphorous-protected semiconductor device
US3523222A (en) * 1966-09-15 1970-08-04 Texas Instruments Inc Semiconductive contacts
US3537925A (en) * 1967-03-14 1970-11-03 Gen Electric Method of forming a fine line apertured film
US3551196A (en) * 1968-01-04 1970-12-29 Corning Glass Works Electrical contact terminations for semiconductors and method of making the same
US3620795A (en) * 1968-04-29 1971-11-16 Signetics Corp Transparent mask and method for making the same
DE1906755A1 (de) * 1969-02-11 1970-09-03 Siemens Ag Verfahren zur Herstellung von Duennschichtstrukturen auf Substraten und nach diesem Verfahren hergestellte Photomaske
DE1954499A1 (de) * 1969-10-29 1971-05-06 Siemens Ag Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen
US3702723A (en) * 1971-04-23 1972-11-14 American Micro Syst Segmented master character for electronic display apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2540301A1 (de) * 1974-09-18 1976-04-08 Philips Nv Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung
DE2540300A1 (de) * 1974-09-19 1976-04-08 Philips Nv Verfahren zur herstellung einer anordnung mit einem leitermuster
DE2839234A1 (de) * 1977-09-21 1979-03-29 Texas Instruments Inc Erhabene metallanschlusstellen fuer mikroelektronische schaltungen
DE3021206A1 (de) * 1979-06-06 1980-12-11 Tokyo Shibaura Electric Co Verfahren zur herstellung einer halbleitervorrichtung
DE3041839A1 (de) * 1979-11-09 1981-05-27 Japan Electronic Industry Development Association, Tokyo Verfahren zur bildung eines fuennfilmschemas

Also Published As

Publication number Publication date
NL163370B (nl) 1980-03-17
CA983177A (en) 1976-02-03
BE798883A (fr) 1973-10-29
DE2321099B2 (de) 1979-11-08
DE2319883B2 (de) 1979-08-23
FR2182208B1 (de) 1978-06-23
FR2182208A1 (de) 1973-12-07
JPS5636576B2 (de) 1981-08-25
BR7303088D0 (pt) 1974-07-11
GB1435320A (en) 1976-05-12
JPS4955278A (de) 1974-05-29
JPS4949595A (de) 1974-05-14
SE382283B (sv) 1976-01-19
USB354510I5 (de) 1975-01-28
DE2321099C3 (de) 1982-01-14
US3928658A (en) 1975-12-23
AU5543073A (en) 1974-11-14
DE2321099A1 (de) 1973-11-08
JPS531117B2 (de) 1978-01-14
ES414113A1 (es) 1976-02-01
CA984932A (en) 1976-03-02
NL7205767A (de) 1973-10-30
NL163370C (nl) 1980-08-15
AU473179B2 (en) 1976-06-17
GB1435319A (en) 1976-05-12
FR2182209A1 (de) 1973-12-07
CH555087A (de) 1974-10-15
DE2319883C3 (de) 1982-11-18
US3822467A (en) 1974-07-09

Similar Documents

Publication Publication Date Title
DE2319883C3 (de) Verfahren zum Herstellen von Leitermustern auf einer Halbleiteranordnung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE3339957C2 (de)
DE1965546C3 (de) Halbleiterbauelement
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
EP0012955B1 (de) Ätzmittel zum Ätzen von Siliciumoxiden auf einer Unterlage und Ätzverfahren
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
EP0000743A1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
DE1266406B (de) Verfahren zum Herstellen mechanisch halternder und elektrisch leitender Anschluesse an kleinen Plaettchen, insbesondere an Halbleiterplaettchen
DE1539078A1 (de) Oberflaechensperrschicht-Diode
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
DE1789106A1 (de) Halbleiteranordnung
DE2313219B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung
DE2734176A1 (de) Verfahren zur herstellung einer halbleiteranordnung
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE3604368A1 (de) Verfahren zur herstellung eines duennfilm-transistors
DE2123595A1 (de) Halbleiteranordnung
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE1764758A1 (de) Verfahren zum Bilden von Anschlussleitungen an einen Koerper aus Halbleitermaterial
DE1589076B2 (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE3538855C2 (de)
DE2540301A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung
DE2613759A1 (de) Verfahren zum herstellen eines mehrschichtigen metallanschlusskontaktes fuer ein halbleiterbauelement
DE2455963A1 (de) Verfahren zur herstellung einer anordnung, insbesondere einer halbleiteranordnung, mit einem leitermuster auf einem traegerkoerper, (sowie durch dieses verfahren hergestellte anordnung)
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee