DE2540301A1 - Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung

Info

Publication number
DE2540301A1
DE2540301A1 DE19752540301 DE2540301A DE2540301A1 DE 2540301 A1 DE2540301 A1 DE 2540301A1 DE 19752540301 DE19752540301 DE 19752540301 DE 2540301 A DE2540301 A DE 2540301A DE 2540301 A1 DE2540301 A1 DE 2540301A1
Authority
DE
Germany
Prior art keywords
layer
pattern
partial
arrangement
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752540301
Other languages
English (en)
Other versions
DE2540301C2 (de
Inventor
Raymond Fabien
Jean Pierre Rioult
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2540301A1 publication Critical patent/DE2540301A1/de
Application granted granted Critical
Publication of DE2540301C2 publication Critical patent/DE2540301C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H01L23/4855—Overhang structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

"Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster und. durch dieses Verfahren hergestellte Anordnung".
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper, der mit einem Leitermuster versehen ist, wobei- auf einer Oberfläche der Anordnung eine Hilfsschicht angebracht wird, die mindestens zwei Teilschichten enthält, von denen sich die untere zwischen dem Halbleiterkörper und der oberen Teilschicht erstreckt, wobei die Materialien der Teilschicliten voneinander und von dem des genannten Musters ver-
0480/918609
PHF 7;ί
h·. 9.75
schieden sind, und wobei die Hilfsschicht mindestens eine Aussparung in Form des genannten Musters aufweist, wobei eine leitende Schicht aus dem Material des Musters auf der Hilfsschicht und in der (den) Aussparung(en) angebracht und durch selektives Lösen wenigstens eines Teiles der Hilfsschicht der auf der Hilfsschicht liegende Teil der leitenden Schicht entfernt wird, während der in der (den) Aussparung(en) liegende Teil der leitenden Schicht als das Muster zurückbleibt,
Die Erfindung betrifft aucli Anordnungen, die durch dieses Verfahren hergestellt sind.
Bekanntlich werden die Kontakte mit verschiedenen Zonen der Transistoren und/oder der integrierten Schaltungen, die in öffnungen oder Fenstern in der auf der Halbleiteroberfläche vorhandenen isolierenden Schutzschicht gebildet sind, und die Leiterbahnen, die sich auf dieser Isolierschicht erstrecken, oft in einem einzigen Leitermuster verwirklicht.
Bei einem bekannten Verfahren wird auf der Oberfläche, die mit Offnungen versehene Isolierschicht trägt, eine Maske in Form einer zusammengesetzten Hilfsschicht angebracht, die aus zwei Schichten verschiedener Materialien besteht und in der eine oder mehrere Aussparungen angebracht sind, deren Umfang dem des anzubringenden Leitermusters folgt. Dabei ist das Ätzen, durch das die Aussparungen erhalten 6 09815/0870
_ 3 —
FPHN 7h h.9.75
sind, derart durchgeführt, dass an den Rändern der genannten Aussparungen die obere Teilschicht der Maske über der unteren Teilschicht hervorragt.
Auf dieser Maske wird eine Schicht des leitenden Materials, aus dom das genannte Muster bestehen muss, niedergeschlagen, wobei diese leitende Schicht sich teilweise auf der Maske und teilweise in den Aussparungen der Maske erstreckt. Dann wird durch Ätzen oder selektives Lösen die untere Teilschicht der Maske entfernt, wodurch gleichzeitig auch die obere Teilschicht der Maske und der darauf liegende Teil der leitenden Schicht entfernt werden.
Für die beiden Teile der Hilfsschicht können z.B. zwei Metallschichten verwendet werden, z.B. Aluminium füx" die untere Teilschicht und Chrom für die pbere Teilschicht, Die Erfahrung zeigt, dass die Abmessungen des hervorragenden Teiles der oberen Teilschicht von der Haftung des Materials dieser Teilschicht an dem Material der unteren TeiJschicht abhängig sind. Obgleich diese Haftung gut sein kann, wie bei Chrom auf Aluminium in der Regel der Fall ist, treten dennoch Unregelmässigkeiten in dem hervorragenden Teil auf.
Weiter ist bekannt, dass die Bildung von
Kontakten auf Halbleiteranordnungen aus zusammenge-
JII V
setzten Halbleitermaterialien, insbesondere A B-
6098 15/087 0
FPIIN 7^583 4.9.75
Verbindungen, die mindestens ein Element der dritten Spalte des Mendeleevschen Systems und mindestens ein Element der fünften Spalte dieses Systems enthalten. Schwierigkeiten ergibt.
Die vorliegende Erfindung bezweckt, ein besonders geeignetes Verfahren zum Anbringen von Kontakten und/oder Leiterbahnen zu schaffen und ihr liegt u.a. die Erkenntnis zugrunde, dass die Haftung der Oxidschichten, die durch anodische Oxidation einer Metallschicht erhalten sind, besonders gut sein kann.
Ein Verfahren d^er eingangs beschriebenen Art ist nach der Erfindung dadurch gekennzeichnet, dass die genannte Hilfsschicht eine Teilschicht eines anodisch oxidierbaren Materials enthält, wobei die obere Teilschicht dadurch erhalten wird, dass die Teilschicht aus anodisch oxidierbarem Material einer anodischen Oxidationsbehandlung unterworfen wird. Vorzugsweise wird die anodische Oxidationsbehandlung örtlich durchgeführt, wobei die anodisch oxidierbare Teilschicht an der Stelle des anzubringenden Leitermusters erhalten bleibt, während der verbleibende Teil der Oberfläche dieser Teilschicht mit einer Oxidschicht versehen wird, wonach durch selektives Ätzen die anodisch oxidierbare Teilschicht aif der Stelle des anzubringenden Musters entfernt wird, um die
' 809815/0870
, FPIiN 7^583
Aussparung zu erhalten.
Alle anodisch oxidierbaren Materialien können für die untere Hilfsschicht verwendet werden, wobei insbesondere Titan, Tantal, Zirkon und vor allem Aluminium geeignet sind. Die Wahl des verwendeten Materials hängt von dem Substrat und von der durchzuführenden selektiven Ätzbehandlung ab, weil die zum Ätzen der Teilschicht verwendete Lösung nicht die unterliegenden Materialien angreifen darf.
Das Verfahren nach der Erfindung weist u.a. den Vorteil auf, dass die Haftung eines Oxids, das durch anodische Oxidation erhalten ist, an dem betreffenden Metall oft sehr gut ist, weil dieses Oxid durch Anwachsen erhalten %vird. Die Güte der Haftung ist gleichmässig und die Breite des hervorragenden Teiles, die von dieser Haftung abhängig ist, ist also genau überall gleich und gut reproduzierbar. Die Haftung von Aluminium__oxid auf Aluminium ist besonders gut.
Aluminium wird häufig auf Silicium und z.B. auf Galliumarsenid und Galliumphosphid verwendet.
Es ist einleuchtend, dass die Breite des hervorragenden Teiles von der Dicke des geätzten Metalls abhängig ist. Je grosser die Dicke der Teilschicht ist, je grosser 'wird die Breite des hervor-609815/0870
FPHN 7^583 4.9.75
ragenden Teiles. Die Dicke der Teilschicht kann also der Geometrie des Musters und insbesondere dem Zwischenraum zwischen zwei angrenzenden Leiterbahnen angepasst werden. Wenn dieser Zwischenraum klein ist, muss auch die Breite des hervorragenden Teiles der oberen Teilschicht klein sein und wird vorzugsweise eine dünne Teilschicht verwendet.
Bei einer anfänglichen Dicke einer Aluminiumteilschicht von 0,07 bis 1,2 /umy auf der eine Aluminiumoxidschicht mit einer Dicke in der GrossenOrdnung von 0,09 bis 0,11 /um gebildet %vrird, wird eine Aluminiumschicht mit einer Dicke von etwa 0,06 bis 0,08 ,um in Oxid umgewandelt. Vorzugsweise wird das Aluminium in einem Bad auf Basis von Phosphorsäure geätzt, wobei bei den angegebenen Dicken die erhaltene Breite des hervorragenden Teiles etwa 0,25 bis 0,5 /um ist. Es hat sich herausgestellt, dass ein derartiger hervorragender Teil sehr stabil ist.
Die Schichtdicke des leitenden Materials oder der leitenden Materialien für das Leitermuster ist vorzugsweise geringer als die des unter dem gebildeten Aluminiumoxid zurückbleibenden Aluminiums Die Dicke des zurückbleibenden Aluminiums ist vorzugsweise mindestens etwa 0.7 /um und höchstens etwa 1 /um.
Unter diesen Bedingungen ist der hervor-609815/0 87 0'
— 1Jf _
PPHN 7·'« 58 ^.9.75
ragende Teil genügend, um zwischen dem Rand der Hilfsschicht und dem Rand des Musters einen Zwischenraum zu erhalten.
Es ist dabei möglich, den Abstand zwischen zwei Leiterbalinen auf 2 /um zu beschränken.
Die einzige Bearbeitung, die der anodischen Oxidation vorangeht, ist die Bildung einer Maske aus photoempfindlichem Material mit Hilfe dazu geeigneter Techniken. Eine derartige Behandlung muss auch bei dem beschriebenen bekannten Verfahren durchgeführt werden.
Im allgemeinen werden Photomaskierungsbearbeitungen als verschmutzend betrachtet und geht das Bestreben dahin, die benötigte Anzahl dieser Bearbeitungen zu beschränken.
Es sei bemerkt, dass es ungünstig sein kann, Aluminium zu verwenden, wenn mindestens eines der an die Oberfläche grenzenden Materialien Aluminium enthält, das während der Entfernung der Aluminiumteilschicht angegriffen werden kann. In diesem Falle empfiehlt es sich insbesondere, als anodisch oxidierbares Material für die Hilfsschicht Titan zu verwenden. Bei Anwendung von GaAlAs kann z.B. Titan mit einem Gemisch auf Basis von Fluorwasserstoffsäure entfernt werden.
Eine vorteilhafte Ausführungsforra des Ver-
609815/087 0
FPHN 7^583
fahrens nach dor Erfindung ist weiter dadurch gekennzeichnet, dass die anodische Oxidationsbehandlung örtlich unter Verwendung einer maskierenden Photolackschicht durchgeführt wird.
Die anodische Oxidation erfolgt vorzugsweise in einem Bad mit Weinsäure oder Ammoniumtartrat bei 250C während 1 bis 5 Minuten bei einer Spannung von 60 bis 80 V.
Vorzugswelse besteht die leitende Schicht des Leitermusters aus verschiedenen Teilschichten. Die untere Teilschicht besteht vorzugsweise aus Titan, Chrom, Zirkon, Kobalt, Wolfram, Tantal und die obere Teilschicht vorzugsweise· aus Gold oder Rhodium.
Zwischen diesen beiden Teilschichten kann manchmal mit Vorteil eine dritte Teilschicht Anweiir dung finden, die z.B. aus Rhodium, Platin, oder Palladium bestehen kann.
Die Erfindung kann bei der Herstellung eines Leitermusters angewendet werden, von dem bestimmte Teile als Kontakt mit einem bestimmten Gebiet der Halbleiteranordnung dienen, während andere Teile als Verbindungslexter dienen, die von den Halbleitergebieten durch eine Isolierschicht getrennt sind. In diesem Falle muss die Ätzlösung, mit der die Hilfsschicht entfernt wird, unwirksam in bezug auf die Isolierschicht sowie in bezug auf das Halbleiter r 609815/0870
FPIIN 7' ^•9.75
material sein.
Das Verfahren nach dvir Erfindung kann vorteilhafterweise zur Begrenzung der Kontakte in denjenigen Fällen verwendet werden, in denen eine oder mehrere Photoätzbearbeitungen vermieden werden sollen, z.B. weil die anzuwendenden Materialien sich schwer oder nicht selektiv in bezug aufeinander oder in bezug auf den Träger ätzen lassen.
Dies ist z.B. der Fall bei Anwendung von
Goldlegierungen mit als Dotierung einem Substitutionselement, das zum Herbeiführen eines gegebenen Leit- fähigkeitstyps bestimmt ist, auf Halbleiterverbindungen,
III V
insbesondere A B -Verbindungen, wie Galliumphosphid.
Auch ist dies der Fall bei Kontaktstrukturen einer zusammengesetzten leitenden Schicht, die eine Teilschicht aus einem hochschmelzenden fest ah dem Halbleiter haftenden Material, z.B. Titan, und eine Teilschicht aus Edelmetall, z.B. Gold, enthält.
Die Erfindung wird nachstehend beispielsweise an Hand der Zeichnung näher erläutert. Es zeigen:
Figuren 1 bis 6 verschiedene Stufen in der Herstellung einer Anordnung mit Hilfe des Verfahrens nach der Erfindung."
Fig.1 zeigt einen Halbleiterkörper 1 mit einem Substrat 2 aus Silicium und einer Schutzschicht oder Isolierschicht 3 aus Siliciumoxid. Diese Isolier-609815/0870
FPHN 71I 4.9.75
Schicht ist in der Zeichungsebeno in zwei Schichtteile 3a und 3t> unterteilt, die ein fenster k, das in der Schicht 3 angebracht ist, begrenzen. Das Fenster h liegt über dem Halbleitergebiet 51 das zuvor in dem Substrat gebildet ist.
Auf der Oberfläche 1a des Körpers 1 wird durch Aufdampfen im Vakuum eine Aluminiumschicht 6 mit einer Dicke von etwa 1 /um niedergeschlagen.
Auf dieser Aluminiumschicht 6 wird eine photoempfindliche Lackschicht angebracht, von der nach Belichtung und Entwicklung ein Teil 7 zurückbleibt, der die gleichen Konturen wie das zu erhaltende Leitermuster aufweist. Der Körper ist in dieser Stufe in Fig. 2 dargestellt.
Durch anodische Oxidation wird auf den freiliegenden Teilen der Aluminiumschicht 6 eine dichte Teilschicht 8 aus Aluminiumoxid angebracht. Diese Bearbeitung wird vorzugsweise in einem Bad von Weinsäure oder Ammoniumtartrat beu etwa 25°C duirchgeführt. Je nach der gewünschten Dicke dauert diese Behandlung 2 bis 5 Minuten bei einer Spannung von 6o bis 80 V. Dieses Bad greift den Photolack 7 und den Teil 6a der Aluminiumschicht, der unter dieser Maske 7 liegt, nicht an.
Die Aluminiumoxidschicht 8, die dadurch gebildet wird, dass eine Aluminiumdicke in der Gros-609815/0870
FPIlN 7^583
senordnung von 0,07 /um umgewandelt wird, weist eine Dicke in der Grossenordnung von 0,1 /um, d.h. in der Grossenordmmg eines Zehntels der Dicke des Aluminiums, auf. In dieser Stufe ist der Körper in Fig. 3 dargestellt.
Dann wird die Photolackmaske 7 entfernt und wird der Teil 6a der Aluminiumschicht 6 z.B. in einem Bad auf Basis von Phosphorsäure geätzt. Durch die Ätzbehandlung werden in der Zeichungsebene die Aluminiumschicht 6 und die Aluminiumoxidschicht 8 in je zwei Teile unterteilt, die mit 6b und 6c bzw. 8b und 8c bezeichnet sind. Dabei ist eine Aussparung 9 erhalten, in der anschliessend das Leitermuster erhalten wird.
Bei der in diesem Beispiel betrachteten Dicke von 1 /um luminium dauert die Ätzbehandlung etv/a 2 Minuten in einem Gemisch von 70 $ H„P0·, 3 i> HNO , 13 % CH COOH und \h # H^O, das auf 55°C gebracht ist. Dann tritt Unterätzung auf, was die Bildung der hervorragenden Teile 8b und 8c der Aluminiumoxidschicht mit einer Breite in der Grössenordnung von 0,6 /um zur Folge hat. Der Körper ist in dieser Stufe in Fig. h dargestellt.
Auf der Oberfläche des Körpers wird durch Aufdampfen oder Kathodenzerstäuben eine Metallschicht 10 angebracht, die aus drei Teilschichten besteht,
609815/0870
FPHN 7*1583 ^.9·75
und zwar einer Teilschicht aus Titan, die seht gut auf Silicium und Siliciumoxid haftet, und einer Teilschicht aus Rhodium, die als Sperre zwischen der Titanteilschicht und der oberen Teilschicht aus Gold dient und u.a. im Zusammenhang mit dem Festschweissen von Verbindungen in einer späteren Stufe von Bedeutung ist. Diese Teils chichteh sind in den Figuren nicht darge-r. stellt. Die .Gesamtdicke der leitenden Schicht beträgt e twa O , 8 /um.
Durch das Vorhandensein der hervorragenden Teile Sb1 und 8c.. wird die -Schicht 10 in der Zeichungsebene in drei Teile unterteilt, wobei der Teil 10a auf dem Boden der Aussparung 9 liegt und die Teile 10b und 10c auf den Teilen 6b und 8b bzw. den Teilen 6c und 8c der beiden Teilschichten der Hilfsschicht liegen. Der Körper ist in dieser Stufe in Fig. 5 dargestellt. Da die Dicke der Schicht 10 etwa 0,8 /um beträgt und etwa 0,1 ;um kleiner als die der Hilfsschicht ist, verbleibt unter den hervorragenden Teilen 8b.. und 8C1 ein Raum mit gleichmässigen Abmessungen, durch den die Aluminiumschicht 6 für die Lösung gut zugänglich bleibt, mit der diese Schicht entfernt wird. Für diese Entfernung wird vorzugsweise eine Lösung verwendet, die pro Liter 20 bis 30 g FeCl„ und 500 cm3 HCl enthält, welcher Lösung Wasser zugesetzt ist, wobei die Dauer der Ätzbehandlung etwa k Minuten ist ' 609815/087 0
■"■'. - 13 - v. ' FPHN 7^583
und die Temperatur der Lösung nahezu gleich 25°C ist.
In dieser Stufe ist der Körper mit dem Leitermuster 11, das durch das erfindungsgemässe Verfahren hergestellt ist, in Fig. 6 dargestellt.
Die Halbleiteranordnung kann weiter auf übliche Weise fertigmontiert und z.B. mit einer üblichen Umhüllung versehen werden.
609815/0870·

Claims (1)

  1. FPHN 7^583 4.9.75
    Patentansprüche;
    1.1 Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper mit einem Leitermuster, wobei auf einer Oberfläche der Anordnung eine Hilfsschicht angebracht wird, die mindestens zwei Teilschichten enthält, von denen sich die untere zwischen dem Halbleiterkörper und der oberen Teilschicht erstreckt, wobei die Materialien der Teilschichten voneinander und von dem des genannten Musters verschieden sind, und wobei die Hilfsschicht mindestens eine Aussparung in Form des genannten Musters aufweist, wobei eine leitende Schicht aus dem Material des Musters auf der Hilfsschicht und in der (den) Aussparung(en) angebracht und durch selektives Lösen wenigstens eines Teiles der Hilfsschicht der auf der Hilfsschicht liegende Teil der leitenden Schicht entfernt wird, während der in der (den) Aussparang(en) liegende Teil der leitenden Schicht als das Mister zurückbleibt, dadurch gekennzeichnet, dass die Hilfsschicht eine Teilschicht aus einem anodisch oxidierbaren Material enthält, wobei die pbere Teilschiclit dadurch erhalten wird, dass die Teilschicht aus anodisch oxidierbarem Material einer anodischen Oxidationsbehandlung unterworfen wird.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das genannte anodisch oxidierbare
    609815/0870
    FPIIN 7^583
    Metall Aluminium ist.
    3» Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das anodisch oxidierbare Metall Titan
    ist.
    h. Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die anodische Oxidationsbehandlung örtlich durchgeführt
    wird, wobei die anodisch oxidierbare Teilschicht an
    der Stelle des anzubringenden Musters erhalten bleibt, während der verbleibende Teil der Oberfläche der Teilschicht mit einer Oxidschicht versehen wird, wpnach
    durch selektives Ätzen die anodisch oxidierbare Teilschicht an der Stelle des anzubringenden Musters entfernt wird um die Aussparung zu erhalten.
    5. * Verfahren nach Anspruch k, dadurch gekennzeichnet, dass bei der örtlichen Oxidationsbehandlung eine maskierende Photolackschicht verwendet wird.
    6. Verfahren nach einem der Ansprüche 2, h und 5, dadurch gekennzeichnet, dass die anodische Oxidationsbehandlung in einem Bad mit.Tartrationen durchgeführt wird.
    7· Anordnung, die durch das Verfahren nach
    einem der Ansprüche 1 bis 6 hergestellt ist.
    609S15/0870
DE2540301A 1974-09-18 1975-09-10 Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster Expired DE2540301C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7431521A FR2285716A1 (fr) 1974-09-18 1974-09-18 Procede pour la fabrication d'un dispositif semi-conducteur comportant une configuration de conducteurs et dispositif fabrique par ce procede

Publications (2)

Publication Number Publication Date
DE2540301A1 true DE2540301A1 (de) 1976-04-08
DE2540301C2 DE2540301C2 (de) 1985-02-14

Family

ID=9143196

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2540301A Expired DE2540301C2 (de) 1974-09-18 1975-09-10 Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster

Country Status (6)

Country Link
US (1) US4035206A (de)
JP (1) JPS5823928B2 (de)
DE (1) DE2540301C2 (de)
FR (1) FR2285716A1 (de)
GB (1) GB1520474A (de)
NL (1) NL7510809A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013219342A1 (de) 2013-09-26 2015-03-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Strukturierung von Schichten oxidierbarer Materialien mittels Oxidation sowie Substrat mit strukturierter Beschichtung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52136590A (en) * 1976-05-11 1977-11-15 Matsushita Electric Ind Co Ltd Production of semiconductor device
EP0051598A1 (de) * 1980-05-08 1982-05-19 Rockwell International Corporation Abhebeverfahren
NL188432C (nl) * 1980-12-26 1992-06-16 Nippon Telegraph & Telephone Werkwijze voor het vervaardigen van een mosfet.
US4496419A (en) * 1983-02-28 1985-01-29 Cornell Research Foundation, Inc. Fine line patterning method for submicron devices
CN101053084A (zh) * 2004-10-25 2007-10-10 先锋株式会社 电子电路基板及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2052424A1 (de) * 1969-10-25 1971-09-30 Nippon Electric Co Verfahren zum Herstellen elektrischer Leitungsverbindungen
DE2319883A1 (de) * 1972-04-28 1973-11-08 Philips Nv Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1910736C3 (de) * 1969-03-03 1978-05-11 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen und Anwendung des Verfahrens
US3642548A (en) * 1969-08-20 1972-02-15 Siemens Ag Method of producing integrated circuits
US3825453A (en) * 1969-09-25 1974-07-23 Motorola Inc Method of preventing a chemical reaction between aluminum and silicon dioxide in a semiconductor device
US3827949A (en) * 1972-03-29 1974-08-06 Ibm Anodic oxide passivated planar aluminum metallurgy system and method of producing
US3778689A (en) * 1972-05-22 1973-12-11 Hewlett Packard Co Thin film capacitors and method for manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2052424A1 (de) * 1969-10-25 1971-09-30 Nippon Electric Co Verfahren zum Herstellen elektrischer Leitungsverbindungen
DE2319883A1 (de) * 1972-04-28 1973-11-08 Philips Nv Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013219342A1 (de) 2013-09-26 2015-03-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Strukturierung von Schichten oxidierbarer Materialien mittels Oxidation sowie Substrat mit strukturierter Beschichtung
WO2015044022A1 (de) * 2013-09-26 2015-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur strukturierung von schichten oxidierbarer materialien mittels oxidation sowie substrat mit strukturierter beschichtung

Also Published As

Publication number Publication date
JPS5156176A (de) 1976-05-17
FR2285716A1 (fr) 1976-04-16
US4035206A (en) 1977-07-12
GB1520474A (en) 1978-08-09
JPS5823928B2 (ja) 1983-05-18
FR2285716B1 (de) 1981-12-31
DE2540301C2 (de) 1985-02-14
NL7510809A (nl) 1976-03-22

Similar Documents

Publication Publication Date Title
DE2319883C3 (de) Verfahren zum Herstellen von Leitermustern auf einer Halbleiteranordnung
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE3130122C2 (de)
DE2655937A1 (de) Verfahren zum planaren isolieren von leitungsmustern, durch chemischen niederschlag aus der dampfphase
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE3604368C2 (de)
DE2901697C3 (de) Verfahren zur Ausbildung von Leitungsverbindungen auf einem Substrat
DE2540300A1 (de) Verfahren zur herstellung einer anordnung mit einem leitermuster
DE1540175A1 (de) Elektrische Widerstaende und Verfahren zu ihrer Herstellung
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE2123595A1 (de) Halbleiteranordnung
DE1589076C3 (de) Verfahren zum Herstellen von Halbleiteranordnungen mit tragfähigen elektrischen Leitern
DE2549861A1 (de) Verfahren zur anbringung von lokalisierten kontakten an einer duennschichtschaltung
DE2540301C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster
DE3034980A1 (de) Verfahren zur herstellung von verbundkoerpern
DE2341832C3 (de) Verfahren zur Herstellung eines Magnetkopfes
DE1640470A1 (de) Verfahren zum Herstellen von scharf definierten Aperturen in einer isolierenden Schicht bzw.in Halbleitermaterial,insbesondere zur gegenseitigen elektrischen Isolierung verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltungselemente
DE1929084A1 (de) Verfahren zum Herstellen eines Halbleiter-Bauelementes
DE1546014A1 (de) Verfahren zum AEtzen von Metallschichten mit laengs der Schichtdicke unterschiedlicher Zusammensetzung
DE2538264C3 (de) Verfahren zur Herstellung einer planaren integrierten Halbleiteranordnung
DE2455963A1 (de) Verfahren zur herstellung einer anordnung, insbesondere einer halbleiteranordnung, mit einem leitermuster auf einem traegerkoerper, (sowie durch dieses verfahren hergestellte anordnung)
DE2057204C3 (de) Verfahren zur Herstellung von Metall-Halbleiterkontakten

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/90

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee